JPH0895535A - 表示制御装置およびその装置におけるピクセルクロック切り替え方法 - Google Patents

Abstract

(57)【要約】 【目的】ピクセルクロックの周波数をビデオＢＩＯＳや
ＣＲＴドライバによって指定された表示解像度に応じて
自動的に変更する。 【構成】フレーム周波数レジスタ群１７１には、マルチ
シンクモニタかサポートする最大フレーム周波数が解像
度毎に別個に設定されている。ビデオＢＩＯＳなどによ
ってＣＲＴレジスタ１８１に表示解像度を指定するパラ
メタ値がセットされると、解像度判別デコーダ１７６は
その表示解像度を判別し、その表示解像度に対応するフ
レーム周波数をフレーム周波数レジスタ群１７１から読
み取る。読み取られたフレーム周波数と判別された解像
度はゲート回路１７７に送られ、そこでＰＬＬ制御のた
めの選択値が求められる。ＰＬＬ回路１７０から発生さ
れるのピクセルクロックの周波数は、その選択値に応じ
て変更される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は表示制御システムに関
し、特にパーソナルコンピュータ等のコンピュータシス
テムで使用されるディスプレイモニタを制御する表示制
御システムに関する。

【０００２】

【従来の技術】一般に、パーソナルコンピュータ等のコ
ンピュータシステムのディスプレイモニタとしては、液
晶ディスプレイやプラズマディスプレイのようなフラッ
トパネルディスプイ、あるいはＣＲＴディスプイが使用
されている。現在、これらディスプレイの制御は、ＶＧ
Ａ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）と称
される表示コントローラを用いて行われている。

【０００３】このため、コンピュータシステム上で起動
される多くのアプリケーションプログラムも、このＶＧ
Ａの仕様に適合するように作成されている。ＶＧＡの表
示コントローラにおいては、６４０×４８０画素、最大
２５６色同時表示というモード等が用意されている。

【０００４】しかし、最近のコンピュータシステムにお
いては、ＤＴＰ（Ｄｅｓｋ ＴｏｐＰａｂｌｉｓｈｉｎ
ｇ）のような高彩度画面を用いた高度な運用が要求され
ており、ＶＧＡで提供される解像度や表示色数ではその
ような運用には適さなくなってきている。

【０００５】そこで、最近のコンピュータシステムで
は、ＶＧＡよりも高解像度表示を実現できる表示モード
を持つＸＧＡ（ｅＸｘｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ
Ａｒｒａｙ）仕様の表示コントローラが使用され始め
ている。このＸＧＡ仕様の表示コントローラは、ＶＧＡ
仕様の中低解像度表示の他、例えば１０２４×７６８画
素などの高解像度モードをサポートできる。このため、
多数のウインドウを同一画面上に表示することが可能と
なり、ＸＧＡ仕様の表示コントーラは、ＤＴＰの運用を
初め、ウインドウ表示を多用するグラフィカル・ユーザ
・インターフェースに必要な性能も十分に提供すること
ができる。

【０００６】ところで、この種の表示コントローラにお
いては、表示解像度などに応じて、異なる周波数を持つ
複数のピクセルクロック（または、ビデオクロック、ド
ットクロックと称される）が選択的に使用されている。
ピクセルクロックは、ビデオ信号をディスプレイモニタ
に画素単位で出力するための同期信号であり、表示コン
トローラ内の殆どの回路の動作タイミングがそのピクセ
ルクロックによって規定される。

【０００７】ピクセルクロックの切り替えを簡単にする
ため、最近では、ＰＬＬを内蔵したクロック発生回路を
持つ表示コントローラが開発され始めている。ＰＬＬを
内蔵したクロック発生回路を用いると、ある１つの基準
周波数から値の異なる任意の周波数のピクセルクロック
を内部的に発生することができる。

【０００８】ＰＬＬ内蔵のクロック発生回路を持つ表示
コントローラを使用した場合でも、従来と同様、表示解
像度に応じてピクセルクロックの周波数を変化させる必
要がある。しかし、ＰＬＬ制御に関する機能はＶＧＡ、
ＸＧＡなどの従来のビデオＢＩＯＳではサポートされて
いない固有の機能であるため、ＰＬＬ制御を行うために
はビデオＢＩＯＳを変更しなければならない等の欠点が
あった。

【０００９】また、従来の表示コントローラでは、ピク
セルクロック周波数の切り替えは予め規定された標準的
な周波数間で行われている。このため、表示解像度毎に
複数のフレーム周波数を使用でき、比較的高いフレーム
周波数までサポートするマルチシンクモニタをディスプ
レイモニタとして使用した場合でも、実際に使用される
ピクセルクロックの周波数はそのマルチシンクモニタが
サポートできる最大フレーム周波数よりもかなり低い値
であることが多い。フレーム周波数は高い程表示品質を
高める事ができる。したがって、従来では、マルチシン
クモニタの表示性能を十分に発揮させることができない
欠点があった。

【００１０】

【発明が解決しようとする課題】従来では、ＰＬＬ内蔵
のクロック発生回路を持つ表示コントローラを使用する
ためには、そのＰＬＬ制御に関する機能を実現するため
に、従来のビデオＢＩＯＳを変更しなければならない欠
点があった。

【００１１】また、従来の表示コントローラでは、ピク
セルクロック周波数の切り替えは予め規定された標準的
な周波数間で行われており、マルチシンクモニタの表示
性能を十分に発揮させることができない欠点があった。

【００１２】この発明はこのような点に鑑みてなされた
もので、ビデオＢＩＯＳなどからの表示解像度の指定に
応じてＰＬＬ制御を行ってピクセルクロック周波数を変
更できるようにし、ビデオＢＩＯＳを変更することな
く、所望のピクセルクロック周波数を自動的に得ること
ができる表示制御装置を提供することを目的とする。

【００１３】また、この発明は、使用されるマルチシン
クモニタがサポートするフレーム周波数に応じて最適な
ピクセルクロック周波数を自動的に発生できるようにし
て、マルチシンクモニタの表示品質の向上を図ることが
できるを表示制御装置を提供することを目的とする。

【００１４】

【課題を解決するための手段および作用】この発明は、
コンピュータシステムのディスプレイモニタを制御する
表示制御装置において、表示データが格納されるビデオ
メモリと、発振周波数が可変制御される可変周波数発振
器を有し、前記ディスプレイモニタにビデオ信号を供給
するタイミングを画素単位で規定するためのピクセルク
ロックを発生するクロック発生回路と、このクロック発
生回路からのピクセルクロックに同期して、ビデオメモ
リから読み出された表示データを前記ディスプレイモニ
タに表示するためのビデオ信号に変換して出力する表示
制御回路と、所定のフレーム周波数を示す値が設定され
ているフレーム周波数レジスタと、前記コンピュータシ
ステムによって指定された表示解像度を示す値と前記フ
レーム周波数レジスタのフレーム周波数を示す値とに基
づいて前記ピクセルクロックの周波数を決定し、その決
定された周波数を示すピクセルクロックが前記クロック
発生回路から発生されるように前記可変周波数発振器を
制御するピクセルクロック周波数制御手段とを具備し、
指定された表示解像度に応じてピクセルクロック周波数
を自動的に変更できるようにしたことを特徴とする。

【００１５】この表示制御装置においては、例えばビデ
オＢＩＯＳなどの実行によってシステム側から表示解像
度が指定されると、ピクセルクロック周波数制御手段に
よってその指定された表示解像度が読み取られ、その表
示解像度と所定のフレーム周波数とに基づいてピクセル
クロックの周波数の値が自動的に決定される。そして、
ピクセルクロック周波数制御手段から例えばＰＬＬから
構成される可変周波数発振器に制御データが送られる。
この結果、ピクセルクロック周波数制御手段によって決
定された周波数を持つピクセルクロックが、クロック発
生回路から発生される。このため、ビデオＢＩＯＳなど
からの表示解像度の指定に応じてＰＬＬ制御を行ってピ
クセルクロック周波数を変更できるようになり、ビデオ
ＢＩＯＳを変更することなく、所望のピクセルクロック
周波数を自動的に得ることが可能となる。

【００１６】また、フレーム周波数レジスタにはディス
プレイモニタに表示される表示解像度毎に対応するフレ
ーム周波数の値を設定しておき、ピクセルクロック周波
数制御手段には、コンピュータシステムによって指定さ
れた表示解像度に応じて、その表示解像度に対応する前
記ディスプレイモニタのフレーム周波数を前記フレーム
周波数レジスタから読取る手段と、前記コンピュータシ
ステムによって指定された表示解像度を示す値と前記フ
レーム周波数レジスタから読み取ったフレーム周波数を
示す値とに基づいて前記ピクセルクロックの周波数を決
定する手段とを設けることが好ましい。

【００１７】このようにすれば、指定された表示解像度
毎に最適な周波数のピクセルクロックを発生する事がで
きる。さらに、表示解像度毎に複数のフレーム周波数を
サポートするマルチシンクモニタをディスプレイモニタ
として使用する場合には、フレーム周波数レジスタには
マルチシンクモニタが同一解像度に対してサポートする
複数のフレーム周波数の中で最も値の大きいフレーム周
波数を示す値を表示解像度毎に設定することが好まし
い。

【００１８】これにより、使用されるマルチシンクモニ
タがサポートするフレーム周波数に応じて最適なピクセ
ルクロック周波数を自動的に発生できるようになり、マ
ルチシンクモニタの表示品質の向上を図ることができ
る。

【００１９】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。図１にはこの発明の一実施例に係わる表示制御
システムの全体の構成が示されている。この表示制御シ
ステム４は、例えば、１０２４×７６８ドット、２５６
色同時表示などの表示モードを持つＸＧＡ（ eＸtended
Ｇraphics Ａrray）仕様の表示制御システムであ
り、ポータブルコンピュータのシステムバス３に接続さ
れる。この表示制御システム４は、ポータブルコンピュ
ータ本体に標準装備されるフラットパネルディスプレイ
４０およびポータブルコンピュータ本体に着脱自在に接
続されるカラーＣＲＴディスプレイ５０双方に対する表
示制御を行なう。フラットパネルディスプレイ４０およ
びカラーＣＲＴディスプレイ５０は、それぞれこのコン
ピュータのディスプレイモニタとして使用される。カラ
ーＣＲＴディスプレイ５０としては、解像度毎に複数の
フレーム周波数をサポートするマルチシンクモニタ（ま
たは、マルチスキャンモニタと称される）が使用され
る。

【００２０】表示制御システム４には、ディスプレイコ
ントローラ１０、およびデュアルポート画像メモリ（Ｖ
ＲＡＭ）３０が設けられている。これらディスプレイコ
ントローラ１０、デュアルポート画像メモリ（ＶＲＡ
Ｍ）３０は、図示しない回路基板上に搭載されている。

【００２１】ディスプレイコントローラ１０はゲートア
レイによって実現されるＬＳＩであり、この表示制御シ
ステム４の主要部を成す。このディスプレイコントロー
ラ１０は、ホストＣＰＵ１からの指示に従い、デュアル
ポート画像メモリ（ＶＲＡＭ）３０を利用して、フラッ
トパネルディスプレイ４０およびカラーＣＲＴディスプ
レイ５０に対する表示制御を実行する。また、このディ
スプレイコントローラ１０は、バスマスタとして機能
し、コンピュータのシステムメモリ２を直接アクセスす
ることができる。

【００２２】デュアルポート画像メモリ（ＶＲＡＭ）３
０は、シリアルアクセスに使用されるシリアルポート
（シリアルＤＡＴＡ）とランダムアクセスのためのパラ
レルポート（ＤＡＴＡ）を備えている。シリアルポート
（シリアルＤＡＴＡ）は表示画面リフレッシュのための
データ読み出しに使用され、またパラレルポート（ＤＡ
ＴＡ）は画像データの更新に使用される。このデュアル
ポート画像メモリ（ＶＲＡＭ）３０は、複数のデュアル
ポートＶＲＡＭから構成されており、１Ｍバイト乃至４
Ｍバイトの記憶容量を有している。このＶＲＡＭ３０は
フレームバッファとして使用され、フラットパネルディ
スプレイ４０またはカラーＣＲＴディスプレイ５０に表
示するための画像データが描画される。

【００２３】この場合、ＸＧＡ仕様に適合したアプリケ
ーションプログラム等で作成されたＸＧＡ仕様の描画デ
ータは、パックドピクセル方式によってＶＲＡＭ３０の
先頭アドレスから格納される。このパックドピクセル方
式は、メモリ上の連続する複数のビットで１画素を表す
色情報マッピング形式であり、例えば、１画素を１，
２，４，８，または１６ビットで表す方式が採用されて
いる。一方、ＶＧＡ仕様の描画データは、ＶＧＡ仕様に
適合したアプリケーションプログラム等で作成されるも
のであり、メモリプレーン方式によってＶＲＡＭ３０の
先頭アドレスから描画される。このメモリプレーン方式
は、メモリ領域を同一アドレスで指定される複数のプレ
ーンに分割し、これらプレーンに各画素の色情報を割り
当てる方式である。例えば、４プレーンを持つ場合に
は、１画素は、各プレーン毎に１ビットづつの合計４ビ
ットのデータによって表現される。

【００２４】また、ＶＲＡＭ３０には、テキストデータ
も格納される。１文字分のテキストデータは、ＸＧＡ、
ＶＧＡのどちらの仕様においても，８ビットのコードと
８ビットのアトリビュートからなる合計２バイトのサイ
ズを持つ。アトリビュートは、フォアグランドの色を指
定する４ビットデータとバックグランドの色を指定する
４ビットデータから構成されている。

【００２５】このディスプレイコントローラ１０は、レ
ジスタ制御回路１１、システムバスインターフェース１
２、描画用のコプロセッサ１３、メモリ制御回路１４、
ＣＲＴコントローラ（ＣＲＴＣ）１６、クロック発生回
路１７、シリアルポート制御回路１８、スプライトメモ
リ１９、シリアライザ２０、ラッチ回路２１、フォアグ
ランド／バックグランドマルチプレクサ２２、グラフィ
ック／テキストマルチプレクサ２３、カラーパレット制
御回路２４、スプライトカラーレジスタ２５、ＣＲＴビ
デオマルチプレクサ２６、スプライト制御回路２７、フ
ラットパネルエミュレーション回路２８、およびＤＡＣ
（Ｄ／Ａコンバータ）３５から構成されている。

【００２６】レジスタ制御回路１１、システムバスイン
ターフェース１２、描画用のコプロセッサ１３、メモリ
制御回路１４を除く、他の殆どの回路は、ＶＲＡＭ３０
から読み出されたデータをビデオ信号に変換してフラッ
トパネルディスプレイ４０またはＣＲＴディスプレイ５
０に表示する表示制御回路として機能する。

【００２７】レジスタ制御回路１１は、システムバスイ
ンターフェース１２を介してシステムバス３からのアド
レスおよびデータを受けとり、アドレスのデコード、お
よびそのデコード結果によって指定される各種レジスタ
に対するリード／ライト制御を行なう。システムバスイ
ンターフェース１２は、システムバス３を介してホスト
ＣＰＵ１とのインターフェース制御を行なうものであ
り、ＩＳＡ、ＥＩＳＡ、マイクロチャネル、ＶＥＳＡ、
ＰＣＩ等の各種仕様のバスに適合したバスインターフェ
ースをサポートする。

【００２８】描画用コプロセッサ１３はグラフィックア
クセラレータであり、ＣＰＵ１からの指示に応答して、
ＶＲＡＭ３０中の描画データに対してさまざまな描画機
能を提供する。この描画用コプロセッサ１３は、ＢＩＴ
ＢＩＬＴ等の画素のブロック転送、線描画、領域の塗り
つぶし、画素間の論理／算術演算、画面の切り出し、マ
ップのマスク、Ｘ−Ｙ座標でのアドレッシング、ページ
ングによるメモリ管理機能等を有している。この描画用
コプロセッサ１３には、ＶＧＡ／ＸＧＡ互換のデータ演
算回路１３１、２次元アドレス発生回路１３１、および
ページングユニット１３３が設けられている。

【００２９】データ演算回路１３１は、シフト、論理算
術演算、ビットマスク、カラー比較等のデータ演算を行
なうものであり、またＶＧＡ互換のＢＩＴＢＬＴ機能も
有している。２次元アドレス発生回路１３１は、矩形領
域アクセス等のためのＸ−Ｙの２次元アドレスを発生す
る。また、２次元アドレス発生回路１３１は、領域チェ
ックや、セグメンテーション等を利用したリニアアドレ
ス（実メモリアドレス）への変換処理も行なう。ページ
ングユニット１３３は、ＣＰＵ１と同じ仮想記憶機構を
サポートするためのものであり、ページング有効時には
２次元アドレス発生回路１３１が作ったリニアアドレス
をページングによって実アドレスに変換する。また、ペ
ージング無効時にはリニアアドレスがそのまま実アドレ
スとなる。このページングユニット１３３は、ページン
グのためにＴＬＢを備えている。

【００３０】メモリ制御回路１４はＶＲＡＭ３０をアク
セス制御するためのものであり、ＣＰＵ１または描画用
コプロセッサ１３からの画像データのリード／ライト要
求に従ってＶＲＡＭ３０のパラレルポートのアクセス制
御を行なうと共に、ＣＲＴＣ１６からの表示位置アドレ
スに従ってＶＲＡＭ３０のシリアルポートからのデータ
読み出し制御を行う。

【００３１】さらに、このメモリ制御回路１４には、フ
レームバッファキャッシュ１４１が内蔵されている。こ
のフレームバッファキャッシュ１４１は、ＣＰＵ１や描
画用コプロセッサ１３による画像データのリード／ライ
トを高速にするために利用されるものであり、ＶＲＡＭ
３０の画像データの一部を保持する。ＣＰＵ１や描画用
コプロセッサ１３によってリード要求された画像データ
がフレームバッファキャッシュ１４１に存在する場合
は、そのフレームバッファキャッシュ１４１から画像デ
ータが読み出されてＣＰＵ１または描画用コプロセッサ
１３に転送される。この場合、ＶＲＡＭ３０のパラレル
ポートを介したリードアクセスは行われない。

【００３２】ＣＲＴコントローラ（ＣＲＴＣ）１６は、
フラットパネルディスプレイ４０またはＣＲＴディスプ
レイ５０を制御するための各種表示タイミング信号（水
平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、等）
や、ＶＲＡＭ３０のシリアルポート（シリアルＤＡＴ
Ａ）から画面表示すべき画像データを読み出すための表
示アドレスを発生する。水平同期信号ＨＳＹＮＣおよび
垂直同期信号ＶＳＹＮＣの発生は、ＣＲＴＣ１６内のＣ
ＲＴＣレジスタ群に設定される水平および垂直解像度を
指定するパラメタ値とクロック発生回路１７からのピク
セルクロックＣＫＰによって制御される。

【００３３】クロック発生回路１７は、メモリ制御回路
１４およびシリアルポート制御回路１８の動作タイミン
グを制御するためのメモリクロックＣＫＭと、これらメ
モリ制御回路１４およびシリアルポート制御回路１８を
除く他の全ての回路の動作タイミングを制御するための
ピクセルクロックＣＫＰを発生する。ピクセルクロック
ＣＫＰは、ビデオ信号をフラットパネルディスプレイ４
０またはＣＲＴディスプレイ５０を画素単位で出力する
ための同期信号であり、ピクセルクロックＣＫＰの発生
はクロック発生回路１７のＰＬＬ回路１７０によって制
御される。

【００３４】ＰＬＬ回路１７０は、可変周波数発振器と
して利用されるものであり、例えば、電圧制御発振器
（ＶＣＯ）、ローパスフィルタ、位相比較器などから構
成されている。このＰＬＬ回路１７０から発生されるピ
クセルクロックＣＫＰの周波数の値は、ＣＲＴＣレジス
タに設定される表示解像度の値に基づいて自動的に設定
される。このＰＬＬ回路１７０を用いたピクセルクロッ
クＣＫＰの周波数制御はこの発明の特徴とする部分であ
り、ピクセルクロックＣＫＰの周波数制御のための具体
的な構成は図２を参照して後述する。

【００３５】シリアルポート制御回路１８、スプライト
メモリ１９、シリアライザ２０、ラッチ回路２１、フォ
アグランド／バックグランドマルチプレクサ２２、グラ
フィック／テキストマルチプレクサ２３、カラーパレッ
ト制御回路２４、スプライトカラーレジスタ２５、ＣＲ
Ｔビデオマルチプレクサ２６、スプライト制御回路２
７、フラットパネルエミュレーション回路２８、および
ＤＡＣ（Ｄ／Ａコンバータ）３５は、ＶＲＡＭ３０の画
像データをフラットパネルディスプレイ４０またはＣＲ
Ｔディスプレイ５０に表示するための表示制御回路を構
成する。

【００３６】シリアルポート制御回路１８は、ＶＲＡＭ
３０のシリアルデータポートからのデータ読み出しタイ
ミングを制御するためのシリアルクロックＳＣＫ、出力
イネーブル信号ＳＯＥを発生する。また、メモリ制御回
路１８は、スプライトメモリ１９のアクセス制御と、ス
プライトの表示タイミング制御を行なう。

【００３７】スプライトメモリ１９には、グラフィック
モードではスプライトデータ、テキストモードではフォ
ントが書き込まれる。テキストモードでは、ＶＲＡＭ３
０から読み出されたテキストデータのコードがインデッ
クスとしてスプライトメモリ１９に供給され、そのコー
ドに対応するフォントが読み出される。

【００３８】シリアライザ２０は、複数画素分のパラレ
ルなピクセルデータをピクセル単位（シリアル）に分割
して出力するためのパラレル／シリアル変換回路であ
り、グラフィックモードではＶＲＡＭ３０のシリアルポ
ートから読み出されるメモリデータとスプライトメモリ
１９から読み出されるスプライトデータをそれぞれパラ
レル／シリアル変換し、テキストモードではスプライト
メモリ１９から読み出されるフォントデータをパラレル
／シリアル変換する。

【００３９】ラッチ回路２１は、コードデータからフォ
ントデータへの変換の遅れ時間だけアトリビュートの出
力タイミングを遅延させるためのものであり、テキスト
モードにおいてＶＲＡＭ３０から読み出されるテキスト
データのアトリビュートを保持する。フォアグランド／
バックグランドマルチプレクサ２２は、テキストモード
においてアトリビュートのフォアグランド色（前面色）
／バックグランド色（背景色）の一方を選択する。この
選択は、シリアライザ２０から出力されるフォントデー
タの値“１”（フォアグランド），“０”（バックグラ
ンド）によって制御される。グラフイック／テキストマ
ルチプレクサ２３は、グラフイックモードとテキストモ
ードの切替えを行なうためのものであり、グラフイック
モードにおいてはシリアライザ２０から出力されるメモ
リデータを選択し、テキストモードにおいてはフォアグ
ランド／バックグランドマルチプレクサ２２の出力を選
択する。

【００４０】カラーパレット制御回路２４は、グラフィ
ックまたはテキストデータの色変換を行なうためのもの
である。このカラーパレット制御回路２４は、２段構成
のカラーパレットテーブルを備えている。第１のカラー
パレットテーブルは、１６個のカラーパレットレジスタ
から構成されている。各カラーパレットレジスタには、
６ビットのカラーパレットデータが格納されている。第
２のカラーパレットテーブルは、２５６個のカラーパレ
ットレジスタから構成されている。各カラーパレットレ
ジスタには、Ｒ，Ｇ，Ｂそれぞれ８ビットから構成され
る２４ビットのカラーデータが格納されている。

【００４１】グラフィックモードにおいては、８ビット
／ピクセルのＸＧＡ仕様のメモリデータは、第１のカラ
ーパレットテーブルを介さずに、第２のカラーパレット
テーブルに直接送られ、そこでＲ，Ｇ，Ｂそれぞれ６ビ
ットから構成されるカラーデータに変換される。また、
４ビット／ピクセルのＶＧＡ仕様のメモリデータは、ま
ず第１のカラーパレットテーブルに送られ、そこで６ビ
ットのカラーデータに変換されて出力される。そして、
この６ビットのカラーデータには、カラーパレット制御
回路１９内蔵のカラー選択レジスタから出力される２ビ
ットデータが加えられ、これにより合計８ビットのカラ
ーデータとなる。この後、その８ビットのカラーデータ
は、第２のカラーパレットテーブルに送られ、そこで
Ｒ，Ｇ，Ｂそれぞれ６ビットから構成されるカラーデー
タに変換される。

【００４２】一方、テキストモードにおいては、ＸＧ
Ａ，ＶＧＡどちらの仕様のテキストデータも、第１およ
び第２の２段のカラーパレットテーブルを介して、Ｒ，
Ｇ，Ｂそれぞれ６ビットから構成されるカラーデータに
変換される。

【００４３】また、ＸＧＡのグラフィクスモードにおい
ては、１画素が１６ビットから構成されるダイレクトカ
ラモードがあり、この場合には、その１６ビット／ピク
セルのメモリデータは、カラーパレット制御回路２４を
介さずに、ＣＲＴビデオマルチプレクサ２６に直接供給
される。

【００４４】スプライトカラーレジスタ２５は、ハード
ウェアカーソルなどのスプライト表示色を指定するスプ
ライト表示データを格納する。ＣＲＴビデオマルチプレ
クサ２６は、ＣＲＴビデオ表示出力を選択するものであ
り、カラーパレット制御回路２４の出力、シリアライザ
２０からのダイレクトカラー出力、スプライト表示デー
タ、または外部ビデオデータの選択を行なう。この選択
動作は、ＣＲＴＣ１６からの表示タイミング信号によっ
て制御される。外部ビデオデータは、例えば表示制御シ
ステム４外部から入力される動画などのビデオデータで
ある。スプライト制御回路２７は、シリアライザ２０に
よってパラレル／シリアル変換されたスプライトデータ
に従ってスプライトカラーレジスタ２５のスプライト表
示データを出力する。

【００４５】フラットパネルエミュレーション回路２８
は、ＣＲＴビデオ出力を変換してフラットパネルディス
プレイ４０用のフラットビデオデータを生成する。ＤＡ
Ｃ３５は、ＣＲＴビデオマルチプレクサ２６から出力さ
れるＣＲＴビデオデータをアナログＲ，Ｇ，Ｂ信号に変
換してＣＲＴディスプレイ５０に供給する。

【００４６】次に、図２を参照して、ピクセルクロック
ＣＫＰの周波数制御のための具体的な構成を説明する。
図２に示されているように、クロック発生回路１７に
は、フレーム周波数レジスタ群１７１、フラットクロッ
クレジスタ１７２、ＣＲＴクロックレジスタ１７３、お
よびオート／マニュアル選択レジスタ１７４がパラメタ
レバスタ群として設けられている。また、クロック発生
回路１７には、前述のＰＬＬ回路１７０を制御するため
の制御回路として、セレクタ１７５、解像度判別デコー
ダ１７６、およびゲート回路１７７が設けられている。

【００４７】フレーム周波数レジスタ群１７１には、デ
ィスプレイモニタとして使用されるＣＲＴディスプレイ
５０のフレーム周波数を示すパラメタ値が設定される。
この場合、フレーム周波数を示すパラメタ値は、表示解
像度毎に別個に設定することが好ましい。

【００４８】また、ＣＲＴディスプレイ５０がマルチシ
ンクモニタの場合には、各表示解像度の最大フレーム周
波数を示すパラメタ値は、表示解像度毎に別個に設定す
ることが好ましい。これは、フレーム周波数が高い程、
表示品質を高める事ができるからできる。標準的なマル
チシンクモニタがサポートしている解像度とノンインタ
レース走査におけるフレーム周波数との関係の一例を、
図３に示す。図３に例は、表示解像度６４０×４８０の
時は６０Ｈｚ、７２Ｈｚ、７５Ｈｚのフレーム周波数を
使用でき、８００×６００の時は５６Ｈｚ、６０Ｈｚ、
７２Ｈｚ、７５Ｈｚのフレーム周波数、１０２４×７６
８の時はインタレース走査用の周波数（例えば８７Ｈ
ｚ）、６０Ｈｚ、７０Ｈｚ、７２Ｈｚ、７５Ｈｚのフレ
ーム周波数、１２８０×１０２４の時はインタレース走
査用の周波数（例えば８７Ｈｚ）、６０Ｈｚ、７５Ｈｚ
のフレーム周波数を使用できるマルチシンクモニタに対
応するものである。

【００４９】この場合、どの表示解像度においても最大
フレーム周波数は７５Ｈｚであるので、フレーム周波数
レジスタ群１７１の全てのレジスタには７５Ｈｚを示す
同一のパラメタ値が設定される。

【００５０】表示解像度とフレーム周波数との関係は使
用されるマルチシンクモニタの種類によって異なり、必
ずしも全ての表示解像度で最大フレーム周波数が同一と
は限らず、むしろ異なる場合が多い。このため、どのよ
うなマルチシンクモニタが接続された場合でも最適な表
示制御を実現できるように、全ての表示解像度で最大フ
レーム周波数が同一値であっても、表示解像度毎に最大
フレーム周波数を別個に設定することが望ましい。

【００５１】フレーム周波数レジスタ群１７１に対する
パラメタ値の設定は、このコンピュータのモニタ環境設
定を行うためのＣＲＴドライバなどを利用して行うこと
ができる。ＣＲＴドライバとしては、例えばＩＢＭ社の
ＰＳ／２仕様のドライバＤＭＱＳ、などを利用できる。

【００５２】ユーザはＣＲＴドライバによって提供され
るモニタ設定画面上で、使用するマルチシンクモニタの
モニタＩＤを入力する。ＣＲＴドライバは、複数のモニ
タＩＤとそれに対応する解像度毎のフレーム周波数との
関係を管理しており、ユーザによって指定されたモニタ
ＩＤに基づいて、使用されるモニタ種類に対応した最大
フレーム周波数をフレーム周波数レジスタ群１７１に解
像度毎にそれぞれセットする。

【００５３】このようなモニタに関するセットアップ処
理は一旦行えば、以降、モニタとして使用するＣＲＴデ
ィスプレイを変更するまで行う必要はない。図２のＣＲ
ＴＣレジスタ１８１，１８２はＣＲＴコントローラ１６
に内蔵されたパラメタレジスタであり、ＣＲＴＣレジス
タ１８１には表示解像度を示すパラメタ値、ＣＲＴＣレ
ジスタ１８２には表示対象のディスプレイ（ＣＲＴ／フ
ラットパネル）を指定するパラメタ値がビデオＢＩＯＳ
などによって設定される。

【００５４】フラットクロックレジスタ１７３には、フ
ラットパネルディスプレイに表示する場合のピクセルク
ロックの周波数を示すパラメタ値が設定される。このパ
ラメタ値は、フラットパネルディスプレイ４０のパネル
の種類（パネルの解像度）によって固定的に規定され
る。

【００５５】ＣＲＴクロックレジスタ１７３には、ＣＲ
Ｔディスプレイ５０に表示する場合のピクセルクロック
の周波数を直接指定する場合に使用されるパラメタ値が
設定される。

【００５６】オート／マニュアル選択レジスタ１７４に
は、ピクセルクロック周波数を表示解像度に応じて自動
的に決定する自動モードと、ピクセルクロック周波数を
ＣＲＴクロックレジスタ１７３に設定されたパラメタで
指定される周波数に決定するマニュアルモードのいずれ
か一方のモードを指定するパラメタ値が設定される。

【００５７】セレクタ１７５は、フレーム周波数レジス
タ群１７１に設定されている複数の解像度に対応するパ
ラメタ値の中で、解像度判別デコーダ１７６によって判
別された表示解像度に対応するフレーム周波数を示すパ
ラメタ値を選択する。このセレクタ１７５によって選択
されたパラメタ値は、ゲート回路１７７に送られる。

【００５８】解像度判別用デコーダ１７６は、ＣＲＴＣ
レジスタ１８１に設定されたパラメタ値をデコードして
表示対象の解像度を判別し、その判別結果に応じてセレ
クタ１７５を制御すると共に、判別した解像度をゲート
回路１７７に通知する。

【００５９】ゲート回路１７７は、解像度判別用デコー
ダ１７６によって判別された表示解像度とセレクタ１７
５によって選択されたフレーム周波数とに基づいてピク
セルクロック周波数を決定し、それに対応するＰＬＬ出
力クロック選択値をＰＬＬ回路１７０にクロック制御デ
ータとして発行する。

【００６０】次に、図４を参照して、このクロック発生
回路１７のクロック制御動作を説明する。マルチシンク
モニタの場合は、前述したように、フレーム周波数レジ
スタ群１７１には最大フレーム周波数を示すパラメタ値
が表示解像度毎に設定される。このパラメタ値、例え
ば、４ビット（ｂｉｔ３〜ｂｉｔ０）から構成される。
ｂｉｔ３＝“０”はノンインタレース走査、ｂｉｔ３＝
“１”はインタレース走査を示す。ｂｉｔ２〜ｂｉｔ０
の３ビットは、フレーム周波数を示す。図４において
は、使用されるマルチシンクモニタの解像度６４０×４
８０に対応する最大フレーム周波数がノンインタレース
走査（ｂｉｔ３＝“０”）の６０Ｈｚ（ｂｉｔ２〜ｂｉ
ｔ０＝“００１”）であり、また、解像度８００×６０
０に対応する最大フレーム周波数がノンインタレース走
査（ｂｉｔ３＝“０”）の７２Ｈｚ（ｂｉｔ２〜ｂｉｔ
０＝“０１１”）、解像度１０２４×７６８に対応する
最大フレーム周波数がノンインタレース走査（ｂｉｔ３
＝“０”）の７２Ｈｚ（ｂｉｔ２〜ｂｉｔ０＝“０１
１”）、解像度１２８０×１０２４に対応する最大フレ
ーム周波数がノンインタレース走査（ｂｉｔ３＝
“０”）の７５Ｈｚ（ｂｉｔ２〜ｂｉｔ０＝“１０
０”）である場合が示されている。

【００６１】ＣＲＴレジスタ１８１には、表示対象の表
示解像度を変更する度に、その表示解像度を示すパラメ
タ値が設定される。このパラメタ値は例えば３ビット
（ｂｉｔ２〜ｂｉｔ０）から構成される。ｂｉｔ２〜ｂ
ｉｔ０の３ビット＝“０００”は解像度６４０×４８０
を示し、“００１”は７２０×４８０、“０１０”は８
００×６００、“０１１”は１０２４×７６８、“１０
０”は１２８０×１０２４を示す。図４においては、１
０２４×７６８の表示解像度を示すパラメタ値“０１
１”が設定されている場合が示されている。

【００６２】この場合、解像度判別デコーダ１７６は、
セレクト信号Ｓ１〜Ｓ４の中で１０２４×７６８の表示
解像度に対応するセレクト信号Ｓ３をセレクタ１７５に
発生する。このセレクト信号Ｓ３に応じて、１０２４×
７６８の表示解像度に対応するフレーム周波数（ノンイ
ンタレース、７２Ｈｚ）を示すパラメタ値“００１１”
がセレクタ１７５によって選択される。

【００６３】ゲート回路１７７には、フレーム周波数
（ノンインタレース、７２Ｈｚ）を示すパラメタ値“０
０１１”と、１０２４×７６８の表示解像度を示すパラ
メタ値“０１１”が送られる。ゲート回路１７７は、そ
れらフレーム周波数と表示解像度のパラメタ値“００１
１”、“０１１”の組み合わせから、ＰＬＬ回路１７０
に与えるＰＬＬ出力クロック選択値を決定する。

【００６４】フレーム周波数と表示解像度の組み合わせ
とＰＬＬ出力クロック選択値との関係、および各ＰＬＬ
出力クロック選択値に対応するＰＬＬ回路の発信周波数
の一例を図５に示す。

【００６５】この図５に従えば、フレーム周波数（ノン
インタレース、７２Ｈｚ）を示すパラメタ値“００１
１”と、１０２４×７６８の表示解像度を示すパラメタ
値“０１１”がゲート回路１７７に送られた時は、ＰＬ
Ｌ出力クロック選択値“１１１１”がゲート回路１７７
から出力される。この時、ＰＬＬ回路１７０から発生さ
れるピクセルクロックＣＫＰの周波数は８０．０００Ｍ
Ｈｚとなる。

【００６６】このように、ＣＲＴ表示における自動モー
ドにおいては、ＣＲＴドライバ、ビデオＢＩＯＳ等によ
り表示モード（解像度）が変わる毎に、ＣＲＴパラメー
タが参照されて、自動的にピクセルクロックの周波数を
切り替えることができる。従って、ＣＲＴドライバ、ビ
デオＢＩＯＳなどによるＰＬＬ制御を不要とすることが
できる。

【００６７】マニュアルモードにおいては、ＣＲＴクロ
ックレジスタ１７３に設定されたパラメタ値がＰＬＬ出
力クロック選択値として、ＰＬＬ回路１７０に直接供給
される。また、自動モードであっても、標準的でない解
像度を示すパラメタ値がＣＲＴレジスタ１８１に設定さ
れ、それがデコード不可能な場合には、マニュアルモー
ドと同様に、ゲート回路１７７は、ＣＲＴクロックレジ
スタ１７３に設定されたパラメタ値をＰＬＬ出力クロッ
ク選択値としてＰＬＬ回路１７０に直接供給する。

【００６８】フラットパネルディスプレイ４０に表示す
る場合は、指定された表示解像度によらずフラットパネ
ル固有のピクセルクロックで良いので、ゲート回路１７
７は、フラットクロックレジスタ１７３に設定されたパ
ラメタ値をＰＬＬ出力クロック選択値としてＰＬＬ回路
１７０に直接供給する。

【００６９】この様にして、ＣＲＴドライバ、ビデオＢ
ＩＯＳ等により表示モード（解像度）が変わる毎に、Ｃ
ＲＴパラメータが変更され、自動的にピクセルクロック
の周波数を切り替えることができる。

【００７０】なお、指定された表示解像度は、水平解像
度と垂直解像度のいずれか一方からでも判別できること
は勿論である。また、ここではグラフィクスモードにつ
いて説明したが、ビデオＢＩＯＳによってテキストモー
ドが指定された場合は、図５に示されているように、Ｐ
ＬＬ出力クロック選択値“０１０１”がゲート回路１７
７から出力される。この時、ＰＬＬ回路１７０から発生
されるピクセルクロックＣＫＰの周波数は４１．５３９
ＭＨｚとなる。

【００７１】

【発明の効果】以上説明したように、この発明によれ
ば、ビデオＢＩＯＳなどからの表示解像度の指定に応じ
て自動的にＰＬＬ制御を行ってピクセルクロック周波数
を変更できるようになり、ビデオＢＩＯＳなどによる制
御を行うことなく、所望のピクセルクロック周波数を得
ることが可能となる。また、使用されるディスプレイモ
ニタがマルチシンクモニタの場合には、そのマルチシン
クモニタがサポートするフレーム周波数に応じて最適な
ピクセルクロック周波数を自動的に発生できるようにな
り、表示品質の向上を図ることができる。

【図面の簡単な説明】

【図１】この発明の一実施例に係る表示制御システムの
全体の構成を示すブロック図。

【図２】同実施例の表示制御システムに設けられている
クロック発生回路の構成の一例を示すブロック図。

【図３】同実施例の表示制御システムによって制御され
るマルチシンクモニタの解像度とフレーム周波数との関
係の一例を示す図。

【図４】図２のクロック発生回路におけるピクセルクロ
ックの周波数切り替え動作を説明するための図。

【図５】図２のクロック発生回路に設けられたＰＬＬ回
路を制御するための選択値とその時のピクセルクロック
周波数との関係を示す図。

【符号の説明】

１…ＣＰＵ、２…システムメモリ、３…システムバス、
４…表示制御システム、１０…ディスプレイコントロー
ラ、１７…クロック発生回路、３０…ＶＲＡＭ、４０…
フラットパネルディスプレイ、５０…マルチスキャンＣ
ＲＴディスプレイ、１７０…ＰＬＬ回路、１７１…フレ
ーム周波数レジスタ群１７１、１７２…フラットクロッ
クレジスタ、１７３…ＣＲＴクロックレジスタ、１７４
…オート／マニュアル選択レジスタ、１７５…セレク
タ、１７６…解像度判別デコーダ、１７７…ゲート回
路、１８１，１８２…ＣＲＴＣレジスタ。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 コンピュータシステムのディスプレイモ
   ニタを制御する表示制御装置において、 表示データが格納されるビデオメモリと、 発振周波数が可変制御される可変周波数発振器を有し、
   前記ディスプレイモニタにビデオ信号を供給するタイミ
   ングを画素単位で規定するためのピクセルクロックを発
   生するクロック発生回路と、 このクロック発生回路からのピクセルクロックに同期し
   て、ビデオメモリから読み出された表示データを前記デ
   ィスプレイモニタに表示するためのビデオ信号に変換し
   て出力する表示制御回路と、 所定のフレーム周波数を示す値が設定されているフレー
   ム周波数レジスタと、 前記コンピュータシステムによって指定された表示解像
   度を示す値と前記フレーム周波数レジスタに設定された
   フレーム周波数の値とに基づいて前記ピクセルクロック
   の周波数を決定し、その決定された周波数の値を示すピ
   クセルクロックが前記クロック発生回路から発生される
   ように前記可変周波数発振器を制御するピクセルクロッ
   ク周波数制御手段とを具備し、 指定された表示解像度に応じてピクセルクロック周波数
   を自動的に変更できるようにしたことを特徴とする表示
   制御装置。
2. 【請求項２】 前記フレーム周波数レジスタには、前記
   ディスプレイモニタに表示される表示解像度毎に対応す
   るフレーム周波数の値が設定されており、 前記ピクセルクロック周波数制御手段は、 前記コンピュータシステムによって指定された表示解像
   度の値に応じて、その表示解像度の値に対応する前記デ
   ィスプレイモニタのフレーム周波数の値を前記フレーム
   周波数レジスタから読取る手段と、 前記コンピュータシステムによって指定された表示解像
   度を示す値と前記フレーム周波数レジスタから読み取っ
   たフレーム周波数を示す値とに基づいて前記ピクセルク
   ロックの周波数を決定する手段とを含むことを特徴とす
   る請求項１記載の表示制御装置。
3. 【請求項３】 前記ディスプレイモニタは、表示解像度
   毎に複数のフレーム周波数をサポートするマルチシンク
   モニタであり、 前記フレーム周波数レジスタには、前記マルチシンクモ
   ニタが同一解像度に対してサポートする複数のフレーム
   周波数の中で最も値の大きいフレーム周波数を示す値が
   表示解像度毎に設定されてることを特徴とする請求項２
   記載の表示制御装置。
4. 【請求項４】 前記ピクセルクロック周波数を指定する
   パラメタ値が前記コンピュータシステムによって設定さ
   れるピクセルクロック周波数レジスタと、 前記ピクセルクロック周波数を表示解像度に応じて前記
   ピクセルクロック周波数制御手段に自動的に決定させる
   自動設定モードと、前記ピクセルクロック周波数レジス
   タに設定されたパラメタ値に応じて前記ピクセルクロッ
   ク周波数を決定するマニュアル設定モードのいずれか一
   方のモードを指定するモード設定情報が前記コンピュー
   タシステムによって設定されるモード設定レジスタとを
   さらに具備し、 前記ピクセルクロック周波数制御手段は、 前記マニュアルモードを指定するモード情報が前記モー
   ド設定レジスタに設定された時、または前記コンピュー
   タシステムによって指定された表示解像度に対応するフ
   レーム周波数を示す値が前記フレーム周波数レジスタに
   設定されてない時、前記ピクセルクロック周波数レジス
   タに設定されたパラメタ値に応じてピクセルクロック周
   波数を決定することを特徴とする請求項１記載の表示制
   御装置。
5. 【請求項５】 前記コンピュータシステムに設けられた
   フラットパネルディスプレイに対応するピクセルクロッ
   ク周波数を指定するパラメタ値が前記コンピュータシス
   テムによって設定されるフラットパネルディスプレイ用
   ピクセルクロック周波数レジスタと、 前記マルチシンクモニタと前記フラットパネルディスプ
   レイのどちらをディスプレイモニタとして使用するかを
   指定するパラメタ値が設定されるマルチシンク／フラッ
   トパネル選択レジスタとをさらに具備し、 前記ピクセルクロック周波数制御手段は、 前記フラットパネルディスプレイをディスプレイモニタ
   として指定するパラメタ値が前記マルチシンク／フラッ
   トパネル選択レジスタに設定された時、前記フラットパ
   ネルディスプレイ用フレーム周波数レジスタに設定され
   たパラメタ値に基づいて前記フラットパネルディスプレ
   イを表示制御するためのピクセルクロック周波数を決定
   することを特徴とする請求項２記載の表示制御装置。
6. 【請求項６】 発振周波数が可変制御されるＰＬＬ回路
   を有し、表示制御対象のマルチシンクモニタにビデオ信
   号を供給する表示制御回路の動作タイミングを制御する
   ピクセルクロックを前記ＰＬＬ回路から発生する表示制
   御装置におけるピクセルクロック切り替え方法におい
   て、 前記マルチシンクモニタが使用できる解像度毎の最大フ
   レーム周波数を示す値を入力し、 コンピュータシステムの表示制御プログラムによって表
   示モードが切り替えられた時、その表示モードが示す表
   示解像度の値に対応した前記マルチシンクモニタの最大
   フレーム周波数を示す値と前記表示解像度を示す値とか
   ら前記ピクセルクロックの周波数を決定し、 その決定された周波数のピクセルクロックが前記ＰＬＬ
   発生回路から発生されるように前記ＰＬＬ回路を制御
   し、 指定された表示モードに応じてピクセルクロック周波数
   を自動的に変更できるようにしたことを特徴とするピク
   セルクロック切り替え方法。