JPH1091135A - グラフィックスイメージの非同期表示のための方法および装置 - Google Patents

グラフィックスイメージの非同期表示のための方法および装置

Info

Publication number
JPH1091135A
JPH1091135A JP9163016A JP16301697A JPH1091135A JP H1091135 A JPH1091135 A JP H1091135A JP 9163016 A JP9163016 A JP 9163016A JP 16301697 A JP16301697 A JP 16301697A JP H1091135 A JPH1091135 A JP H1091135A
Authority
JP
Japan
Prior art keywords
display
resolution
display data
horizontal
graphics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9163016A
Other languages
English (en)
Inventor
Iguritsuto Alexander
イグリット アレクザンダー
Buriru Birado
ブリル ヴィラド
Kosa Suridaa
コサ スリダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cirrus Logic Inc
Original Assignee
Cirrus Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cirrus Logic Inc filed Critical Cirrus Logic Inc
Publication of JPH1091135A publication Critical patent/JPH1091135A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 グラフィックスデータの非同期的出力を制御
し、低解像度表示データをより高解像度の固定解像度パ
ネル用にスケールアップする。 【解決手段】 第１レートのグラフィックス表示デー
タ、タイミング信号、水平走査レート信号を受け取り、
第２非同期的レートでグラフィックス表示データを出力
するタイムベース変換手段３１３と、この表示データを
保持、出力する保持手段と、同表示データをグラフィッ
クス表示解像度にスケールアップし、表示装置に出力す
る補間手段３０５と、水平走査パラメータに比例した所
定の値を受け取って、水平フェーズ値を示す信号を補間
手段に出力し、実行信号をタイムベース変換手段に出力
する水平離散時間発振手段と、所定の分子、分母値を受
け取って、垂直フェーズに比例する値及び垂直走査の終
わりを示す値を出力する垂直離散時間発振手段とを備え
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ポータブルコンピ
ュータ分野に関連し、SIMULSCAN(R)機能を有するあるい
は有さないフラットパネルディスプレイを備えたラップ
トップ、ノートその他の同様なポータブルコンピュータ
に関する。本発明は特に、固定解像度LCD（液晶ディス
プレイ）パネルディスプレイ上における高解像度グラフ
ィックスデータの表示に関する。
【０００２】
【従来の技術】本明細書中において「(R)」の記号を付
した名称は登録商標を意味する。
【０００３】ポータブルコンピュータの基本的な要素の
一つにディスプレイがある。ブラウン管（CRT）ディス
プレイは比較的大型であり、重量が重くかつ大電力を必
要とするため、代替技術が活発に検討されている。フラ
ットパネルディスプレイ技術は、CRTディスプレイ技術
の重要な代替技術となり得る。フラットパネルディスプ
レイは、CRTディスプレイに比較していくつかの利点を
有し得る。フラットパネルディスプレイは、様々なタイ
プのディスプレイを包含するが、液晶ディスプレイ（LC
D）が最も普通に用いられる。LCDディスプレイは、コン
パクトかつ比較的平らであり、消費電力が少なく、また
多くの場合においてカラー表示が可能であるという利点
を有している。LCDディスプレイの典型的な欠点は、明
るい光、特に明るい自然光の中でのコントラストが低い
こと、低温における性能が一定しないこと、および固定
数のマトリックス状要素のために表示解像度が制約され
ることなどである。これらの制限のうち、固定解像度は
マルチメディア環境におけるLCDの使用において大きな
問題となり得る。対してアナログCRTディスプレイは、
異なる解像度に応じて容易にコンフィギュレーションす
ることが可能である。
【０００４】フラットパネルディスプレイは典型的に
は、アクティブ素子を間に挟持して圧着した２つのガラ
ス板を有する。高解像度フラットパネルディスプレイ
は、マトリックスアドレス法により画素をアクティブに
する。パネルの一面上に行に対応する導電性片を設け、
列に対応する同様な導電性片を他面上に設ける。パネル
は行単位で順次アクティブにされる。この処理をより詳
細に記載した文献として、「High Resolution Graphics
Display Systems」、Peddie 1994（pp.191〜225）があ
る。同文献を本願において援用するが、LCDのアドレス
法の概略は公知である。
【０００５】
【発明が解決しようとする課題】LCDフラットパネルデ
ィスプレイの解像度は、LCDの物理的な構造によって決
定され得る。CRTディスプレイは、連続的な蛍光コーテ
ィングを有しており、電子ビームを駆動するアナログ信
号によって照明される。CRTのアナログ性のため、ディ
スプレイ解像度をスケールアップまたはスケールダウン
することは比較的単純である。LCDディスプレイは、電
荷を与えたり除いたりすることによってオンオフされ得
る物理画素の固定的なアレイを有している。CRTの解像
度は走査周波数パラメータを変更することにより変更さ
れ得るが、LCDは固定数の行列要素によって制限され
る。固定解像度であるLCDディスプレイは、特にマルチ
メディアシステム中において問題となる。なぜなら、そ
のようなシステムは、高解像度のグラフィックスを表示
するアプリケーションの利点を最大に活用するために表
示解像度を変更することを要求する場合があるからであ
る。また、ディスプレイコントローラのメーカーがVG
A、SVGAおよびXGAのフル互換性を謳うためには、固定パ
ネル解像度の制約を克服しなければならない。
【０００６】
【表１】
【０００７】アナログCRTと同様に、LCDパネルは、水平
および垂直走査信号によって制御され得る。ある特定の
位置に対応する垂直および水平走査信号が重なったとき
に対応する時間区間において、スクリーン中の各位置に
対応するデータが表示され得る。水平および垂直走査信
号は、表示解像度に比例する周波数に設定される。表１
に、通常用いられるグラフィックス表示モードにおける
垂直走査周波数を示す。640画素×480画素のディスプレ
イにおける典型的な垂直走査周波数は25MHzであり、800
画素×600画素においては40MHzであり、1024画素×768
画素においては65MHzである。1280画素×960画素を有す
る最近のパネルにおいては、垂直走査周波数はより高く
なることが考えられる。高解像度のディスプレイは従っ
て、比較的低解像度のディスプレイよりも高い走査周波
数を一般に有する。
【０００８】高解像度に比例して高周波数となるという
基本法則を用いれば、ネイティブの走査周波数を維持し
たままで低解像度ディスプレイの低走査周波数を複製(r
eplicate)することによって、ある程度のスケールダウ
ンが可能である。例えば800画素×600画素の固定解像度
ディスプレイでは、データをディスプレイにクロックす
る周波数を低めることにより、解像度640画素×480画素
の出力にスケールダウンすることができる。拡張関連の
問題におけるこの種のアプローチは、同期的アプローチ
と呼ばれる。しかし同期的アプローチは、特定の解像度
に拡張する際において欠点を有し得る。
【０００９】拡張したい解像度に必要な走査周波数間の
関係のため、同期的アプローチは望ましくない場合があ
る。フリッカーおよび関連して起こるライン落ち(line
dropping)などの視覚的不具合は、目に付いて邪魔にな
る像を生成することがある。また、水平フリッカーが目
に付く場合があり、これは表示の一部が横方向にぶれる
ためいっそう邪魔になる。これは、拡張スキームが、あ
る解像度において生成された全てのラインを別の解像度
における対応するラインに反映させることが不可能であ
ることに起因する。互いに割り切れる解像度どうしが同
期的アプローチには最も適している。
【００１０】CRTディスプレイのラインとLCDディスプレ
イのラインとの比が、異なる表示解像度および異なる固
定解像度表示能力を有するために整数でなくなり、ま
た、一般に表示データが生成されるタイムベースを出力
表示解像度が生成されるタイムベースから切り離すこと
が好ましいと考えるとき、非同期的アプローチが必要に
なり得る。CRTの２ライン毎にLCDディスプレイの３ライ
ンを表示しなければならない場合などがこれにあたる。
【００１１】従来技術による方法は、駆動したい各ディ
スプレイに対してハードウェアを重複して設けるなどす
る、比較的高価なデュアル・パスアプローチを用いるも
のである。ハードウェアコストに加えて、デュアル・パ
スアプローチではバンド幅要求がほぼ倍増し、利用可能
なバンド幅はほぼ半分となる。デュアル・パスアプロー
チの他の欠点としては、ソフトウェアの非透明性があ
る。デュアル・パスアプローチにおいてディスプレイ関
連ソフトウェアを各解像度で動作させるためには、標準
レジスタ内容、標準アドレスその他に対して別々の変更
が必要になることがある。
【００１２】グラフィックスの解像度を変更するとき、
スケールダウン、すなわちパネルよりも大きい表示解像
度のイメージを表示する際にはあまり問題がない。しか
し、スケールアップにおいては特殊な問題が起こり得
る。高解像度の固定解像度パネルディスプレイにおいて
低解像度のグラフィックスを表示しようとするとき、様
々な補償方法を用いることができる。補償機能は、シャ
ドウレジスタおよび拡張レジスタを使用することで実現
することができる。補償方法および出力解像度等の所望
のパラメータの両方とも、レジスタを使用して設定し得
る。
【００１３】ある種のシステムは、センタリングと呼ば
れる補償技術を用いる。センタリングによれば、高解像
度ディスプレイ中における低解像度グラフィックスイメ
ージは、ディスプレイの中央に表示される。640画素×4
80画素の表示を例えば1024画素×768画素ディスプレイ
中においてフルカラーでセンタリングする際の問題とし
て、バンド幅制限がある。ネイティブモードで640画素
×480画素をサポートするディスプレイ上において（例
えばネイティブ640画素×480画素タイミングが25MHz）
は、24ビットまたは32ビット／ピクセルのカラーをサポ
ートするために十分なバンド幅が得られ得る。しかし、
640画素×480画素の解像度のネイティブタイミングをサ
ポートしない固定パネル1024画素×768画素ディスプレ
イなどにおけるように、周波数が増加するにつれて解像
度間の周波数に比例して必要バンド幅が増加する。ほと
んどの32ビットまたは64ビットコントローラは、640画
素×480画素のネイティブ解像度においては24ビットま
たは32ビットフルカラーしかサポートしない。センタリ
ングおよび従来技術における拡張技術のもう一つの問題
は、それをサポートするために必要となるプログラミン
グの範囲の問題である。多くのシャドウレジスタをプロ
グラムせねばならず、また、拡張表示設定をコンフィギ
ュレーションした後保存するための保護メカニズムを導
入しなければならない。
【００１４】図１は、従来技術によるセンタリングを示
す図である。センタリング中、640画素×480画素の解像
度を有するグラフィックスウィンドウ１００が、1024画
素×768画素の固定解像度で表示を行うことが可能なデ
ィスプレイ固定解像度パネル１０１上に表示され得る。
グラフィックスウィンドウ１００は、高解像度グラフィ
ックスを有するコンピュータゲームなどのソフトウェア
アプリケーションによって生成される。そのようなコン
ピュータゲームは、統一性および互換性のため、ディス
プレイの解像度性能に関わらずに640画素×480画素の解
像度の表示を生成する場合がある。
【００１５】小さい表示をより高解像度のパネル中に物
理的にセンタリングするためには、サイズの差を調整し
なければならない。さらに、通常のVGAタイミング（25M
Hz付近であり得る）と、LCDパネルのネイティブタイミ
ング（1024画素×768画素ディスプレイの場合65MHz付近
であり得る）との差もまた調整されなければならない。
すなわちセンタリング中においてパネルは、ブランク画
素を生成することにより、低解像度グラフィックスモー
ドと高解像度パネルとの差をアクティブに調整しなけれ
ばならない。結果として得られる表示は往々にして小さ
すぎて見えないことがある。1024画素×768画素パネル
の場合、９〜１０インチのディスプレイ表面のうちの３
分の１がセンタリング中は不使用状態になり得る。この
ことはパネル性能の浪費であるばかりでなく、タイミン
グ変換(timing translation)のためにリフレッシュレー
トが悪化し、表示された情報は往々にして小さすぎてWi
ndows(R)においてもDOSテキストモードにおいても読め
なくなる。経済的観点から見れば、ユーザはパネルディ
スプレイの解像度を高めるためのコストを払うことによ
ってわざわざパフォーマンスを劣化させたことになる。
【００１６】垂直スケーリングのための別の補償技術と
して、ラインリプリケーション(line replication)が知
られている。ラインリプリケーションあるいはストレッ
チング技術においては、Ｎ番目毎のラインが後のライン
上に複製される可能性がある。テキストモードにおいて
は、パネル全体を均一に埋めるためのブランクラインを
挿入することがある。
【００１７】異なる表示解像度を有する２つのディスプ
レイ装置を、SIMULSCAN(R)出力または補助出力を介して
駆動しようとするとき、更に別の問題が発生する。例え
ば、Microsoft(R)Windows(R)の実行中に、SIMULSCAN(R)
ディスプレイの場合におけるように、アイコンを用いて
デュアルディスプレイモードをアクティブにすることが
できる。次にWindows(R)のグラフィックドライバインタ
ーフェイス（GDI）を介して、要求が適切なディスプレ
イドライバおよびハードウェアに渡される。しかし、片
方あるいは両方のディスプレイに対して一つのグラフィ
ックス解像度のみしか同時に選択することが出来ない。
すなわち、特定のSIMULSCAN(R)環境においては、各ディ
スプレイが別々の表示解像度を有することが望ましくな
いことがあり得る。従って、800画素×600画素のLCDデ
ィスプレイを有するノートシステム上において、SIMULS
CAN(R)出力として外部LCDプロジェクションパネルを駆
動するために例えば640画素×480画素の解像度が選択さ
れると、LCD出力は前述のように「センタリング」され
るか他の方法で調整されなければならなくなる。
【００１８】典型的には、他の要素はよりフレキシブル
であることが多いため、固定解像度パネルがグラフィッ
クススケーリングにおいて最も大きな困難を呈する。真
の互換性のためには、あるシステムによって生成され得
る全ての解像度が固定パネル上で表示され得なければな
らない。しかしCRT型プロジェクションシステムの中に
は、タイミングおよび解像度パラメータがフレキシブル
でないために、ネイティブ解像度のみでしか使用できな
いものものある。このネイティブ解像度は、非標準的な
タイミングあるいは解像度を使用することがあるため、
特に問題となる。
【００１９】プロジェクションCRTディスプレイの典型
的なネイティブ解像度は、640画素×480画素である。固
定解像度プロジェクションシステムを使用した場合、プ
ロジェクションシステムの解像度がパネル解像度にマッ
チしないような固定解像度パネルにおいて問題となる。
このような場合、LCDパネルディスプレイをオフにして
しまうのは望ましい選択ではない。また、任意の２つの
解像度を独立に表示することが可能な前述のデュアルパ
ス法も、望ましい選択ではない。
【００２０】上記のようなマルチメディアディスプレイ
機器を従来のポータブルコンピュータとともに用いた
際、固定解像度に関連する問題のために、両ディスプレ
イ上で（内部ディスプレイまたはプロジェクションディ
スプレイに関わらず）同時に表示可能なのは単一の表示
解像度のみになる場合がある。多くの場合において、プ
レゼンテーション用の材料を外部モニター上にプロジェ
クトする一方で、他の情報（例えば話者のメモなど）を
内部ディスプレイに表示することが望ましいことがあ
る。また、内部ディスプレイと外部ディスプレイとを切
り替えることによって、話者がイメージをプロジェクシ
ョン表示する前にプリビューすることが望ましいことも
ある。更に、コンピュータが使用されるその他の場面に
おいて、例えばCADシステム、スプレッドシートあるい
はワードプロセッサなどの使用の際に、２つの画像ディ
スプレイ上に異なるイメージを表示させる必要が発生す
ることがある。特に、Windows(R)を使用することによ
り、ユーザがあるウィンドウ（またはアプリケーショ
ン）を第１の画像ディスプレイ（例えばラップトップフ
ラットパネルディスプレイ）上に開き、かつ別のアプリ
ケーションを第２のディスプレイ（例えば外部モニタ）
上に開くことが可能になることが望まれるかも知れな
い。従って、例えば、ユーザがスケジューラ（日時管理
ソフト）プログラムを一つのディスプレイ上に表示する
一方で、別のディスプレイ上でワードプロセッサプログ
ラムを操作することが、可能になり得る。
【００２１】従来技術において通常用いられる、一つの
コンピュータを駆動して異なるイメージを有する複数の
ディスプレイを提供するための方法−−例えば前述のデ
ュアルパス法など−−が有する欠点は、ハードウェアコ
ストのみにとどまらない。ラップトップまたはノート型
コンピュータの場合、デュアルパス法はコストのみなら
ず、電力消費、重量およびサイズを増大させ得る。電
力、コスト、サイズおよび重量を最小化することは、競
合の激しいノートブックコンピュータ市場においては特
に重要である。
【００２２】２つのディスプレイを駆動するための他の
方法として、２つの表示信号がリフレッシュレートをシ
ェアすることを包含する方法がある。２つの異なる表示
解像度を忠実に供給するためには、異なる解像度、異な
る画素深さおよび／またはリフレッシュレートを有する
２つの画像ディスプレイのために、２つの別々の信号を
生成することが望ましいことがあり得る。例えば、異な
るグラフィックスモードの２つの表示を生成したり、あ
るいは、一方の表示をグラフィックスモードにし他方を
テキストモードにして生成することが望ましいかも知れ
ない。また、２つの異なるディスプレイ（例えばフラッ
トパネルディスプレイとCRT）が、互いに異なるリフレ
ッシュレートを用いる場合もある。あるいは、一方のデ
ィスプレイが、他方のディスプレイには適さないある特
定のリフレッシュレートにおける動作時においてその性
能を発揮するようなディスプレイであるかもしれない。
しかし、イメージを固定解像度ディスプレイのためにス
ケールアップする場合、補間などの伝統的な方法は利用
不可能であるか不十分であったりする。
【００２３】補間は、画像イメージをスケールアップす
るために用いられる周知の従来技術である。補間スキー
ムにおいては、典型的にはソース画像イメージ中の隣接
する数個の画素を用いて、追加的な新しい画素を生成す
る。ソースイメージデータを垂直補間する際には、走査
線順型保持スキーム(scan-line-dominant-order-of-sto
ring scheme)において、スループット性能上の問題が発
生し得る。なぜならば、垂直補間は通常異なる走査線か
らの画素を要求するためである。異なる走査線にアクセ
スするためには、ディスプレイメモリの異なるページか
らデータを検索することが必要であり、非アライン(non
-aligned)あるいは非ページモードの読み出しアクセス
が強制される。非ページモード読み出しアクセスは、先
行してチャージされた行中のメモリ位置に対するページ
モードアクセスよりも、多くのクロックサイクルを要求
し得る。従って、垂直補間中におけるメモリ位置に対す
る平均メモリアクセス時間は、同じ行内で行われる連続
的なメモリアクセスよりも非常に大きくなり得る。垂直
補間中の平均メモリアクセス時間が長いと、グラフィッ
クスコントローラチップの総スループット性能が減少し
得る。
【００２４】異なる行にまたがったアクセスの回数を減
らすためには、グラフィックスコントローラチップは、
ローカルメモリエレメント中の先行走査線を検索かつ保
持してもよい。例えば、グラフィックスコントローラチ
ップは、図２において走査線Ａ−Ｂに対応する全画素を
検索および保持し、検索された画素をグラフィックスコ
ントローラチップ中に位置するローカルメモリ内に保持
することができる。次にグラフィックスコントローラチ
ップは、走査線Ｃ−Ｄに対応する画素を検索し、ローカ
ルメモリ内に保持された画素を用いて補間を行うことが
できる。
【００２５】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、低解像度表示データ
をより高解像度を有する固定解像度パネル用にスケール
アップするディスプレイコントローラを提供することに
ある。
【００２６】
【課題を解決するための手段】本発明によれば、コンピ
ュータシステムにおいて、少なくとも一つのディスプレ
イ装置に対するグラフィックスデータの非同期的出力を
制御するためのディスプレイコントローラが提供され
る。本発明のディスプレイコントローラは、第１のレー
トのグラフィックス表示データ、タイミング信号、およ
び水平走査レートを示す信号を受け取るタイムベース変
換手段であって、少なくとも一つの第２の非同期的レー
トでグラフィックス表示データを出力するタイムベース
変換手段と、該タイムベース変換手段に結合された保持
手段であって、該少なくとも一つの第２の非同期的レー
トでグラフィックス表示データを受け取って保持し、保
持した該グラフィックス表示データを出力するための保
持手段と、該保持手段および該タイムベース変換手段に
結合された補間手段であって、該グラフィックス表示デ
ータを少なくとも一つのグラフィックス表示解像度にス
ケールアップし、該グラフィックス表示データを表示装
置に出力する補間手段と、該補間手段および該タイムベ
ース変換手段に結合された水平離散時間発振手段であっ
て、水平走査パラメータに比例した少なくとも一つの所
定の値を受け取って、水平フェーズ値を示す信号を該補
間手段に出力し、実行信号を該タイムベース変換手段に
出力する水平離散時間発振手段と、該保持手段および該
補間手段に結合された垂直離散時間発振手段であって、
所定の分子値および所定の分母値を受け取って、垂直フ
ェーズに比例する値および、垂直走査の終わりを示す値
を出力する垂直離散時間発振手段とを有し、そのことに
より上記目的が達成される。
【００２７】前記タイムベース変換手段は更に、グラフ
ィックス表示データのラインを保持しグラフィックス表
示データの該ラインを前記少なくとも一つの第２の非同
期的レートで非同期的に出力する保持手段を有してもよ
い。
【００２８】前記タイムベース変換手段は更に、前記少
なくとも一つの第２の非同期レートの後続のラインが出
力準備できたときに前記第１のレートで生成されたライ
ンが依然出力中であれば、前記保持手段に保持されたグ
ラフィックス表示データの前記ラインの出力を繰り返し
てもよい。
【００２９】前記保持手段は更に、画素値を保持するた
めの少なくとも２つのフリップフロップおよびラインバ
ッファを有してもよい。
【００３０】前記補間手段は更に、前記保持手段に結合
されて少なくとも４つの隣接する画素のための画素値を
受け取るポリフェーズ補間器を有してもよい。
【００３１】前記補間手段は更に、前記保持手段に結合
された離散コサイン変換補間を用いるポリフェーズ補間
器を有してもよい。
【００３２】前記水平離散時間発振手段は更に、水平走
査ラインサイズに比例した第１の所定の値を受け取り、
水平総サイズに比例した第２の所定の値を受け取り、水
平フェーズ値を表す信号を前記補間手段に出力し、該第
１および第２の所定の値の比に比例して生成された実行
信号を前記タイムベース変換手段に出力してもよい。
【００３３】また、本発明によれば、コンピュータシス
テムにおいて、グラフィックス表示データの出力を制御
するための方法が提供される。本発明の方法は、第１の
解像度でグラフィックス表示データを受け取るステップ
と、該第１の解像度に対応する第１のタイムベースか
ら、少なくとも一つの第２の解像度でデータを表示する
ための少なくとも一つの第２のタイムベースに変換する
ステップと、表示データを保持装置に保持し、該保持装
置からの表示データの補間器への出力を制御するステッ
プと、少なくとも一つの水平サイズパラメータを受け取
り、水平フェーズ信号および実行信号を出力するステッ
プと、少なくとも一つの垂直周波数パラメータを受け取
り、垂直フェーズ信号および走査区間の終わりを示す信
号を出力するステップと、該少なくとも一つの第２の解
像度で受け取られたグラフィックス表示データを補間す
るステップと、該補間器からのグラフィックス表示デー
タを、該少なくとも一つの第２の解像度で少なくとも一
つのディスプレイ装置に出力するステップとを有し、そ
のことにより上記目的が達成される。
【００３４】少なくとも一つの水平サイズパラメータを
受け取る前記ステップは更に、該少なくとも一つの水平
サイズパラメータを水平離散時間発振器において受け取
り、水平フェーズ信号および実行信号を該水平離散時間
発振器から出力することを包含してもよい。
【００３５】少なくとも一つの垂直周波数パラメータを
受け取る前記ステップは、該少なくとも一つの垂直周波
数パラメータを、垂直離散時間発振器において受け取
り、垂直フェーズ信号および走査区間の終わりを示す信
号を該垂直離散時間発振器から出力することを包含して
もよい。
【００３６】前記補間ステップは更に、該保持装置に結
合されて少なくとも４つの隣接する画素に対する画素値
を受け取るポリフェーズ補間器を用いることを包含して
もよい。
【００３７】前記補間ステップは更に、前記ポリフェー
ズ補間器において離散コサイン変換補間を用いることを
包含してもよい。
【００３８】また、本発明によれば、コアロジック、一
次および２次メモリ、ならびに少なくとも一つのシステ
ムバスを有するプロセッサと、該プロセッサに結合され
た、グラフィックスおよびテキスト出力を表示するため
の少なくとも一つのディスプレイと、該プロセッサおよ
び該フラットパネルディスプレイに結合されたディスプ
レイコントローラであって、グラフィックス表示データ
を第１の解像度で受け取り、少なくとも一つの第２の解
像度におけるグラフィックス表示データの非同期的出力
を制御するディスプレイコントローラとを有するコンピ
ュータが提供され、そのことにより上記目的が達成され
る。
【００３９】前記ディスプレイコントローラは更に、第
１のレートのグラフィックス表示データ、タイミング信
号、および水平走査レートを示す信号を受け取るタイム
ベース変換手段であって、少なくとも一つの第２の非同
期的レートでグラフィックス表示データを出力するタイ
ムベース変換手段と、該タイムベース変換手段に結合さ
れた保持手段であって、該少なくとも一つの第２の非同
期的レートでグラフィックス表示データを受け取って保
持し、保持した該グラフィックス表示データを該第２の
非同期的レートで出力するための保持手段と、該保持手
段および該タイムベース変換手段に結合された補間手段
であって、表示データを該第２の非同期的レートで受け
取り、該グラフィックス表示データを少なくとも一つの
グラフィックス表示解像度にスケールアップする補間手
段と、該補間手段および該タイムベース変換手段に結合
された水平離散時間発振手段であって、水平走査線サイ
ズに比例した少なくとも一つの所定の値を受け取って、
水平フェーズに比例する値を該補間手段に出力する、水
平離散時間発振手段と、該保持手段および該補間手段に
結合された垂直離散時間発振手段であって、所定の分子
値および所定の分母値を受け取って、垂直フェーズに比
例する値および、垂直走査の終わりを示す値を出力する
垂直離散時間発振手段とを有してもよい。
【００４０】前記保持手段は更に、画素値を保持するた
めの少なくとも２つのフリップフロップ素子およびライ
ンバッファを有してもよい。
【００４１】前記補間手段は更に、前記保持手段に結合
されて少なくとも４つの隣接する画素のための画素値を
受け取るポリフェーズ補間器を有してもよい。
【００４２】前記補間手段は更に前記保持手段に結合さ
れたポリフェーズ補間器を有し、該ポリフェーズ補間器
は離散コサイン変換補間を用いてもよい。
【００４３】前記制御手段は更に、前記グラフィックス
表示データのための現入力解像度および所望の出力解像
度に対応する所定の比を保持するための少なくとも一つ
レジスタ手段を有してもよい。
【００４４】前記少なくとも一つのディスプレイは、固
定解像度を有するフラットパネルディスプレイを包含し
てもよい。
【００４５】前記コンピュータは、更に少なくとも２つ
のディスプレイを有しており、第１のディスプレイは固
定解像度を有するフラットパネルディスプレイを包含
し、第２のディスプレイは固定解像度CRTディスプレイ
を包含してもよい。
【００４６】前記垂直離散時間発振手段が受け取る前記
所定の分子はLCDパネルの垂直サイズに比例しており、
前記垂直離散時間発振手段が受け取る前記所定の分母は
CRTディスプレイの垂直サイズに比例してもよい。
【００４７】前記LCDパネルは固定解像度LCDパネルであ
り、前記CRTディスプレイは固定解像度CRTプロジェクシ
ョンディスプレイであってもよい。
【００４８】前記パネルは固定解像度LCDパネルであ
り、前記CRTディスプレイは固定解像度CRTプロジェクシ
ョンディスプレイであり、該固定解像度CRTプロジェク
ションディスプレイの解像度は、該固定解像度LCDディ
スプレイの解像度よりも低くてもよい。
【００４９】本発明の作用を以下に説明する。
【００５０】本発明のディスプレイコントローラによれ
ば、少なくとも一つの固定解像度パネルディスプレイお
よびプロジェクションディスプレイなどの固定解像度CR
Tディスプレイを有するコンピュータシステムにおい
て、少なくとも一つの非同期的表示解像度を固定解像度
パネルディスプレイに出力し得る。表示データは、ある
一つの解像度、例えば640画素×480画素などでコントロ
ーラに入力される。表示データは、CRTディスプレイお
よびタイムベース変換器に出力される。タイムベース変
換器は、表示データを、600画素×800画素や1024画素×
768画素等の固定解像度を有し得る固定高解像度パネル
にマッチする解像度に、非同期的に変換する。
【００５１】異なるタイミング信号を比較し、所定の関
係に基づいて表示ラインの非同期的出力を制御するタイ
ムベース変換器は、垂直クロック信号VCLK、ドットクロ
ック信号DCLK、CRT水平リフレッシュ信号CRT HDSIP、お
よびLCD水平リフレッシュ信号LCD HDISPから、タイミン
グ入力を受け取り得る。水平離散時間発振器(Horoizont
al Discrete Time Oscillator)は、CRTの水平ラインサ
イズＨSIZE CRT、LCDの総水平ラインＨTOTAL LCDから入
力を受け取り得、また、水平フェーズ信号を、ポリフェ
ーズ補間器に出力し得る。ポリフェーズ補間器は、ライ
ンバッファから、第１および第２のＤ型フリップフロッ
プから、および直接タイムベース変換器から受け取った
画素の補間を、制御し得る。以下に説明するラインバッ
ファはまた、垂直ラインフィルタとしても機能する。ま
た、LCD HDISPを表す信号が水平離散時間発振器から出
力され得、上述のタイムベース変換器に入力され得る。
垂直離散時間発振器は、垂直スケールアップ比の分母お
よび分子をそれぞれ表すＤ信号およびＮ信号を受け取り
得る。また、上述のポリフェーズ補間器に対して、垂直
フェーズ信号が出力され得る。エンド・オブ・スキャン
（EOS）信号が上述のタイムベース変換器に入力される
ことにより、垂直走査シーケンスの終わりを制御し得
る。ポリフェーズ補間器からの出力は、LCDパネルを駆
動するために用いられ得るLCDパネルインターフェイス
に入力され得る。
【００５２】上述のようなラインバッファは、表示デー
タの走査ラインを受け取って保持し、かつ、２つのフリ
ップフロップ素子を用いて、ポリフェーズ補間器への表
示データ入力を、フリップフロップ素子に対して１クロ
ックサイクルおよびラインバッファに対して１クロック
サイクルだけそれぞれ遅延させてもよい。このようにし
て、４つの隣接する画素がポリフェーズ補間器に同時に
入力されて、以下に説明するスケールアップに用いられ
得る。コアVGAロジック内で生成された表示データは、
タイムベース変換器に出力され得る。タイムベース変換
器は、表示データを、CRTディスプレイ、ラインバッフ
ァ、ポリフェーズ補間器の入力端子、およびフリップフ
ロップ素子に出力する。フリップフロップ素子出力は、
ポリフェーズ補間器の別の入力端子に入力されてもよ
く、ラインバッファ出力は、ポリフェーズ補間器の更に
別の入力端子および別のフリップフロップ素子に入力さ
れてもよい。最後に、ラインバッファ出力と関連したフ
リップフロップ出力は、ポリフェーズ補間器の４番目の
入力端子に入力されてもよい。このようにして遅延をと
もなう４つの入力は、水平および垂直に隣接する４つの
画素を生成し、ポリフェーズ補間器に入力されてグラフ
ィックスデータを所望の出力表示解像度にスケールアッ
プし得る。補間は、入力画素に対して離散コサイン変換
を適用することによって達成され得る。補間を用いて、
低解像度表示データをより高解像度を有する固定解像度
パネル用にスケールアップし得る。
【００５３】
【発明の実施の形態】本発明は、ドケットナンバーCRUS
-0059の「Method and Apparatus for Expand-ing Graph
ics Images for Display on LCD Panels」の名称を有す
る出願に関連している。同出願を本願において援用す
る。
【００５４】以下の記載は本発明の好適な実施態様を説
明する実施例であり、本発明の装置および方法は、他の
実施態様においても同様に、本発明の趣旨から逸脱する
ことなく応用され得る。
【００５５】図２は、隣接するソース画素および、補間
によって生成された画素を示す図である。図２は、元の
ソース画像イメージの画素（Ａ、Ｂ、ＣおよびＤ）と、
補間によって生成された画素（Ｅ−Ｐ）により、元のソ
ース画像イメージがスケールアップされた様子を示して
いる。例えば画素Ｅは、式（2/3Ａ＋1/3Ｂ）により生成
され得る。各画素がRGB形式で表されるならば、画素Ｅ
のRGB成分は、画素ＡおよびＢの対応成分を用いること
によって生成され得る。画素Ｋは同様に、式（1/3Ａ＋2
/3Ｃ）を用いて生成され得る。画素ＥおよびＦは水平に
位置する画素ＡおよびＢを用いて生成されるので、Ｅお
よびＦのような画素の生成を水平補間と呼ぶ。同様に、
ＧおよびＫのような画素の生成を垂直補間と呼ぶ。
【００５６】図３は、本発明の非同期拡張回路に関連す
る要素を示すブロック図である。本発明の非同期拡張回
路において用いられる拡張パラメータは、以下のように
計算され得る。すなわち、所与のパラメータＨSIZE LCD
（LCDパネルの画素単位で表現した水平方向サイズ）、
ＨSIZE CRT（CRTの画素単位で表現した水平方向サイ
ズ）、ＶSIZE LCD（LCDの画素単位で表現した垂直方向
サイズ）、ＶSIZE CRT（CRTの画素単位で表現した垂直
方向サイズ）、ＨTOTAL CRT（CRTの水平方向画素の総
計）、ＶTOTAL CRT（CRTの垂直方向画素の総計）、およ
び垂直フレームレートまたは周波数Ｆv＝１／Ｔvに対し
て、フレームクロックレートＦVCLK、ＴVCLK、垂直スケ
ールアップ比（Ｎ／Ｄ）、ＨTOTAL LCDおよびＦDCLKお
よびＴDCLK、ならびに基準パラメータを、以下の式
（１）〜（６）を用いて計算する。
【００５７】所与のフレームレートＦvに対して、Ｆ
VCLKおよびＴVCLKは以下のように計算され得る。
【００５８】
【数１】
【００５９】
【数２】
【００６０】適切なスケールアップを達成するために
は、次式の垂直スケールアップ比の分子と分母とのサイ
ズを最小にする比を選択しなければならない。
【００６１】
【数３】
【００６２】次に、水平リトレース要求に基づき、Ｈ
TOTAL LCDが選択され得る。また、以下の関係を用いて
ＴDCLKが選択されかつ最小化され得る。
【００６３】
【数４】
【００６４】基準として用いるための他のタイミングパ
ラメータを、次の関係を用いて計算する。
【００６５】
【数５】
【００６６】
【数６】
【００６７】垂直DTO３１６および水平DTO３１５のパラ
メータを決定するために、以下の等式を用い得る。
【００６８】
【数７】
【００６９】PARAMは、例えば水平DTO３１５に入力され
るＰを表していても良い。MODULOは、水平DTO３１５に
入力されるMOD Qを表していてもよい。PARAM値がMODULO
値に達したとき、ある出力が生成される。この出力は、
水平DTO３１５の場合には、CRTを埋めるために十分なHS
IZE CRT３２２入力が受け取られた時点、あるいはHTOTA
L CRT３２３に等しいカウントに達した時点を表してい
る。
【００７０】VGAコア３００は、表示データの生成分野
で公知の標準的なVGAコントローラを示している。VGAコ
ア３００は、好適な実施態様においてはCRTプロジェク
ションパネルの表示解像度に対応する画素周波数で、表
示データラインを生成し出力し得る。好適な実施態様に
おいては２４ビット／ピクセルのＲＧＢフォーマットで
生成されるライン３１２は、周波数３１１でCRTドライ
バ３２７およびタイムベース変換器３１３に出力され
る。ライン３１２はまた、32ビット／ピクセルで生成さ
れてもよい。好適な実施態様において、VGAコア３００
は、表示情報を640画素×480画素に対応する周波数で生
成し得る。CRTドライバ３２７は、当該分野において標
準的なCRT（RGB）ディスプレイ技術を用い得るプロジェ
クションスクリーンなどのCRTディスプレイ３９８に、
ラインを出力する。
【００７１】タイムベース変換器３１３は、VGAコア３
００からの入力、VCLK３１１、CRT用の水平リトレース
信号であるCRT HDISP３２５、VGAコア３００から画素が
出力されるレートである「ドットクロック」を表すDCLK
３２６、および実行(Carry Out)信号３２１を受け取
り、式（１）〜式（６）を用いて以下のようにCRTライ
ンとLCDラインとの間でタイムベース変換を行い得る。D
CLK３２６においてCRT３９８解像度に比例したラインが
受け取られる。ライン保持素子あるいはラインバッファ
としての機能も兼ねているタイムベース変換器３１３内
において、周波数３１１で受け取られたラインは、LCD
パネルディスプレイ３９９周波数で要求されるラインと
比較される。図５は、CRTラインとLCDラインとのタイミ
ング関係を示している。CRT解像度よりも高解像度のLCD
パネルに関しては、CRT３９８に対してラインが生成さ
れるよりも速いレートで、LCDパネルディスプレイ３９
９はラインを要求するので、複製ライン(duplicate lin
e)がLCDパネルディスプレイ３９９に出力されなければ
ならない。図５は、ラインがLCDパネルディスプレイ３
９９およびCRT３９８に対して非同期的に生成される様
子を示す。LCDパネルディスプレイ３９９はCRT３９８よ
りも高解像度なので、CRT３９８のラインタイミング区
間の終わりよりも前に別のラインが必要になる。CRT３
９８に対して進行中のライン３１２は、LCDパネルディ
スプレイ３９９に対して繰り返される。
【００７２】タイムベース変換器３１３からの表示デー
タ出力は、垂直フィルタ／ラインバッファ３１４、Ｄ型
フリップフロップ３０７、およびポリフェーズ補間器(P
olyphase Interpolator)３０５に入力され得る。垂直フ
ィルタ／ラインバッファ３１４は、タイムベース変換器
３１３からの表示データを受け取り、好適な実施態様に
おいては例えば離散コサイン変換フィルタなどを用いて
表示データをフィルタリングしてもよい。表示データ
は、垂直離散時間発振器（DTO）３１６の制御の下、垂
直フィルタ／ラインバッファ３１４に保持され得る。垂
直離散時間発振器（DTO）３１６は、垂直走査の終わり
を表す信号EOS３２０を発してもよい。垂直フィルタ／
ラインバッファ３１４から出力された表示データは、ポ
リフェーズ補間器３０５およびＤ型フリップフロップ３
０６に入力され得る。
【００７３】水平DTO３１５および垂直DTO３１６を用い
て、ＨSIZE LCD、ＨSIZE CRT、ＶSIZE LCD、 Ｖ
SIZE CRT、ＨTOTAL CRT、およびＶTOTAL CRTなどの水平
および垂直周波数関連パラメータを供給しかつ制御して
もよい。水平DTO３１５は、水平走査のサイズを表すHSI
ZE CRT３２２信号および水平走査の総数を表すHTOTAL C
RT３２３信号を受け取る。水平フェーズを表すHPHASE３
２４は、ポリフェーズ補間器３０５に入力され得る。水
平DTO３１５のHSIZE CRT３２２およびHTOTAL CRT３２３
を比較して得られる実行信号３２１をタイムベース変換
器３１３に入力してタイムベース変換器３１３からの出
力の制御に用いてもよい。垂直DTO３１６は、式（４）
における分母値Ｄおよび分子値Ｎをそれぞれ表すＤ信号
３１７およびＮ信号３１８を受け取る。Ｄ信号３１７お
よびＮ信号３１８は、式（４）中のパラメータ間に望ま
れる関係に依存して、レジスタ中にプログラムされても
よいし、あるいはソフトウェアによって提供されてもよ
い。実行を表す垂直フェーズ（VPH）信号３１９が、ポ
リフェーズ補間器３０５に出力される。
【００７４】ポリフェーズ補間器３０５が画素X(0，
1)、X(0，0)、X(1，0)、およびX(1，1)を受け取るよう
に、各Ｄ型フリップフロップ３０６および３０７は垂直
方向に追加的な遅延サイクルを加えてもよい。これら４
つの画素は、水平および垂直方向の各々において隣接す
る２つの画素を表している。ポリフェーズ補間器３０５
中で生成された画素はパネルインターフェイス３０９に
出力される。パネルインターフェイス３０９は、対応す
るLCDパネルディスプレイ３９９上の表示情報を生成す
るために用いられ得る。
【００７５】図４は、VCLK４０６を生成するための回路
を示す図である。VCO PLL４００は、DCLK４０５の周波
数を発生しその安定性を維持する。DCLK４０５は、VCLK
DTO４０１およびゲート４０２に入力され得る。入力Ｐ
４０３および入力Ｑ４０４もまたVCLK DTO４０１に入力
してもよい。入力Ｐ４０３および入力Ｑ４０４は、所望
の出力周波数および入力周波数にそれぞれ比例してい
る。DCLK４０５およびDTO４０１からの実行信号をゲー
ト４０２に入力してVCLK４０６を生成するために用い得
る。
【００７６】図５は、CRTプロジェクションディスプレ
イ用に生成されたラインと、固定解像度LCDパネル用に
生成されたラインとのタイミング関係を示す、タイミン
グ図である。CRT HS信号５０１はCRT用の水平走査信号
を表しており、時刻５０５、５０６、および５０７に示
される、CRT水平リトレース区間の終わりに同期してい
る。図示の時刻５０５、５０６、および５０７は、CRT
ライン生成に対応している。L0およびL1は、CRTディス
プレイおよびLCDディスプレイ用に生成される対応ライ
ンのタイミングを比較するために用いられる、任意の表
現である。L0はライン０を表し、L1はライン１を表す。
L0およびL1は、後のラインの参照番号として再利用され
る。このようにL0およびL1を指定することにより、CRT
ディスプレイ用に生成されたL0とLCDディスプレイ用に
生成されたL0との関係がわかる。例えば時刻５０６中に
おいては、L0に対するデータが、第２番目のLCDライン
用に複製(replicate)されている。本発明は、CRTディス
プレイとLCDディスプレイとの間の非同期的関係を開示
しているので、時刻５０５と時刻５０６との間の時間区
間中にLCD用に表示された任意の数のラインが、L0とし
て複製され得る。
【００７７】図示のCRT HDISP信号５０２は、水平ライ
ン表示中の時間にはアクティブであり、次のライン走査
を開始するために戻る時間であるリトレース区間中にお
いては非アクティブである。LCD HS５０３はLCDパネル
用の水平走査信号を表しており、LCD HDISP信号５０４
のリトレース区間の終わりと一致する。図示のLCD HDIS
P信号５０４は、水平ラインが表示されている間アクテ
ィブであり、次のライン走査を開始するために戻る時間
であるリトレース区間中は非アクティブである。図５に
示すように、２つのCRTラインの表示に対応する区間中
において、３つのLCDラインが表示され得る。２CRTライ
ン毎につき３LCDラインを表示するという要請から、ス
ケーリング係数１．５が導かれる。式（３）に従うCRT
解像度とLCDパネル固定解像度との比に基づいて、任意
の数のLCDラインがCRTラインの関数として非同期的に生
成され得る。L0のための表示データがCRTラインとして
出力されているとき、L0がLCDラインとして出力されて
いる。CRT用のL0が終了する前に、LCD用のL0が終了しリ
トレース区間が開始する。CRT用のL0は依然として出力
中なので、LCD用の次のラインはL0を再び書き込み始め
る。CRTラインおよびLCDライン用の表示データは、VGA
コア３００から出力される共通のデータストリームから
得られるので、各CRTラインに対してLCDに出力されるラ
イン数は、タイミング差によってのみ影響される。従っ
て、元々CRT出力として生成された表示データを用い
て、実用的な限界の範囲内で、任意の数のLCDラインが
非同期的に出力され得る。
【００７８】図６に、本発明の離散時間発振器の一実施
態様を示す。本発明の水平および垂直DTOブロックを実
現するために、図６に示す種類の回路を用いてPLL機能
および分周(divide)機能を行い得る。図６の背景とし
て、式（８）は、図６の値Ｐ６０３、Ｑ、Ｆin６０２、
ＦOUT６０４との間の関係を表している。
【００７９】
【数８】
【００８０】値Ｐ６０３は、累算器６００に入力され
る。値Ｐ６０３は、式（１）の右辺の有理表現の分子を
表している。値Ｐ６０３は、所望の出力周波数Ｆout６
０４に対して比例関係を有していてもよい。分母Ｑは、
入力周波数Ｆin６０２に対して比例関係を有していても
よい。発明の好適な実施態様において、Ｐ６０３および
Ｑは、所望の表示解像度およびネイティブ表示解像度の
それぞれの垂直クロック周波数に対して比例関係を有し
得る。ネイティブ表示解像度とは、固定パネル表示解像
度を意味する。Ｆin６０２がゲート６０１のクロック端
子に入力され得る。好適な実施態様において、ゲート６
０１はフリップフロップであり得る。累算器６００のカ
ウント出力を、ゲート６０１に入力し得る。ゲート６０
１を介して間接的にＦin６０２を結合することにより、
分周にともなう不具合が減少する。Ｆin６０２の各クロ
ック遷移においてカウントが値Ｐ６０３にインクリメン
トされると、mod Ｑを表す実行値が、Ｆout６０４とし
て出力される。
【００８１】好適な実施態様および他の実施態様を本明
細書において開示し詳細に説明したが、本発明の趣旨お
よび範囲から逸脱することなしに形態および細部に関す
る様々な改変がなし得ることが、当業者に理解されるで
あろう。例えば、好適な実施態様において補間はポリフ
ェーズ補間器を包含し得るが、任意の補間手段を用いて
本発明は実施し得る。
【００８２】同様に、固定解像度CRTプロジェクション
パネルおよび固定解像度LCDパネルへの出力を考慮した
が、同じ表示データストリームから複数の表示を行うた
めに非同期的表示タイミングを必要とするような任意の
システム上において、本発明は、実施され得る。また、
好適な実施態様は単一の集積回路として説明したが、本
発明は、その趣旨および範囲から逸脱することなく、一
連の集積回路群、チップセット、その他のコンピュータ
システム内の他の回路においても応用可能である。
【００８３】
【発明の効果】本発明のディスプレイコントローラによ
れば、表示データの非同期的出力を制御することおよび
補間を用いることにより、低解像度表示データをより高
解像度を有する固定解像度パネル用にスケールアップす
ることができる。
【図面の簡単な説明】
【図１】従来技術によるセンタリング技術を説明する図
である。
【図２】隣接ソース画素と、補間によって生成された画
素とを説明する図である。
【図３】本発明による非同期的拡張回路に関連する要素
を説明するブロック図である。
【図４】本発明による離散時間発振器を示す図である。
【図５】CRTに対して生成されたラインとLCDパネルに対
して生成されたラインとの関係を示すタイミング図であ
る。
【図６】本発明による離散時間発振器を示す図である。
【符号の説明】
３００ VGAコア ３０５ ポリフェーズ補間器 ３０６、３０７ Ｄ型フリップフロップ ３０９ パネルインターフェイス ３１３ タイムベース変換器 ３１４ 垂直フィルタ／ラインバッファ ３１５ 水平DTO ３１６ 垂直DTO ３２７ CRTドライバ ３９８ CRTディスプレイ ３９９ LCDパネルディスプレイ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 595158337 3100 Ｗｅｓｔ Ｗａｒｒｅｎ Ａｖｅｎ ｕｅ，Ｆｒｅｍｏｎｔ，Ｃａｌｉｆｏｒｎ ｉａ 94538，Ｕ．Ｓ．Ａ. (72)発明者 ヴィラド ブリル アメリカ合衆国 カリフォルニア 95008, キャンベル， ダリル ドライブ 232 (72)発明者 スリダー コサ アメリカ合衆国 カリフォルニア 94536, フレモント， エイピーティー．ナンバ ー202， レキシントン ストリート 38725

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 コンピュータシステムにおいて、少なく
    とも一つのディスプレイ装置に対するグラフィックスデ
    ータの非同期的出力を制御するためのディスプレイコン
    トローラであって、 第１のレートのグラフィックス表示データ、タイミング
    信号、および水平走査レートを示す信号を受け取るタイ
    ムベース変換手段であって、少なくとも一つの第２の非
    同期的レートでグラフィックス表示データを出力するタ
    イムベース変換手段と、 該タイムベース変換手段に結合された保持手段であっ
    て、該少なくとも一つの第２の非同期的レートでグラフ
    ィックス表示データを受け取って保持し、保持した該グ
    ラフィックス表示データを出力するための保持手段と、 該保持手段および該タイムベース変換手段に結合された
    補間手段であって、該グラフィックス表示データを少な
    くとも一つのグラフィックス表示解像度にスケールアッ
    プし、該グラフィックス表示データを表示装置に出力す
    る補間手段と、 該補間手段および該タイムベース変換手段に結合された
    水平離散時間発振手段であって、水平走査パラメータに
    比例した少なくとも一つの所定の値を受け取って、水平
    フェーズ値を示す信号を該補間手段に出力し、実行信号
    を該タイムベース変換手段に出力する水平離散時間発振
    手段と、 該保持手段および該補間手段に結合された垂直離散時間
    発振手段であって、所定の分子値および所定の分母値を
    受け取って、垂直フェーズに比例する値および、垂直走
    査の終わりを示す値を出力する垂直離散時間発振手段
    と、を有するディスプレイコントローラ。
  2. 【請求項２】 前記タイムベース変換手段は更に、グラ
    フィックス表示データのラインを保持しグラフィックス
    表示データの該ラインを前記少なくとも一つの第２の非
    同期的レートで非同期的に出力する保持手段を有する、
    請求項１に記載のディスプレイコントローラ。
  3. 【請求項３】 前記タイムベース変換手段は更に、前記
    少なくとも一つの第２の非同期レートの後続のラインが
    出力準備できたときに前記第１のレートで生成されたラ
    インが依然出力中であれば、前記保持手段に保持された
    グラフィックス表示データの前記ラインの出力を繰り返
    す、請求項２に記載のディスプレイコントローラ。
  4. 【請求項４】 前記保持手段は更に、画素値を保持する
    ための少なくとも２つのフリップフロップおよびライン
    バッファを有する、請求項１に記載のディスプレイコン
    トローラ。
  5. 【請求項５】 前記補間手段は更に、前記保持手段に結
    合されて少なくとも４つの隣接する画素のための画素値
    を受け取るポリフェーズ補間器を有する、請求項１に記
    載のディスプレイコントローラ。
  6. 【請求項６】 前記補間手段は更に、前記保持手段に結
    合された離散コサイン変換補間を用いるポリフェーズ補
    間器を有する、請求項５に記載のディスプレイコントロ
    ーラ。
  7. 【請求項７】 前記水平離散時間発振手段は更に、水平
    走査ラインサイズに比例した第１の所定の値を受け取
    り、水平総サイズに比例した第２の所定の値を受け取
    り、水平フェーズ値を表す信号を前記補間手段に出力
    し、該第１および第２の所定の値の比に比例して生成さ
    れた実行信号を前記タイムベース変換手段に出力する、
    請求項１に記載のディスプレイコントローラ。
  8. 【請求項８】 コンピュータシステムにおいて、グラフ
    ィックス表示データの出力を制御するための方法であっ
    て、 第１の解像度でグラフィックス表示データを受け取るス
    テップと、 該第１の解像度に対応する第１のタイムベースから、少
    なくとも一つの第２の解像度でデータを表示するための
    少なくとも一つの第２のタイムベースに変換するステッ
    プと、 表示データを保持装置に保持し、該保持装置からの表示
    データの補間器への出力を制御するステップと、 少なくとも一つの水平サイズパラメータを受け取り、水
    平フェーズ信号および実行信号を出力するステップと、 少なくとも一つの垂直周波数パラメータを受け取り、垂
    直フェーズ信号および走査区間の終わりを示す信号を出
    力するステップと、 該少なくとも一つの第２の解像度で受け取られたグラフ
    ィックス表示データを補間するステップと、 該補間器からのグラフィックス表示データを、該少なく
    とも一つの第２の解像度で少なくとも一つのディスプレ
    イ装置に出力するステップと、を有する方法。
  9. 【請求項９】 少なくとも一つの水平サイズパラメータ
    を受け取る前記ステップは更に、該少なくとも一つの水
    平サイズパラメータを水平離散時間発振器において受け
    取り、水平フェーズ信号および実行信号を該水平離散時
    間発振器から出力することを包含する、請求項８に記載
    の方法。
  10. 【請求項１０】 少なくとも一つの垂直周波数パラメー
    タを受け取る前記ステップは、該少なくとも一つの垂直
    周波数パラメータを、垂直離散時間発振器において受け
    取り、垂直フェーズ信号および走査区間の終わりを示す
    信号を該垂直離散時間発振器から出力することを包含す
    る、請求項８に記載の方法。
  11. 【請求項１１】 前記補間ステップは更に、該保持装置
    に結合されて少なくとも４つの隣接する画素に対する画
    素値を受け取るポリフェーズ補間器を用いることを包含
    する、請求項８に記載の方法。
  12. 【請求項１２】 前記補間ステップは更に、前記ポリフ
    ェーズ補間器において離散コサイン変換補間を用いるこ
    とを包含する、請求項１１に記載の方法。
  13. 【請求項１３】 コアロジック、一次および２次メモ
    リ、ならびに少なくとも一つのシステムバスを有するプ
    ロセッサと、 該プロセッサに結合された、グラフィックスおよびテキ
    スト出力を表示するための少なくとも一つのディスプレ
    イと、 該プロセッサおよび該フラットパネルディスプレイに結
    合されたディスプレイコントローラであって、グラフィ
    ックス表示データを第１の解像度で受け取り、少なくと
    も一つの第２の解像度におけるグラフィックス表示デー
    タの非同期的出力を制御するディスプレイコントローラ
    と、を有するコンピュータ。
  14. 【請求項１４】 前記ディスプレイコントローラは更
    に、 第１のレートのグラフィックス表示データ、タイミング
    信号、および水平走査レートを示す信号を受け取るタイ
    ムベース変換手段であって、少なくとも一つの第２の非
    同期的レートでグラフィックス表示データを出力するタ
    イムベース変換手段と、 該タイムベース変換手段に結合された保持手段であっ
    て、該少なくとも一つの第２の非同期的レートでグラフ
    ィックス表示データを受け取って保持し、保持した該グ
    ラフィックス表示データを該第２の非同期的レートで出
    力するための保持手段と、 該保持手段および該タイムベース変換手段に結合された
    補間手段であって、表示データを該第２の非同期的レー
    トで受け取り、該グラフィックス表示データを少なくと
    も一つのグラフィックス表示解像度にスケールアップす
    る補間手段と、 該補間手段および該タイムベース変換手段に結合された
    水平離散時間発振手段であって、水平走査線サイズに比
    例した少なくとも一つの所定の値を受け取って、水平フ
    ェーズに比例する値を該補間手段に出力する、水平離散
    時間発振手段と、 該保持手段および該補間手段に結合された垂直離散時間
    発振手段であって、所定の分子値および所定の分母値を
    受け取って、垂直フェーズに比例する値および、垂直走
    査の終わりを示す値を出力する垂直離散時間発振手段
    と、を有している、請求項１３記載のコンピュータ。
  15. 【請求項１５】 前記保持手段は更に、画素値を保持す
    るための少なくとも２つのフリップフロップ素子および
    ラインバッファを有する、請求項１４に記載のコンピュ
    ータ。
  16. 【請求項１６】 前記補間手段は更に、前記保持手段に
    結合されて少なくとも４つの隣接する画素のための画素
    値を受け取るポリフェーズ補間器を有している、請求項
    １５に記載のコンピュータ。
  17. 【請求項１７】 前記補間手段は更に前記保持手段に結
    合されたポリフェーズ補間器を有し、該ポリフェーズ補
    間器は離散コサイン変換補間を用いる、請求項１６に記
    載のコンピュータ。
  18. 【請求項１８】 前記制御手段は更に、前記グラフィッ
    クス表示データのための現入力解像度および所望の出力
    解像度に対応する所定の比を保持するための少なくとも
    一つレジスタ手段を有している、請求項１７に記載のコ
    ンピュータ。
  19. 【請求項１９】 前記少なくとも一つのディスプレイ
    は、固定解像度を有するフラットパネルディスプレイを
    包含する、請求項１８に記載のコンピュータ。
  20. 【請求項２０】 更に少なくとも２つのディスプレイを
    有しており、第１のディスプレイは固定解像度を有する
    フラットパネルディスプレイを包含し、第２のディスプ
    レイは固定解像度CRTディスプレイを包含する、請求項
    １９に記載のコンピュータ。
  21. 【請求項２１】 前記垂直離散時間発振手段が受け取る
    前記所定の分子はLCDパネルの垂直サイズに比例してお
    り、前記垂直離散時間発振手段が受け取る前記所定の分
    母はCRTディスプレイの垂直サイズに比例している、請
    求項２０に記載のコンピュータ。
  22. 【請求項２２】 前記LCDパネルは固定解像度LCDパネル
    であり、前記CRTディスプレイは固定解像度CRTプロジェ
    クションディスプレイである、請求項２１に記載のコン
    ピュータ。
  23. 【請求項２３】 前記パネルは固定解像度LCDパネルで
    あり、前記CRTディスプレイは固定解像度CRTプロジェク
    ションディスプレイであり、該固定解像度CRTプロジェ
    クションディスプレイの解像度は、該固定解像度LCDデ
    ィスプレイの解像度よりも低い、請求項２２に記載のコ
    ンピュータ。
JP9163016A 1996-06-28 1997-06-19 グラフィックスイメージの非同期表示のための方法および装置 Pending JPH1091135A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/671,873 US6542150B1 (en) 1996-06-28 1996-06-28 Method and apparatus for asynchronous display of graphic images
US08/671,873 1996-06-28

Publications (1)

Publication Number Publication Date
JPH1091135A true JPH1091135A (ja) 1998-04-10

Family

ID=24696221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9163016A Pending JPH1091135A (ja) 1996-06-28 1997-06-19 グラフィックスイメージの非同期表示のための方法および装置

Country Status (3)

Country Link
US (3) US6542150B1 (ja)
JP (1) JPH1091135A (ja)
TW (1) TW424217B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6609797B2 (en) 1999-01-29 2003-08-26 Ricoh Co., Ltd Projector with adjustably positioned image plate
EP1363267A3 (en) * 2002-05-15 2005-10-26 Mitsubishi Denki Kabushiki Kaisha Image processing device
JP2012177902A (ja) * 2011-01-11 2012-09-13 Apple Inc グラフィックコンテンツの外部ディスプレイへのミラーリング

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542150B1 (en) * 1996-06-28 2003-04-01 Cirrus Logic, Inc. Method and apparatus for asynchronous display of graphic images
US7443971B2 (en) 2003-05-05 2008-10-28 Microsoft Corporation Computer system with do not disturb system and method
US7372371B2 (en) * 2003-05-05 2008-05-13 Microsoft Corporation Notification lights, locations and rules for a computer system
US7221331B2 (en) 2003-05-05 2007-05-22 Microsoft Corporation Method and system for auxiliary display of information for a computing device
US7827232B2 (en) 2003-05-05 2010-11-02 Microsoft Corporation Record button on a computer system
US7424740B2 (en) 2003-05-05 2008-09-09 Microsoft Corporation Method and system for activating a computer system
US20040235520A1 (en) 2003-05-20 2004-11-25 Cadiz Jonathan Jay Enhanced telephony computer user interface allowing user interaction and control of a telephone using a personal computer
KR100959780B1 (ko) * 2003-09-08 2010-05-27 삼성전자주식회사 액정 표시 장치와, 이의 구동 장치 및 방법
US7164416B1 (en) * 2003-09-15 2007-01-16 Pixelworks, Inc. System and method for failsafe display of full screen high frequency images on a flat panel without a frame buffer
US7440556B2 (en) * 2003-09-30 2008-10-21 Microsoft Corporation System and method for using telephony controls on a personal computer
US7216221B2 (en) 2003-09-30 2007-05-08 Microsoft Corporation Method and system for unified audio control on a personal computer
US8144156B1 (en) 2003-12-31 2012-03-27 Zii Labs Inc. Ltd. Sequencer with async SIMD array
US20050257197A1 (en) * 2004-05-11 2005-11-17 Klaus Herter Role-based object models
US8010375B2 (en) * 2004-05-11 2011-08-30 Sap Ag Object model for global trade applications
GB2418091B (en) * 2004-09-08 2006-11-29 Nec Technologies Portable display device and related method of video data adaptation
EP1655713A1 (en) * 2004-10-29 2006-05-10 Barco N.V. Asynchronous video capture for insertion into high resolution image
US7711868B2 (en) 2004-11-23 2010-05-04 Microsoft Corporation Waking a main computer system to pre-fetch data for an auxiliary computing device
US7634780B2 (en) * 2004-11-23 2009-12-15 Microsoft Corporation Method and system for exchanging data between computer systems and auxiliary displays
US7784065B2 (en) 2005-02-07 2010-08-24 Microsoft Corporation Interface for consistent program interaction with auxiliary computing devices
US20060242590A1 (en) * 2005-04-21 2006-10-26 Microsoft Corporation Simple content format for auxiliary display devices
US20090310025A1 (en) * 2005-05-04 2009-12-17 Michael Anthony Pugel Multiple channel modulator
US20070132664A1 (en) * 2005-12-08 2007-06-14 Stuart Weissman Surface-mounted contour-fitting electronic visual display system for use on vehicles and other objects
US9239697B2 (en) * 2013-02-22 2016-01-19 Nvidia Corporation Display multiplier providing independent pixel resolutions

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0264693A (ja) 1988-08-31 1990-03-05 Seiko Epson Corp フレーム周波数自動設定装置
JPH0269799A (ja) 1988-09-06 1990-03-08 Toshiba Corp 表示制御装置
DE4011241B4 (de) * 1990-04-06 2005-06-02 Micronas Gmbh Digitale Fernsehsignalverarbeitungsschaltung mit orthogonalem Ausgangstakt
JPH04121787A (ja) 1990-09-13 1992-04-22 Toshiba Corp 表示システム
JP2502829B2 (ja) 1991-03-22 1996-05-29 松下電器産業株式会社 画像表示装置
JPH0511720A (ja) 1991-07-04 1993-01-22 Toshiba Corp 表示システム
EP0523792B1 (en) 1991-07-19 1996-07-10 Koninklijke Philips Electronics N.V. Multi-standard display device
JPH06318060A (ja) 1991-07-31 1994-11-15 Toshiba Corp 表示制御装置
US5268750A (en) 1992-03-31 1993-12-07 Panasonic Technologies, Inc. Apparatus for adjusting the timing of sampled data signals in a resampling system
TW385947U (en) 1992-08-06 2000-03-21 Matsushita Electric Ind Co Ltd Video signal converting device and noise eliminator
US5274372A (en) * 1992-10-23 1993-12-28 Tektronix, Inc. Sampling rate conversion using polyphase filters with interpolation
JPH06177706A (ja) 1992-12-08 1994-06-24 Sony Corp 信号処理装置
DE69426584T2 (de) 1993-08-06 2001-06-13 Lg Electronics Inc Einrichtung zur Umsetzung der Vollbildfrequenz
EP0665527B1 (en) * 1994-01-28 1999-05-06 Sun Microsystems, Inc. Flat panel display interface for a high resolution computer graphics system
US5488385A (en) * 1994-03-03 1996-01-30 Trident Microsystems, Inc. Multiple concurrent display system
US5446496A (en) 1994-03-31 1995-08-29 Hewlett-Packard Company Frame rate conversion with asynchronous pixel clocks
JPH0863135A (ja) 1994-08-26 1996-03-08 Hitachi Ltd 情報処理装置
US5600379A (en) * 1994-10-13 1997-02-04 Yves C. Faroudia Television digital signal processing apparatus employing time-base correction
US5623311A (en) * 1994-10-28 1997-04-22 Matsushita Electric Corporation Of America MPEG video decoder having a high bandwidth memory
US5610942A (en) * 1995-03-07 1997-03-11 Chen; Keping Digital signal transcoder and method of transcoding a digital signal
US5841418A (en) * 1995-06-07 1998-11-24 Cirrus Logic, Inc. Dual displays having independent resolutions and refresh rates
JPH09149241A (ja) * 1995-11-24 1997-06-06 Kokusai Electric Co Ltd 画像拡大方法及び画像拡大装置
US5825680A (en) * 1996-06-21 1998-10-20 Digital Equipment Corporation Method and apparatus for performing fast division
US6067071A (en) * 1996-06-27 2000-05-23 Cirrus Logic, Inc. Method and apparatus for expanding graphics images for LCD panels
US6542150B1 (en) * 1996-06-28 2003-04-01 Cirrus Logic, Inc. Method and apparatus for asynchronous display of graphic images
US5739867A (en) * 1997-02-24 1998-04-14 Paradise Electronics, Inc. Method and apparatus for upscaling an image in both horizontal and vertical directions
EP0786654A3 (de) * 1997-05-07 1997-12-10 Martin Lehmann Behälter-Dichtheitsprüfanlage
JP4277938B2 (ja) * 1997-12-22 2009-06-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 出力タイムベースコレクタ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6609797B2 (en) 1999-01-29 2003-08-26 Ricoh Co., Ltd Projector with adjustably positioned image plate
EP1363267A3 (en) * 2002-05-15 2005-10-26 Mitsubishi Denki Kabushiki Kaisha Image processing device
US7612927B2 (en) 2002-05-15 2009-11-03 Mitsubishi Denki Kabushiki Kaisha Image processing device
JP2012177902A (ja) * 2011-01-11 2012-09-13 Apple Inc グラフィックコンテンツの外部ディスプレイへのミラーリング
KR101401216B1 (ko) * 2011-01-11 2014-05-28 애플 인크. 외부 디스플레이에 대한 그래픽 컨텐츠 미러링
US8963799B2 (en) 2011-01-11 2015-02-24 Apple Inc. Mirroring graphics content to an external display
TWI480851B (zh) * 2011-01-11 2015-04-11 Apple Inc 鏡射圖形內容至一外部顯示器
US9411550B2 (en) 2011-01-11 2016-08-09 Apple Inc. Mirroring graphics content to an external display
US9864560B2 (en) 2011-01-11 2018-01-09 Apple Inc. Mirroring graphics content to an external display

Also Published As

Publication number Publication date
US6542150B1 (en) 2003-04-01
US20030227471A1 (en) 2003-12-11
US20030234801A1 (en) 2003-12-25
US7623126B2 (en) 2009-11-24
US7209133B2 (en) 2007-04-24
TW424217B (en) 2001-03-01

Similar Documents

Publication Publication Date Title
JPH1091135A (ja) グラフィックスイメージの非同期表示のための方法および装置
US6067071A (en) Method and apparatus for expanding graphics images for LCD panels
US5841418A (en) Dual displays having independent resolutions and refresh rates
KR100297605B1 (ko) 액정표시장치및액정표시장치의표시방법
US5874928A (en) Method and apparatus for driving a plurality of displays simultaneously
US5602565A (en) Method and apparatus for displaying video image
US6597373B1 (en) System and method of aligning images for display devices
JPH05119734A (ja) 表示制御装置
US6340959B1 (en) Display control circuit
TW200300497A (en) Back-end image transformation
US6304253B1 (en) Horizontal position control circuit for high-resolution LCD monitors
US5905483A (en) Display control apparatus
JPH07175445A (ja) メモリ内蔵液晶ドライバと液晶ディスプレイ
US6157376A (en) Method and apparatus for generating a target clock signal having a frequency of X/Y times the frequency of a reference clock signal
US6011538A (en) Method and apparatus for displaying images when an analog-to-digital converter in a digital display unit is unable to sample an analog display signal at a desired high sampling frequency
JPH0934411A (ja) 画像表示装置および液晶表示コントローラ
JPH07234773A (ja) 表示制御装置
JP2002244632A (ja) 情報処理装置および表示制御方法
US6046738A (en) Method and apparatus for scanning a digital display screen of a computer screen at a horizontal scanning frequency lower than the origin frequency of a display signal
KR100516065B1 (ko) 저해상도 화상 데이터를 확대 표시하는 고해상도 액정 표시 장치 및 그 방법
EP0148575A2 (en) Horizontal smooth scrolling system and method for a video display generator
JPH06308925A (ja) パレット装置、システム及び方法における多絵素深度のパケットバス選択
JPH0895535A (ja) 表示制御装置およびその装置におけるピクセルクロック切り替え方法
JP3265791B2 (ja) Ｏｈｐ用表示装置
JP3264520B2 (ja) 表示制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040528

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070906

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071005

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071205

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090311

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090317

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090626