JPS60218131A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS60218131A JPS60218131A JP59075609A JP7560984A JPS60218131A JP S60218131 A JPS60218131 A JP S60218131A JP 59075609 A JP59075609 A JP 59075609A JP 7560984 A JP7560984 A JP 7560984A JP S60218131 A JPS60218131 A JP S60218131A
- Authority
- JP
- Japan
- Prior art keywords
- display
- video memory
- memory
- microprocessor
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、表示装置に関し、特に、情報処理装置に於け
る周辺装置或いは端末装置として使用される表示装置に
関するものである。
る周辺装置或いは端末装置として使用される表示装置に
関するものである。
従来技術の説明
従来、この種の表示装置は第１図に示すよりなブ四ツク
で構成されてい友。図において、マイクロプロセッサ１
はマイクロブ四グラム実行部であシ、メモリ２はマイク
ロプルグラム及びデータの格納部であυ、インタフェー
ス制御部３は上位□装置とのインタフェースを制御する
部分である。
で構成されてい友。図において、マイクロプロセッサ１
はマイクロブ四グラム実行部であシ、メモリ２はマイク
ロプルグラム及びデータの格納部であυ、インタフェー
ス制御部３は上位□装置とのインタフェースを制御する
部分である。
映像メモリ５は１面間以上５画面表示情報を格 □納す
る部分であゆ、切換回路４は映像メモリ５へのアクセス
をマイクロプロセッサ１よシ行うか或いはリフレッシュ
制御部６より行うかを選択的に制御する部分である。即
ち、マイクロプロセッサ制御によって映像メモリ５のデ
ータを書き込み。
る部分であゆ、切換回路４は映像メモリ５へのアクセス
をマイクロプロセッサ１よシ行うか或いはリフレッシュ
制御部６より行うかを選択的に制御する部分である。即
ち、マイクロプロセッサ制御によって映像メモリ５のデ
ータを書き込み。
読み出しを行う時にのみ、映像メモリ５のアドレスデー
タラインはマイクロプロセッサバス２０に接続され、そ
れ以外の時にはリフレッシュ制御部６に接続される。
タラインはマイクロプロセッサバス２０に接続され、そ
れ以外の時にはリフレッシュ制御部６に接続される。
リフレッシュ制御部６は、マイクロプロセッサＩＫよっ
てプログラムされたアドレス範囲の映像メモリ５の格納
情報を順次読み出すと共に１表示制御層号を生成する。
てプログラムされたアドレス範囲の映像メモリ５の格納
情報を順次読み出すと共に１表示制御層号を生成する。
即ち、リフレッシュ制御部６によって映像メモリ５よす
読み出された画面表示情報は、映像信号発生部７に於い
てドツトシリアルな映像■号に変換され、ＣＲＴ表示部
（”１）９及びＣＲＴ＊示部（承部）１０に与えられる
。一方、リフレッシュ制御部６より生成された表示制御
信号の制御によって偏向信号発生部８は偏向信号を生成
し、 ＣＲＴ表示部（＄１）９及びＣＲＴ表示部（す２
）１０に与える。
読み出された画面表示情報は、映像信号発生部７に於い
てドツトシリアルな映像■号に変換され、ＣＲＴ表示部
（”１）９及びＣＲＴ＊示部（承部）１０に与えられる
。一方、リフレッシュ制御部６より生成された表示制御
信号の制御によって偏向信号発生部８は偏向信号を生成
し、 ＣＲＴ表示部（＄１）９及びＣＲＴ表示部（す２
）１０に与える。
かかる動作によって、映像メモリ５に格納された画面表
示情報は、 ＣＲＴ表示部（すｌ） ９及びＣＩ（Ｔ表
示部（す２）１０の表示スクリーン上に表示される。
示情報は、 ＣＲＴ表示部（すｌ） ９及びＣＩ（Ｔ表
示部（す２）１０の表示スクリーン上に表示される。
以上説明したように、従来技術においては主たる表示部
の表示内容を従たる表示部に於いてソフトウェアの介在
なくモニタ表示しようとする場合には、たとえ必要とす
るモニタ画面が主たる表示部の表示内容のはんの一部分
にすぎなくとも、主たる表示部と全く同じ表示部をもう
１台必要とするという欠点があった。
の表示内容を従たる表示部に於いてソフトウェアの介在
なくモニタ表示しようとする場合には、たとえ必要とす
るモニタ画面が主たる表示部の表示内容のはんの一部分
にすぎなくとも、主たる表示部と全く同じ表示部をもう
１台必要とするという欠点があった。
発明の目的
本発明は従来の上記事情に鑑みてなされたものであり、
従って本発明の目的は、主たる表示部への画面表示情報
を格納する主たる映像メモリの格納情報と全く同じ情報
を格納する従たる映像メモリを具備し、従たるりフレッ
シュ制御部によシ、主たる表示部の表示画面の一部を従
たる表示部に表示するように制御することによって、上
記欠点を除去し、主たる表示部の画面表示の一部をソフ
３− トウエアの介在なしにモニタ表示する従たる表示部を廉
価にしかも必要に応じた表示デバイスで実現することに
ある。
従って本発明の目的は、主たる表示部への画面表示情報
を格納する主たる映像メモリの格納情報と全く同じ情報
を格納する従たる映像メモリを具備し、従たるりフレッ
シュ制御部によシ、主たる表示部の表示画面の一部を従
たる表示部に表示するように制御することによって、上
記欠点を除去し、主たる表示部の画面表示の一部をソフ
３− トウエアの介在なしにモニタ表示する従たる表示部を廉
価にしかも必要に応じた表示デバイスで実現することに
ある。
発明の構成
上記目的を達成する為に１本発明に係る表示装置は、１
画面以上の画面表示情報を格納する第１の映像メモリと
％咳第１の映像メモリの格納情報を画面表示する第１の
表示部と、前記第１の映像メモリの格納情報を順次読み
出すと共に表示制御信号を生成して前記第１の表示部へ
の画面表示を制御する第１の表示制御部と、前記第１の
映像メモリへのアクセスをマイクロプロセッサより行う
か或いは前記第１の表示制御部よシ行うかを選択的に制
御する第１の切換回路と、前記第１の映像メモリと同じ
情報を格納する第２の映像メモリと、前記第１の表示部
の表示画面の一部分を画面表示する第２の表示部と、前
記第２の映像メモリの格納情報を順次読み出すと共に表
示制御信号を生成して前記第２の表示部への画面表示を
制御する第２の表示制御部と、前記第２の映像メモリへ
のア４− クセスをマイクロプロセッサよシ行うか或いは前記第２
の表示制御部より行うかを選択的に制御するＭ′２の切
換回路とを具備して構成され、前記第１の表示部の画面
表示の一部をソフトウェアの介在なしに前記第２の表示
部にモニタ表示することを特徴とする。
画面以上の画面表示情報を格納する第１の映像メモリと
％咳第１の映像メモリの格納情報を画面表示する第１の
表示部と、前記第１の映像メモリの格納情報を順次読み
出すと共に表示制御信号を生成して前記第１の表示部へ
の画面表示を制御する第１の表示制御部と、前記第１の
映像メモリへのアクセスをマイクロプロセッサより行う
か或いは前記第１の表示制御部よシ行うかを選択的に制
御する第１の切換回路と、前記第１の映像メモリと同じ
情報を格納する第２の映像メモリと、前記第１の表示部
の表示画面の一部分を画面表示する第２の表示部と、前
記第２の映像メモリの格納情報を順次読み出すと共に表
示制御信号を生成して前記第２の表示部への画面表示を
制御する第２の表示制御部と、前記第２の映像メモリへ
のア４− クセスをマイクロプロセッサよシ行うか或いは前記第２
の表示制御部より行うかを選択的に制御するＭ′２の切
換回路とを具備して構成され、前記第１の表示部の画面
表示の一部をソフトウェアの介在なしに前記第２の表示
部にモニタ表示することを特徴とする。
３、発明の詳細な説明
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第２図は本発明に係る表示装置の一実施例を示ｆ７’ｏ
ツク構成図である。図において、マイクロプロセッサ１
０１はマイクロブ四グラム実行部であシ、メモリ１０２
はマイクロプログラム及びデータの格納部であり、イン
タフェース制御部１０３は上位装置とのインタフェース
を制御する部分である。
ツク構成図である。図において、マイクロプロセッサ１
０１はマイクロブ四グラム実行部であシ、メモリ１０２
はマイクロプログラム及びデータの格納部であり、イン
タフェース制御部１０３は上位装置とのインタフェース
を制御する部分である。
映像メモリ（す１ ） １０５は１画面以上の画面表示
情報を格納する部分であ夛、切換回路（す１）１０４は
、映像メモリ（す１ ） １０５へのアクセスをＶイク
ロプロセッサ１０１より行うか、或いはＣＲＴリフレッ
シュ制御部１０６より行うかを選択的に制御する部分で
ある。即ち、マイクロプロセッサ制御によって映像メモ
リ（す１）１０１５のデータの書き込み、読み出しを行
う時にのみ、映像メモリ（＋１）１０５のアドレスデー
タラインは、マイクロプロセッサバス１２０に接続され
、それ以外の時にはＣＲＴリフレッシュ制御部１０６
Ｋ接続される。
情報を格納する部分であ夛、切換回路（す１）１０４は
、映像メモリ（す１ ） １０５へのアクセスをＶイク
ロプロセッサ１０１より行うか、或いはＣＲＴリフレッ
シュ制御部１０６より行うかを選択的に制御する部分で
ある。即ち、マイクロプロセッサ制御によって映像メモ
リ（す１）１０１５のデータの書き込み、読み出しを行
う時にのみ、映像メモリ（＋１）１０５のアドレスデー
タラインは、マイクロプロセッサバス１２０に接続され
、それ以外の時にはＣＲＴリフレッシュ制御部１０６
Ｋ接続される。
ＣＲＴリフレツシ二制御部１０６は、マイクロプロセッ
サ１０１によってプログラムされたアドレス範囲の映像
メモリ（＋１）１０５の格納情報を順次読み出すと共に
、表示制御信号を生成する。即ち、 ＯＲ，Ｔリフレッ
シュ制御部１０６によって映像メモリ（＋１）１０５よ
シ読み出された画面表示情報は、映像信号発生部１０７
に於いてドツトシリアルな映ｇＩ信号に変換され、ＣＲ
Ｔ表示部１０９に与えられる。一方、ＣＲＴリフレッシ
ュ制御部１０６より生成された表示制御信号の制御によ
って偏向信号発生部１０８は偏向信号を生成し、 ＣＲ
Ｔ表示部１０９に与える。
サ１０１によってプログラムされたアドレス範囲の映像
メモリ（＋１）１０５の格納情報を順次読み出すと共に
、表示制御信号を生成する。即ち、 ＯＲ，Ｔリフレッ
シュ制御部１０６によって映像メモリ（＋１）１０５よ
シ読み出された画面表示情報は、映像信号発生部１０７
に於いてドツトシリアルな映ｇＩ信号に変換され、ＣＲ
Ｔ表示部１０９に与えられる。一方、ＣＲＴリフレッシ
ュ制御部１０６より生成された表示制御信号の制御によ
って偏向信号発生部１０８は偏向信号を生成し、 ＣＲ
Ｔ表示部１０９に与える。
かかる動作によって、映像メモリ（す１）１０５に格納
された画面表示情報はＣＲＴ表示部１０９の表示スクリ
ーン上に表示される。
された画面表示情報はＣＲＴ表示部１０９の表示スクリ
ーン上に表示される。
映像メモリ（す２）１１１は、マイクミツ’四七ッサバ
ス１２０上で映像メモリ（す１）１０５と同じアドレス
が割夛当てられておシ、映像メモリ１０５と全く同じ画
面表示情報が格納される。マイクロプロセッサ１０１か
らは書き込みのみ可能なメモリである。切換回路（す２
）１１０ ＃ｉ、映像メモリ（す２）１１１へのアクセ
スをマイクロプロセッサ１０１よ）行うか或いはＬＣＤ
（液晶）リフレッシュ制御部１１２よル行うかを選択
的に制御する部分である。即ち、マイクロプロセッサ制
御によって映像メモリ（す２）１１１へのデータ書き込
みが行われる時には、映像メモリ（す２）１１１のアド
レスデータラインは、マイクロブーセッサパス１２０に
接続され、それ以外の時にはＬＣＤリフレッシュ制御部
１１２に接続される。
ス１２０上で映像メモリ（す１）１０５と同じアドレス
が割夛当てられておシ、映像メモリ１０５と全く同じ画
面表示情報が格納される。マイクロプロセッサ１０１か
らは書き込みのみ可能なメモリである。切換回路（す２
）１１０ ＃ｉ、映像メモリ（す２）１１１へのアクセ
スをマイクロプロセッサ１０１よ）行うか或いはＬＣＤ
（液晶）リフレッシュ制御部１１２よル行うかを選択
的に制御する部分である。即ち、マイクロプロセッサ制
御によって映像メモリ（す２）１１１へのデータ書き込
みが行われる時には、映像メモリ（す２）１１１のアド
レスデータラインは、マイクロブーセッサパス１２０に
接続され、それ以外の時にはＬＣＤリフレッシュ制御部
１１２に接続される。
ＬＣＤ リフレッシュ制御部１１２はマイクロプロセッ
サ１０１によってプログラムされたアドレス範囲の映倫
メモ！Ｊ （＋２）１１１の格納情報を順次読み出すと
共に、表示制御信号を生成する。コモン駆動部１１４は
、 ＬＣＤリフレッシュ制御部１１２によって与えられ
る表示制御信号によってＬＣＤ （液晶）表示７一 部１１５に与えるコモン駆動信号を生成すると共にセグ
メント駆動部１１３にタイミング信号を与える。
サ１０１によってプログラムされたアドレス範囲の映倫
メモ！Ｊ （＋２）１１１の格納情報を順次読み出すと
共に、表示制御信号を生成する。コモン駆動部１１４は
、 ＬＣＤリフレッシュ制御部１１２によって与えられ
る表示制御信号によってＬＣＤ （液晶）表示７一 部１１５に与えるコモン駆動信号を生成すると共にセグ
メント駆動部１１３にタイミング信号を与える。
セグメント駆動部１１３は、 ＬＣＤリフレッシュ制御
部１１２によって映像メモリ（す２）１１１よ）読み出
された表示情報を、 ＬＣＤ表示部１１５のセグメント
駆動信号に変換し、ＬＣＤ表示部１１５に与える。
部１１２によって映像メモリ（す２）１１１よ）読み出
された表示情報を、 ＬＣＤ表示部１１５のセグメント
駆動信号に変換し、ＬＣＤ表示部１１５に与える。
ＬＣＤ表示部１１５は、コモン駆動部１１４によって水
平方向に走査され、セグメント駆動部１１３から与えら
れるセグメント駆動信号によって表示パネル上に画面表
示する。
平方向に走査され、セグメント駆動部１１３から与えら
れるセグメント駆動信号によって表示パネル上に画面表
示する。
かかる動作によって、ＣＲＴ表示部承部９の画面表示の
一部を、 ＬＣＤ表示部１１５の表示能力に応じてソフ
トウェアの介在なしにモニタ表示することができる。
一部を、 ＬＣＤ表示部１１５の表示能力に応じてソフ
トウェアの介在なしにモニタ表示することができる。
又、 ＬＣＤリフレッシュ制御部１１２にプログラムす
る映像メモリ（＋２）１１１の表示アドレス範囲を。
る映像メモリ（＋２）１１１の表示アドレス範囲を。
ＣＲＴリフレッシュ制御部１０６にプログラムする映像
メモリ（す１）１０５の表示アドレス範囲の外に定義す
ることによって、 ＣＲＴ表示部１０９の表示画面以外
の画面をＬＣＤ表示部１１５に表示するととも可能 ８
− である。
メモリ（す１）１０５の表示アドレス範囲の外に定義す
ることによって、 ＣＲＴ表示部１０９の表示画面以外
の画面をＬＣＤ表示部１１５に表示するととも可能 ８
− である。
発明の効果
本発明は、以上説明したように、主たる映像メ 、モリ
と全く同じ情報を格納する従たる映像メモリを具備し、
従たるリフレッシュ制御部の制御にょ）主たる表示部の
画面表示の一部を従たる表示部に表示するよう構成する
ことによって、モニタ表示する従たる表示部を廉価にし
かも必要に応じた表示ディバイスで実現できる効果があ
る。
と全く同じ情報を格納する従たる映像メモリを具備し、
従たるリフレッシュ制御部の制御にょ）主たる表示部の
画面表示の一部を従たる表示部に表示するよう構成する
ことによって、モニタ表示する従たる表示部を廉価にし
かも必要に応じた表示ディバイスで実現できる効果があ
る。
第１図は従来技術での表示装置のブロック図。
第２図は本発明に係る表示装置の一実施例を示すブロッ
ク構成図である。 １・・・マイクロプロセッサ、２・・・メそり、３・・
・インタフェース制御部、４・・・切換回路、５・・・
映像メそり、６・・・リフレッシュ制御部％ ７・・・
映像信号発生部、８・・・偏向信号発生部、９・・・Ｃ
ＲＴ表示部（す１）。 １０・・・ＣＲＴ表示部（す２）、２０・・・マイクロ
ブ四セッサバ１０３・・・インタフェース制御部、１０
４・・・切換回路（す１）。 ス、１０１・・・マイクロプロセッサ、１０２・・・メ
モリ。 １０５・・・映像メモリ（≠１）、１０６・・・ＣＲＴ
リフレッシュ制御部、１０７・・・映像信号発生部、１
０８・・・偏向信号発生部、１０９・・・ＣＲＴ表示部
、１１０・・・切換回路（す２χ１１１・・・映像メモ
リ（す２）、１１２・・・ＬＣＤリフレッシュ制御部、
１１３・・・セグメント駆動部、１１４・・・コモン駆
動部、１１５・・・ＬＣＤ表示部、１２０・・・マイク
ロプロセッサパス 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部
ク構成図である。 １・・・マイクロプロセッサ、２・・・メそり、３・・
・インタフェース制御部、４・・・切換回路、５・・・
映像メそり、６・・・リフレッシュ制御部％ ７・・・
映像信号発生部、８・・・偏向信号発生部、９・・・Ｃ
ＲＴ表示部（す１）。 １０・・・ＣＲＴ表示部（す２）、２０・・・マイクロ
ブ四セッサバ１０３・・・インタフェース制御部、１０
４・・・切換回路（す１）。 ス、１０１・・・マイクロプロセッサ、１０２・・・メ
モリ。 １０５・・・映像メモリ（≠１）、１０６・・・ＣＲＴ
リフレッシュ制御部、１０７・・・映像信号発生部、１
０８・・・偏向信号発生部、１０９・・・ＣＲＴ表示部
、１１０・・・切換回路（す２χ１１１・・・映像メモ
リ（す２）、１１２・・・ＬＣＤリフレッシュ制御部、
１１３・・・セグメント駆動部、１１４・・・コモン駆
動部、１１５・・・ＬＣＤ表示部、１２０・・・マイク
ロプロセッサパス 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部
Claims (1)
- マイクロプロセッサを具備した入出力制御装置に於いて
、１画面以上の画面表示情報を格納するマイクロプロセ
ッサ制御によって書き込み、読み出し可能な第１の映像
メモリと、該第１の映像メモリに格納された画面表示情
報を画面表示する第１の表示部と、前記第１の映像メモ
リに格納された画面表示情報を順次読み出すと共に表示
制御信号を生成して前記第１の表示部への画面表示、を
制御する第１の表示制御部と、前記第１の映像メモリへ
のアクセスをマイクロプロセッサよ）行うか或いは前記
第１の表示制御部よシ行うかを選択的に制御する第１の
切換回路と、前記第１の映像メモリと同じ情報を格納す
るマイクロプロセッサ制御によっては書き込みのみ可能
な第２の映像メモリと、前記第１の表示部の表示画面の
一部分を画面表示する第２の表示部と、前記第２の映像
メモリに格納され丸面面表示情報を順次読み出すと共に
表示制御信号を生成して前記第２の表示部への画面表示
を制御する第２の表示制御部と、前記第２の映像メモリ
へのアクセスをマイクロプロセッサよシ行うか゛或いは
前記第２の表示制御部よシ行うかを選択的に制御する第
２の切換回路とを具備することを特徴とした表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59075609A JPS60218131A (ja) | 1984-04-13 | 1984-04-13 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59075609A JPS60218131A (ja) | 1984-04-13 | 1984-04-13 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60218131A true JPS60218131A (ja) | 1985-10-31 |
| JPS6321211B2 JPS6321211B2 (ja) | 1988-05-06 |
Family
ID=13581120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59075609A Granted JPS60218131A (ja) | 1984-04-13 | 1984-04-13 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60218131A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4925072A (en) * | 1987-01-15 | 1990-05-15 | Itw-Ateco Gmbh | Locking mechanism for a pivotable closure |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0216716U (ja) * | 1988-07-20 | 1990-02-02 |
-
1984
- 1984-04-13 JP JP59075609A patent/JPS60218131A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4925072A (en) * | 1987-01-15 | 1990-05-15 | Itw-Ateco Gmbh | Locking mechanism for a pivotable closure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6321211B2 (ja) | 1988-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488385A (en) | Multiple concurrent display system | |
| US5710570A (en) | Information processing unit having display functions | |
| JPH0362090A (ja) | フラットパネル表示制御回路 | |
| JPH09114591A (ja) | 液晶表示装置及びその表示方法 | |
| US6157359A (en) | Display control apparatus | |
| JPS60117327A (ja) | ディスプレイ装置 | |
| US6075508A (en) | Display control apparatus and method therefor | |
| JPS60218131A (ja) | 表示装置 | |
| KR970003090B1 (ko) | 표시 데이터 기입제어장치 | |
| US7064764B2 (en) | Liquid crystal display control device | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JP3227200B2 (ja) | 表示制御装置及び方法 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| WO1992012510A1 (en) | Image data recording and displaying circuit | |
| JPH0527705A (ja) | 表示装置 | |
| KR100239398B1 (ko) | 액정표시장치의 디스플레이 장치 | |
| JPH01182886A (ja) | 液晶表示装置 | |
| JPH031191A (ja) | 表示制御装置 | |
| JPH064042A (ja) | 表示制御装置及び方法 | |
| JP3862983B2 (ja) | 表示機構およびコンピュータシステム | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JP2901033B2 (ja) | モニタ付カメラの表示方式 | |
| JPS6350893A (ja) | 表示制御回路 | |
| JPH0429193A (ja) | 液晶表示装置 | |
| JPH05100814A (ja) | 表示制御装置 |