JPH05100814A - 表示制御装置 - Google Patents

表示制御装置

Info

Publication number
JPH05100814A
JPH05100814A JP3283763A JP28376391A JPH05100814A JP H05100814 A JPH05100814 A JP H05100814A JP 3283763 A JP3283763 A JP 3283763A JP 28376391 A JP28376391 A JP 28376391A JP H05100814 A JPH05100814 A JP H05100814A
Authority
JP
Japan
Prior art keywords
display
address
memory
window
index memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3283763A
Other languages
English (en)
Inventor
Hajime Sasaki
肇 佐々木
Makoto Takano
誠 高野
Keiko Yoshioka
桂子 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP3283763A priority Critical patent/JPH05100814A/ja
Publication of JPH05100814A publication Critical patent/JPH05100814A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Image Generation (AREA)

Abstract

(57)【要約】 【目的】 画像処理システムにおいて、CRTコントロ
ーラの内部レジスタを増やすことなく多数のウィンドゥ
表示を可能とする。 【構成】 CRTコントローラ外部に表示画面の画素単
位もしくは画素群に対応したウィンドゥ情報を記録した
インデックスメモリを設けてウィンドゥごとの表示開始
アドレスを制御するようにした。 【効果】 CRTコントローラの内部レジスタの数を増
やすことなく高速に多数の表示ウィンドゥの制御が可能
になる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は表示制御技術さらにはウ
ィンドゥ画面を扱う画像処理システムに適用して特に有
効な技術に関し、例えば多数の表示ウィンドゥ画面を制
御するCRTコントローラに利用して有効な技術に関す
るものである。
【0002】
【従来の技術】従来、ウィンドゥ画面を扱う画像処理シ
ステムにおける表示ウィンドゥの制御は、CRTコント
ローラの内部のレジスタに、ウィンドゥの位置(X,Y
アドレス)や大きさ、表示すべき画像データ(メモリ内
の表示開始アドレス)を設定することにより行われてい
る。なお、この種のウィンドゥ表示制御に関しては、
「株」日立製作所、1990年2月発行、「HD644
00(GDP:Graphic Data Proce
ssor)ユーザーズマニュアル」の48〜49ページ
に記載されている。
【0003】
【発明が解決しようとする課題】しかしながら、上記の
従来技術では、CRTコントローラにより表示されるウ
ィンドゥ画面がコントローラ内部のレジスタの設定によ
り管理されているため、表示できるウィンドゥの面数は
CRTコントローラの内部レジスタの数に依存し、ウィ
ンドゥ画面の数が限られてしまいユーザーの使用勝手が
悪いという問題点がある。
【0004】本発明の目的は、CRTコントローラの内
部レジスタを増やすことなくしかも高速に多数の表示ウ
ィンドゥの制御を行うことができるような表示制御技術
を提供することにある。本発明の前記ならびにその他の
目的と新規な特徴は、本明細書の記述および添付図面か
ら明らかになるであろう。
【0005】
【課題を解決するための手段】上記目的は、CRTコン
トローラによるウィンドゥ画面の管理をコントローラ内
部のレジスタを用いずに行うこと、具体的には表示画面
の画素単位もしくは画素群に対応したインデックスメモ
リテーブルを設け、そのテーブルに表示ウィンドゥの情
報を設定しておいてそこから1画素もしくは画素群ごと
のウィンドゥ情報を読み出して、CRTコントローラが
ウィンドゥごとの表示開始アドレスを制御することによ
り達成される。
【0006】
【作用】上記の手段によれば、多数のウィンドゥ画面を
表示する場合、CRTコントローラ内部のレジスタの数
を増やすことなく、ウィンドゥの表示を高速かつ画素単
位もしくは画素群ごとに制御することができる。さら
に、上記の手段によれば、インデックスメモリの容量を
増やすことにより、表示できるウィンドゥ画面の数を容
易に増やすことができる。
【0007】
【実施例】図1には本発明に係る表示制御装置を使用し
た画像処理システムの一例が、また図2にはシステムの
要部たるCRTコントローラとその周辺回路の一実施例
が示されている。先ず、図1に示されている画像処理シ
ステムについて簡単に説明する。図1において、1はマ
イクロプロセッサCPUやメインメモリMEM、入出力
インタフェースI/O等からなる端末装置、2はCRT
表示装置に表示される画像データを記憶する画像メモ
リ、3は画像メモリ2から表示データを読み出すCRT
コントローラである。CRTコントローラ3により読み
出されたデータは、シフトレジスタのようなパラレル/
シリアル変換器4によってシリアルデータに変換され、
さらにD/A変換器5によってアナログ信号に変換され
てCRT表示装置に送られる。
【0008】この実施例では、表示画面の画素単位もし
くは画素群に対応したウィンドゥ情報すなわち画像メモ
リ2内のいずれのウィンドゥ画像を表示すべきか指定す
るデータをテーブルの形で記憶するインデックスメモリ
6が設けられている。このインデックスメモリ6は、C
RTコントローラ3や画像メモリ2とともにシステムバ
スBUSを介して上記端末装置1に接続されており、マ
イクロプロセッサCPUによってインデックスメモリ6
内のウィンドゥ情報の設定が行なわれるように構成され
ている。特に制限されないが、この実施例では、上記画
像メモリ2に記憶される画像データもマイクロプロセッ
サCPUによって行なわれる。
【0009】この実施例のCRTコントローラ3は、特
に制限されないが、図2に示すように表示位置生成部3
1と、表示アドレス生成部32と、表示位置生成部31
で生成された表示画面上の位置を示すアドレスをインデ
ックスメモリのアドレスに変換するインデックスメモリ
アドレス変換部33とを備えている。アドレス変換部3
3により変換されたインデックスメモリアドレスは、ア
ドレスライン34を経由してインデックスメモリ6に出
力される。すると、インデックスメモリ6は、CRTコ
ントローラ3から送られてきた表示位置に対応したアド
レスの表示ウィンドゥ情報をデータライン35を経由し
てCRTコントローラ3に返す。
【0010】CRTコントローラ3は、表示位置生成部
31で生成された画面上の表示位置とインデックスメモ
リ6から受けとったウィンドゥ情報とから、CRTコン
トローラ3内部の表示アドレス生成部32で画像メモリ
2の制御信号である表示ウィンドゥ選択信号や表示アド
レス信号を作る。そして、CRTコントローラ3は表示
アドレス生成部32でつくられた表示アドレス信号や表
示ウィンドゥ選択信号を制御信号ライン36を経由して
画像メモリ2に送ることにより表示ウィンドゥの制御を
行なう。なお、CRTコントローラ3がインデックスメ
モリ6や画像メモリ2をアクセスする場合には、上記の
信号以外にリードライト信号やタイミング信号などが必
要であるが、本発明とは直接関係がないためここでは省
略されている。
【0011】次に、上記実施例の画像処理システムを適
用した場合のシステムの動作について具体的な数値を例
に用いて述べる。図2に示されるCRTコントローラと
その周辺回路においては、一例として、CRTコントロ
ーラ3によって制御される表示ウィンドゥの面数がウィ
ンドゥ0〜3の4面とされ、表示画面は3画素×4画素
の大きさとされ、さらにインデックスメモリ6のデータ
幅が1画素あたり2ビット(0〜3を表す)とされてい
るとともに、画像メモリ2内は4等分されてそれぞれの
エリアにウィンドゥ0〜3の画像データが格納されてい
るものとする。
【0012】例えば、CRTコントローラ3内の表示位
置生成部31で生成された画面上の表示位置をインデッ
クスメモリアドレス変換部33で変換して(12)とい
うアドレスが、アドレスライン34を経由してインデッ
クスメモリ6に出力されたとする。ここで、アドレス変
換部33で変換されインデックスメモリ6に供給された
アドレス(12)は、その上位がインデックスメモリ6
の横方向のアドレスを、下位がインデックスメモリ6の
縦方向のアドレスを示している。つまり、変換されたア
ドレス(12)とはインデックスメモリ6の横方向アド
レスが「1」、縦方向アドレスが「2」を表わすもので
ある。
【0013】次に、インデックスメモリ6は送られてき
たアドレス(12)の画素に対応する位置(図中ハッチ
ングで示されている位置)7のウィンドゥ情報“2”を
データライン35を経由してCRTコントローラ3に返
す。すると、CRTコントローラ3は表示位置生成部3
1で生成された画面上の表示位置とインデックスメモリ
6から受けとったウィンドゥ情報“2”とから、表示ア
ドレス生成部32において、画像メモリ2の表示ウィン
ドゥ選択信号や表示アドレス信号などの制御信号を生成
して、その制御信号をウィンドゥ制御信号ライン36を
経由して画像メモリ2に送ることによりウィンドゥ
“2”の画像データを読み出す。読み出されたデータは
パラレル/シリアル変換器4によってシリアルデータに
変換さ、さらにD/A変換器5によってアナログ信号に
変換されてCRT表示器に送られる。
【0014】なお、上記実施例ではインデックスメモリ
6に表示画面の画素単位でウィンドゥ情報を記録した場
合について説明したが、画素単位でなく例えば4×4ド
ットのような画素群単位にウィンドゥ情報を記録するよ
うにしてもよい。また、上記実施例では画像メモリ2内
のウィンドゥ構成が固定されている場合ついて説明した
が、CRTコントローラ3内に各ウィンドゥ画像データ
の先頭アドレスを設定するためのレジスタを設けること
により、画像メモリ2内のウィンドゥ構成を可変にする
ようにしてもよい。
【0015】上記実施例によれば下記の効果を得ること
ができる。 (1)表示画面の画素単位もしくは画素群に対応したウ
ィンドゥ情報を記録するインデックスメモリ2を用いる
ことにより、CRTコントローラ3の内部レジスタを増
やすことなく高速に多数の表示ウィンドゥの制御を行う
ことが可能である。 (2)ウィンドゥ情報を記録するインデックスメモリ2
の容量を増やすことにより、容易に表示できるウィンド
ゥの面数を増やすことができる。 (3)上記のインデックスメモリ2を用いることによ
り、表示画面上の1画素ごとに表示するウィンドゥの設
定を容易に行うことができる。
【0016】以上、本発明者によって成された発明を実
施例に基づいて具体的に説明したが、本発明は上記実施
例に限定されず、その要旨を逸脱しない範囲において種
々変形可能である。例えば上記実施例では外部に表示画
面に対応したウィンドゥ情報を記録するインデックスメ
モリ2を持たせた場合について説明したが、CRTコン
トローラ3の内部に同様の機能を持つインデックスメモ
リ2を持たせるようにすることも可能である。また、実
施例のCRTコントローラ3は表示機能のみ有し、画像
メモリ2に対する書込みはマイクロプロセッサが行なう
と説明したが、CRTコントローラ自身が描画機能を有
する場合にも適用できることはいうまでもない。以上の
説明では主として本発明者によってなされた発明をその
背景となった利用分野であるCRTコントローラに適用
した場合について説明したが、この発明はそれに限定さ
れるものでなく、液晶表示装置その他ドット単位の画像
データの表示を行なう表示制御装置一般に利用すること
ができる。
【0017】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。すなわち、本発明のインデックスメモリ
のデータ幅をnビットとすれば最大2のn乗の数の表示
ウィンドゥを管理することができる。これによりCRT
コントローラの内部レジスタの数を増やすことなく高速
に表示ウィンドゥを制御することが可能になる。
【図面の簡単な説明】
【図1】本発明を適用して好適な画像処理システムの一
例を示すブロック図である。
【図2】本発明に係る表示制御装置としてのCRTコン
トローラとその周辺回路の一実施例を示すブロック図で
ある。
【符号の説明】
1 端末装置 2 画像メモリ 3 CRTコントローラ 6 インデックスメモリ 31 表示位置生成部 32 表示アドレス生成部 33 インデックスメモリアドレス変換部 34 アドレスライン 35 データライン 36 ウィンドゥ制御信号ライン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 桂子 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所武蔵工場内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 表示画面上での表示位置を生成する表示
    位置生成部と表示画面の画素単位もしくは画素群単位に
    ウィンドゥ情報を記録するインデックスメモリと、表示
    画面上での表示位置を生成する表示位置生成部と、該表
    示位置生成部で生成された表示位置を上記インデックス
    メモリのアドレスに変換するアドレス変換部と、上記表
    示位置生成部で生成された表示位置および上記インデッ
    クスメモリから読み出されたウィンドゥ情報とから画像
    メモリに対する表示アドレスを生成する表示アドレス生
    成部とを備え、間接的な表示アドレスを生成させるよう
    に構成されてなることを特徴とする表示制御装置。
  2. 【請求項2】 上記画像メモリ内の各ウィンドゥ画像デ
    ータの先頭アドレスを設定するためのレジスタを備えて
    なることを特徴とする特許請求の範囲第1項記載の表示
    制御装置。
JP3283763A 1991-10-04 1991-10-04 表示制御装置 Withdrawn JPH05100814A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3283763A JPH05100814A (ja) 1991-10-04 1991-10-04 表示制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3283763A JPH05100814A (ja) 1991-10-04 1991-10-04 表示制御装置

Publications (1)

Publication Number Publication Date
JPH05100814A true JPH05100814A (ja) 1993-04-23

Family

ID=17669806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3283763A Withdrawn JPH05100814A (ja) 1991-10-04 1991-10-04 表示制御装置

Country Status (1)

Country Link
JP (1) JPH05100814A (ja)

Similar Documents

Publication Publication Date Title
IE53301B1 (en) A crt display device with a picture-rearranging circuit
JPS5823373A (ja) 画像メモリ装置
JPH1185119A (ja) モニタ装置のマルチシンク回路
JPH05100814A (ja) 表示制御装置
KR100472478B1 (ko) 메모리 억세스 제어방법 및 장치
JPH06149533A (ja) 表示領域外セグメントの描画処理を削減したセグメント高速描画方式
JPS60227292A (ja) 高速フレームバッファメモリ装置
JP3862976B2 (ja) 表示機構
JPH0441831B2 (ja)
JP2787887B2 (ja) カラー画像表示装置
JPS607478A (ja) 画像表示装置
JPS60118888A (ja) ビデオ表示発生装置用の水平平滑化スクローリングシステム及び方法
JP2506960B2 (ja) ディスプレイ制御装置
JPS6194090A (ja) グラフイツクデイスプレイ装置
JPS60114896A (ja) 表示回路
JPH0213317B2 (ja)
JPS5997184A (ja) 画像処理装置
JPS62113193A (ja) 記憶回路
JPS6362750B2 (ja)
JPS60218131A (ja) 表示装置
JPS6350893A (ja) 表示制御回路
JPS58102290A (ja) 文字表示制御回路
JPS60209786A (ja) カラ−デイスプレイ装置
JPH08123386A (ja) グラフィックコントローラ
JPS61158263A (ja) 画像処理システム

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990107