JP2565589B2

JP2565589B2 - フレームバッファアクセス制御方法と画像制御装置および画像制御システム

Info

Publication number: JP2565589B2
Application number: JP2259999A
Authority: JP
Inventors: 正久成田; 松尾　　茂; 融駒川; 忠福島
Original assignee: Hitachi Engineering Co Ltd; Hitachi Ltd
Current assignee: Hitachi Engineering Co Ltd; Hitachi Ltd
Priority date: 1990-09-28
Filing date: 1990-09-28
Publication date: 1996-12-18
Anticipated expiration: 2011-12-18
Also published as: JPH04136985A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はフレームバッファアクセス制御方法と画像制
御装置及び画像制御システムに係り、特に、描画機能と
表示機能を有する画像制御装置として用いるに好適な画
像制御装置と画像制御システムおよびこれらに使用され
るフレームバッファのアクセスを制御するに好適なフレ
ームバッファアクセス制御方法に関する。

〔従来の技術〕

描画機能と表示機能を有する画像制御装置としては、
CRT制御装置が知られている。従来この種の装置におい
ては、描画系の動作をCPUから出力されるシステムクロ
ックに同期させて実行し、表示系の動作を、CRTを制御
するための表示クロックに従って制御することが多く採
用されている。システムクロックの周波数はCPUの動作
クロックによって決定され、CPUの高速化に従ってこの
周波数が順次高くなっている。一方、表示系に用いられ
る表示クロックはCRTの解像度とスキャン方式によって
決定されるようになっている。このため、CRT制御装置
の描画としてはシステムクロックに同期し、表示はCRT
のクロックに同期して行うことが描画性能を向上させる
上で望ましい。なお、この種の装置に関連するものとし
ては、例えば、NIKKEI ELECTRONICS 1987年２月23日
発行（No.415）第142頁に記載されているものが挙げら
れる。

〔発明が解決しようとする課題〕

上記従来技術では、各種データを格納するフレームバ
ッファに対する描画アクセスおよび表示アクセス等を実
行するに際して、表示のためのメモリアクセスと描画の
ためのメモリアクセス以外のアクセス、例えばリフレッ
シュメモリアクセス等は水平帰線帰間中の予め定められ
た時期に固定されていた。このため、表示アクセスと描
画アクセスを非同期で実行すると、リフレッシュメモリ
サイクルと描画メモリサイクルとの調停と、表示メモリ
サイクルと描画メモリサイクルとの調停というように、
リフレッシュサイクルと表示サイクルの各前後にサイク
ルの調停時間が必要になり、その間描画することができ
ず、描画のためのメモリアクセスと表示のためのメモリ
アクセスとの調停に、オーバヘッドが生じるという不具
合がある。

本発明の目的は、描画のためのメモリアクセスとそれ
以外のメモリアクセスとの調停のオーバヘッドを減らす
ことができるフレームバッファアクセス制御方法と画像
制御装置および画像制御システムを提供することにあ
る。

〔課題を解決するための手段〕

前記目的を達成するために、本発明は、第１の方法と
して、描画データと表示データおよび画像表示に関連す
るデータを格納するフレームバッファに関するコマンド
により描画アクセス要求信号と表示アクセス要求信号お
よび画像表示に関連するアクセス要求信号のうち少なく
とも一つのアクセス要求信号を生成し、コマンドにより
描画アクセス要求信号と表示アクセス要求信号および画
像表示に関連するアクセス要求信号が同時に発生したと
きには、描画アクセス要求信号に対する許可信号の発生
を一時禁止し、その代わりに、表示アクセス要求信号に
対する許可信号を発生し、表示アクセス要求信号に対す
る許可信号に従ってフレームバッファの表示データをア
クセスし、続いて画像表示に関連するアクセス要求信号
に対する許可信号の発生を許可し、画像表示に関連する
アクセス要求信号に対する許可信号に従ってフレームバ
ッファの画像表示に関連するデータをアクセスし、その
後描画アクセス要求信号に対する許可信号の発生を許可
し、この許可信号に従ってフレームバッファの描画デー
タをアクセスするフレームバッファアクセス制御方法を
採用したものである。

第１の方法を含む第２の方法として、画像表示に関連
するアクセス要求信号に対する許可信号の発生を許可す
るときに、表示アクセス要求信号が再度発生したときに
は、画像表示に関連するアクセス要求信号に対する許可
信号の発生を一時禁止し、表示アクセス要求信号に対す
る許可信号を再度発生し、表示アクセス要求信号に対す
る許可信号に従ってフレームバッファの表示データをア
クセスし、その後画像表示に関連するアクセス要求信号
に対する許可信号の発生を許可し、画像表示に関連する
アクセス要求信号に対する許可信号に従ってフレームバ
ッファの画像表示に関連するデータをアクセスするフレ
ームバッファアクセス制御方法を採用したものである。

第１の装置として、描画データと表示データおよび画
像表示に関連するデータを格納するフレームバッファ
と、コマンドに従ってフレームバッファに対する描画ア
クセス要求信号を生成すると共にこの要求信号に対する
許可信号を受けてフレームバッファと描画データの授受
を行う描画制御手段と、コマンドを受けてフレームバッ
ファに対する表示アクセス要求信号および画像表示に関
連するアクセス要求信号を生成し、これらの要求信号に
対する許可信号を受けてフレームバッファとデータの授
受を行う表示制御手段と、表示制御手段により取り出さ
れたデータを映像信号に変換して画面上に画像を表示さ
せる画像制御手段と、描画制御手段と表示制御手段から
のアクセス要求信号を受け、これらのアクセス要求信号
に応答して指定の優先順位に従った許可信号を連続して
出力するフレームバッファアクセス管理手段とを備えて
いる画像制御装置を構成したものである。

第１の装置を含む第２の装置として、フレームバッフ
ァアクセス管理手段は、各アクセス要求信号に対して、
表示アクセス要求信号に続いて表示に関連するアクセス
要求信号に応答した許可信号を出力してなる画像制御装
置を構成したものである。

第１又は第２の装置を含む第３の装置として、フレー
ムバッファアクセス管理手段は、最も高い優先順位とし
て表示アクセス要求信号を定め、表示に関連するアクセ
ス要求信号に応答して許可信号を出力するに際して、表
示アクセス要求信号の発生があたっときには、表示アク
セス要求信号に対する許可信号を出力した後これに続い
て表示に関連するアクセス要求信号に対する許可信号を
出力してなる画像制御装置を構成したものである。

第１の装置を含む第４の装置として、フレームバッフ
ァアクセス管理手段は、表示アクセス要求信号に対する
許可信号を出力する前に、表示に関連するアクセス要求
信号に応答した許可信号を連続して出力してなる画像制
御装置を構成したものである。

第１〜第４の装置のうちいずれか１つの装置を含む第
５の装置として、フレームバッファアクセス管理手段
は、表示アクセス要求信号と表示に関連するアクセス要
求信号に応答して許可信号を出力した後、この信号に続
いて描画アクセス要求信号に対する許可信号を出力して
なる画像制御装置を構成したものである。

第１〜第５の装置のうちいずれか１つの装置を含む第
６の装置として、描画制御手段は、描画アクセス要求信
号として単一描画アクセス要求信号と連続描画アクセス
要求信号を出力し、フレームバッファアクセス管理手段
は、連続描画アクセス要求信号に対する許可信号を出力
した後表示アクセス要求信号を受けたときには、前記許
可信号に代えて単一描画アクセス要求信号に対する許可
信号を出力し、その後表示アクセス要求信号に対する許
可信号を出力してなる画像制御装置を構成したものであ
る。

第１〜第６の装置として、フレームバッファアクセス
管理手段は、表示制御手段からのフレームバッファアク
セス状態信号をラッチし、描画制御手段からの描画アク
セス要求信号に対して許可信号を出力してなる画像制御
装置を構成したものである。

第１のシステムとして、システムクロックに同期して
画像表示に関するコマンドを生成する中央処理装置と、
描画データと表示データおよび画像表示に関連するデー
タを格納するフレームバッファと、システムクロックに
同期して中央処理装置からコマンドを受け、このコマン
ドに従ってフレームバッファに対する描画アクセス要求
信号を生成すると共にこの要求信号に対する許可信号を
受けてフレームバッファと描画データの授受を行う描画
制御手段と、表示クロックを分周した動作クロックに同
期して中央処理装置からコマンドを受け、このコマンド
に従ってフレームバッファに対する表示アクセス要求信
号および画像表示に関連するアクセス要求信号を生成
し、これらの要求信号に対する許可信号を受けてフレー
ムバッファとデータの授受を行う表示制御手段と、表示
クロックに同期して表示制御手段の出力データを映像信
号に変換して画面上に画像を表示させる画像制御手段
と、システムクロックに同期して描画制御手段と表示制
御手段からのアクセス要求信号を受け、これらのアクセ
ス要求信号に応答して指定の優先順位に従った許可信号
を連続して出力するフレームバッファアクセス管理手段
とを備えている画像制御システムを構成したものであ
る。

第１のシステムを含む第２のシステムとして、フレー
ムバッファアクセス管理手段として、第１、第２、第
３、第４、第６の装置のうちいずれか１つの装置に用い
られているものを有する画像制御システムを構成したも
のである。

〔作用〕

描画アクセス要求以外のアクセス要求として表示アク
セス要求および表示に関連するアクセス要求を連続して
実行するようにしたため、描画アクセス要求とそれ以外
のアクセス要求との調停を行えば、それ以外のアクセス
要求と描画アクセス要求との調停をする必要がなくな
り、描画のアクセス要求と表示のアクセス要求との調停
に伴うオーバーヘッドを減らすことができる。

描画以外のアクセス要求を実行するに際して、表示の
アクセス要求の前に連続して実行しても、描画のアクセ
ス要求とそれ以外のアクセス要求との調停の回数を減ら
すことができる。

また、単一描画アクセス要求と連続描画アクセス要求
に応答する場合、連続描画アクセス要求に対して描画を
実行しているときに単一描画アクセス要求に応答した描
画を実行すれば、表示アクセスが発生するまでの間描画
アクセスを続行することができる。

〔実施例〕

以下、本発明の一実施例を図面に基づいて説明する。

第１図において、CRT制御装置１は描画制御手段10、
表示制御手段11、フレームバッファアクセス管理回路1
2、フレームバッファインターフェイス部13、分周回路1
4、システムバスインターフェイス部15、フレームバッ
ファ20、シフトレジスタ21,22、合成回路23を備えて構
成されており、システムバスインターフェイス部15がシ
ステムバス73を介して中央処理装置70とメインメモリ72
に接続され、合成回路23がCRT24に接続されている。そ
して描画制御手段10とフレームバッファアクセス管理回
路12には中央処理装置70の発振器71から出力されるシス
テムクロックが供給されており、シフトレジスタ21,22
には表示クロック30が供給され、表示制御手段11には表
示クロック30を分周回路14で分周した動作クロック140
が供給されている。

描画制御手段10と表示制御手段11には、システムイン
ターフェイス部15を介して中央処理装置70から各種のコ
マンドが入力されるようになっており、描画制御手段10
は入力したコマンドに従ってフレームバッファ20に対す
る描画アクセス要求信号を生成すると共にこの要求信号
に対する許可信号を受けて、フレームバッファインター
フェイス部13を介してフレームバッファ20とデータの授
受を行うようになっている。

表示制御手段11は中央処理装置70からのコマンドを受
けて、フレームバッファ20に対する表示アクセス要求信
号、画像表示に関連するアクセス要求信号としてのリフ
レッシュアクセス要求信号およびカーソルアクセス要求
信号を生成し、これらの要求信号に対する許可信号を受
けてフレームバッファ20とフレームバッファインターフ
ェイス部13を介してデータの授受を行うように構成され
ている。フレームバッファアクセス管理回路12は描画制
御手段10と表示制御手段11からのアクセス要求信号を受
け、これらのアクセス要求信号に応答して指定の優先順
位に従った許可信号を連続して出力するフレームバッフ
ァアクセス管理手段として構成されている。またシフト
レジスタ21はフレームバッファ20のSI/Oポートから表示
データ200を受け、このデータをパラレルのデータから
シリアルのデータに変換し、シリアル表示データ210を
出力するようになっている。またシフトレジスタ22は表
示制御手段11からカソールデータをシリアルデータに変
換し、シリアルカーソルデータ220として合成回路23へ
出力するようになっている。そして合成回路23はシリア
ル表示データ210とシリアルカーソルデータ220を合成し
て合成信号230を生成し、この信号を映像信号としてCRT
24へ出力するようになっている。すなわち、シストレジ
スタ21,22、合成回路23は画像制御手段として構成され
ている。

一方、フレームバッファ20はマルチポートDRAMによっ
て構成されており、データ格納エリアには描画データと
表示データおよび画像表示に関連するデータとしてカー
ソルデータ等が格納されている。そしてこれらのデータ
はフレームバッファインターフェイス部13からの制御信
号130に従って出力されるようになっている。

次に、フレームバッファアクセス回路12の具体的構成
を第２図に従って説明する。

フレームバッファアクセス管理回路12はラッチ122,12
3,124a………124n、論理回路125、インバータ126を備え
て構成されており、各部が中央処理装置70からのシステ
ムクロック31に同期して作動するようになっている。そ
して論理回路125には、描画制御手段10で生成された連
続描画アクセス要求信号103、単一描画アクセス要求信
号104が入力されていると共に、表示制御手段11で生成
された連続描画アクセス禁止信号112,描画アクセス禁止
信号113が入力されている。信号112,113はラッチ122を
介して入力されている。これは、システムクロック31と
同期して描画制御手段10で生成された信号と動作クロッ
ク140に同期して生成された信号との同期をとるために
設けられている。そして信号112,113はそれぞれ論理が
反転した状態で論理回路125に入力されるようになって
いる。

ここで、信号103と104は同時に“1"にならないものと
すると、すなわち、描画制御手段10はフレームバッファ
アクセス管理回路12に対して連続描画アクセスと単一描
画アクセスを同時に要求することはないものとする。そ
してこの条件に従って各信号が論理回路125に入力され
ると、論理回路125の出力1250には、次の表１に従った
信号が出力されることになる。

ラッチ123は出力信号1250をシステムクロック31でラ
ッチして描画制御手段10に対して描画アクセス許可信号
を出力するタイミング合わせを行うようになっている。
ラッチ124a〜124nはインターフェイス部13に対して描画
アクセスか表示アクセスかを知らせるための選択信号12
0を描画制御手段10のアクセスタイミングに合わせるた
めのスキューを行うようになっている。

また第１表から、連続描画アクセス要求信号103に応
答して、信号112,113が“0"のときにのみ要求信号103に
対する許可信号121が出力され、要求信号104の応答に対
して、信号112,113が共に“0"のときあるいは信号113が
“0"で信号112が“1"のときにのみ要求信号104に対する
許可信号121が出力されるようになっている。

次に、フレームバッファインターフェイス部13の具体
的構成を第３図に示す。

インターフェイス部13、選択回路1300,1310、双方向
バスドライバ1320を備えて構成されている。選択回路13
00は選択信号120、描画アクセス制御信号100、表示アク
セス制御信号110を受け、選択信号120に従って制御信号
100又は110のうちいずれかの信号を制御信号130として
出力するようになっている。選択回路1310は選択信号12
0、描画アドレス101、表示アドレス111を受け、選択信
号120に従って描画アドレス101又は表示アドレス111の
うちいずれか一方のアドレスをアドレス131として出力
するようになっている。双方向バスドライバ1320は描画
制御手段10からのリード／ライト信号105に従って、描
画データ102とフレームバッファ20からのデータ132およ
びカーソルデータ133の転送方向を制御するようになっ
ている。

第４図は表示制御手段11のブロック構成を示したもの
である。表示制御手段11は、表示アドレスを計算する表
示アドレス演算部1130と、リフレッシュアドレスを計算
するリフレッシュアドレス演算部1140と、カーソルデー
タのアドレスを計算するカーソルアドレス演算部1150
と、カーソルデータを表示位置に合わせて出力するカー
ソルデータ演算部1160と、フレームバッファをアクセス
するときの制御信号を生成する制御信号生成部1120と、
表示制御手段全体の状態制御を行う状態制御部1100と、
分周表示クロックにより表示タイミングを状態制御部11
00に知らせるタイミング制御部1110とから構成される。
表示アドレス演算部1130は、分周表示クロック140に同
期して動作する。表示アドレス演算部1130は、CRT上に
表示されているデータのフレーム上のアドレスを常に管
理していてシフトレジスタ21のデータ更新に必要なタイ
ミングを検知し状態制御部1100にデータトランスファサ
イクル実行の要求信号1132を出力する。

リフレッシュアドレス演算部1140は、フレームバッフ
ァのリフレッシュサイクルに必要なリフレッシュアドレ
スを生成し、１水平走査期間中に必要な回数だけ状態制
御部1100にリフレッシュサイクルの実行要求信号1142を
出力する。カーソルデータ演算部は、カーソル表示位置
によって状態制御部1100にカーソルデータのリードサイ
クルの実行要求信号1152を出力する。状態制御部1100
は、表示データ更新要求信号1132を最優先し、次にリフ
レッシュサイクル実行要求信号1142、最後にカーソルデ
ータリードサイクル実行要求信号1152の順に実行を割り
当てる。

第５図に、表示アドレス演算部1130の構成を示す。表
示アドレス演算部1130は、連続描画アクセス禁止タイミ
ングレジスタ500とタイミングカウンタ501と、比較器50
2と、連続描画アクセス禁止アドレスレジスタ510と、ア
ドレスカウンタ511と、比較器512と、502と512の比較結
果の論理和を行うORゲート530と、単一描画アクセス禁
止アドレスレジスタ520と、比較器521と、スキュー回路
540と、これらを制御する制御回路550から構成される。

連続描画アクセス禁止タイミングレジスタ500には、
第７図に示されるように、HSYNCの立ち下がりから描画
できないときの開始時点t₁までの期間T₁をメモリサイク
ル単位で設定するようになっている。またタイミングカ
ウンタ501は、HSYNCの立ち下がりからメモリサイクルを
カウントするカウンタである。そして比較器502は、レ
ジスタ500とカウンタ501の内容を比較して、描画ができ
ない開始時点t₁を検出したときに検出信号503を出力す
るようになっている。

連続描画アクセス禁止アドレスレジスタ510には、表
示期間中にフレームバッファ20のシリアルポートのデー
タ更新が必要となるときの表示アドレスから連続描画ア
クセス期間に表示と描画の調停期間を加えた期間をアド
レスに換算してこれを引いたアドレスが設定される。ア
ドレスカウンタ511は、表示期間中にメモリサイクル単
位で表示アドレスをカウントする。比較器512は、510と
511の大小比較を行い、510≧511のときに比較結果513＝
１、510＜511のときに比較結果513＝０を出力する。OR
ゲート530は、毎水平走査期間定期的に連続描画アクセ
スを禁止する503と表示期間中にフレームバッファ20の
シリアルポートのデータを更新するときに不定期的に連
続描画アクセスを禁止する513との論理和に従って連続
描画アクセス禁止スタート信号を出力する。

単一描画アクセス禁止アドレスレジスタ520は、表示
期間中にフレームバッファ20のシリアルポートのデータ
更新が必要となるときの表示アドレスより１メモリサイ
クル前のアドレスを設定する。比較器522は、520と511
の内容をメモリサイクルごとに一致検出を行い描画アク
セス禁止スタート信号1134を出力する。

スキュー回路540は、1134をメモリサイクルスキュー
させて表示データ更新要求信号1132を出力する。

次に、描画制御手段10と表示制御手段11からそれぞれ
アクセス要求が出力されると、指定の優先順位に従って
フレームバッファ22に対するアクセスが実行される。例
えば、第６図に示されるように、水平走査期間中には表
示アクセス要求信号1132、リフレッシュアクセス要求信
号1142、カーソルアクセス要求信号1152に対してまず表
示アクセスに対する許可信号が出力され、その後リフレ
ッシュアクセス要求、カーソルアクセス要求に対する許
可信号が連続して出力され、表示サイクルに続いてリフ
レッシュサイクルとカーソルサイクルが実行されること
になる。そしてその後描画サイクルが実行される。

表示アドレス演算部1130からの表示アクセス要求信号
1132とリフレッシュアドレス演算部1140からのリフレッ
シュアクセス要求信号1142とカーソルアドレス演算部11
50からのカーソルアクセス要求信号1152は、表示信号の
立ち上がりに同期してアサートする。この場合、表示ア
クセス要求とリフレッシュアクセス要求とカーソルアク
セス要求とが同時に行われているため、まず表示サイク
ルを実行し、ここで、再度表示アクセス要求があった場
合は表示サイクルを優先して実行するが、ないのでリフ
レッシュサイクルを実行する。さらに、ここで、再度表
示アクセス要求があった場合は表示サイクルを優先して
実行するが、ないのでカーソルアクセスを実行する。描
画アクセス要求の１メモリサイクル前からカーソルサイ
クル終了までの間、描写アクセス禁止となることを描写
アクセス禁止信号113で示す。

また、描画アクセス禁止開始の前の数サイクルは連続
描画アクセス禁止となることを連続描画アクセス禁止信
号112で示す。同様して、表示期間中にフレームバッフ
ァのシリアルポートの表示データを更新する必要が出来
たときにも表示アクセス要求に先立って描画アクセス禁
止と連続描画アクセス禁止を描画アクセス禁止信号113
と連続描画アクセス禁止信号112によって示す。

このように、本実施例においては、表示サイクル、リ
フレッシュサイクル、カーソルサイクルおよび描画サイ
クルを実行するに際して、水平帰線期間の後続いて表示
サイクル、リフレッシュサイクル、カーソルサイクルを
連続して実行し、その後描画サイクルを実行するように
したため、システムクロック31と表示クロック30とが非
同期のときでも描画できないタイミングは、第７図に示
されるように、タイミングt₁,t₂,の期間だけとなる。ま
たシステムクロック31と表示クロック30が同期したとき
には、第８図に示されるように、描画できないタイミン
グはタイミングt₁からタイミングt₂の期間だけとなり、
描画のメモリアクセスとそれ以外のメモリアクセスとの
調停のオーバーヘッドを減らすことができる。

また前記実施例において、リフレッシュサイクルとカ
ーソルサイクルを実行するに際して、水平帰線期間中に
これらを連続して実行し、水平帰線期間が終了した後表
示サイクルを実行することも可能である。

また第９図に示されるように、表示信号立ち上がり直
後の表示サイクルを実行した後リフレッシュサイクルを
実行したときに、再び表示アクセス要求が発生したとき
には、カーソルサイクルの代りに表示サイクルを実行
し、その後カーソル要求に応答したカーソルサイクルを
実行すれば、表示要求に合わせた画像を表示することが
できる。

〔発明の効果〕

以上説明したように、本発明によれば、表示アクセス
と表示に関連するアクセスを連続して実行し、その後描
画アクセスを実行するようにしたために表示クロックと
描画クロックが非同期でも描画アクセスと表示アクセス
を調停するためのオーバーヘッドが低減され、描画性能
の向上に寄与することが出来る。

また、マルチポート構成のフレームバッファを用いて
連続描画アクセスと表示アクセスを自動的に切り換える
ようにしたため、複雑な論理回路を設計することなく、
高速な描画性能を有するシステムを設計することが可能
となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すシステム構成図、第２
図はフレームバッファアクセス管理回路の構成図、第３
図はフレームバッファインターフェイス部の構成図、第
４図は表示制御手段の構成図、第５図は表示アドレス演
算部の具体的構成図、第６図は第１図に示すシステムの
作用を説明するためのタイムチャート、第７図はシステ
ムクロックと表示クロックが非同期のときの作用を説明
するためのタイムチャート、第８図はシステムクロック
と表示クロックとが同期したときの作用を説明するため
のタイムチャート、第９図は本発明の他の実施例を説明
するためのタイムチャートである。１……CRT制御装置、 10……描画制御手段、 11……表示制御手段、 12……フレームバッファアクセス管理回路、 13……フレームバッファインターフェイス部、 14……分周回路、 15……システムバスインターフェイス部、 20……フレームバッファ、 21,22……シフトレジスタ、 23……合成回路、 24……CRT、 70……中央処理装置、 72……メインメモリ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者駒川融茨城県日立市久慈町4026番地株式会社日立製作所日立研究所内 (72)発明者福島忠茨城県日立市久慈町4026番地株式会社日立製作所日立研究所内

Claims

(57)【特許請求の範囲】

【請求項１】描画データと表示データおよび画像表示に
関連するデータを格納するフレームバッファに関するコ
マンドにより描画アクセス要求信号と表示アクセス要求
信号および画像表示に関連するアクセス要求信号のうち
少なくとも一つのアクセス要求信号を生成し、コマンド
により描画アクセス要求信号と表示アクセス要求信号お
よび画像表示に関連するアクセス要求信号が同時に発生
したときには、描画アクセス要求信号に対する許可信号
の発生を一時禁止し、その代わりに、表示アクセス要求
信号に対する許可信号を発生し、表示アクセス要求信号
に対する許可信号に従ってフレームバッファの表示デー
タをアクセスし、続いて画像表示に関連するアクセス要
求信号に対する許可信号の発生を許可し、画像表示に関
連するアクセス要求信号に対する許可信号に従ってフレ
ームバッファの画像表示に関連するデータをアクセス
し、その後描画アクセス要求信号に対する許可信号の発
生を許可し、この許可信号に従ってフレームバッファの
描画データをアクセスするフレームバッファアクセス制
御方法。
【請求項２】画像表示に関連するアクセス要求信号に対
する許可信号の発生を許可するときに、表示アクセス要
求信号が再度発生したときには、画像表示に関連するア
クセス要求信号に対する許可信号の発生を一時禁止し、
表示アクセス要求信号に対する許可信号を再度発生し、
表示アクセス要求信号に対する許可信号に従ってフレー
ムバッファの表示データをアクセスし、その後画像表示
に関連するアクセス要求信号に対するアクセス要求信号
に対する許可信号の発生を許可し、画像表示に関連する
アクセス要求信号に対する許可信号に従ってフレームバ
ッファの画像表示に関連するデータをアクセスする請求
項１記載のフレームバッファアクセス制御方法。
【請求項３】描画データと表示データおよび画像表示に
関連するデータを格納するフレームバッファと、コマン
ドに従ってフレームバッファに対する描画アクセス要求
信号を生成すると共にこの要求信号に対する許可信号を
受けてフレームバッファと描画データの授受を行う描画
制御手段と、コマンドを受けてフレームバッファに対す
る表示アクセス要求信号および画像表示に関連するアク
セス要求信号を生成し、これらの要求信号に対する許可
信号を受けてフレームバッファとデータの授受を行う表
示制御手段と、表示制御手段により取り出されたデータ
を映像信号に変換して画面上に画像を表示させる画像制
御手段と、描画制御手段と表示制御手段からのアクセス
要求信号を受け、これらのアクセス要求信号に応答して
指定の優先順位に従った許可信号を連続して出力するフ
レームバッファアクセス管理手段とを備えている画像制
御装置。
【請求項４】フレームバッファアクセス管理手段は、各
アクセス要求信号に対して、表示アクセス要求信号に続
いて表示に関連するアクセス要求信号に応答した許可信
号を出力してなる請求項３記載の画像制御装置。
【請求項５】フレームバッファアクセス管理手段は、最
も高い優先順位として表示アクセス要求信号を定め、表
示に関連するアクセス要求信号に応答して許可信号を出
力するに際して、表示アクセス要求信号の発生があたっ
ときには、表示アクセス要求信号に対する許可信号を出
力した後これに続いて表示に関連するアクセス要求信号
に対する許可信号を出力してなる請求項３又は４記載の
画像制御装置。
【請求項６】フレームバッファアクセス管理手段は、表
示アクセス要求信号に対する許可信号を出力する前に、
表示に関連するアクセス要求信号に応答した許可信号を
連続して出力してなる請求項３記載の画像制御装置。
【請求項７】フレームバッファアクセス管理手段は、表
示アクセス要求信号と表示に関連するアクセス要求信号
に応答して許可信号を出力した後、この信号に続いて描
画アクセス要求信号に対する許可信号を出力してなる請
求項3,4,5又は６記載の画像制御装置。
【請求項８】描画制御手段は、描画アクセス要求信号と
して単一描画アクセス要求信号と連続描画アクセス要求
信号を出力し、フレームバッファアクセス管理手段は、
連続描画アクセス要求信号に対する許可信号を出力した
後表示アクセス要求信号を受けたときには、前記許可信
号に代えて単一描画アクセス要求信号に対する許可信号
を出力し、その後表示アクセス要求信号に対する許可信
号を出力してなる請求項3,4,5,6又は７記載の画像制御
装置。
【請求項９】フレームバッファアクセス管理手段は、表
示制御手段からのフレームバッファアクセス状態信号を
ラッチし、描画制御手段からの描画アクセス要求信号に
対して許可信号を出力してなる請求項3,4,5,6,7又は８
記載の画像制御装置。
【請求項１０】システムクロックに同期して画像表示に
関するコマンドを生成する中央処理装置と、描画データ
と表示データおよび画像表示に関連するデータを格納す
るフレームバッファと、システムクロックに同期して中
央処理装置からコマンドを受け、このコマンドに従って
フレームバッファに対する描画アクセス要求信号を生成
すると共にこの要求信号に対する許可信号を受けてフレ
ームバッファと描画データの授受を行う描画制御手段
と、表示クロックを分周した動作クロックに同期して中
央処理装置からコマンドを受け、このコマンドに従って
フレームバッファに対する表示アクセス要求信号および
画像表示に関連するアクセス要求信号を生成し、これら
の要求信号に対する許可信号を受けてフレームバッファ
とデータの授受を行う表示制御手段と、表示クロックに
同期して表示制御手段の出力データを映像信号に変換し
て画像上に画像を表示させる画像制御手段と、システム
クロックに同期して描画制御手段と表示制御手段からの
アクセス要求信号を受け、これらのアクセス要求信号に
応答して指定の優先順位に従った許可信号を連続して出
力するフレームバッファアクセス管理手段とを備えてい
る画像制御システム。
【請求項１１】フレームバッファアクセス管理手段とし
て、請求項4,5,6,7又は９記載のうちいずれか１つを有
する請求項10記載の画像制御システム。