JP3063501B2 - メモリアクセス制御方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はメモリアクセス制御方式
に関し、特に、独立してアクセス可能は複数のメモリジ
ュールから構成されたメモリ装置を有するメモリアクセ
ス制御方式に関する。

【０００２】

【従来の技術】従来、この種のメモリアクセス制御方式
の一例は特開平１−２３１１４５号公報を参照できる。
この技術では、メモリ内のモジュール構成をチェックす
る機能が設けられておらず、縮退運転等でメモリ装置の
構成に変化が生じた時でも、変化する以前と同様のアル
ゴリズムでメモリアクセス等の処理を行っていた。或い
は、アクセスすべきメモリモジュール間でアクセス競合
が生じるかどうかをビジー状態の検出を行って判定し、
ビジー状態でないモジュールに対して先行してアクセス
を実行するような制御を行っていた。

【０００３】これを公報に示される図４を用いて説明す
る。

【０００４】例えばモジュールが８個に分かれているメ
モリ装置を想定する。すると、バンクアドレスは図４の
用に付与され、先頭モジュール（１）の最初のバンクア
ドレス「０」とし、バンクアドレス「１」は次のモジュ
ール採れられる。バンクアドレス２以降も同様に付与し
ていくと最後のモジュールのバンクアドレスは「７」と
なる。その次のバンクアドレス「８」はまた先頭のモジ
ュールに戻り、バンクアドレス「０」とは別のバンクに
付与される。以下、同様にアドレス付けが行われる。

【０００５】ここで、バンクアドレス「１」、「３」、
「５」、「７」、「８」および「１０」をアクセスする
ようなプログラムがあった場合、メモリ装置の構成が図
４の様になっていればメモリ競合は生じない。このた
め、公報の図６に示すように全てのバンクに対して１サ
イクル毎にリクエスト信号を送信することが可能にな
る。しかし、メモリ縮退等により、メモリ装置の構成が
公報の図４らのようになっているときは、バンクアドレ
ス「１」と「５」および「３」と「７」がそれぞれメモ
リ競合をおこし、公報の図７のようになる。すなわち、
バンクアドレス「１」がビジー状態の間はバンクアドレ
ス「５」をアクセスすることができなかった。また、バ
ンクアドレス「３」がビジー状態の間はバンクアドレス
「７」をアクセスすることができなかった。

【０００６】また、このバンクアクセスのビジー状態が
感知され、ビジー状態のモジュールをアクセスする命令
は保持され後続のバンクアクセス命令でビジー状態でな
いモジュールをアクセスする命令は順序を入れ換えて先
に実行するような方式も採られていた。

【０００７】

【発明が解決しようとする課題】しかし、この場合でも
ビジー状態でないモジュールが存在し、かつ、後続命令
中にそのモジュールをアクセスする命令があった場合で
も、例えば内部データ保持手段の１つであるレジスタが
他の動作のために利用可能でない状況が生じる場合等よ
うな、中央処理装置側の状態によってその命令を発行で
きない場合があり、メモリ装置へのリクエストの送出が
毎サイクル毎に出来ず、空きサイクルが生じて処理能力
の低下をもたらしていた。

【０００８】本発明の目的は、メモリ競合が生じるよう
な場合でも、バッファリング手段や命令発行順序の変更
を行うことによって、メモリのアクセス競合による性能
低下を防ぐ装置を提供することである。

【０００９】

【課題を解決するための手段】本発明の方式は、独立し
てアクセス可能な複数のモジュールのそれぞれに対する
アクセスの競合が発生しているか否かを判定する競合判
定手段と、データを待避するバッファリング手段と、こ
のバッファリング手段が利用可能か否かを判定するバッ
ファリング利用可能判定手段と、内部データを格納する
内部データ格納手段と、この内部データ格納手段が利用
可能か否かを判定する内部データ格納手段および内部デ
ータ格納手段利用可能判定手段と、競合判定手段、バッ
ファリング利用可能判定手段および内部データ格納手段
利用可能判定手段からの判定結果によりメモリアクセス
命令およびデータ転送命令の少なくとも１つの命令発行
を制御する命令発行制御手段と含む。

【００１０】この命令発行制御手段は、前記競合関係が
あり内部データ格納手段とバッファリング手段とがとも
に利用可能で書込み要求が与えられたとき、内部データ
格納手段のデータをバッファリング手段にデータ転送し
バッファリング手段の内部をメモリ装置にデータ転送す
るようデータ転送命令を発行する。

【００１１】また、その命令発行制御手段はアクセスの
競合関係がなく内部データ格納手段は利用可能でバッフ
ァリング手段が利用可能であり読出し要求が与えられた
ときメモリ装置の記憶内容をバッファリング手段にデー
タ転送しバッファリング手段の内容を内部データ格納手
段にデータ転送するようにデータ転送命令を発行する。

【００１２】

【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。

【００１３】図１を参照すると、本発明の一実施例は中
央処理装置１とメモリ装置とに適用される。

【００１４】中央処理装置１は、メモリアクセス信号９
に応答してアクセス対象のメモリモジュールが競合状態
にあるがどうかを判断する競合判定手段３、データを待
避させておくバッファリング手段４、このバッファリン
グ手段４が利用可能か否かをメモリアクセス信号９に応
答して判定するバッファリング手段利用可能判定手段
６、内部データを格納する例えばレジスタで実現させる
内部データ格納手段７、この内部データ格納手段７が利
用可能な否かをメモリアクセス信号９に応答して判定す
る内部データ格納手段利用可能判定手段８、メモリアク
セス信号９に応答して競合判定手段３、バッファリング
利用判定手段６および内部データ格納手段利用可能判定
手段８からそれぞれの利用可能性を判断し、競合判定手
段３およびバッファリング利用可能判定手段６によりメ
モリアクセス命令を発行するか、あるいはメモリアクセ
ス命令をメモリ装置２の当該モジュールとバッファリン
グ手段４との間のアクセス命令とバッファリング手段４
でのデータ転送命令またはバッファリング手段４からの
データ転送命令に分割して命令を発行するメモリアクセ
ス命令発行制御手段５、および発行する命令の順序を管
理する命令発行順序制御手段１０を含む。

【００１５】次に本発明の一実施例の動作について図面
を参照して詳細に説明する。

【００１６】図１及び図２を参照すると、まず、実行可
能な命令を判定（ステップ１１）し、それがメモリアク
セス信号９かどうかを判定する（ステップ１２）。メモ
リアクセス信号９であれば、それにともなって判定すべ
き条件は、 （１）競合関係判定 （２）内部データ格納手段利用可能判定 （３）バッファリング手段利用可能判定 及びメモリ装置２への読みだし要求か書き込み要求かの
判定の５種類となる。この判定の順番は自由に設定して
も問題はなく、図２では１例を示している。

【００１７】図１および２を参照すると先ず競合判定手
段３はメモリの競合関係の有無を判定する（ステップ１
４）。競合関係がクリア（Ｙ）かそうでない（Ｎ）かで
その後の処理は分かれる。競合判定手段３により競合関
係がクリア（Ｙ）であり、判定手段８により内部データ
格納手段７も利用可能と判定されたならば、命令はその
まま実行される（ステップ１５→２０）。判定手段８に
より内部データ格納手段７が利用不可能（Ｎ）と判定さ
れ判定手段６によりバッファリング手段４が利用可能と
判定されかつ、読出し要求であれば、実行可能なメモリ
装置２とバッファリング手段との間のデータ転送命令が
実行され、同時にバッファリング手段４と内部データ格
納手段７との間のデータ転送命令も発行される（ステッ
プ１５→１７→１９→２１）。そして、競合判定手段３
により競合関係がクリアになっていればそれらの命令は
待たずに実行されるし、そうでない場合には、他の命令
と実行可能順序に従って実行されるまで待つことなる
（ステップ２３）。これは必ずしも必要でない。

【００１８】また競合判定手段３により競合関係がクリ
アでなく判定手段８により内部データ格納手段７が利用
可能と判定されかつ判定手段６によりバッファリング手
段４が利用可能と判定され書込み要求の場合は内部デー
タ格納手段７とバッファリング手段４との間でデータ転
送が実行され、バッファリング手段４とメモリ装置２と
の間のデータ転送命令の発行が行われる（ステップ１６
→１８→２０→２２）。そして判定手段８により内部デ
ータ格納手段７が利用可能と判定されたならば実行さ
れ、そうでないならば制御は命令発行順序制御手段１０
の命令順序制御に戻される（ステップ２４）。

【００１９】命令がメモリアクセス信号でなければ（ス
テップ１２→１３）、競合関係や内部データ格納手段７
の競合を見て命令の実行を行うか待つかが決定され（ス
テップ２３、２４）。

【００２０】通常では、内部データ格納手段７は、先に
も述べたように中央処理装置１内のレジスタ等で構成さ
れることが多く、中央処理装置１内にこのレジスタとバ
ッファリング手段４とを合わせ待つことで高速にデータ
転送が行えることになる。レジスタを構成するメモリの
ポート数が無制限ならばこのようなバッファリング手段
４は必要ではないが、実際的には回路・レイアウト的な
制限からポート数の制限が生じ、このようなバッファリ
ング手段４がない場合、メモリ装置２とのバスが空いて
いるにも係わらず、データ転送が行なわれず性能劣化を
もたらしている。

【００２１】このような処理を行うことによって、通常
性能ネックとなり易いメモリ装置２と中央処理装置１と
の間のデータ転送の効率化を図ることが可能になる。

【００２２】

【発明の効果】本発明は、メモリ競合が生じるような場
合でも、バッファリング手段や、当該機能と命令発行順
序の変更を行うことによって、メモリのアクセス競合に
よる性能低下を防ぐ装置を可能にするという効果があ
る。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示す図である。

【図２】本発明の一実施例の動作を説明するための図で
ある。

【符号の説明】

１ 中央処理装置 ２ メモリ装置 ３ 競合判定手段 ４ バッファリング手段 ５ 命令発行制御手段 ６ バッファリング利用可能判定手段 ７ 内部データ格納手段 ８ 内部データ格納手段利用可能判定手段 ９ メモリアクセス信号 １０ 命令発行順序制御手段

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 独立してアクセス可能な複数のモジュー
   ルのそれぞれに対するアクセスの競合が発生しているか
   を判定する競合判定手段と、 データを待避するバッファリング手段と、 このバッファリング手段が利用可能か否かを判定するバ
   ッファリング利用可能判定手段と、 前記競合判定手段およびバッファリング利用可能判定手
   段からの判定結果により命令の発行を制御する命令発行
   制御手段と、 内部データを格納する内部データ格納手段と、 この内部データ格納手段が利用可能か否かを判定する内
   部データ格納手段利用可能判定手段とを含み、 前記命令発行制御手段、前記競合判定手段、前記バッフ
   ァリング利用可能判定手段および前記内部データ格納手
   段利用可能判定手段からの判定結果によりメモリアクセ
   ス命令およびデータ転送命令の少なくとも１つを発行す
   ることを特徴とするメモリアクセス制御方式。