JPH0358150A - メモリ制御装置 - Google Patents
メモリ制御装置Info
- Publication number
- JPH0358150A JPH0358150A JP19361189A JP19361189A JPH0358150A JP H0358150 A JPH0358150 A JP H0358150A JP 19361189 A JP19361189 A JP 19361189A JP 19361189 A JP19361189 A JP 19361189A JP H0358150 A JPH0358150 A JP H0358150A
- Authority
- JP
- Japan
- Prior art keywords
- request
- request information
- bank
- access
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 5
- 238000013500 data storage Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はメモリ制御装置に関し、特に複数のバンクを有
する記憶手段と、リクエスト情報に応じて前記記憶手段
の各バンクに対してアクセスをするアクセス手段とを含
むメモリ制御装置に関する。
する記憶手段と、リクエスト情報に応じて前記記憶手段
の各バンクに対してアクセスをするアクセス手段とを含
むメモリ制御装置に関する。
従来技術
従来、この種のメモリ制御装置は、アクセスすべきバン
ク情報を含むリクエスト情報がセットされ、そのバンク
情報が順次シフトされて行く複数のレジスタと、そのバ
ンクの状態を表示する表示手段と、この表示手段からの
バンク情報情報と各レジスタの内容とから各レジスタ内
のリクエスト情報によるアクセスが可能かどうかを１１
１定する手段とを有していた。そして、各レジスタ内の
リクエスト情報によるアクセスに競合が生じた場合、よ
り後段位置にあるレジスタ内のリクエスト情報によるア
クセスを優先するという方式の制御が行われていた。
ク情報を含むリクエスト情報がセットされ、そのバンク
情報が順次シフトされて行く複数のレジスタと、そのバ
ンクの状態を表示する表示手段と、この表示手段からの
バンク情報情報と各レジスタの内容とから各レジスタ内
のリクエスト情報によるアクセスが可能かどうかを１１
１定する手段とを有していた。そして、各レジスタ内の
リクエスト情報によるアクセスに競合が生じた場合、よ
り後段位置にあるレジスタ内のリクエスト情報によるア
クセスを優先するという方式の制御が行われていた。
しかし、上述した従来のメモリ制１卸装置における制御
方式では、複数のレジスタに格納されたリクエストｉｎ
報によるアクセス要求の夫々に対して同時にバンク状態
表示手段を基にアクセスの可否をｆｌ＋定しなければな
らなかった。また、複数のアクセス要求についてアクセ
ス可能と判定された場合には、競合処理が必要となるた
め、ハードウェア量が大きくなるとともに制御が複雑と
なり、制御信号のディレイタイムも大きくなるという欠
点があった。
方式では、複数のレジスタに格納されたリクエストｉｎ
報によるアクセス要求の夫々に対して同時にバンク状態
表示手段を基にアクセスの可否をｆｌ＋定しなければな
らなかった。また、複数のアクセス要求についてアクセ
ス可能と判定された場合には、競合処理が必要となるた
め、ハードウェア量が大きくなるとともに制御が複雑と
なり、制御信号のディレイタイムも大きくなるという欠
点があった。
発明の目的
本発明は上述した従来の欠点を解決するためになされた
ものであり、アクセスを効率良く行うことができるメモ
リ制御装置の提供を目的とする。
ものであり、アクセスを効率良く行うことができるメモ
リ制御装置の提供を目的とする。
発明の構或
本発明によるメモリ制御装置は、曖数のバンクを有する
記憶手段と、リクエスト情報に応じて前記記憶手段の各
バンクに対してアクセスをするアクセス手段とを含むメ
モリ制御装置であって、前記記憶手段の複数のバンクの
夫々がビジー状態であるか否かを示すバンク状態表示手
段と、外部からのリクエスト情報を受付けるリクエスト
受付け手段と、前記リクエスト受付け手段からのリクエ
スト情報に応じてアクセスしようとするバンクがビジー
状態である旨を前記バンク状態表示手段が示したとき、
該リクエスト情報を格納する格納手段と、前記リクエス
ト受付け手段又は前記格納手段からのリクエスト情報を
前記バンク状態表示手段の表示情報に応じて択一的に前
記アクセス手段に送出する手段とを有することを特徴と
する。
記憶手段と、リクエスト情報に応じて前記記憶手段の各
バンクに対してアクセスをするアクセス手段とを含むメ
モリ制御装置であって、前記記憶手段の複数のバンクの
夫々がビジー状態であるか否かを示すバンク状態表示手
段と、外部からのリクエスト情報を受付けるリクエスト
受付け手段と、前記リクエスト受付け手段からのリクエ
スト情報に応じてアクセスしようとするバンクがビジー
状態である旨を前記バンク状態表示手段が示したとき、
該リクエスト情報を格納する格納手段と、前記リクエス
ト受付け手段又は前記格納手段からのリクエスト情報を
前記バンク状態表示手段の表示情報に応じて択一的に前
記アクセス手段に送出する手段とを有することを特徴と
する。
実施例
以下、図面を用いて本発明の実施例を説明する。
第ｌ図は本発明によるメモリ制御装置の一実施例の構成
を示すブロック図である。図において、本発明の一実施
例によるメモリ制御装置は、演算処理装置や入出力処理
装置等を含む図示せぬ処理装置と接続されており、複数
のバンクから構成される主記憶装置１００を有している
。なお、図中においては各制御線は省略されている。
を示すブロック図である。図において、本発明の一実施
例によるメモリ制御装置は、演算処理装置や入出力処理
装置等を含む図示せぬ処理装置と接続されており、複数
のバンクから構成される主記憶装置１００を有している
。なお、図中においては各制御線は省略されている。
２０はリクエスト受付手段であり、処理装置からのリク
エスト情報を受付けるものである。ここで、処理装置、
すなわち要求元からのリクエスト情報とはリクエストア
ドレス、書込み、読出しなどの動作指定を示すリクエス
トコード、ストアデータ等をさす。
エスト情報を受付けるものである。ここで、処理装置、
すなわち要求元からのリクエスト情報とはリクエストア
ドレス、書込み、読出しなどの動作指定を示すリクエス
トコード、ストアデータ等をさす。
３０は選択手段であり、リクエスト受付け手段２０から
送出されるリクエスト情報とリクエスト格納手段６０か
ら送出されるリクエスト情報とのどちらか一方を後述す
る方法に応じて選択して出力するものである。
送出されるリクエスト情報とリクエスト格納手段６０か
ら送出されるリクエスト情報とのどちらか一方を後述す
る方法に応じて選択して出力するものである。
５０は判定手段であり、バンク状態表示手段８０の内容
に基づき、選択手段３０から送出されるリクエスト情報
にかかる主記憶装置のバンクがアクセス可能か否かを判
定するものである。この判定手段５０によって主記憶装
置内のバンクへのアクセスが不可能と判定されたリクエ
スト情報はリクエスト格納手段６０側に送出されて格納
される。
に基づき、選択手段３０から送出されるリクエスト情報
にかかる主記憶装置のバンクがアクセス可能か否かを判
定するものである。この判定手段５０によって主記憶装
置内のバンクへのアクセスが不可能と判定されたリクエ
スト情報はリクエスト格納手段６０側に送出されて格納
される。
これに対し、主記憶装置内のバンクへのアクセスが可能
と判定されたリクエスト情報は主記憶アクセス手段９０
側に送出される。
と判定されたリクエスト情報は主記憶アクセス手段９０
側に送出される。
６０はリクエスト格納手段であり、”Ｉ’ｌ＋定手段５
０の出力を格納してそのリクエスト情報の処理を後回し
にするために設けられている。その出力は選択手段３０
に入力させる。
０の出力を格納してそのリクエスト情報の処理を後回し
にするために設けられている。その出力は選択手段３０
に入力させる。
８０はバンク状態表示手段であり、主記憶装置１００の
各バンクの夫々に対応するフリップフロップ（Ｆ／Ｆ）
を有し、主記憶装置ｌ００の各バンクに対するアクセス
が可能かどうかを示すものである。例えば、Ｆ／Ｆがセ
ット状態になっているとき、そのＦ／Ｆに対応するバン
クはビジー状態、すなわちアクセス不可能を示す等と予
め規定されているものとする。
各バンクの夫々に対応するフリップフロップ（Ｆ／Ｆ）
を有し、主記憶装置ｌ００の各バンクに対するアクセス
が可能かどうかを示すものである。例えば、Ｆ／Ｆがセ
ット状態になっているとき、そのＦ／Ｆに対応するバン
クはビジー状態、すなわちアクセス不可能を示す等と予
め規定されているものとする。
９０は主記憶アクセス手段であり、判定手段５０から送
出されるリクエスト情報を受付け、主記憶装置１００に
対するアクセス要求を生成し、主記憶装置ｌ００に出力
するものである。さらに、この主記憶アクセス手段９０
はそのアクセス要求に対する主記憶装置ｌＯＯからのり
プライデー夕を受取り、リプライデータ格納手段１１０
に送出する。
出されるリクエスト情報を受付け、主記憶装置１００に
対するアクセス要求を生成し、主記憶装置ｌ００に出力
するものである。さらに、この主記憶アクセス手段９０
はそのアクセス要求に対する主記憶装置ｌＯＯからのり
プライデー夕を受取り、リプライデータ格納手段１１０
に送出する。
１００は主記憶装置であり、主記憶アクセス手段９０か
ら送出されるアクセス要求を受付けこれに対するリブラ
イデータを主記憶アクセス手段９０に送出するものであ
る。
ら送出されるアクセス要求を受付けこれに対するリブラ
イデータを主記憶アクセス手段９０に送出するものであ
る。
１１０はリブライデータ格納手段であり、リクエストに
対する主記憶装置からのりプライデー夕を格納し、図示
せぬ処理装置へ送出するものである。
対する主記憶装置からのりプライデー夕を格納し、図示
せぬ処理装置へ送出するものである。
かかる構威において、選択手段３０は通常、リクエスト
受付手段２０内にリクエスト情報があるときにはリクエ
スト受付手段２０から送出されるリクエスト情報を選択
し、リクエスト受付け手段２０内にリクエスト情報がな
いときには、リクエスト格納手段６０から送出されるリ
クエスト情報を選択する。しかし、リクエスト格納手段
６０内がリクエスト情報で一杯になっているときには、
リクエスト受付け手段２０内のリクエスト情報の有無に
かかわらず、リクエスト格納手段６０から送出されるリ
クエスト情報を選択する。なお、リクエスト格納手段６
０の保持容量は図示せぬ処理装置からのリクエスト発生
頻度、さらには主記憶装置のアクセスタイム、バンク数
等をもとに決定すれば良い。
受付手段２０内にリクエスト情報があるときにはリクエ
スト受付手段２０から送出されるリクエスト情報を選択
し、リクエスト受付け手段２０内にリクエスト情報がな
いときには、リクエスト格納手段６０から送出されるリ
クエスト情報を選択する。しかし、リクエスト格納手段
６０内がリクエスト情報で一杯になっているときには、
リクエスト受付け手段２０内のリクエスト情報の有無に
かかわらず、リクエスト格納手段６０から送出されるリ
クエスト情報を選択する。なお、リクエスト格納手段６
０の保持容量は図示せぬ処理装置からのリクエスト発生
頻度、さらには主記憶装置のアクセスタイム、バンク数
等をもとに決定すれば良い。
次に、本実施例のメモリ制御装置の動作について第２図
を用いて説明する。第２図は第１図の動作を示すフロー
チャートである。
を用いて説明する。第２図は第１図の動作を示すフロー
チャートである。
まず最初に、リクエスト格納手段６ｏ内のリクエスト情
報は一杯か否かを判断する（ステップ１）一杯でなけれ
ば続いてリクエスト受付け手段２０内にリクエスト情報
があるか否かを１１１断する（ステップ２）。
報は一杯か否かを判断する（ステップ１）一杯でなけれ
ば続いてリクエスト受付け手段２０内にリクエスト情報
があるか否かを１１１断する（ステップ２）。
リクエスト受付け手段２ｏ内にリクエスト情報があれば
、選択手段３０によってリクエスト受付け手段２０から
のリクエスト情報を選択する（ステップ２→３）。さら
に、そのリクエスト情報にかかるバンクはリクエスト可
か否か、すなわちビジー状態か否かをバンク状態表示手
段８ｏの内容に基づいて↑り断ずる。そして、ビジー状
態でなければそのバンクへのアクセスを実行し（ステッ
プ４→５）、ビジー状態であればそのリクエスト情報を
リクエスト格納手段６０に格納する（ステップ４→８）
。
、選択手段３０によってリクエスト受付け手段２０から
のリクエスト情報を選択する（ステップ２→３）。さら
に、そのリクエスト情報にかかるバンクはリクエスト可
か否か、すなわちビジー状態か否かをバンク状態表示手
段８ｏの内容に基づいて↑り断ずる。そして、ビジー状
態でなければそのバンクへのアクセスを実行し（ステッ
プ４→５）、ビジー状態であればそのリクエスト情報を
リクエスト格納手段６０に格納する（ステップ４→８）
。
一方、リクエスト受付け手段２０内にリクエスト情報が
なければ、今度はリクエスト格納手段６０内にリクエス
ト情報があるか否かを刊断する（ステップ２→６）。
なければ、今度はリクエスト格納手段６０内にリクエス
ト情報があるか否かを刊断する（ステップ２→６）。
リクエスト格納手段６ｏ内にリクエスト情報があれば、
選択手段によってリクエスト格納手段６０からのリクエ
スト情報を選択する（ステップ６→７）。さらに、その
リクエスト情報にかかるバンクはビジー状態か否かを判
断し、以下は上述と同様の処理を行う。（ステップ７−
４−・・・）。
選択手段によってリクエスト格納手段６０からのリクエ
スト情報を選択する（ステップ６→７）。さらに、その
リクエスト情報にかかるバンクはビジー状態か否かを判
断し、以下は上述と同様の処理を行う。（ステップ７−
４−・・・）。
トコろで、リクエスト格納手段６ｏ内のリクエスト情報
が一杯であった場合には、リクエスト受付け手段２０内
のリクエスト情報の有無にかかわらず、選択手段３０に
よってリクエスト格納手段６０からのリクエスト情報を
選択し、以下同様の処理を行う（ステップ１→７→４→
・・・）。
が一杯であった場合には、リクエスト受付け手段２０内
のリクエスト情報の有無にかかわらず、選択手段３０に
よってリクエスト格納手段６０からのリクエスト情報を
選択し、以下同様の処理を行う（ステップ１→７→４→
・・・）。
つまり、本実施例ではバンク状態表示手段によって示さ
れるビジー状態か否かについての情報をもとにアクセス
又はリクエスト情報の後回しを行っているので結果とし
てアクセスを効率良《行うことができることになるので
ある。また、ハードウエア量も増加せず、制御も複雑に
ならないとともに制御信号のディレイタイムも増加しな
いのである。
れるビジー状態か否かについての情報をもとにアクセス
又はリクエスト情報の後回しを行っているので結果とし
てアクセスを効率良《行うことができることになるので
ある。また、ハードウエア量も増加せず、制御も複雑に
ならないとともに制御信号のディレイタイムも増加しな
いのである。
発明の効果
以上説明したように、本発明によればハードウエア量の
増加、制御の複雑化、ディレイタイムの増加を招くこと
なく、バンクの状態に応じてアクセスする順序を前後さ
せることにより、主記憶装置へのアクセスの効率を高め
、高速アクセスを可能にすることができるという効果が
ある。
増加、制御の複雑化、ディレイタイムの増加を招くこと
なく、バンクの状態に応じてアクセスする順序を前後さ
せることにより、主記憶装置へのアクセスの効率を高め
、高速アクセスを可能にすることができるという効果が
ある。
第１図は本発明の実施例によるメモリ制御装置の構成を
示すブロック図、第２図は第１図の動作を示すフローチ
ャートである。 主要部分の符号の説明 ２０・・・・・・リクエスト受付け手段６０・・・・・
・リクエスト格納手段 ３ｏ・・・・・・遭択手段８０
・・・・・・バンク状態表示手段 ５ｏ・・・・・・’
ｆ’ｌ＋定手段出廓人 日本電気株式会社
示すブロック図、第２図は第１図の動作を示すフローチ
ャートである。 主要部分の符号の説明 ２０・・・・・・リクエスト受付け手段６０・・・・・
・リクエスト格納手段 ３ｏ・・・・・・遭択手段８０
・・・・・・バンク状態表示手段 ５ｏ・・・・・・’
ｆ’ｌ＋定手段出廓人 日本電気株式会社
Claims (1)
- （１）複数のバンクを有する記憶手段と、リクエスト情
報に応じて前記記憶手段の各バンクに対してアクセスを
するアクセス手段とを含むメモリ制御装置であって、前
記記憶手段の複数のバンクの夫々がビジー状態であるか
否かを示すバンク状態表示手段と、外部からのリクエス
ト情報を受付けるリクエスト受付け手段と、前記リクエ
スト受付け手段からのリクエスト情報に応じてアクセス
しようとするバンクがビジー状態である旨を前記バンク
状態表示手段が示したとき、該リクエスト情報を格納す
る格納手段と、前記リクエスト受付け手段又は前記格納
手段からのリクエスト情報を前記バンク状態表示手段の
表示情報に応じて択一的に前記アクセス手段に送出する
手段とを有することを特徴とするメモリ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19361189A JPH0358150A (ja) | 1989-07-26 | 1989-07-26 | メモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19361189A JPH0358150A (ja) | 1989-07-26 | 1989-07-26 | メモリ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0358150A true JPH0358150A (ja) | 1991-03-13 |
Family
ID=16310825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19361189A Pending JPH0358150A (ja) | 1989-07-26 | 1989-07-26 | メモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0358150A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07175721A (ja) * | 1993-12-17 | 1995-07-14 | Nec Corp | メモリアクセス制御方式 |
| US8200882B2 (en) | 2008-06-19 | 2012-06-12 | Sony Corporation | Memory system, access control method therefor, and computer program |
| US10231768B2 (en) | 2003-05-30 | 2019-03-19 | DePuy Synthes Products, Inc. | Methods for implanting bone plates |
| US10335211B2 (en) | 2004-01-26 | 2019-07-02 | DePuy Synthes Products, Inc. | Highly-versatile variable-angle bone plate system |
| US10342586B2 (en) | 2003-08-26 | 2019-07-09 | DePuy Synthes Products, Inc. | Bone plate |
| US10624686B2 (en) | 2016-09-08 | 2020-04-21 | DePuy Synthes Products, Inc. | Variable angel bone plate |
| US10772665B2 (en) | 2018-03-29 | 2020-09-15 | DePuy Synthes Products, Inc. | Locking structures for affixing bone anchors to a bone plate, and related systems and methods |
| US10820930B2 (en) | 2016-09-08 | 2020-11-03 | DePuy Synthes Products, Inc. | Variable angle bone plate |
| US10905476B2 (en) | 2016-09-08 | 2021-02-02 | DePuy Synthes Products, Inc. | Variable angle bone plate |
| US10925651B2 (en) | 2018-12-21 | 2021-02-23 | DePuy Synthes Products, Inc. | Implant having locking holes with collection cavity for shavings |
| US11013541B2 (en) | 2018-04-30 | 2021-05-25 | DePuy Synthes Products, Inc. | Threaded locking structures for affixing bone anchors to a bone plate, and related systems and methods |
| US11026727B2 (en) | 2018-03-20 | 2021-06-08 | DePuy Synthes Products, Inc. | Bone plate with form-fitting variable-angle locking hole |
| US11259851B2 (en) | 2003-08-26 | 2022-03-01 | DePuy Synthes Products, Inc. | Bone plate |
| US11291484B2 (en) | 2004-01-26 | 2022-04-05 | DePuy Synthes Products, Inc. | Highly-versatile variable-angle bone plate system |
-
1989
- 1989-07-26 JP JP19361189A patent/JPH0358150A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07175721A (ja) * | 1993-12-17 | 1995-07-14 | Nec Corp | メモリアクセス制御方式 |
| US10231768B2 (en) | 2003-05-30 | 2019-03-19 | DePuy Synthes Products, Inc. | Methods for implanting bone plates |
| US11259851B2 (en) | 2003-08-26 | 2022-03-01 | DePuy Synthes Products, Inc. | Bone plate |
| US10342586B2 (en) | 2003-08-26 | 2019-07-09 | DePuy Synthes Products, Inc. | Bone plate |
| US10335211B2 (en) | 2004-01-26 | 2019-07-02 | DePuy Synthes Products, Inc. | Highly-versatile variable-angle bone plate system |
| US11291484B2 (en) | 2004-01-26 | 2022-04-05 | DePuy Synthes Products, Inc. | Highly-versatile variable-angle bone plate system |
| US8200882B2 (en) | 2008-06-19 | 2012-06-12 | Sony Corporation | Memory system, access control method therefor, and computer program |
| US10624686B2 (en) | 2016-09-08 | 2020-04-21 | DePuy Synthes Products, Inc. | Variable angel bone plate |
| US10820930B2 (en) | 2016-09-08 | 2020-11-03 | DePuy Synthes Products, Inc. | Variable angle bone plate |
| US10905476B2 (en) | 2016-09-08 | 2021-02-02 | DePuy Synthes Products, Inc. | Variable angle bone plate |
| US11529176B2 (en) | 2016-09-08 | 2022-12-20 | DePuy Synthes Products, Inc. | Variable angle bone plate |
| US11026727B2 (en) | 2018-03-20 | 2021-06-08 | DePuy Synthes Products, Inc. | Bone plate with form-fitting variable-angle locking hole |
| US10772665B2 (en) | 2018-03-29 | 2020-09-15 | DePuy Synthes Products, Inc. | Locking structures for affixing bone anchors to a bone plate, and related systems and methods |
| US11013541B2 (en) | 2018-04-30 | 2021-05-25 | DePuy Synthes Products, Inc. | Threaded locking structures for affixing bone anchors to a bone plate, and related systems and methods |
| US10925651B2 (en) | 2018-12-21 | 2021-02-23 | DePuy Synthes Products, Inc. | Implant having locking holes with collection cavity for shavings |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4598362A (en) | Buffer apparatus for controlling access requests among plural memories and plural accessing devices | |
| US6006323A (en) | Intelligent multiple stack management unit | |
| JPH0358150A (ja) | メモリ制御装置 | |
| JPH09152988A (ja) | 循環待ち行列作成者エンティティ | |
| US20060047874A1 (en) | Resource management apparatus | |
| JP2531802B2 (ja) | リクエストバッファ制御システム | |
| JPH11317069A (ja) | Ｆｉｆｏ記憶装置 | |
| JPS6217876Y2 (ja) | ||
| KR19980086729A (ko) | 복수어드레스 유지기억장치 | |
| US4942521A (en) | Microprocessor with a cache memory in which validity flags for first and second data areas are simultaneously readable | |
| US5706512A (en) | Computer program product for queuing and retrieving data objects to and from a shared storage medium | |
| US20050259106A1 (en) | Intelligent wait methodology | |
| JP3265226B2 (ja) | バンクアクセス制御方式 | |
| JP2000172552A (ja) | メモリアクセス装置及びそのアクセス方法 | |
| JPH0833869B2 (ja) | データ処理装置 | |
| KR960004059B1 (ko) | 비동기식 기억장치 접근방법 | |
| JPH02173844A (ja) | 記憶制御方式 | |
| JP4079460B2 (ja) | パケット転送装置 | |
| JP3961473B2 (ja) | ベクトル型コンピュータおよびその構成要素であるメモリアクセスリクエスト生成回路 | |
| JPS6043764A (ja) | 情報処理システム | |
| KR0168973B1 (ko) | 어드레스를 자동 증가시켜 롬을 억세스하는 방법 및 그장치 | |
| JP2507634B2 (ja) | 情報処理装置 | |
| JPH01134545A (ja) | ブロックデータ転送高速化回路 | |
| JPH10171771A (ja) | 連想記憶装置 | |
| JPH04266140A (ja) | アドレス変換バッファ装置 |