JPH03271855A - バス制御方式、情報処理システムおよびバス制御装置 - Google Patents

バス制御方式、情報処理システムおよびバス制御装置

Info

Publication number
JPH03271855A
JPH03271855A JP2070866A JP7086690A JPH03271855A JP H03271855 A JPH03271855 A JP H03271855A JP 2070866 A JP2070866 A JP 2070866A JP 7086690 A JP7086690 A JP 7086690A JP H03271855 A JPH03271855 A JP H03271855A
Authority
JP
Japan
Prior art keywords
bus
master
control device
procedure
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2070866A
Other languages
English (en)
Other versions
JP2801943B2 (ja
Inventor
Tetsuya Mochida
哲也 持田
Koichi Okazawa
宏一 岡澤
Koichi Kimura
光一 木村
Hitoshi Kawaguchi
仁 川口
Ichiji Kobayashi
一司 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2070866A priority Critical patent/JP2801943B2/ja
Priority to KR1019910003591A priority patent/KR940001878B1/ko
Priority to US07/666,066 priority patent/US5317747A/en
Publication of JPH03271855A publication Critical patent/JPH03271855A/ja
Application granted granted Critical
Publication of JP2801943B2 publication Critical patent/JP2801943B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[産業上の利用分野] 本発明は情報処理システムに係り、特に、そのバス制御
の技術に関するものである。 [従来の技術] 従来、複数のチャネル装置を1つのバスに結合する情報
処理システムにおいては、他のチャネル装置がバス使用
を続け、許容できないほど長いあいだバスの獲得を待た
される可能性があった。 また、これを避ける技術としては、たとえば。 特開昭56−97129号公報に記載の技術のように、
優先順位を循環的に順次切替えて動的にバス使用権を割
り当てるという技術や、特開昭61−117650号公
報に記載の技術のように緊急を要するリクエストが発生
する可能性のあるチャネル装置には、あらかじめ、通常
のバスリクエスト線とは別に緊急時に使用するバスリク
エスト線を設けておき、これが出力されているときは、
他のチャネル装置のバスリクエストがインヒビットされ
るように構成し、処理待機が長時間になると不都合な処
理に対して優先的にバスを割り当てるという技術等が知
られている7 [発明が解決しようとする課題] 前記従来技術は、優先順位を循環的に変える方式の場合
、待ち時間の発生や使用頻度などの偏りをある程度解消
の方向に改善する効果は期待できるものの、ある許容時
間のあいだに必ずバスを獲得できることを保証するもの
ではない。 特にバースト転送を許しているバスである場合、長いバ
ースト転送が行われて許容できる待ち時間を超えてしま
うということが起こりがちである。 また、さらに、緊急を要するリクエストが、他のチャネ
ルの要求をインヒビットする技術では、あらかじめ緊急
性を要するチャネルを固定的に設定する必要があり、バ
ス制御の柔軟性に欠けるという問題点があった。 そこで、本発明は、チャネル装置のバス使用待機時間を
確実に制限できる情報処理システムを提供することを目
的とする。 また、さらに、併せて1本発明は、必要に応じて柔軟に
バス制御を行うことができる情報処理システムを提供す
ることを目的とする。 [課題を解決するための手段] 前記目的達成のために、本発明は、バス使用権の強制打
ち切り手順をバスプロトコルとして備えたことを特徴と
する第1のバス制御方式を提供する。 また、前記目的達成のために、1のバスマスタAよりの
バス使用権の要求手順と、バス使用中のバスマスタBの
バス使用権の強制打ち切り手順と、バス使用権を要求し
たバスマスタAのバス使用権の獲得手順とよりなるバス
使用権の強制移動手順をバスプロトコルとして備えたこ
とを特徴とする第2のバス制御方式を提供する。 なお、前記バス使用中のバスマスタのバス使用権の強制
的打ち切り手順は、バス制御装置よりの、前記バス使用
中のバスマスタに対するバス獲得アクノレジのアサート
であることが望ましい。制御が簡易に行えるからである
。しかし、システムによっては、バスエラー信号のアサ
ート等の他の方式によっても良い。バスエラー信号のア
サ−トを用いる場合には、本発明に係るプロトコルを有
していない従来のバスマスタに対しても、バス使用権の
強制的打ち切りの機能を実現することができる。 また、前記目的達成のために、本発明は、共通のバスに
接続された複数のバスマスタとバス制御装置とを有する
情報処理装置であって、バス使用中のバスマスタのバス
使用権を強制的に打ち切る手順をバスプロトコルとして
備え、バス制御装置は、1のバスマスタよりのバス使用
権の要求を受けた場合に、バス使用中のバスマスタのバ
ス使用権を強制的に打ち切る手順を実行することを特徴
とする情報処理システムを提供する。 水弟1の情報処理システムにおいては、以下のA、B、
CまたはD記載のように、または、これらを組み合わせ
たようにするのが望ましい。 A、 各バスマスタのプライオリティレベルを設定する
レジスタを備え必要に応じて、次のaまたはb記載のよ
うに、またはa、bを組み合わせたようにする。なお、
いずれにするかは、設けたレジスタの内容を変更するこ
とにより可変とするのが望ましい。 a、前記バス制御装置は、プライオリティが、バス使用
中のバスマスタより高いバスマスタよりのバス使用権の
要求を受けた場合にのみ、バス使用中のバスマスタのバ
ス使用権を強制的に打ち切る手順を実行する。 b、バス使用権の要求を複数のバスマスタより受けた場
合は、バス使用中のバスマスタのバス使用権を強制的に
打ち切る手順を実行後、バス使用権を要求したバスマス
タのうちよりプライオリティが高いバスマスタがバス使
用権を獲得できるよう制御する。 B、 所定の特権を有するバスマスタよりのバス使用権
の要求を受けた場合にのみ、バス使用中のバスマスタの
バス使用権を強制的に打ち切る手順を実行する。 このBの場合は、次のaまたはb記載のように、または
、これらを組み合わせたようにするのが望ましい。 a、前記バス制御装置は、特権の付与を各バスマスタ毎
に設定するレジスタを備える。 b、前記ハス制御装置は、所定のバスマスタに時分割に
特権を割り与える手段を備える。 このbの場合は、次の、1または2記載のように、また
はこれらを組み合わせたようにするのが望ましい。 1、時分割に特権を割り当てるか否かを、バスマスタ毎
に設定するレジスタを備える。 2、前記バス制御装置は、バスマスタに時分割に特権を
割り与える処理を行うか否かを設定するレジスタを備え
る。 C1前記バス使用中のバスマスタのバス使用権の強制的
打ち切り手順を行うか否かを設定するレジスタを備える
。 D、 前記バス使用中のバスマスタのバス使用権の強制
的打ち切り手順は、バス制御装置よりの。 前記バス使用中のバスマスタに対するバス獲得アクノレ
ジ信号線の駆動により実現する。 また、前記目的達成のために、本発明は、1のバスマス
タAよりのバス使用権の要求を受けた場合に、バス使用
中のバスマスタBに対するバス獲得アクノレジ信号線を
駆動することを特徴とするバス制御装置を提供する。 また、さらにバスマスタよりのバス使用権の要求を受け
た場合に、バスエラー信号を出力することを特徴とする
バス制御装置を提供する。 また、本発明は前記目的達成のために、バス使用中に、
バス獲得アクノレジ信号を受信した場合に、バス使用権
を放棄することを特徴とするCPU等のバスマスタ、特
に入出力装置を提供する。 [作 用コ 本発明に係る第1のバス制御方式によれば、バス使用権
の強制打ち切り手順をバスプロトコルとして備えたので
、信号線の追加等を行うことなしに、バス使用権の強制
打ち切りの機能を実現できる。 また、本発明に係る第2のバス制御方式によれば、1の
バスマスタAよりのバス使用権の要求手順と、バス使用
中のバスマスタBのバス使用権の強制打ち切り手順と、
バス使用権を要求したバスマスタAのバス使用権の獲得
手順とより、バス使用権の強制移動手順をバスプロトコ
ルとして実現するため、たとえば、他のバスマスタであ
るところの入出力装置がバスを獲得してバースト転送に
よって転送を実行中でも、それを途中で強制的に打ち切
り、バスを獲得して自身の転送を開始することのできる
。 また1本発明に係る第1の情報処理システムによれば、
さらに、 A、各バスマスタのプライオリティレベルを設定するレ
ジスタを備えるが、前記aによれば、前記バス制御装置
は、プライオリティが、バス使用中のバスマスタより高
いバスマスタよりのバス使用権の要求を受けた場合にの
み、バス使用中のバスマスタのバス使用権を強制的に打
ち切る手順を実行するので、バス使用中のバスマスタは
、プライオリティの低い処理に邪魔されることなくバス
の使用を続けることができる。 また、Bによれば 所定の特権を有するバスマスタより
のバス使用権の要求を受けた場合にのみ、バス使用中の
バスマスタのバス使用権を強制的に打ち切る手順を実行
することにより、バスマスタの性格に応じたバス制御を
行うことができる。 また、Bの場合 前記aによれば、特権の付与を各バスマスタ毎に設定し
たレジスタの内容に応じてバス制御を行うことにより、
システムの柔軟性を高めることができる。 また、前記すによれば、所定のバスマスタに時分割に特
権を割り与える手段を備えることにより、各バスマスタ
に平等に上限時間までにバス獲得が行われることを保証
できる。 また、さらに、このbの場合は、 前記1、時分割に特権を割り当てるか否かを、バスマス
タ毎に設定するレジスタ。 前記2、前記バス制御装置は、バスマスタに時分割に特
権を割り与える処理を行うか否かを設定するレジスタ。 を、必要に応じて、備えることによりシステムのバス制
御の柔軟性を高めることができる。 また、さらに C1前記バス使用中のバスマスタのバス使用権の強制的
打ち切り手順を行うか否かを設定するレジスタを備える
ことにより柔軟性を高めることができる。 (以下余白) [実施例] 以下1本発明に係る情報処理システムの一実施例につい
て説明する。 まず、本実施例に係る情報処理システムの構成について
説明する。 第11図に、情報処理システムの構成を示す。 図中、1101.1102はCPU、1103はメモリ
、1105、]、106.1107は入出力装置であり
、それぞれバス1108を介してデータの転送を行う。 説明の便宜上CPUや入出力装置等をまとめて、バスマ
スタと呼ぶ。 1104はバスコントローラであり、バス使用権要求で
あるバスリクエスト信号CBREQ(*)−N1109
や、バス使用許可信号であるバスアクノレジ信号CBA
CK(*)−N 1110等を用いてバス制御を行う、
また1111はバス異常を知らせるバスエラー線である
。 次に1本実施例に係るバスのプロトコルを説明する。 以下の説明で、−Nを附して示す負論理信号の値0とは
電圧レベルLを示し、論理真を意味する。 −Pを附して示す正論理信号をこれと逆になる。 本実施例においては、バス1108上の共通信号CAD
R−N、 C1i!RITE−N、 CBUSLK−N
= CMSTEN−N−C5LVEN−N CDRCL
K−N、 CLTCLK−Nと、バスコントローラ11
o4と各バスマスタ間にそれぞれ設けたCBACに(*
)−N 1109、cwQ(*)−N1110を用いて
転送制御を行う。 ここで、バス使用権を有するバスマスタよりの要求に応
じてデータを入出力するものをスレーブという。 また。 a) CADR−Nは、アドレス・データ切替え信号で
あり、アドレス時O、データ時1を出力する。 b) C11lRITE−Nは、リード転送とライト転
送の切替え信号で、リード転送時1、ライト転送時Oを
出力する。 c) CBUSLK−Nは、バス使用権保持信号である
。本バスでは一回に転送できるデータ量が無制限であり
、また−回のバス使用権で複数回の異なるアドレスへの
データ転送を連続して行える(後述)ので、マスクは本
信号によりバス使用権を保持し続ける意志を示す。マス
クはバス使用権獲得直後から、最終送受(後述)直前ま
で本信号にOを出力し、最終送受時のみ1を出力する。 d) CMSTEN−N及びC3LVEN−Nは、各マ
スク及びスレーブのデータ送受(入出力)イネーブル信
号である。マスタ及びスレーブは、各々送受が可能な時
に本信号に0を出力し、ウェイトをかける時に1を出力
する0両方の信号が0の時のみ、必ず、データが送受さ
れるものとする。 e) CDRCLK−N、CLTCLK−Nは、データ
転送に用いるクロックである。 本実施例において、バス1108上の1回のデータ転送
は、アドレス出力サイクルから転送終了サイクルまでの
サイクルで定義される。 ここで a)アドレス出力サイクルは、バス使用権を有するマス
クがアドレスを出力するサイクルで。 [d面=0かつCBUSLK = OかつCMSTEN
 = O]で定義される6本バスに接続する全バスマス
タは。 このサイクルでアドレスをラッチ・デコードする。 また、このサイクルでスレーブが指定される。 b)最終送受サイクルは、1回のデータ転送が終了する
サイクルであり、本サイクルまでバースト転送が実行さ
れる。 最終送受サイクルは、 [CADR= 1かつCBUSLK= 1かつCMST
EN= OかツcsLVEN= O]で、定義される。 C)マスタは、CADR−N−CWRITE−N−CB
USLK−N−CMSTEN−Nによりデータ転送制御
を行う。 一方マスクによりアドレスで指定されたスレーブはC3
LVEN−Hによりデータ転送制御を行う。 また、本実施例に係るバスプロトコルにおいて、バスの
使用権は、以下のように取り扱われる。 まず、バス1108の使用権を望むバスマスタ(バスマ
スタ1とする)は、 CBREQ(1)−N 1110
により、バス制御装置に、その旨要求する。 これに対し、要求を受けたバス制御装置1104は、バ
スの使用を認める場合は、 CBACK(1)=Oを与
える。 一方、各バスマスタにおいで、バス使用権は、[C届1
i(’*)=QかつCB[JSLF、、= 1力ツCM
STEN= Oカー+C3LVEN= O] テ成立す
る。 つまり、CBACK (*)発行かつ、バス1108上
が最終送受サイクルの時、そのバスマスタは、次サイク
ルのバス使用権を得ることができる。 また、バスがアイドル状態の場合には、バス制御装置が
”5s北■車)=Oと共に、CBUSLK= 1・CM
STEN= O−C3LVEN= Oを出力するコトニ
より擬似的に最終送受サイクルを作り、所望のバスマス
タにバス使用権を成立させる。これを擬似最終送受と呼
ぶ。 これによりバス使用権を得たバスマスタは、次のサイク
ルでCBUSLK= Oを出力し、データ転送を開始(
アドレス出力)する。 また−本実施例においては、複数のバスマスタに、バス
マスタに転送を中止させてバス使用権を得る特権を有す
るバスマスタを設定可能とする。 この特権を有するバスマスタがCBREQ(*)を発行
した場合、バス制御装置は一バス使用権を有するマスタ
にC[3ACF、(*)= Oを発行する。 これを打切アグノLノジと呼ぶこととする。 打切アクノレジを受けたマスクは、次のデータ送受を最
終送受とすることによりバス使用権を放棄する。 なお、マスクにこの機能を設けなくてもこの機能を実現
できるように、バス制御装置が、打切アクノレジを発行
した次のサイクルからバスを監視し、最約送受以外のデ
ータ送受が実行された場合には、バスエラーを発行して
強制的に転送を終了させるようにしてもよい。バスエラ
ーは専用線(第71m1lll)により各バスマスタに
発行される。 次に、以上のプロトコルのタイミングおよび状態遷移に
ついて説明する。 まず、第4図にリード転送の場合を示す6バスタイミン
グは2相クロックCDRCLK−N、CLTCLK−N
で同期動作を行う。CDRCLK−Nの立下りから信号
のドライブを開始し、 CLTCLK−Nの立下りで信
号のフェッチを行う。 本実施例Vおいては、説明の便宜上、バスはアドレス・
データマルチプレクス型として説明する。 第4図中、CADは、このアドレス/データを表1′、 マスクはアドレス出力(q))後、すぐにデータ送受可
能(Q))になっているが−スレーブは1サイクルウエ
イト(■)してからデータを出力(■)している。第6
サイクルで最終送受が実行(@)されて、転送が終了し
7ている、 77゜りは、第1サイクルで、アドレヌ1を出力し、゛
にスLノーブを指定し2、:32ト】1.転送を要求し
ているものとでろ、 指定されたスレーブは1サイクルウエイトした後、デー
タ1A・IB・IC・1、Dを順次出力している。二の
場合、データ1Aはアドレス1に対応するデータで、以
下アドレスは自動的に1ずつ増加していっている、第6
サイクルでは最終送受が実行され、データ転送とマスク
のバス使用権が同時に終了している。 したがって、も
【57.第6サイクルにバス使用権を得
た他マスクがあれば、第7サイクルからデータ転送を開
始することになる。 なお、本例では4回のデータ転送を行っているが、本バ
スでは転送するデータ量は任意であり、また転送手順は
転送するデータ量に無関係で常番J一定である、 し7たがって、たとえば、第1サイクルの後に5すぐ第
6サイクルが続1.J、 )f  それは1回のリード
転送になる。 次に、第5図にバスマスタ1とバスマスタ2との競合制
御の場合を示す6゜ 本実施例において、は 名バヌマスタにプライオリティ
を付与するものとし1、ごσ)場合はバスマスタ1の方
が憂いプライ第1テイを有するものとする。。 バスアイドル状態の第1サイクルに2つ0)マスタ、】
および2がリタエストを発行(■)している。 バス制御装置はアービトレーションを行い、第2サイク
ルでマスタ1にアクノリジを発行(■)し、同時に擬似
最終送受を実行(■)してバス使用権を与えている。 第3サイクルでマスタ1はリクエストを止めて(■)デ
ータ転送を開始し、バス制御装置はマスタ1に代えてマ
スタ2にアクノリジを発行(■)している。 第5サイクルでマスタ1は最終送受を実行(■)し、こ
れによりマスタ2のバス使用権が成立している。第6サ
イクルでマスタ2はリクエストを止めて(■)データ転
送を開始している。 次に、第2図に前記打ち切りアクノリジを用いて、バス
マスタに転送を中止させる場合について説明する。 図示するように、第1サイクルでアクノリジの発行(■
)と擬似最終送受の実行(■)により、マスタ1のバス
使用権が成立している、 マスタ1は、第2サイクルでリクエストを止めて(■)
データ転送を開始してぃ1* −第3サイクルでマスタ
1に対してより上位のプラオオリティを有するマスタ0
がリクエストを発行(+1))L、、バス制御装置はこ
れを受けて、第4サイクルでマスクOへのアクノリジ(
■)とマスタ1への打切アクノリジ(■)を発行してい
る。 マスタ1は打切アクノリジを受けて、第5サイクルで最
終送受を実行(■)し、バスをリリースしている。同時
にマスク0のバス使用権が成立し、マスタOは、第6サ
イクルでリクエストを止めて(■)データ転送を開始し
ている。 バス使用権を打ち切られたマスタ1は、第6サイクルで
再びリクエストを発行(■)している。なおマスタ1は
、バス使用権を保持している第2〜5サイクルでは、リ
クエストを発行し、ではならない。 ここで、以上の本実施例に係るバスバスプロトコルによ
るデータ転送のバス上の状態遷移を第6図に示す。 図示するように、サイクル501でアドレス発行を行い
、スレーブが指定される。統〈サイクルでスレーブが転
送を実行できる場合、サイクル503またはサイクル5
05に移る。 サイクル503では、転送が行われた後もひきつづき、
最終送受までバスを獲得し続け、データ転送を行い、そ
の後サイクル505に以降する。 サイクル505では、最終データ送受を行い、次のサイ
クルでマスクはバスを解放する。 サイクル502およびサイクル504はウェイトサイク
ルであり、ひきつづき転送すべきデータがある場合がサ
イクル502、転送すべきデータの最後のデータでのウ
ェイト状態がサイクル504である。 次に、第1図に本実施例に係るバスプロトコルによるバ
スマスタの状態遷移を示す。 図中、サイクル101は他のン入夕がバスを使用してデ
ータを転送中の状態、サイクル102はバスを獲得しよ
うとしてバスリクエスト信号CBREQ (本)を出力
した状態である。この後、バスリクエストCBREQ 
(りを出力しながらc−ij−xc”t (*)のアサ
ートかつ最終送受となる(サイクル105)のを待つ(
サイクル102,103.104)。 サイクル105でバス使用権を獲得したら、サイクル1
06でリクエストを止めて転送を行い、サイクル107
の最終送受実行でバスを解放する。 転送中に打ち切りYクルレジとしてバスアクノリジ信号
CBACK(*)を受けたとき(サイクル108)は、
次の転送をサイクル109の最終送受実行として該当の
f・−・り転送路γ後バスを解放する。 (以下余白) 次に、本実施例に係る前記バスプロトコルを実行するバ
ス制御装置について説明する。 まず、第3図にバス制御装置に設けるバス制御レジスタ
601.602.603.604.605について説明
する。 図中、CLVL−0601と、CLVL1602とは、
4ビツトごとが1バスマスタに対応し、16バスマスタ
に16レベルのプライオリティを割りふるものである。 レジスタCPRV603は、バスマスタ対応に、打ち切
りアクノレジによる他のバスマスタのバスの使用の中断
を行いバス獲得を行うことのできる特権を与えるレベル
を設定するものであり、2ビツトが1バスマスタに対応
している。値Oはこの特権なしレベル、値1は時分割に
この特権を割り当てるレベル、値2は固定的にこの特権
を与えるレベルである。 レジスタCNTL604は、第1ビツト目でこの打ち切
りアクノレジを使用するか否か、第2ビツト目で時分割
に特権を割りふる制御を行うか否かを設定する。時分割
の制御を行わないときは、固定的に特権が割りふられた
バスマスタのみを打ち切りアクノレジによるバス獲得可
能とする。 モードレジスタ605はレジスタCNTL604に設け
られ、1がセットされた場合は、打ち切り特権マスタか
らバス獲得要求があったとき常にそれを受は付ける。モ
ードレジスタ605にOがセットされた場合は、バスを
占有しているマスクのプライオリティよりバス獲得要求
を行っている打ち切り特権マスタのチャネルの方が高い
プライオリティにあるときに限り、それを受は付ける。 次に、第7図にバス制御装置内のバス優先制御回路のハ
ードウェア構成を示す。 リクエストラッチ702とアクノレジレベルレジスタ7
21と打ち切りアクノレジレベルレジスタ732とステ
ージ制御部723の条件信号保持フリップフロップとの
クロックには、バスの信号ラッチ用クロックCLTCL
K−Nと同相のクロックを用い、ステージ制御部720
の信号出力用フリップフロップにはバスのドライブ用ク
ロックCDRCLK−Nを用いる。 また、打ち切りを要求することのできるマスク(以下、
打ち切り特権マスタ)のチャネル設定を時分割に巡回さ
せるために、レベル巡回回路701が設けられている。 レベル巡回回路701は、前記レジスタCPRV603
の下位1ビツトに対応するレジスタ726−1−15を
参照して、時分割に打ち切り特権マスタ指定信号ABO
TMST(OO) 〜ABOTMST(15)725−
0〜725−15をアサートする。 バス獲得要求CBREQ(00)〜CBREQ(15)
727−0〜727−15は同期ラッチ702−0〜7
02−15で同期化された後、アンド705− O−7
05−154,−よiJ ABOTMST(OO) 〜
ABTMST(15)との積をとる。 こうして、巡回打ち切り特権マスクで、かつバス獲得要
求のあるチャネルを得る。 一方、前記レジスタCPRV603の上位1ビツトに対
応するレジスタ703−0〜703−15の値ABOT
STK(OO)〜ABOTSTK (15)と、割り込
み要求ラッチ702−O〜7o2−15との積ヲトリ、
固定打ち切り特権マスクでかつバス獲得要求を行ってい
るチャネルを得る。 以上で得られた打ち切り特権マスクであってバス獲得要
求のあるチャネルが存在するときオアゲート734の出
力がアサートする。 一方、打ち切り特権マスクかつバス要求中のチャネルの
中の最高位レベルのものを、プライオリティエンコーダ
709が前記CLVL−0601と、CLVL1602
を参照して出力する。 打ち切り特権マスクからバス要求があったとき、それを
受は付けるか否かはモードレジスタ605の設定により
決定する。 モードレジスタ605に1がセットされ、信号605が
アサートのときは、打ち切り特権マスクからバス獲得要
求があったとき常にそれを受は付けるように、セレクタ
715の出力CABOTONがアサートする。 モードレジスタ605にOがセットされ信号735がネ
ゲートのときは、コンパレータ713の働きにより、バ
スを占有しているマスクのプライオリティよりバス獲得
要求を行っている打ち切り特権マスクのチャネルの方が
高いプライオリティにあるときに限りCABOTONが
アサートする。 CABOTONはステージ制御部720に加えられ、打
ち切りアクノレジ処理が行われる。ステージ制御部には
、バスロック信号CBLK717、マスタ転送イネーブ
ル信号Cに5TEN 718、スレーブ転送イネーブル
信号C3LVEN 719とが加えられ、これら3信号
により、転送が実行されたかウェイトであるか、また実
行された転送が最終送受であるか非最終送受であるかが
判定される。 また、オアゲート704の出力CBREQON 744
が加えられていることで、バス獲得栗求中チャネルの有
無が判定される。これらの条件によりアクノレジレジス
タ721のデータを決定するセレクタ729のセレクト
信号ACKCH5ET 739、ACKCHABOT 
740、ACKCH5TP 741と、バスマスタアク
ノレジ出カイネーブルCBACKEN 742、バス打
ち切りアクノレジイネーブルCABOTEN 743と
、バスエラーCBERR723の出力制御とを行う。 このステージ制御部のステージ遷移を図9に示す。 各ステップには、ACKCH3ET(739)、ACK
CHABOT(740)、ACKCH5TP(741)
、CBACKEN(742)−CABOTEN(743
)、CBERR(723)のうちでアサートする信号を
記入しである。 また、図中に、ステージ制御部の各ステップ時の入力信
号の状態、および、遷移条件となる入力信号条件を示し
た。 ステップ901のアイドル状態では、ACKCH5ET
(739)の出力により、レジスタ721にプライオリ
ティデコーダ728の出力がセットされ続ける。 バスリクエストがあると、ステップ902に遷移し、A
CKCH5TPの出力により、レジスタ721の値は保
持され、CBACKENの出力によりバスマスタアクノ
レジCBACK (750)が、ゲート724−0〜7
24−15を通じて出力される。 転送が開始されるとステップ903に遷移し、ACKC
H5TP(741)の出力により、レジスタ721にバ
ス占有中のチャネル番号が保持される。 転送中に打ち切り要求が発生し、CABOTONがアサ
ートされると、ステップ904に遷移し、ACKCHA
BOT(740)の出力により、レジスタ721に打ち
切りによりバスを獲得すべきマスクのチャネル番号が、
レジスタ732には、セレクタ731を通じてそれまで
レジスタ721に保持されていた、打ち切りによりバス
を明は渡すべきマスクのチャネル番号がセットされる。 このステップは1サイクルで次のステップ905に遷移
し、ステップ905では、ACKCH3TP(741)
の出力によりレジスタ723の値は保持され、CBAC
KEN(742)とCBABOTEN(743)との出
力により、それぞれバス獲得アクノレジとバス打ち切り
アクノレジとがプライオリティデコーダ722と、73
3とにより指定されたチャネルへと出力される。 ここで、次の転送が最終送受であった場合はステップ9
03へと遷移するが、非最終送受であった場合はステッ
プ906へ遷移し、ステップ905の出力に加えさらに
バスエラーCBERR(723)が出力され、バスを強
制的に解放させる。 以上の動作によりバス打ち切りアクノレジを実行する。 なお、説明を簡略化するために、レジスタCNTL60
4に関する制御の説明は省略したが、第1ビツト目に応
じてバス優先制御回路は、抑止され、第2ビツト目に応
じてレベル巡回回路は抑止される。 次に、第8図に前記バス優先回路内のレベル巡回回路7
01の構成を示す。 巡回打ち切り特権の有無をチャネルごとに示すABOT
RND(OO)〜ABOTRND(15) 745−1
〜745−15を入力し、フリーランカウンタ802の
パルス間隔ごとにレジスタ803 = 1〜803−4
の値が更新される。この値は次チャネル選択回路801
によりエンコードされたチャネル番号として決められる
。 この値は、デコーダ804を通じてチャネル番号に対応
した信号ABOTMST(OO) 〜ABOTMST(
15)(725−0〜725−15)のいずれが1つの
アサートとして出力される。 もし、ABOTRND(OO)〜(15)(745−0
〜745−15)のうち1つもセットされていないとき
(巡回打ち切りを用いないとき)は、オアゲート805
の出力がネゲートとなり、アンドゲート806−0〜8
06−15がオフされて、ABOTMST(OO)〜(
15)(725−0〜725−15)は1つもアサート
しない。 次チャネル選択回路801は次のように論理構成された
値を4ビツトにデコードする。 ABOTMST(06) or        (ABOTMST(05)・AB
OTRND(06))or (ABOTMST(04)
・ABOTRND(06)・ABOTRND(05)o
r (ABOTMST(OO)・ABOTRND(06
)・ABOTRND(051=ABOTRND(01,
) or (AROTMST(15)−ABOTRND(0
6)−AB了rl(NDで狂)ABOTRND (00
)) or  (ABOTMST(08)・ABOTRND(
06)・ABOTRND(05)−ABOTRND (
00) ABOTRND(15)・ABOTRND(14)・・
・ABOTRND (09))上記条件のとき値7゜ 値7以外のO〜15の値についても、これと同様の規則
を用いる。 次に、チャネル装置等のバスマスタ内に設けられるバス
プロトコルを担うバス獲得制御回路について説明する。 第10図に、このバス獲得制御回路1001の構成を示
す。 図中、1002はバス要求発生部、1002は転送シー
ケンサ、他は論理ゲートを示す。 バス要求発生部1002は、転送の必要がない時に、バ
ス要求の発生を行う。すなわち、ドライバ1011を通
して、バス要求信号n 零)(707)を出力する。 バス要求信号と5ドライバ1009を通して得たバスア
クノレジ信号CBACK(*) (750)の値と。 ドライバ1010とインバータ1015とより得たバス
ロック信号c=ri−<す(717)とがアンドゲート
1006に加えられ、d並Q(*)=O・CBLLに(
ネ)= O−CBACK(す=1なる条件により、転送
シーケンサ起動信号1007を得る。 転送シケーンサ1003が動作中は、CBLにデデータ
1013とcblkイネーブル信号1014がアサート
され、ドライバ1612を通じてバスロック信号CBL
K (717)が出力される。 転送実行中に、他の特権上位マスクよりバス獲得要求が
あると、バス制御装置からアバス開放要求の意図で、C
BAC,K(*) (750)がアサートされる。 この場合、自身はバス要求を出力していないので、バス
要求信号をインバータ1004により転反転した信号と
、58ACK +4)をドライバ1009により反転し
て得た信号とをアンドゲート1005に加え、 CBREQ(寧)= 1 ・ CBACK(*)=  
0なる条件から、転送シーケンサ停止信号1008を得
る。 これを受け、転送シーケンサは次のサイクルを最終転送
として、CBLf、K(*)をネゲートする。 以上の動作により、バスマスタにおいて本実施例番J係
るバスプロトコルが実現される。 以上1本実施例によれば、打ち切りアクノレジの適用を
受けるか否かを、時分割巡回の割り当てまたは、固定的
な割りあての別でチャネルごとに設定できる。またレジ
スタ設定によって、バス占有中のチャネルとのプライオ
リティが、相対的に高いときに限って打ち切りアクノレ
ジを適用するか、または相対的に低い場合であっても打
ち切りアクノレジを適用するかを選択できる。また、打
ち切りアクノレジによるバス解放を行うハードウェアを
備えていないマスクに対し、バスエラーによりバス解放
を行うことができる。 また、本実施例によれば、バス使用中のバスマスタの使
用権を中断して他のバスマスタにバス使用権を与えるこ
とができるので、緊急の処理を必要とするデータ転送が
バス獲得を限度以上に待たされてシステムが不都合を起
こすことが防止できる。 また、他のバスマスタがバス使用中でも、バスを獲得し
て自身の転送を行うことができるので、転送を不都合に
待たされることがない。 また、前記バス使用の打ち切り・獲得をモード設定可能
なので、システムに柔軟に対応できる。 また、前記バス使用の打ち切り・獲得を行うか否かをバ
スマスタ対応に設定可能なため、バス獲得待ちに許容時
間を設ける必要のあるバスマスタとその必要のないバス
マスタとを区別できるのでバスの効率良い使用ができる
。 また、前記バス使用の打ち切り・獲得を行うことのでき
るバスマスタを時分割に割当てることができるため、各
バスマスタに許容上限時間までにバス獲得が行えること
を保証できる。 また、プライオリティがバス使用中のバスマスタよりも
、相対的に低くても前記バス使用の打ち切り、獲得を行
うことができるので、プライオリティとは無関係に緊急
な処理を実行できる。 また、プライオリティがバス使用中のバスマスタよりも
相対的に高いときに限って前記バス使用の打ち切り、獲
得を行うことができるようにもできるので、データ転送
中に途中でバスの使用権を打ち切られると不都合が生ず
るバスマスタ装置が誤作動することがない。 また、プライオリティが相対的に低くとも、前記バス使
用の打ち切り・獲得を行うことのできるバスマスタはプ
ライオリティ制御では低位で1あっても優先的にバスを
獲得できるので、プライオリティとは独立にバス獲得待
ち上限時間を保証できる。 [発明の効果] 以上のように、本発明によれば、チャネル装置のバス使
用待機時間を確実に制限できる情報処理システムを提供
することができる。 また、さらに、必要に応じて柔軟にバス制at行うこと
ができる情報処理システムを提供することができる。
【図面の簡単な説明】
第1図は本発明の一実施例に係るバスマスタの動作を示
す状態遷移図、第2図は打ち切りアクノレジを用いたバ
スアービトレーション動作を示すタイミング図、第3図
はバスの転送動作を示すタイミング図、第4図はバスア
ービトレーション動作を示すタイミング図、第5図はバ
ス上の転送動作を示す状態遷移図、第6図はバス制御レ
ジスタの構成を示す説明図、第7図はバス優先制御回路
の構成を示すブロック図、第8図はレベル巡回回路の構
成を示すブロック図、第9図はバス制御装置の動作を示
す状態遷移図、第10図はバスマスタ内のバス獲得制御
回路の構成を示すブロック図、第11図は情報処理シス
テムの構成を示すブロック図である。 −タ転送サイクル、109・・・打ち切りアクノレジに
よる最終送受サイクル、601,602.603・・・
バス制御レジスタ、70】ハレベル巡回回路、707・
・・プライオリティ回路、720・・・ステージ制御部
、]、 OO1・・・バス獲得制御回路、1002・・
・バス要求発生部、1003・・・転送シーケンサ、1
101.1102・・・CPU、11.03・・メモリ
、1104・・・バスコントローラ、1105.110
6.1107・・入出力装置、1108・・・バスであ
る。

Claims (1)

  1. 【特許請求の範囲】 1、バス使用権の強制打ち切り手順を、バスプロトコル
    として備えたことを特徴とするバス制御方式。 2、1のバスマスタAよりのバス使用権の要求手順と、
    バス使用中のバスマスタBのバス使用権の強制打ち切り
    手順と、バス使用権を要求したバスマスタAのバス使用
    権の獲得手順とよりなるバス使用権の強制移動手順を、
    バスプロトコルとして備えたことを特徴とするバス制御
    方式。 3、前記バス使用中のバスマスタのバス使用権の強制的
    打ち切り手順は、バス制御装置よりの、バス使用中のバ
    スマスタに対するバス獲得アクノリッジのアサートであ
    ることを特徴とする請求項1または2記載のバス制御方
    式。 4、共通のバスに接続された複数のバスマスタとバス制
    御装置とを有する情報処理装置であって、バス使用中の
    バスマスタのバス使用権を強制的に打ち切る手順をバス
    プロトコルとして備え、バス制御装置は、1のバスマス
    タよりのバス使用権の要求を受けた場合に、バス使用中
    のバスマスタのバス使用権を強制的に打ち切る手順を実
    行することを特徴とする情報処理システム。 5、前記バス制御装置は、あらかじめ付与したプライオ
    リティが、バス使用中のバスマスタより高いバスマスタ
    からバス使用権の要求を受けた場合にのみ、バス使用中
    のバスマスタのバス使用権を強制的に打ち切る手順を実
    行することを特徴とする前記請求項4記載の情報処理シ
    ステム。 6、前記バス制御装置は、所定の特権を有するバスマス
    タよりのバス使用権の要求を受けた場合にのみ、バス使
    用中のバスマスタのバス使用権を強制的に打ち切る手順
    を実行することを特徴とする請求項4または5記載の情
    報処理システム。 7、前記バス制御装置は、特権の付与を各バスマスタ毎
    に設定するレジスタを有することを特徴とする請求項6
    記載の情報処理システム。 8、前記バス制御装置は、所定のバスマスタに時分割に
    特権を割り与える手段を備え、さらに、望ましくは、時
    分割に特権を割り当てるか否かを、バスマスタ毎に設定
    するレジスタを備えたことを特徴とする請求項4、5ま
    たは6記載の情報処理システム。 9、前記バス制御装置は、バスマスタに時分割に特権を
    割り与える処理を行うか否かを設定するレジスタを備え
    、バスマスタに時分割に特権を割り与える手段は、処理
    を行う旨、前記レジスタに設定されている場合にのみ、
    所定のバスマスタに時分割に特権を割り与えることを特
    徴とする請求項8記載の情報処理システム。 10、前記バス使用中のバスマスタのバス使用権の強制
    的打ち切り手順を行うか否かを設定するレジスタを備え
    、前記バス制御装置の前記バス使用中のバスマスタのバ
    ス使用権を強制的に打ち切る手順は、処理を行う旨レジ
    スタに設定されている場合にのみ、バス使用中のバスマ
    スタのバス使用権の強制的打ち切り手順を実行すること
    を特徴とする請求項4、5、6、7、8または9記載の
    情報処理システム。 11、前記バス使用中のバスマスタのバス使用権の強制
    的打ち切り手順は、バス制御装置よりの、前記バス使用
    中のバスマスタに対するバス獲得アクノリッジ信号線の
    駆動であることを特徴とする請求項4、5、6、7、8
    、9または10記載の情報処理システム。 12、1のバスマスタAよりのバス使用権の要求を受け
    た場合に、バス使用中のバスマスタBに対するバス獲得
    アクノレジ信号線を駆動することを特徴とするバス制御
    装置。 13、1のバスマスタAよりのバス使用権の要求を受け
    た場合に、バスエラー信号を出力することを特徴とする
    バス制御装置。 14、バス使用中に、バス獲得アクノレジ信号を受信し
    た場合に、バス使用権を放棄することを特徴とするバス
    マスタ装置、特に入出力装置。
JP2070866A 1990-03-08 1990-03-20 バス制御方式、情報処理システムおよびバス制御装置 Expired - Fee Related JP2801943B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2070866A JP2801943B2 (ja) 1990-03-20 1990-03-20 バス制御方式、情報処理システムおよびバス制御装置
KR1019910003591A KR940001878B1 (ko) 1990-03-08 1991-03-06 멀티 프로세서시스템 및 인터럽션 제어장치
US07/666,066 US5317747A (en) 1990-03-08 1991-03-07 Multiprocessor system and interruption control device for controlling interruption requests between processors and peripheral devices in the multiprocessor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2070866A JP2801943B2 (ja) 1990-03-20 1990-03-20 バス制御方式、情報処理システムおよびバス制御装置

Publications (2)

Publication Number Publication Date
JPH03271855A true JPH03271855A (ja) 1991-12-03
JP2801943B2 JP2801943B2 (ja) 1998-09-21

Family

ID=13443912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2070866A Expired - Fee Related JP2801943B2 (ja) 1990-03-08 1990-03-20 バス制御方式、情報処理システムおよびバス制御装置

Country Status (1)

Country Link
JP (1) JP2801943B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264463A (ja) * 1985-05-20 1986-11-22 Mitsubishi Electric Corp バス制御方式
JPS6280753A (ja) * 1985-10-04 1987-04-14 Hitachi Ltd バス制御方式
JPS6468865A (en) * 1987-09-10 1989-03-14 Nec Corp Bus connection arbitrating system
JPH02219157A (ja) * 1989-02-21 1990-08-31 Toshiba Corp コンピュータシステム内のバスアービタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264463A (ja) * 1985-05-20 1986-11-22 Mitsubishi Electric Corp バス制御方式
JPS6280753A (ja) * 1985-10-04 1987-04-14 Hitachi Ltd バス制御方式
JPS6468865A (en) * 1987-09-10 1989-03-14 Nec Corp Bus connection arbitrating system
JPH02219157A (ja) * 1989-02-21 1990-08-31 Toshiba Corp コンピュータシステム内のバスアービタ

Also Published As

Publication number Publication date
JP2801943B2 (ja) 1998-09-21

Similar Documents

Publication Publication Date Title
CA2050129C (en) Dynamic bus arbitration with grant sharing each cycle
JP3596799B2 (ja) バスを動的に制御するシステムおよび方法
US5127089A (en) Synchronous bus lock mechanism permitting bus arbiter to change bus master during a plurality of successive locked operand transfer sequences after completion of current sequence
JPS63115260A (ja) 高優先順位ソ−スによるグロ−バルメモリへのインタ−リ−ブ式アクセス
JPH03160545A (ja) インタフェース回路
JP3084218B2 (ja) 通信方法及び同期通信システム
JPH08255124A (ja) データ処理システムおよび方法
KR100708096B1 (ko) 버스 시스템 및 그 실행 순서 조정방법
US6275890B1 (en) Low latency data path in a cross-bar switch providing dynamically prioritized bus arbitration
JP2996183B2 (ja) Dma機能を備えたデータ処理装置
USRE40261E1 (en) Apparatus and method of partially transferring data through bus and bus master control device
JPH03271855A (ja) バス制御方式、情報処理システムおよびバス制御装置
JP2806672B2 (ja) ダイレクトメモリアクセス転送制御装置
JP2000132505A (ja) バスアクセス方法および装置とその利用装置およびシステム
JPH10320349A (ja) プロセッサ及び当該プロセッサを用いるデータ転送システム
JP2004178266A (ja) バス共有システム及びバス共有方法
JPS62154045A (ja) バス調停方式
JPH04323755A (ja) Dma装置
JP2995666B2 (ja) マイクロコンピュータシステム
KR100243868B1 (ko) 주 전산기에서의 중재로직 방법
JPH02170256A (ja) バス制御方法および装置
JP2002373145A (ja) ダイレクトメモリアクセス装置
JPH08180027A (ja) 調停回路
JP2632049B2 (ja) マルチプロセッサシステム
JPS6267653A (ja) バス制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees