JPS6115260A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は入出力制御装置から入出力バスを介して割込み
要求が送出された時のデータ処理装置の処理方式に関し
、特に入出力バスの使用効率の向上と割込み処理の高速
化とに関する。

（従来技術） 一般に入出力制御装置によるデータ転送の完了のような
、該当する装置に指令された動作が完了した時には、入
出力制御装置はデータ処理装置へ割込み情報を送出し、
現在実行中のプログラムを中断するように要求する。従
来、このような割込み要求は入出力バスのバスサイクル
を使用して送シ先チャネル番号（データ処理装置のチャ
ネル）と、要求元チャネル番号（割込み要求を実行する
入出力制御装置のチャネル番号）と１割込みレベルとか
ら成る割込み要求情報を入出力バスに乗せて実行してい
た。データ処理装置は割込み要求を送出した入出力制御
装置に対する処理プログラムの優先レベル（割込みレベ
ルに相当）が、現在実行中のプログラムに与えられた優
先レベルより４高いか否かを比較し、高い場合には上記
割込み要求を受付けて割込み処理を行うように機能する
。

逆に、割込み要求のレベルが実行中のプログラム走行レ
ベルよシ低い時には、この割込み要求を拒否し、再度、
割込み要求を送出するように上記割込み要求のバスサイ
クルを拒否するように応答する。

データ処理装置は、入出力制御装置が再度、バスサイク
ルを使用して割込み要求を送出できるように１現在実行
中のプログラム走行レベルｔ）１　変化し九時に割込み
要求許可信号を入出力バスを介して入出力制御装置に送
出する。

第５図は、従来技術によるデータ処理方式の動作タイミ
ングを示す図である。第５図において、データ処理装置
（第５図ではＣＰＵと表わす。）は走行レベル１０のプ
ログラムを実行中であシ、走行レベル５のプログラムが
キューに登録されている状態で割込みレベル８の割込み
要求が発生したとする。ここで、走行レベルの数値は大
きい方が優先順位は高いものとする。第６図において、
走行レベル１０でプログラムを実行中に時点（ａ）で、
入出力制御装置はバスサイクルを起動して割込み要求を
送出する。この入出力制御装置に与えられた割込みレベ
ルは８である。

データ処理装置は、アドレスバスの送シ先チャネル番号
が自チャネルであるものと認識すると、割込み情報の要
求元チャネル番号と要求割込みレベルトラバッファレジ
スタにセントシ、走行レベルレジスタの内容と比較する
。走行レベルの方が要求割込みレベルより高い場合には
、バス制御回路は要求拒否の応答を送出する（第５図で
は、ＮＡＫ応答と表わす、第５図（ｂ）点参照）。

要求を拒否している入出力制御装置は、割込み要求を保
留しておく。このため、入出力制御装置（第５図ではＩ
ＯＣと表示する。）では動作中の表示がセットされたま
まとなる。データ処理装置におけるレベル１ｏのプログ
ラムの実行が完了すると、次にキューに登録されている
レベル５のグログラムの実行を開始する（第６図（ｅ）
点参照鬼この走行レベルが変化した時に１データ処理装
置は割込み再要求許可信号を入出力制御装置に入出力バ
スを介して送信する（第５図ではＲＩＮＴ信号と表わす
、第５図（ｄ）参照）。

割込み要求を保留している入出力制御装置は、バスサイ
クルを起動して割込み要求を送出する（第５図（ｅ）点
参照）。データ処理装置では走行レベル５のプログラム
を走行中であシ、割込みレベル８、すなわちレベルの高
い割込み要求であったため、この要求を受付ける応答を
送出する（第５図でけＡＣＫ応答と表わす、第５図（ｆ
）を参照）データ処理装置では、走行中のレベ／Ｉ１５
のプログラムからレベル８のプログラムに走行を切替え
る（第６図（ｇ）点参照）。割込み要求を送出した入出
力制御装置が「受付けた応答（ＡＣＫ応答）」を受信す
ると、一連の動作が終了したことになって動作中という
表示をリセットする。（第６図（ｈ）点参照）。

ここでは、あるプログラムから他のレベルのグログラム
へ走行が切換わる場合、データ処理装置が備えているコ
ンチクスト（各種レジスタ）の退避と復帰とについては
説明しない。

（発明が解決しようとする問題点） 従来技術によれば、入出力制御装置が要求している割込
みレベルが実行中のプログラムレベルよシも低い場合に
は、割込み要求が一回のバスサイクルにより受付けられ
ず、再度、バスを利用しなければならなかった。斯かる
従来方式では、二回目以後の割込み要求がまだプログラ
ム走行レベルよシ本低い場合には、再び、受付けが拒否
されることになって無効なバスサイクルを発生させると
いう欠点があった。したがって、ｍ５図から明らかなよ
うに、従来技術では無効なバスサイクル（最初の割込み
要求バスサイクルを表わす、第５図（ａ）点参照）が生
じ、この場合に入出力バスに接続されている他の入出力
制御装置との間で入出力バスを使用できないことになシ
、バスの使用効率を低下させるという欠点があった。

本発明の目的は、入出力制御装置から入出力バスを介し
て割込み要求を送出する場合にけ、要求する割込みレベ
ルが実行中のプログラムレベルよυ低い時でも割込み要
求をいったん受付けることＫより、割込み要求に使用し
たバスサイクルを無効なものとせず、バスの使用効率を
向上させると共に割込み処理を高速化することができる
ように構成したデータ処理装置を提供することＫある。

（問題点を解決するための手段） 本発明によるデータ処理装置はバッファレジスタと、チ
ャネル認識回路と、記憶手段と１割込み情報レジスタと
、入出力バス制御回路と１割込み制御回路と、走行レベ
ルレジスタと、レベル比較器とを具備して構成したもの
である。

バッファレジスタは、要求された割込み情報を一時的に
貯えるためのものである。

チャネル認識回路は、アドレスバスの送り先チャネル番
号が該当するチャネル番号であることを確認するための
ものである。

記憶手段は、割込み情報のうちで要求元チャネル番号な
らびに要求された割込みレベルを貯えるためのものであ
る。

割込み情報レジスタは、記憶手段から読出された割込み
情報を保持するためのものである。

入出力バス制御回路は、入出力バスを制御するためのも
のである。

割込み制御回路は、入出力バス制御回路ならびに記憶手
段を連結して動作させることにより割込みを制御するた
めのものである。

走行レベルレジスタは、実行中のプログラムの走行レベ
ルを保持するためのものである。

比較器は、走行レベルと要求された割込みレベルとを比
較して、結果を割込み制御回路に戻すためのものである
。

（実施例） 次に１本発明について図面を参照して詳細に説明する。

第１図は、本発明を適用したデータ処理方式の一実施例
を示すブロック図である。第１図において、１け入出力
バス、２はデータ処理装置、３．４はそれぞれ入出力制
御装置である。

第２図は、入出力制御装置からデータ処理装置に割込み
を要求する時の入出力バス１のデータ形式を示す図でち
ゃ、このデータ形式に含まれた情報は割込み要求情報で
ある。

第２図において、アドレスバスの送夛先チャネル番号の
部分には、データ処理装置に与えられたチャネル番号を
乗せる。データバスの要求元チャネル番号の部分ＫＦ！
、割込みを要求する入出力制御装置が自身に対して与え
たチャネル番号が定義されている。割込みレベルの部分
には、上記入出力制御装置ｔＫ関する処理プログラムの
優先レベルが入出力制御装置の動作を指示する前にプロ
グラムにより定義されておシ、入出力制御装置に対して
はその割込みレベルを乗せる。

第８図は、本発明によるデータ処理装置の割込み受付は
処理部の一実施例を示すブロック図である。データ処理
装置における演算回路等は、本発明に直接関連がないの
で省略する。第３図において、１は入出力バス、１１は
要求割込み情報を一時的に貯えるためのバッファレジス
タ、１２はアドレスバスの送シ先チャネル番号が本デー
タ処理装置のチャネル番号であることを確認するための
チャネル認識回路、１６は割込み情報のうちで要求元チ
ャネル番号と要求割込みレベルとを貯えるための記憶手
段、１４け割込み情報レジスタ、１５は入出力バス制御
回路、１６は割込み制御回路、１７は実行中のプログラ
ムの走行レベルを保持するための走行レベルレジスタ、
１８は走行レベルと要求割込みレベルとを比較して比較
結果の「大」、「小」、あるいけ「等しい」の情報を割
込み制御回路に伝えるためのレベル比較器である。

以下、本発明による動作を第４図に示すタイミングチャ
ートを参照しながら説明する。

第４図において、データ処理装置（第４図ではＣＰＵと
表示する。）は走行レベル１０のプログラムを実行中で
あり、走行レベル１０のプログラムの実行が完了した場
合にはレベル５のプログラムを実行すべくキューに登録
されている。第５図と同様に、入出力制御装置３．４は
時点（ａ）でレベル８０割込み要求を実行すべくバスサ
イクルを起動する。データ処理装置２はアドレスバスの
送シ先チャネル番号が自チャネルであることを認識する
と、割込み要求バスサイクルのデータバス上から要求元
チャネル番号と割込みレベルとをバッファレジスタ１１
に貯える。同時にレベル比較５１８ａ、バッファレジス
タ１１に貯えられ九割込みレベルを走行中のレベルと比
較する。要求のあった割込みレベルが走行中のレベルよ
シ高い時には、割込み要求のあったレベルのプロゲラ′
ムの走行へ切換える。

この場合には、従来技術と同様に動作を行う。

本発明が効果を発揮するのは、走行中のレベルより割込
み要求レベルの方が低い場合である。入出力制御部３，
４からの割込み要求を検出した時、バッファレジスタ１
１に割込み要求情報である要求元チャネル番号と割込み
レベルとがセントされ、記憶手段１５に空きエリアがあ
るか否かがチェックされる。

空きエリアが存在しない時には、受付は拒否の応答（Ｎ
ＡＫ応答）が送出される。　記憶容量を＃１ぼ６４の大
きさＫとって、記憶手段の多重度を多くすれば、走行レ
ベルより要求の割込みレベルが低く、記憶手段に割込み
要求情報を幾重に格納しても空きエリアがなく々るとい
う事象は発生しないので、拒否応答は発生しないで済む
。空エリアのあることが確認されると、入出力バス制御
回路１５は受付は再応答（第４図ではＡＣＫ応答と表示
する。第４図（１）点参照〕を送出すると共に１割込み
レジスタ１４にこれを転送し、走行レベルレジスタ１７
の内容と割込み要求レベルとをレベル比較器１８によシ
比較する。そこで、入出力制御装置６，４は動作中の状
態から解除される（第４図（ｊ）点参照）。上の説明に
おいては要求の割込みレベルの方が低いので、割込み要
求情報を記憶手段１５の空きエリアのなかで最も低い番
地から順に格納する。データ処理装置２はそのまま命令
の実行を続けるので、現在の走行レベルのままに保持さ
れている。この場合には、データ処理装置２は主記憶に
格納されている命令を逐次取出して実行する。

命令を取出すととに入出力制御装置６，４から割込み要
求が送出されているか否かをチェックしておシ、割込み
要求がなければ命令が実行されるが、割込み要求がない
時には記憶手段１５に格納されている要求割込み情報の
有効性フラグの状態を検出する。有効性フラグが立って
いない場合には、そのまま命令の実行を続ける。有効性
フラグが立っている場合には、該当する要求割込み情報
を割込み情報レジスタ１４に移送し、この内容を走行レ
ベルレジスタ１７の内容（走行レベル）と比較し、要事
されている割込みレベルの方が低い場合には、そのまま
命令を実行し続ける。

レベル１０のプログラム走行が完了し、キューに登録さ
れているレベル５のプログラムに切替わる（第４図（ｋ
）点参照）と、要求されている割込みレベルの方が高く
なシ、記憶手段１５から取出した割込み要求情報の有効
性フラグをリセットし、レベル８のプログラムの実行に
移る。すなわち、現走行レベルのプログラムのコンチク
スト（各種レジスタの内容）を主記憶に退避し、要求さ
れている割込みレベルのコンチクストを主記憶からデー
タ処理装置２の各種レジスタ（プログラムカウンタも含
む）Ｋ復帰させ、プログラムカウンタが指示しているア
ドレスの命令取出しのシーケンスに移る。

（発明の効果） 以上説明したように本発明は、データ処理装置に入出力
制御装置からの割込み要求情報と、この割込み要求情報
の有効性フラグとの両者を記憶するための記憶手段を多
重に設け、現在実行中のプログラム走行レベルより要求
した割込みレベルの方が低い場合でも、データ処理製蓋
が割込み要求を拒否応答することなく、上記記憶手段に
対して上記情報とフラグとを格納し、上記割込み要求レ
ベルが走行レベルよシ高い場合には、上記記憶手段から
割込み情報を取出して割込み処理を行うことによシ、入
出力バスの拒否応答をなくシ、入出力バスの使用効率を
向上させ、割込み処理を高速化させることができるとい
う効果がある。

【図面の簡単な説明】

第１図は、本発明の対象となるデータ処理システムを示
すブロック図である。 第２図は、入出力バス上の割込み要求情報の形式を示す
図である。 第８図は、本発明によるデータ処理装置の一実施例を示
すブロック図である。 第４図は、本発明によって割込み要求時の処理を実行す
る場合の動作タイずングを示すタイミングチャートであ
る。 第５図は、従来技術によって割込み要求時の処理を実行
する場合の動作タイリングを示すタイミングチャートで
ある。 １・・・入出力バス ２・會・データ処理装置 ６．４−・６人出力制御装置 １１−・・バッファレジスタ １２・・・チャネル認識装置 １Ｍ−・・記憶手段 １４−・・割込み情報レジスタ １５・・・入出力バス制御回路 １６・・・割込み制御回路 １７・Φ・走行レベルレジスタ １８＠・争レベル比較器

Claims (1)

【特許請求の範囲】
1. 要求された割込み情報を一時的に貯えるためのバッファ
   レジスタと、アドレスバスの送り先チャネル番号が該当
   するチャネル番号であることを確認するためのチャネル
   認識回路と、前記割込み情報のうちで要求元チャネル番
   号ならびに要求された割込みレベルを貯えるための記憶
   手段と、前記記憶手段から読出された前記割込み情報を
   保持するための割込み情報レジスタと、入出力バスを制
   御するための入出力バス制御回路と、前記入出力バス制
   御回路ならびに前記記憶手段を連結して動作させること
   により前記割込みを制御するための割込み制御回路と、
   実行中のプログラムの走行レベルを保持するための走行
   レベルレジスタと、前記走行レベルと前記要求された割
   込みレベルとを比較して結果を前記割込み制御回路に戻
   すためのレベル比較器とを具備して構成したデータ処理
   装置。