JPS6326754A

JPS6326754A - 共通バス情報伝達方式

Info

Publication number: JPS6326754A
Application number: JP17037086A
Authority: JP
Inventors: Tetsuo Kudo; 工藤　哲郎
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-07-18
Filing date: 1986-07-18
Publication date: 1988-02-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕複数のモジュール間の情報伝達を行う共通ハス情報伝達
方式であって、特定のモジュールに対してバスフレーム
の送出が集中し、緊急度の高い情報伝達が遅延する確率
を低下させ、更にパスフレームを受けたモジュールにお
ける処理効率を向上させるために、複数のフレームバッ
ファを備え、それぞれのフレームバッファへの受付に応
じて固有の割込みをマイクロプロセッサに発生し、更に
共通バス上のフレームバッファのアドレス及び割込みレ
ベルを表すディスクリブタを付加することにより、同一
の処理要求を表すバスフレームでも異なる優先度を指定
出来るため、共通バス上の情報伝達の柔軟性が高くなり
、フレーム送出によって起動される他モジュールへの処
理要求を迅速且つ効率化することが可能となる。

〔産業上の利用分野〕

本発明は、共通バスを介して複数のモジュール間の情報
伝達を行う共通バス情報伝達方式に関する。

データ処理等の分野では装置内に共通バスを設け、複数
のモジュールを結合させてデータ転送を行うことにより
、結合性の高い装置を実現する手段が用いられている。

この場合、モジュールからモジュールへの処理要求は共
通ハスを通してハスフレームとして伝達されるが、特定
モジュールに様々な内容の処理要求が同時に集中する場
合がある。

そのため、処理要求自体が受は付けられない場合や、受
は付けられたとしてもその要求に対する応答がある時間
内に返らない場合には、装置全体としての処理能力が低
下することになる。

かかる装置全体としての処理能力低下を救済する方式の
実用化が望まれている。

〔従来の技術〕

第３図は従来例を説明するブロック図を示す。

第３図は交換可能な機能単位である複数のモジュール１
　（０）　〜１　（ｎ）と、そのモジュール１　（０）
　〜１（ｎ）間を接続し、モジュール１（０）〜１（ｎ
）間の情報を伝達する共通バス（２）とからなっている
。

又、各モジュール１（０）〜１（ｎ）には各モジュール
１（０）〜１（ｎ）が有する機能に基づき所定業務処理
を実施する時の内部処理指示をプログラムに基づき行う
マイクロプロセッサ（以下ＭＰＵと称する）４と、他のモジュール１（０）〜１（ｎ）から送出された当該
モジュール１（ｉ）に対する処理要求を表すバスフレー
ムを格納するバスフレーム格納部７とが具備されている
。

各モジュール１（０）〜１（ｎ）間の情報伝達（例えば
、バスフレーム、データ及び制御信号等）は、共通ハス
（２）を介して行われる。

各モジュール１（０）〜１（ｎ）で処理出来る情報も全
く同時に複数情報を処理することは出来ないのが一般的
である。一方、共通ハス（２）でも同時に伝達出来る情
報は、１つの情報であり複数の情報を全く同時に伝達す
ることは出来ない。

しかし、共通バス（２）に接続されるモジュール１（０
）〜１（ｎ）数が増大すると、各モジュール１（０）〜
１（ｎ）から非同期に共通バス（２）に対して情報伝達
要求が発生ずるため、その対応策の１つとして、共通バ
ス（２）の処理タイミング毎に伝達する複数の情報を時
分割して、その処理効率を向上する方式が採用されるよ
うになって来た。

〔発明が解決しようとする問題点〕

上述の場合、それぞれ情報を伝達する相手が相違する場
合には、より有効となる。

しかし、特定のモジュール１（ｉ）に様々な内容の処理
要求が同時に集中する場合には、処理要求自体が受は付
けられない場合や受は付けられたとしても、その要求に
対する応答が予め決められた時間内に返らないケースが
発生する。

この様な場合には、装置全体としての処理能力を低下さ
せることになる。

〔問題点を解決するだめの手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図に示す原理ブロック図はモジュール１（ｉ）内の
構成概要と、共通バス（２）との関連を示し、その構成
は、複数モジュール１（０）〜１（ｎ）間で送受信されるデ
ータや制御信号を伝達するデータ／コントロールフィー
ルド（２１）と、複数モジュール１（０）〜１（ｎ）間で送受信されるバ
スフレームの優先度を表す付加情報を伝達するディスク
リプタフィールド（２２）とを備える共通バス（２）と
、複数モジュール１（０）〜１（ｎ）のそれぞれは、第３
図で説明したＭＰＵ４と、他のモジュールから送出される複数バスフレームを格納
するフレームバッファ部３と、ディスクリプタフィール
ド（２２）の内容を解読し、フレームバッファ部３の状
態を監視し、バスフレームの格納制御を行うバッファ制
御手段（バッファ制御部）５と、フレームバッファ部３へのバスフレームの格納状態に応
じて、当該モジュール１（ｉ）内の処理を指示するｌ’
１Ｐｔ１４に対して、割込みを発生する割込み制御手段
（割込み制御部）６とを具備するモジュール１（ｉ）と
で構成されている。

〔作用〕

特定のモジュール１（ｉ）に対してバスフレームの送出
が集中し、緊急度の高い情報伝達が遅延する確率を低下
させ、更にバスフレームを受付けたモジュール１（ｉ）
における処理効率を向上させるために、複数のバスフレームを格納する複数のフレームバッファ
を有するフレームハ・７フア部３を備え、それぞれのフ
レームバッファへの受付に応じて固有の割込みをＭＰＬ
１４に発生し、更に共通バス（２）上のフレームバッフ
ァのアドレス及び割込みレベルを表すディスクリブタを
付加することにより、同一の処理要求を表すバスフレー
ムでも異なる優先度を指定出来るため、共通バス上の情
報伝達の柔軟性が高くなり、フレーム送出によって起動
される他モジュールへの処理要求を迅速且つ効率化する
ことが可能となる。

〔実施例〕

以下本発明の要旨を第２図に示す実施例により具体的に
説明する。

第２図は本発明の詳細な説明するブロック図を示す。尚
、企図を通じて同一符号は同一対象物を示す。

本実３１　例のフレームバッファ部３は、ｎ個のバスフ
レームを格納することが出来るフレームバッファ３（１
）〜３（ｎ）を有し、又バッファ制御部５及び割込み制
御部６は下記の機能ブロックを具備している。

即ち、バッファ制御部５は、ディスクリプタフィールド（２２）の内容を解読するデ
コーダ５１と、割込みリセット信号■がアクティブになるとゲート信号
を送出するフリップフロップ（以下Ｆ。

Ｆと称する）５２と、Ｆ、Ｆ５２からのゲート信号がアクティブになるとデコ
ーダ５１での解読結果によりｎ木のバッファセット信号
■の内アクティブとなった１本を送出するゲート５３と
を具備する。

又、割込み制’＜ＴＥ部６は、バッファセット信号■が
アクティブになるとセット状態となり、割込み信号■を
アクティブとするＦ、Ｆ６１を具備する。

例えば、モジュール１（ｉ）に対する処理要求を表すバ
スフレームが集中し伝達された場合、そのバスフレーム
はデータ／コントロールフィールド（２Ｌ）ヲ介して、
フレームバッファ部３内のフレームバッファ３（１）〜
３（ｎ）に逐次格納される。

一方、ディスクリプタフィールド（２２）には、伝達さ
れたハスフレームの処理要求の優先度を付加（例えば、
図示してないバスコントローラ等で付加する）し、当該
モジュール１（ｉ）のハンファ制御部５内デコーダ５１
へ伝達する。

デコーダ５１は、ディスクリプタフィールド（２２）の
内容を解読して、０本のバッファセット信号■の内の１
本をアクティブにする。

即ち、デコーダ５１はディスクリプタフィールド（２２
）の内容に応じて、フレームバッファ３（１）〜３（ｎ
）を選１尺する。

この時、例えばフレームバッファ３（１）が空き状態で
あると、Ｆ、　Ｆ５２はリセット信号であり、ゲート５
３の出力でありフレームバッファ３（ｉ）に対応するパ
フファセット信号■がアクティブになる。

このパンファセット信号■は、Ｆ、Ｆ５２のセット端子
（Ｃ）に入力され、これによりＦ、Ｆ５２はセット状態
となり、リセット信号■がリセット端子（ｄ）に入力す
るまで、フレームバッファ３（ｉ）にはデータは格納さ
れない。

更に、バッファセット信号■は割込み制御部６内のＦ、
Ｆ６１のセット端子（ａｌにも入力されており、バッフ
ァセット信号■がアクティブになると、Ｆ。

Ｆ６１はセット状態となり、対応する割込み信号■がア
クティブとなる。

このようにして、フレームバッファ部３内のフレームバ
ッファ３（１）〜３（ｎ）に逐次データ／コントロール
フィールド（２１）の内容を格納し、格納された内容は
割込み制御部６の割込み信号■をアクティブすることに
より、ＭＰＵ４に割込みを発生し肝Ｕ４に通知し、その
内容に応じた処理がなされる。

即ち、共通バス（２）を通じて他のモジュールより情報
が送出された場合、受取側のモジュール（即ち、本実施
例ではモジュール１（ｉ）とする）では、ディスクリプ
タフィールド（２２）が示すフレームバッファ部３内フ
レームバフファ３（１）〜３（ｎ）のアドレスへデータ
／コントロールフィールド（２１）上の情報を格納する
。

そのため、フレームバッファ部３内の他のアドレスがフ
ル状態でもその情報を受は取ることが出来、更に格納と
同時にＭＰＵ４に対してディスクリプタフィールド（２
２）が示す優先度で割込みを発生することから、優先度
の高い情報を迅速に受取側に通知し処理することが可能
となる。

〔発明の効果〕

以上のような本発明によれば、同一の処理要求を表すバ
スフレームでも異なる優先度を指定出来るため、共通バ
ス上の情報伝達の柔軟性が高くなり、フレーム送出によ
って起動される他モジュールへの処理要求を迅速且つ効
率化することが出来る。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図は従来例を
説明するブロック図、をそれぞれ示す。図において、１（Ｏ）〜１（ｉ）〜１（ｎ）はモジュール、３はフレ
ームバッファ部、３（１）〜３（ｎ）はフレームバッファ、４は門ＰＵ　
。５はバッファ制御部、　　６は割込み制御部、７はバス
フレーム格納部、５１はデコーダ、５２．６１　はＦ、
Ｆ、　　　　　　５３はゲート、をそれぞれ示す。Ｎ　　′　・′ ＼−−−〉′ ７小將さ」′Ａクツ〒、理と１氾５月するフ゛Ｏ，ニア
≧〕キ　１　？

Claims

【特許請求の範囲】複数のモジュールが結合された共通バス（（２））を介
して、前記複数のモジュール間の情報伝達を行うデータ
処理システムにおいて、前記共通バス（（２））は、前記複数モジュール間で送
受信されるデータや制御信号を伝達するデータ／コント
ロールフィールド（（２１））と、前記複数モジュール
間で送受信されるバスフレームの優先度を表す付加情報
を伝達するディスクリプタフィールド（（２２））とを
備えると共に、前記複数モジュールのそれぞれは、他の
モジュールから送出されるバスフレームを格納するフレ
ームバッファ部（３）と、前記ディスクリプタフィールド（（２２））の内容を解
読し、前記フレームバッファ部（３）の状態を監視し、
該バスフレームの格納制御を行うバッファ制御手段（５
）と、前記フレームバッファ部（３）への該バスフレームの格
納状態に応じて、当該モジュール内の処理を指示するマ
イクロプロセッサ（４）に対して割込みを発生する割込
み制御手段（６）とを具備し、前記フレームバッファ部
（３）への格納情報は、前記共通バス（（２））を介し
て伝達される情報を前記フレームバッファ部（３）の容
量数逐次格納し、格納された複数情報は、前記マイクロ
プロセッサ（４）に対して割込みを発生することにより
処理され、その処理優先度を前記ディスクリプタフィー
ルド（（２２））を介して表示することを特徴とする共
通バス情報伝達方式。