JPS59167732A - 入出力装置制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、電子計算機システムにおける入出力装置の選
択方式の改良に関するもである。

従来技術及び問題点 従来から電子計算機システムにおいては、第１図に示す
様に、中央処理装置ＣＰＵと入出力装置１０１〜Ｉｏｎ
とはパスＢを介して接続されている。

すなわち、ハスＢは、アドレス）＜スＡＤＢ、デー　タ
パスＤ　Ｔ　Ｂ、制御ハスＣＮ１３から成り、各入出力
装置は、アドレスデコーダＡＤがアドレス信号Ａ　Ｄ　
１３に、バッファＢＦがデータバスＩ）　Ｔ　Ｉ３４こ
、タイミング回路ＴＩＭが制御バスＣＮＢに接続されて
いる。そして、アドレスバスＡＤＢ上のアドレス信号を
、アドレスデコーダＡＤでデコートし、アドレス設定回
路ＳＥＴでセ・ノドした自局アドレスと一致した時、制
御パスＣＮＢ上のコントロール信号をタイミング回路Ｔ
ＩＭが検出したタイミングで、テデータハスＤＴＢ上の
データをノ＼・ノファＢＦに取込むか、もしくは、バッ
ファＢＦの内容をデークツ＼スＤＴＢ上に送出する。

以」二のシステムにおいては、アドレスデコーダ、タイ
ミング回路を各入出力装置が備えているため、各入出力
装置における回路構成が大きくなる欠点かあった。又各
人出力装置毎にアドレスを設定しなければならなか、、
？Ｉ０ 発明の目的 本発明は、この様な点に鑑みてなされたもので、入出力
装置における回路構成を小型化することを目的とするも
のである。

発明の構成 上記目的は、本発明によれば、中央処理装置からのアド
レス信号を共通のデコード回路によりアコ−１−シ、デ
コート出力により、データバスに並列に接続された複数
の入出力装置の１つをセレクトし、セレクトされた入出
力袋Ｃ１は、該データバスからのデータを受信するか該
データバスへデータを送出することを特徴とする入出力
装置制御方式によって達成される。

発明の構成 以下本発明を実施例に基づいて説明する。

第２図は、本発明の実施例で、図中ＣＡ　Ｔは共通デコ
ード・タイミング回路、ＳＥＬ　１〜Ｓ　Ｅ　Ｌ　ｎは
セレクト線で、第１図と同一符号を付与している。

本発明においては、デコーダ、タイミング回路を共通化
することにより、入出力装置の回路構成を簡略化した。

すなわち、中央処理装置からのアドレス信号を共通デコ
ード、タイミング回路ＣＡＴでデコートし、制御ハスＣ
ＮＢからのタイミング信号を受信したタイミングで、い
ずれかのセレクト線を介して、セレクト信号を入出力装
置に入力する。

セレクト信号を受信した入出力装置は、データバスＤＴ
Ｂからのデータを受信し、若しくはデータバスＤＴＢへ
データを送出する。

発明の効果 以上の如く本発明によれば、アドレスデコーダ。

タイミング回路を共通化しているので、各入出力装置の
回路構成を簡略することができる。

又シトレス設定を行う必要がないので、各入出力装置に
おけるアドレス設定回路も省略でき、入出力装置を共通
化できる。

【図面の簡単な説明】

第１図は、従来の制御方式を示す図、第２図は本発明の
一実施例を示す図である。 図中ｃｐｕは中央処理装置、ＩＯＩ〜ＪＯｎは入出力装
置、ＣＡＴは共通デコーダ、タイミング回路、５ＥＬＬ
〜５ＥＬｎはセレクト線である。 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 中央処理装置からのアドレス信号を共通のデコート回路
   によりデコートし、デコード出力により、データバスに
   並列に接続された複数の入出力装置の１つをセレクトし
   、セレク１〜された入出力装置は、該データバスからの
   データを受信するか該データバスへデータを送出するこ
   とを特徴とする入出力装置制御方式。