JPS63231660A - 入出力制御装置のアドレスデコ−ド方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要） この発明は、入出力制御装置のハード装置の減少のため
、アドレス信号とリート／ライト信号とを変換手段でリ
ードライト情報を含むレジスタアドレス信号に変換し、
このレジスタアドレス信号をデコーダに入力し１台のデ
コーダからレジスタライト信号及びレジスタリード信号
を発生させるようにしたものである。

〔産業上の利用分野〕

この発明は入出力装置のアドレスデコード方式に係り、
特にバスからのアドレス信号を変換手段で変換したレジ
スタアドレス信号とバスからのリード／ライト信号とを
デコーダに入力してレジスタライト信号及びレジスタリ
ード信号を発生するようにした入出力制御装置における
アドレスデコード方式に関する。

（従来の技術） 従来、上述のような入出力装置にお、けるアドレスデコ
ード方式としては次のようなものがある。

これは、第３図に示すように、共通バス１１．中央処理
部２、メモリ部３′を有する情報処理装置４の共通バス
１に入出力制御装置５を介してＣＲＴ、キーボード、磁
気ディスク装置等の外部装置を配置しメモリ部３と入出
力装置６との間で情報をやりとりするようにしたもので
ある。

４こで、上述の入出力制御装置５は、第４図に示すよう
に共通バス１にアドレス線７を介して接続し、アドレス
情報のみを圧縮した３ビツトのレジスタアドレス信号に
変換する変換手段としてのＰ　ＲＯＭ　（ｐｒｏｇｒａ
ｍａｂｌｅ　ＲＯＭ　）とこのＦＲＯＭ８からのレジス
タアドレス信号と共通バス１からのリード／ライト信号
とを受け、それぞれレジスタライト信号とレジスタリー
ド信号を発生する第１及第２のデコーダ９，１０とから
構成している。これらのデコーダ９，１０はライト用、
リード用を同一仕様のものを使用しているが、一方はラ
イトレジスタ信号を、他方はリードレジスタ信号を専門
に送出する。またこのデコーダ９，１０は３ｔ０８のも
のであり、上記のＦＲＯＭ８からの３ビツトのレジスタ
アドレス信号からリード用のデコーダ９にあっては共通
バス１からのリード信号を受けた時に８台のリードレジ
スタに対応するレジスタ１リード信号〜レジスタ８リー
ド信号を発生する。一方、ライト用のデコーダ１０はバ
スからのライト信号を受は上記のデコーダ９と同様に８
台のライトレジスタに相当するレジスタ１ライト信号〜
レジスタ８ライト信号を発生するものである。

尚第４図生得号１１は共通バスからのアドレスストロー
ブ信号に基づいてデコーダ９，１０のゲートにタイミン
グ信号を出力するタイミング信号作成部である。

（発明が解決しようとする問題点） ところで、上述した従来の情報処理装置におけるアドレ
スデコード方式にあってはその情報処理装置に必要とさ
れるレジスタの数がいくら少なくともデコーダはリード
及びライトの２系統を必要とし、またこれに附随する回
路等も必要となる。

このためハード装置の装備を減少させることが望まれて
いる。

（問題点を解決するための手段） 本発明において上記の問題点を解決するための手段は第
１図に示すように、バス１５からのアドレス信号を変換
手段１６で変換したレジスタアドレス信号とバスから供
給され読み取りであるか書込みであるかのいずれか一方
を示すリード／ライト信号とをデコーダ１７に入力して
レジスタライト信号及びレジスタリード信号を発生する
ようにした入出力制御装置１８におけるアドレスデコー
ド方式において、上記アドレス信号と上記リード／ライ
ト信号とを変換手段１６でリードライト情報を含むレジ
スタアドレス信号に変換し、このレジスタアドレス信号
をデコーダ１７に入力し１台のデコーダ１７でレジスタ
ライト信号及びレジスタリード信号を発生するようにし
たことである。

〔作用〕

本発明においては、リード／ライト信号が、一本の信号
線で２方向アクセスを示すのでこの信号の性質を利用し
この信号とアドレス信号とをレジスタアドレス信号に変
換する変換手段に入力し、このリードライト情報を含む
レジスタアドレス信号をデコーダに入力し、２系統の出
力とするようにしたから１台のデコーダでリード、ライ
トのレジスタの指定を行なうことができるから、装置全
体においてレジスタの総数が少ない場合においては一台
のデコーダで全てのリードレジスタ及びライトレジスタ
の指定を行なうことができる。

〔実施例〕

次に本発明に係る情報処理装置におけるアドレスデコー
ド方式の実施例を図面に基づいて説明する。

第２図は本発明に係る情報処理装置におけるアドレスデ
コード方式の実施例を示すものである。

本実施例においては情報処理装置に接続した入出力制御
装置１８は第２図に示すように共通バス１５のアドレス
線からのアドレス情報とともに共通バス上のリード／ラ
イト信号を入力してリードライト情報を含むレジスタア
ドレス信号に変換する変換装置としてＰＲＯＭ１６を設
けている。

そして本実施例において、上記のＰＲＯＭ１６には、１
台のデコーダ１７を接続して、このデコーダ１７には３
台のリードレジスタと４台のライトレジスタとを接続す
るようにしている。また、図中符号１９は、従来と同様
に共通バス１５からのアドレスストローブ信号に基づい
てデコーダ１７のゲートにタイミング信号を出力するタ
イミング信号作成部である。

従って、本実施例によれば、デコーダにはＦＲＯＭから
リード／ライト情報を含めた内容のレジスタアドレス信
号が入力されるから、１台のデコーダにリードレジスタ
及びライトレジスタの二種類のレジスタを接続すること
ができ、１台のデコーダでリードレジスタ及びライトレ
ジスタに対してレジスタライト信号及びレジスタリード
信号を発生することができ、従来リード及びライトと２
台設けていたデコーダを１台とすることができハードウ
ェアの構成を単純なものとすることができる。

〔発明の効果〕

以上説明したように、本発明によれば、入出力制御装置
のアドレスデコード方式をアドレス信号とリード／ライ
ト信号とをレジスタアドレス情報に変換する変換手段に
入力し、このレジスタアドレス情報をデコーダに入力す
ることとしたからライトレジスタ及びリードレジスタの
総数がそれほど多くない場合には、１台のデコーダで全
てのレジスタライト信号及びレジスタリード信号を送出
することかでき、デコーダ１台分のハードウェアを削減
することができるという効果を奏する。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は本発明に係る入出力
装置のアドレスデコード方式の実施例を示すブロック図
、第３図は情報処理装置の構成を示すブロック図、第４
図は入出力制御装置のアドレスデコード方式を示すブロ
ック図である。 １５・・・共通バス １６・・・変換手段（ＦＲＯＭ） １７・・・デコーダ １８・・・入出力制御装置 本塵明の洲耀ヨ 館　ｌ　図 ・１・宵幸ロヌＢ−王甲殖貰　曳ｆへ寸哩」第３図 ノ凸さ一止イテ１−１ｔ冴、イムシ］ ｓ　４　＠

Claims (1)

1. 【特許請求の範囲】 バスからのアドレス信号を変換手段で変換したレジスタ
   アドレス信号とバスから供給され読み取りであるか書込
   みであるかのいずれか一方を示すリード／ライト信号と
   をデコーダに入力してレジスタライト信号及びレジスタ
   リード信号を発生するようにした入出力制御装置におけ
   るアドレスデコード方式において、 上記アドレス信号と上記リード／ライト信号とを変換手
   段でリードライト情報を含むレジスタアドレス信号に変
   換し、このレジスタアドレス信号をデコーダに入力し１
   台のデコーダからレジスタライト信号及びレジスタリー
   ド信号を発生することを特徴とする入出力制御装置のア
   ドレスデコード方式。