JPH02139652A - マイクロ・コンピューター - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はコンピューター・システムの中央処理装置とし
て使われる、マイクロ・コンピューターに関するもので
ある。

従来の技術 従来のマイクロ・コンピューターでは第２図に示すよう
に２２・アドレス・バスと３ｏ、ｆ−ｐ−・バスの各−
組がマイクロ・コンピューターがら出ており、このマイ
クロ・コンピューターが外部のメモリーもしくは入出力
装置に対してデーターを読み書きしようとする時、まず
この２２．アドレス・バスに読み書きしたいメモリー又
は入出力装置のアドレスを出力することにより、対象と
なるメモリー又は入出力装置を選択し、その後、入力か
出力かの方向を表わす信号３４と共に３０．データー・
バスを経由してデーターを入力もしくは出力していた。

このような従来のマイクロ・コンピューターテは、その
入出力時のタイミング・チャートを第３図に示すように
、今、この例では１回のリード・ライト・アクセスに２
クロック分の時間を要する、とすると、始めにＴ１でリ
ード・アドレスを出力し、Ｔ２　、Ｔ３の２クロック分
ウェイトした後、Ｔ４のタイミングでデーターをリード
する。このリードが終わってからＴ５のタイミングで次
のライト・アドレスを出力し、その後Ｔ６のタイミング
で読んだデーターを処理し、Ｔ７のタイミング１回分’
７−ｒ−イトした後、Ｔ８のタイミングで処理後のデー
ターをライトしなければならなかった。

このようにすることで１回リードし、続けてライトする
動作に８クロック分の時間を要していた。

発明が解決しようとする課題 このような従来のマイクロ・コンピューターでは必ず１
回のデーター人出力が終わってからしか、次のデーター
人出力の動作が始められない為、繰り返しデーター人出
力を行なう時、全データーを入出力するのに要する時間
を、これ以上、早くすることは困難であった。

本発明はかかる点に鑑みてなされたもので、簡易な構成
でより高速に、繰り返しデーターを入出力できるマイク
ロ・コンピューターを提供することを目的としている。

課題を解決するだめの手段 本発明は上記問題点を解決する為、このマイクロ・コン
ピューターがデーターをリードする時にそのアドレスを
指定する為に用いるアドレス・バスと、データーをライ
トする時にそのアドレスを指定する為に用いるアドレス
・バスの２種類のアドレス・バスの出力ポートを一つの
マイクロ・コンピューターに備えるものである。

作用 本発明は上記した構成により、このマイクロ・コンピュ
ーターが、データーの読み込み、書き出し、を繰り返し
行なう時、例えば、まず始めにデーターを読み込みたい
メモリーの番地をリード・アドレス指定用のアドレス・
バスに出力し、続けてこの番地のメモリーから出力され
るデーターを読み込む、と同時に、次にデーターを書き
込みたいメモリーの番地をライト・アドレス指定用のア
ドレス・バスから出力する。

このように前のデーター・リード動作が完了する前から
、次のデーター・ライト動作を始めることができる。

実施例 第１図は本発明のマイクロ・コンピューターの一実施例
を示すブロック図である。第１図においてこのマイクロ
・コンピューターは次に実行しようとする命令をこの図
には描かれていないがプロダラム・カウンタの示すアド
レスのメモリーから４゜チーター・バス、ａ、チーター
・バス・パノファヲ経由して、このマイクロ・コノビュ
ーター内に取り込み、６、命令コードの回路を通って２
．命令デコーダーに入る。２．命令デコーダーに入った
命令はこの中でデコードされ、結果が１．実行ユニット
に対して１５．実行制御信号として与えられる。又、２
．命令デコーダーからは１７．実行アドレス２も生成さ
れ、１．実行ユニットで生成される１６．実行アドレス
１と共に、６、アドレス生成ユニットに与えられる。６
．アドレス生成ユニットでは１．実行ユニットから送ら
れてきた１６．実行アドレス１と、２．命令デコーダー
から送られてきた１７．実行アドレス２とが加算され最
終的な有効アドレスが生成される。この最終的な有効ア
ドレスは１１．リード用アドレスと１２．ライト用アド
レスの両方に分けられ、それぞれ、７．リード用アドレ
ス・バッファと８．ライト用アドレス・バッファに入れ
られる。又、これと平行して２．命令デコーダーで次に
使用する有効アドレスはリード用か、ライト用か、に従
って１０．リード・ゲート信号か、９．ライト・ゲート
信号か、のいずれかが生成され、それぞれ７．１ノード
用アドレス・バッファか、８．ライト用アドレス・バッ
ファのいずれかにゲート信号として送られる。前に述べ
たように、この時点で最終的な有効アドレスが７．リー
ド用アドレス・バッファと８．ライト用アドレス・バッ
ファの両方に入っており、この１０．リード・ゲート信
号か、９．ライト・ゲート信号のいずれかが来た方から
１３．リード用アドレス・バス、又は、１４、ライト用
アドレス・バスのいずれかに出力される。

このようにリード用とライト用の２系統のアドレス・バ
ッファ、７と８を設けることにより、従来例では第３図
のようになっていた１回リード、又はライトのアクセス
をするのに２回のウェイトを必要とするメモリーに対し
て１回リードとライトを続けて行なう時のタイミング・
チャートは第４図のようになる。つまり第４図では、始
めにＴ１１のタイミングでリード用のアドレスを第１図
１３のリード用アドレス・バスに出力する。続くＴ１２
のタイミングでは１回ウェイトを行ない、次のＴ１３で
前に出したリード用のアドレスに対応するデーターを読
む前に次のデーターをライトするアドレスを先に出して
しまう。このようにできるのはアドレス・バス及びアド
レス・バッファをリード用とライト用それぞれ２系統持
っているからである。次のＴ１４ではＴ１１で出したリ
ード・アドレスに対応するデーターが２クロック分経過
した後出て来るのでリードできる。Ｔ１６ではＴ１４で
リードしたデーターを処理し、続くこのデーターの出力
に備える。

次のＴ１６で今処理したばかりのデーターを第１図１８
．処理データーを出力する回路と３．データー・バス・
バッファを経由して、１．実行ユニットから４．データ
ー・バスに出力する。この時、既にＴ１３でライト用の
アドレスを出力し、特定アドレスの選択を済ませており
、その時から２クロツク経過しているのですぐにＴ１６
のクロックの範囲内でデーターの書き込みを終了させる
ことができる。このようにして、第１図に示す本発明に
係るマイクロ・コンピューターの本実施例では、従来例
で８クロック分の時間を要していた続けて１回リードと
ライトを行なうと言う処理を、６クロック分の時間で、
つまり２クロック分の時間だけ短く行なうことができる
。

発明の効果 以上述べて来たように、本発明によれば、極めて簡易な
回路構成で、メモリー等の外部装置にたいしてリードと
ライトの動作を繰り返し行なう時に従来のマイクロ・コ
ンピューターよりも高速に実行することができ、実用的
に極めて有用である。

【図面の簡単な説明】

第１図は本発明の一実施例に於けるマイクロ・コンピュ
ーターの回路構成を示すブロック図、第２図は従来例の
マイクロ・コンピューターノ回路構成を示すブロック図
、第３図は従来例のマイクロ・コンピューターによって
メモリーに対しリードとライトを繰り返し行なった時の
タイミングを示す図、第４図は本発明に係るマイクロ・
コンピューターによってメモリーに対しリードとライト
を繰り返し行なった時のタイミングを示す図である。 １・・・・・・実行ユニット、２・“°゛°命令デコー
ダー３・・・・・・チーター・バス・バッファ、６・・
団・アドレス生成ユニット、７・・・・・・リード用ア
ドレス、バッファ、８・・・・・・ライト用アドレス・
バッファ。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名第１
図 第 図 区 沫

Claims (1)

【特許請求の範囲】
1. データー・リード用とデーター・ライト用の二種類のア
   ドレス・バスを備え、データー・ライト時にはデーター
   ・ライト用のアドレス・バスによってライト・アドレス
   を指定し、データー・リード時にはデーター・リード用
   のアドレス・バスによってリード・アドレスを指定する
   、マイクロ・コンピューター。