JPH0363840A - 複数ｅｐｕのヘルスチェック方式 - Google Patents
複数ｅｐｕのヘルスチェック方式Info
- Publication number
- JPH0363840A JPH0363840A JP1201725A JP20172589A JPH0363840A JP H0363840 A JPH0363840 A JP H0363840A JP 1201725 A JP1201725 A JP 1201725A JP 20172589 A JP20172589 A JP 20172589A JP H0363840 A JPH0363840 A JP H0363840A
- Authority
- JP
- Japan
- Prior art keywords
- epu
- health check
- epus
- registers
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数ＥＰＵ演算演算処理ブロンすのヘルスチェ
ック方式に関し、特に各ＥＰＵのヘルスチェックをＯＳ
が行う複数ＥＰＵのへバスチェ・ンク方式に関する。
ック方式に関し、特に各ＥＰＵのヘルスチェックをＯＳ
が行う複数ＥＰＵのへバスチェ・ンク方式に関する。
従来、複数ＥＰＵのヘルスチェックは、ＥＰＵＡｌ〜Ｅ
ＰＵ Ａｎのｎ個のＥＰＵがある装置では、Ｉ１０入
出力コマンドを使用していた。つまり、ＥＰＵ Ａｌ
がＥＰＵ Ａ２〜ＥＰＵ Ａｎのヘルスチェックを
する際、ＥＰＵ Ａ２から順にヘルスチェックをする
と仮定すると、Ｉ１０コマンドをＥＰＵ ＡｌからＥ
ＰＵＡ２へ送る。応答がＥＰＵ Ａ２からＥＰＵ
Ａｌへ送られると、ＥＰＵ Ａｌは、ＥＰＵ Ａ２
のヘルスチエラスを終了する。同じことをＥＰＵ Ａ
ｎまでに実行し、ＥＰＵ ＡｔはＥＰＵ Ａ２〜Ｅ
ＰＵ Ａｎのヘルスチェックを終了する。すなわち、
ＥＰＵ Ａｌは、ＥＰＵ Ａ２〜ＥＰＵ Ａｎま
で、１つ１つ個別にヘルスチェックを行っていたわけで
ある。
ＰＵ Ａｎのｎ個のＥＰＵがある装置では、Ｉ１０入
出力コマンドを使用していた。つまり、ＥＰＵ Ａｌ
がＥＰＵ Ａ２〜ＥＰＵ Ａｎのヘルスチェックを
する際、ＥＰＵ Ａ２から順にヘルスチェックをする
と仮定すると、Ｉ１０コマンドをＥＰＵ ＡｌからＥ
ＰＵＡ２へ送る。応答がＥＰＵ Ａ２からＥＰＵ
Ａｌへ送られると、ＥＰＵ Ａｌは、ＥＰＵ Ａ２
のヘルスチエラスを終了する。同じことをＥＰＵ Ａ
ｎまでに実行し、ＥＰＵ ＡｔはＥＰＵ Ａ２〜Ｅ
ＰＵ Ａｎのヘルスチェックを終了する。すなわち、
ＥＰＵ Ａｌは、ＥＰＵ Ａ２〜ＥＰＵ Ａｎま
で、１つ１つ個別にヘルスチェックを行っていたわけで
ある。
上述した従来の複数ＥＰＵのヘルスチェック方式は、Ｅ
ＰＵ ＡｔがＥＰＵ Ａ２〜ＥＰＵ Ａｎに対し
、１つのＥＰＵごとに工／○コマンドを出しそのＩ１０
コマンドの応答を受けているので、ＥＰＵ Ａ２〜Ｅ
ＰＵ Ａｎのヘルスチｚ ’ｙりを終了するのに時間
がかかり、またＩ１０コマンドを使用するために、シス
テムバスの占有という欠点があり、また、ＯＳの処理に
も負担がかかるという欠点がある。
ＰＵ ＡｔがＥＰＵ Ａ２〜ＥＰＵ Ａｎに対し
、１つのＥＰＵごとに工／○コマンドを出しそのＩ１０
コマンドの応答を受けているので、ＥＰＵ Ａ２〜Ｅ
ＰＵ Ａｎのヘルスチｚ ’ｙりを終了するのに時間
がかかり、またＩ１０コマンドを使用するために、シス
テムバスの占有という欠点があり、また、ＯＳの処理に
も負担がかかるという欠点がある。
本発明の複数ＥＰＵのヘルスチェック方式は、複数のＥ
ＰＵを有する装置で各ＥＰＵのヘルスチェックをＯＳが
行う複数ＥＰＵのヘルスチェク方式において、各ＥＰＵ
がそれぞれヘルスチェック用のレジスタと、前記レジス
タを読み書きするためのソフトウェアを記憶したヘルス
チェック用のＲＯＭと、前記レジスタの値があらかじめ
定めてあった値の時、動作して前記各ＥＰＵへ割込みを
発生する手段を有するヘルスチェック用の割込み発生回
路を備え、前記レジスタがバスで接続されて成ることを
特徴とする複数ＥＰＵのヘルスチェック方式から構成さ
れる。
ＰＵを有する装置で各ＥＰＵのヘルスチェックをＯＳが
行う複数ＥＰＵのヘルスチェク方式において、各ＥＰＵ
がそれぞれヘルスチェック用のレジスタと、前記レジス
タを読み書きするためのソフトウェアを記憶したヘルス
チェック用のＲＯＭと、前記レジスタの値があらかじめ
定めてあった値の時、動作して前記各ＥＰＵへ割込みを
発生する手段を有するヘルスチェック用の割込み発生回
路を備え、前記レジスタがバスで接続されて成ることを
特徴とする複数ＥＰＵのヘルスチェック方式から構成さ
れる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。
る。
ＥＰＵ演算演算処理フラットＥＰＵ Ａｌ〜ＥＰＵ
Ａｎまでのｎ個あり、それぞれのＥＰＵは、レジスタ
Ｃ１〜Ｃｎと、ＲＯＭ Ｄ１〜Ｄｎと、割込み発生回路
Ｂ１〜Ｂｎとを備えている。
Ａｎまでのｎ個あり、それぞれのＥＰＵは、レジスタ
Ｃ１〜Ｃｎと、ＲＯＭ Ｄ１〜Ｄｎと、割込み発生回路
Ｂ１〜Ｂｎとを備えている。
レジスタＣ１〜Ｃ，ｎは、本発明でのＯＳオペレーティ
ングシステムがアクセスする唯一のヘルスチェック専用
のレジスタであり、ＲＯＭ Ｄｉ〜Ｄｎは、ＯＳの処
理を軽減するために、前記レジスタＣ１〜Ｃｎを読み書
きするためのソフトウェアを持つ。割込み発生回路Ｂ１
〜Ｂｎは、現在走行しているＥＰＵ Ａ１〜Ａｎ上のＯ
Ｓから、ＲＯＭ Ｄｉ〜Ｄｎのソフトウェアに処理を
移動させる手段をもち、その時の各レジスタ０１〜Ｃｎ
のデータによって動作する。また、信号バス１は、レジ
スタＣ１〜Ｃｎのすべてを結んでいる。
ングシステムがアクセスする唯一のヘルスチェック専用
のレジスタであり、ＲＯＭ Ｄｉ〜Ｄｎは、ＯＳの処
理を軽減するために、前記レジスタＣ１〜Ｃｎを読み書
きするためのソフトウェアを持つ。割込み発生回路Ｂ１
〜Ｂｎは、現在走行しているＥＰＵ Ａ１〜Ａｎ上のＯ
Ｓから、ＲＯＭ Ｄｉ〜Ｄｎのソフトウェアに処理を
移動させる手段をもち、その時の各レジスタ０１〜Ｃｎ
のデータによって動作する。また、信号バス１は、レジ
スタＣ１〜Ｃｎのすべてを結んでいる。
今、ＥＰＵ Ａｌが他のＥＰＵ Ａ２〜Ａｎのヘル
スチェックを実行しようとする。ＥＰＵ Ａｌ上のＯ
３は、レジスタＣ１に、ＥＰＵ Ａ２〜Ａｎをヘルス
チエ・・、 、’７−１ｉろというデータを書く。
スチェックを実行しようとする。ＥＰＵ Ａｌ上のＯ
３は、レジスタＣ１に、ＥＰＵ Ａ２〜Ａｎをヘルス
チエ・・、 、’７−１ｉろというデータを書く。
そのデータは、ＥＰＵ、Ａ２〜Ａｎ内のレジスタＣ２〜
Ｃｎへ、信号バス１を通って書込まれる。
Ｃｎへ、信号バス１を通って書込まれる。
それぞれの割込み発生回路Ｂ２〜Ｂｎは１．前記レジス
タＣ２〜Ｃｎのデータにより、動作し、ＥＰＵ Ｃ２〜
Ｃｎ上のＯＳは、処理をＲＯＭ Ｄ２〜Ｄｎ内のソフ
トウェアに移す。ＲＯＭ Ｄ２〜Ｄｎ内のソフトウェ
アは 各ＥＰＵ Ａ２〜Ａｎのチエツクを実行したあ
と、結果を各レジスタＣ２〜Ｃｎに書き、再び処理をＯ
Ｓに移す。レジスタ０２〜Ｃｎの内容は、信号バス１を
通り、レジスタＣ１に書かれる。ＥＰＵ ＡｌのＯＳ
は、レジスタＣ１を読み、前３己レジスタＣ１のデータ
により、ＥＰＵ Ａ２・〜Ａ ｎのヘルスチェックを
判断したあと、ヘルスチェックを終了する。
タＣ２〜Ｃｎのデータにより、動作し、ＥＰＵ Ｃ２〜
Ｃｎ上のＯＳは、処理をＲＯＭ Ｄ２〜Ｄｎ内のソフ
トウェアに移す。ＲＯＭ Ｄ２〜Ｄｎ内のソフトウェ
アは 各ＥＰＵ Ａ２〜Ａｎのチエツクを実行したあ
と、結果を各レジスタＣ２〜Ｃｎに書き、再び処理をＯ
Ｓに移す。レジスタ０２〜Ｃｎの内容は、信号バス１を
通り、レジスタＣ１に書かれる。ＥＰＵ ＡｌのＯＳ
は、レジスタＣ１を読み、前３己レジスタＣ１のデータ
により、ＥＰＵ Ａ２・〜Ａ ｎのヘルスチェックを
判断したあと、ヘルスチェックを終了する。
なお、このヘルスチェックはＥＰＵ Ａｌ〜Ａｎのう
ちとのＥＰＵが行ってもよい。
ちとのＥＰＵが行ってもよい。
以上説明したように本発明は、レジスタＣ１〜ＣｎとＯ
Ｓの処理を軽減したソフトウェアを持つＲＯＭ Ｄｉ
〜Ｄｎに椙納されたソフトウェアに従って、複数個のＥ
ＰＵのうちのいずれか１個のＥＰＵが他のＥＰＵのヘル
スチェックを行うことができるので、ヘルスチェックの
高速化及び、ＯＳの負担の軽減並びにシステムバス専有
の削減という効果がある。又、ヘルスチェックをＲＯＭ
内のソフトウェアに実行させるために、ハードウェア設
計者の意志でヘルチェックの内容を自由に設定できるな
りどの柔軟性をもつという効果がある。
Ｓの処理を軽減したソフトウェアを持つＲＯＭ Ｄｉ
〜Ｄｎに椙納されたソフトウェアに従って、複数個のＥ
ＰＵのうちのいずれか１個のＥＰＵが他のＥＰＵのヘル
スチェックを行うことができるので、ヘルスチェックの
高速化及び、ＯＳの負担の軽減並びにシステムバス専有
の削減という効果がある。又、ヘルスチェックをＲＯＭ
内のソフトウェアに実行させるために、ハードウェア設
計者の意志でヘルチェックの内容を自由に設定できるな
りどの柔軟性をもつという効果がある。
第１図は、本発明の一実施例の構成を示すブロック図で
ある。 Ａ １〜Ａ ｎ−Ｅ Ｐ Ｕ、 Ｂ １〜Ｂ ｎ・・・割込み発生 回路、 １〜Ｃｎ・・・レジスタ、 ｌ〜Ｄｎ・・・Ｒ○ Ｍ、１・・・信号バス。
ある。 Ａ １〜Ａ ｎ−Ｅ Ｐ Ｕ、 Ｂ １〜Ｂ ｎ・・・割込み発生 回路、 １〜Ｃｎ・・・レジスタ、 ｌ〜Ｄｎ・・・Ｒ○ Ｍ、１・・・信号バス。
Claims (1)
- 複数のＥＰＵを有する装置で各ＥＰＵのヘルスチェッ
クをＯＳが行う複数ＥＰＵのヘルスチェク方式において
、各ＥＰＵがそれぞれヘルスチェック用のレジスタと、
前記レジスタを読み書きするためのソフトウェアを記憶
したヘルスチェック用のＲＯＭと、前記レジスタの値が
あらかじめ定めてあった値の時、動作して前記各ＥＰＵ
へ割込みを発生する手段を有するヘルスチェック用の割
込み発生回路を備え、前記レジスタがバスで接続されて
成ることを特徴とする複数ＥＰＵのヘルスチェック方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201725A JPH0363840A (ja) | 1989-08-02 | 1989-08-02 | 複数ｅｐｕのヘルスチェック方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201725A JPH0363840A (ja) | 1989-08-02 | 1989-08-02 | 複数ｅｐｕのヘルスチェック方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0363840A true JPH0363840A (ja) | 1991-03-19 |
Family
ID=16445901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1201725A Pending JPH0363840A (ja) | 1989-08-02 | 1989-08-02 | 複数ｅｐｕのヘルスチェック方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0363840A (ja) |
-
1989
- 1989-08-02 JP JP1201725A patent/JPH0363840A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2573566B2 (ja) | バスコンバータ | |
| US6728797B2 (en) | DMA controller | |
| JP2513417B2 (ja) | 情報処理装置 | |
| KR920002830B1 (ko) | 다이렉트 메모리 액세스 제어장치 | |
| JPH0363840A (ja) | 複数ｅｐｕのヘルスチェック方式 | |
| US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
| JPH05314248A (ja) | レジスタ・アクセス制御方式 | |
| EP0436211A2 (en) | Method and apparatus for observing internal memory-mapped registers | |
| JPH08339290A (ja) | データ処理システムにおいてデータ・ストリーム内にアドレスを挿入する装置および方法 | |
| US6907484B2 (en) | Method and apparatus for atomically changing selected bits within a register | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JP2850377B2 (ja) | マイクロコンピュータ | |
| JP2710219B2 (ja) | Ｄｍａ制御装置 | |
| JPS60142450A (ja) | 記憶システム | |
| JPS63257856A (ja) | シリアル通信方式 | |
| JPH05250161A (ja) | マイクロコンピュータ装置 | |
| JPH05324534A (ja) | Ｄｍａ転送方式 | |
| JPH0283779A (ja) | ベクトル処理装置の命令実行制御方式 | |
| JPH06348644A (ja) | Ｄｍａ回路 | |
| JPH02292655A (ja) | データ処理装置 | |
| JPS62269237A (ja) | デ−タプロセツサ | |
| JPS60134943A (ja) | スキヤンアウト方式 | |
| JPH06259334A (ja) | メモリ書き込みデータチェック方式 | |
| JPH02139652A (ja) | マイクロ・コンピューター | |
| JPS63155346A (ja) | Ｒａｍチエツク方式 |