JPH05314248A

JPH05314248A - レジスタ・アクセス制御方式

Info

Publication number: JPH05314248A
Application number: JP4118655A
Authority: JP
Inventors: Nobuko Matsuda; 信子松田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1992-05-12
Filing date: 1992-05-12
Publication date: 1993-11-26
Anticipated expiration: 2013-05-20
Also published as: US5524260A; JP2755039B2; US5696992A

Abstract

(57)【要約】【目的】外部バスに接続されたプロセッサの持つレジス
タに対し、外部からデータを書き込む際の待ち時間を短
縮することにある。【構成】プリプロセッサ１０３における命令実行部２０
１が処理を開始すると、レジスタ・アクセス制御フラグ
２０９がセットされ、ビジー信号４２３は“１”とな
り、外部からのパラメータ・レジスタ群２０７への書き
込みが禁止される。以降、命令実行部２０１はパラメー
タ・レジスタ群２０７および作業用レジスタ群２０８の
双方をアクセスして処理を行う。命令実行部２０１がレ
ジスタ・アクセス制御フラグ２０９をクリアすると、ビ
ジー信号４２３が“０”になり、外部からのパラメータ
・レジスタ群２０７への書き込みが許可される。以降、
命令実行部２０１は作業用レジスタ群２０８のみをアク
セスして残りの処理を行う。従って、命令実行部２０１
が休止状態になるまで待たなくても外部からパラメータ
・レジスタ群２０７にデータを書き込むことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理装置におけるレ
ジスタ・アクセス制御方式に関し、特にレジスタ・アク
セス許可のためのビジー情報の制御方式に関する。

【０００２】

【従来の技術】従来、図形の描画を含む処理を行う情報
処理装置においては、図形描画を高速に実行する描画専
用のコントローラを接続することにより、図形描画の時
間を短縮している。また、ホストＣＰＵによる図形描画
以外の処理と、描画用コントローラによる図形描画処理
とを並列に動作させることにより、全体の性能の向上を
図っている。

【０００３】かかる描画用コントローラに所望の図形を
描画させるために、ホストＣＰＵは図形の位置・サイズ
・線種などを指定するパラメータを描画用コントローラ
内のレジスタに転送する。これらのパラメータにはいく
つかの種類があるが、どのレジスタにどのパラメータを
設定するかは決められている。

【０００４】必要なパラメータを所定のレジスタに転送
した後に、直線描画や円描画などといったコマンドを発
行し、描画用コントローラにコマンドを実行させる。但
し、描画用コントローラが直前に発行されたコマンドを
実行している途中で、ホストＣＰＵがレジスタの内容を
書き変えてしまうと、正しい結果を得ることができな
い。そのため、ホストＣＰＵは直前のコマンドの処理に
影響しないように、描画用コントローラが先に設定され
たパラメータを参照する処理を終えるまで待ってから、
次に発行するコマンドを実行するのに必要なパラメータ
の転送を行う必要がある。

【０００５】このように、従来のホストＣＰＵは、描画
用コントローラが１コマンドの全ての処理の実行を終了
するまで待ち合わせてから、図形パラメータを描画用コ
ントローラに転送している。以下、この方法を図８乃至
図１１を用いて説明する。

【０００６】図８は従来の一例を示す画像処理装置の構
成図である。図８に示すように、従来の画像処理装置は
ホストＣＰＵ１０１および描画プロセッサ１０５と、プ
リプロセッサ１０３と、これらの間を接続するバス１０
２，１０４と、メモリ１０６とを有している。このう
ち、プリプロセッサ１０３は命令実行部２０１と、マル
チプレクサ２０２〜２０５と、リードライト制御部２０
６と、ステータス・レジスタ２１０と、デコーダ２１１
と、データ入出力部２１２と、レジスタ群２１３とを備
えている。

【０００７】次に、描画用コントローラ部は、プリプロ
セッサ１０３と描画プロセッサ１０５が並列にパイプラ
イン処理を行う構成になっている。また、ホストＣＰＵ
１０１は、プリプロセッサ１０３に備えるレジスタ群２
１３に対して図形データの設定を行う。一方、プリプロ
セッサ１０３は設定されたパラメータの値を使用して、
座標からアドレスへの変換などの描画前処理を行い、そ
の結果を描画プロセッサ１０５に転送する。描画プロセ
ッサ１０５はプリプロセッサ１０３の処理結果を使用す
ることにより、メモリ１０６に対して実際の描画処理を
行う。

【０００８】図９は図８に示すステータス・レジスタの
ブロック図である。図９に示すように、ステータス・レ
ジスタ２１０はプリプロセッサ１０３がビジーであるこ
とを示すＢＳＹＡビット６０１を有している。このＢＳ
ＹＡビット６０１は命令実行部２０１からのビジー信号
（ＰＰＢＳＹ１）４２２により“０”もしくは“１”が
設定される。

【０００９】図１０は図８に示すプリプロセッサの処理
を説明するためのフロー図である。図１０に示すよう
に、プリプロセッサ１０３はパラメータレジスタを参照
する処理及びパラメータレジスタを参照しない処理を行
い、しかる後描画プロセッサ１０５を起動する。

【００１０】ここで、図８に戻ると、レジスタ群２１３
内の所定のアドレスに割り当てられているコマンド・レ
ジスタにコマンドコードが書き込まれると、デコーダ２
１１はコマンド・レジスタへの書き込みであることを判
断し、スタート信号４２４によって命令実行部２０１を
起動する。この命令実行部２０１が処理を開始すると、
ビジー信号４２２がアクティブとなるので、ＢＳＹＡ６
０１には“１”がセットされる。

【００１１】また、命令実行部２０１はレジスタ群２１
３内のレジスタに対しホストＣＰＵ１０１が設定したパ
ラメータを参照しながら、パラメータ設定に使用されて
いない他のレジスタを作業用レジスタとして種々の描画
前処理を実行し、算出した描画位置のアドレスなどの値
を描画プロセッサ１０５に転送する。そして、描画プロ
セッサ１０５を起動し、１コマンドの処理が終了する
と、休止状態にはいる。ここで、ビジー信号４２２がイ
ンアクティブとなり、ＢＳＹＡ６０１も“０”となる。
一方、描画プロセッサ１０５は描画プロセッサ１０５内
に送られたデータを利用して処理を行う。そのため、ホ
ストＣＰＵ１０１はプリプロセッサ１０３の処理が終了
していれば、描画プロセッサ１０５が前コマンドの処理
を実行中であっても、次のコマンドのパラメータ転送を
開始することができる。

【００１２】図１１は図８に示すホストＣＰＵの処理を
説明するためのフロー図である。図１１に示すように、
描画コマンド起動のためのホストＣＰＵ１０１はステー
タスレジスタ２１０のビジービット６０１が“１”であ
るか否かを判定し、“１”でなければパラメータ転送を
行う。しかる後、プリプロセッサ１０３を起動するため
のコマンドコードを転送する。すなわち、ホストＣＰＵ
１０１はステータス・レジスタ２１０内のＢＳＹＡビッ
ト６０１が“１”である間、ステータス・レジスタ２１
０のデータ出力４２６の読み出し及びＢＳＹＡ６０１の
チェックを繰り返す。ＢＳＹＡ６０１が“０”になてか
ら、レジスタ群２１３に図形のパラメータを転送し、レ
ジスタ群２１３内のコマンド・レジスタにコマンド・コ
ードを書き込むことにより、プリプロセッサ１０３を起
動する。

【００１３】上述した画像処理装置においては、以下の
問題がある。すなわち、ＣＡＤシステムあるいは作図用
システムにおいては、画面上の全図形の再描画を行った
り、ファイル上あるいはメモリ上に保存しておいた図形
情報を一度に画面に出力するといった処理を頻繁に行
う。このように、あらかじめ複数の図形データが用意さ
れており、それらを連続的に描画する場合、ホストＣＰ
Ｕ１０１は描画用コントローラへのパラメータ転送およ
びコマンド発行のみを繰り返すことになる。このときの
図８におけるホストＣＰＵ１０１とプリプロセッサ１０
３と描画プロセッサ１０５の処理実行について説明す
る。

【００１４】図１２は図８におけるホストＣＰＵ，プリ
プロセッサおよび描画プロセッサの動作タイミング図で
ある。図１２に示すように、プリプロセッサ１０３によ
る描画前処理では、例えば直線を描画する場合、座標系
の設定や直線の始点・終点を示す座標値などホストＣＰ
Ｕ１０１から設定されたパラメータを最初のうちに読み
込んでしまう。しかる後、作業用レジスタのみを用いて
直線の開始点のアドレスや直線発生用のパラメータなど
描画プロセッサ１０５が必要とする値を計算する。プリ
プロセッサ１０３がホストＣＰＵ１０１から設定された
パラメータの参照を終えた後では、それらのパラメータ
を格納するレジスタの値を書き換えられても、以降の処
理には影響しなくなる。

【００１５】以下、長さの短い直線を１００本連続して
描画する場合を例にとって説明する。図１２に示すよう
に、従来例において１００本の直線を描画するのに要す
る時間は、ホストＣＰＵ処理とプリプロセッサ処理時間
を加えたものを１００倍し、それに最後の直線の描画プ
ロセッサ処理時間を加えればよい。従って、従来の所要
時間は、（１．４＋２．４）×１００＋２．４＝３８２．４（マ
イクロ秒）となる。また、プロセッサ１０３がコマンドの処理を完
了してから次のコマンドの処理を開始するまでの休止期
間は１．４マイクロ秒である。

【００１６】

【発明が解決しようとする課題】上述した従来のホスト
ＣＰＵによるレジスタ・アクセス制御方式は、１つの図
形描画コマンドを起動した後で、次のコマンドのパラメ
ータを転送しようとした時に、プリプロセッサが１コマ
ンドの処理を全て終了するまで待っていなければならな
い。そのため、ホストＣＰＵとプリプロセッサがそれぞ
れ単独で動作することにより、並列処理が可能な構成の
メリットを生かすことができない。従って、プリプロセ
ッサの休止期間が長く、全体の描画に時間がかかってし
まうという欠点がある。

【００１７】本発明の目的は、かかるプリプロセッサ内
部のレジスタに対し、外部からデータを書き込む際の待
ち時間を短縮し、全体の実行時間を短縮できるレジスタ
・アクセス制御方式を提供することにある。

【００１８】

【課題を解決するための手段】本発明のレジスタ・アク
セス制御方式は、外部バスに接続されたプロセッサのレ
ジスタ・アクセスを制御するにあたり、命令実行部と、
外部からアクセスできるパラメータ・レジスタ群と、前
記命令実行部が内部的に使用する作業用レジスタ群と、
前記命令実行部が一連の処理の実行を開始したとき
“１”にセットされ且つ前記命令実行部がビジー・クリ
ア命令を実行したとき“０”にクリアされるビジー情報
手段とを備え、前記ビジー情報手段が“１”である期間
は外部からの前記パラメータ・レジスタ群への書き込み
を禁止するとともに、前記命令実行部が前記パラメータ
・レジスタ群および前記作業用レジスタ群の双方をアク
セスして処理を行い、前記ビジー情報手段が“０”であ
る期間は外部からの前記パラメータ・レジスタ群への書
き込みを許可し且つ前記命令実行部が前記作業用レジス
タ群のみをアクセスして処理を行うように構成される。

【００１９】

【実施例】次に、本発明の実施例について図面を用いて
説明する。図１は本発明の第１の実施例を示す画像処理
装置の構成図である。図１に示すように、本実施例はホ
ストＣＰＵ１０１と、描画前処理を行うプリプロセッサ
１０３と、これらホストＣＰＵ１０１およびプリプロセ
ッサ１０３を接続するバス１０２と、描画処理を行う描
画プロセッサ１０５と、プリプロセッサ１０３および描
画プロセッサ１０５を接続するバス１０４と、図形描画
用のメモリ１０６とを備えている。このうち、プリプロ
セッサ１０３は、命令実行部２０１と、バス１０２から
入力されるアドレス４０１と命令実行部２０１から入力
されるアドレス４０６をマルチプレクスするマルチプレ
クサ２０２と、データ入出力部２１２と、このデータ入
出力部２１２からデータ４０７をマルチプレクスするマ
ルチプレクサ２０３と、リードライト制御部２０６と、
バス１０２から入力されるリード信号４０３とリードラ
イト制御部２０６から入力されるライト信号４１０をマ
ルチプレクスするマルチプレクサ２０４と、バス１０２
から入力されるライト信号４０４とリードライト制御部
２０６から入力されるライト信号４１１をマルチプレク
スするマルチプレクサ２０５と、ホストＣＰＵ１０１か
ら送られる図形描画用パラメータを格納するパラメータ
・レジスタ群２０７と、命令実行部２０１が内部的に使
用する作業用レジスタ群２０８と、第２のビジー信号４
２３を制御するためのレジスタ・アクセス制御フラグ２
０９と、ステータス・レジスタ２１０と、アドレス４０
１とリード信号４０３とライト信号４０４を入力しデー
タ入出力部２１２を制御するためのデータ選択信号４２
５および命令実行部２０１を起動するためのスタート信
号４２４を出力するデコーダ２１１とを含んでいる。し
かも、リードライト制御部２０６は命令実行部２０１か
ら出力されるリード信号４０８とライト信号４０９を、
マルチプレクサ２０４，２０５に送るか、作業用レジス
タ群２０８に送るか、あるいはバス１０４に送出するか
を決定する。また、データ入出力部２１２はバス１０２
からプリプロセッサ１０３へのデータ読み出し要求時
に、パラメータ・レジスタ群２０７から読み出すか、あ
るいはステータス・レジスタ２１０から読み出すかを制
御する。

【００２０】次に、図１における各種信号やデータにつ
いて説明する。ホストＣＰＵ１０１からバス１０２に
は、アドレス３０１，データ３０２，リード信号３０
３，ライト信号３０４が入力され、バス１０２からプリ
プロセッサ１０３には、アドレス４０１，データ４０
２，リード信号４０３，ライト信号４０４が入力され
る。プリプロセッサ１０３のデータ入出力部２１２とマ
ルチプレクサ２０３の間では、データ４０５がやりとり
される。また、命令実行部２０１からマルチプレクサ２
０２，２０３には、アドレス４０６，データ４０７が入
力され、命令実行部２０１からリードライト制御部２０
７には、リード信号４０８，ライト信号４０９が入力さ
れる。リードライト制御部２０６からマルチプレクサ２
０４，２０５には、それぞれリード信号４１０，ライト
信号４１１が入力され、マルチプレクサ２０２〜２０５
からパラメータレジスタ群２０７には、アドレス４１
２，データ４１３，リード信号４１４，ライト信号４１
５が入力される。

【００２１】更に、リードライト制御部２０６から作業
用レジスタ群２０８には、リード信号４１６，ライト信
号４１７が入力され、命令実行部２０１からバス１０４
には、アドレス４１８，データ４１９が送出される。リ
ードライト制御部２０６からバス１０４には、リード信
号４２０，ライト信号４２１が送出される。また、命令
実行部２０１はプリプロセッサ１０３が処理実行中であ
ることを示す第１のビジー信号４２２と、プリプロセッ
サ１０３がパラメータ・レジスタ群２０７の値を参照中
であることを示す第２のビジー信号４２３とを出力する
が、命令実行部２０１を起動するためにデコーダ２１１
からスタート信号４２４を入力する。このデコーダ２１
１からは、さらにデータ入出力部２１２に対し、データ
選択信号４２５が出力される。また、ステータス・レジ
スタ２１０からデータ出力４２６がデータ入出力部２１
２に送出される。一方、バス１０４から描画プロセッサ
１０５に対しては、アドレス５０１，データ５０２，リ
ード信号５０３，ライト信号５０４が出力され、さらに
描画プロセッサ１０５からメモリ１０６には、アドレス
５０５，データ５０６，リード信号５０７ライト信号５
０８が出力される。

【００２２】図２は図１に示すステータス・レジスタの
ブロック図である。図２に示すように、このステータス
レジスタ２１０はＢＳＹＡ６０１とＢＳＹＢ６０２との
２ビットを含む。ＢＳＹＡ６０１は第１のビジー信号４
２２によって変化し、ＢＳＹＢ６０２は、第２のビジー
信号４２３によって変化する。

【００２３】また、図１において、パラメータ・レジス
タ群２０７のレジスタは読み書き可能であるが、ステー
タス・レジスタ２１０は読み出しのみ可能である。デコ
ーダ２１１はリード信号４０３を入力し、外部からプリ
プロセッサ１０３内のレジスタに対して読み出しが行わ
れる時に、アドレス４０１の値をみて、ステータス・レ
ジスタ２１０へのアクセスであればデータ選択信号４２
４をアクティブにし、それ以外のレジスタへのアクセス
であればインアクティブにする。さらに、データ入出力
部２１２はデータ選択信号４２４がアクティブであれ
ば、ステータス・レジスタ２１０からの出力４２６をデ
ータ４０２としてバス１０２に出力し、データ選択信号
４２４がインアクティブであれば、マルチプレクサ２０
３を通じて出力されるデータ４０５をデータ４０２とし
てバス１０２に出力する。逆に、外部からのデータ書き
込み時には、データ４０２をそのままデータ４０５とし
てマルチプレクサ２０３に入力する。

【００２４】かかるプリプロセッサ１０３のパラメータ
・レジスタ群２０７内のレジスタに対しては、バス１０
２から入力されるアドレス４０１，データ４０５と、リ
ード信号４０３，ライト信号４０４と、命令実行部２０
１から入力されるアドレス４０６，データ４０７と、リ
ード信号４０８，ライト信号４０９とを、マルチプレク
サ２０２〜２０５によりマルチプレクスとしてアクセス
を行う。これらのマルチプレクサ２０２〜２０５に対し
ては第２のビジー信号４２３が選択信号として入力され
る。この第２のビジー信号４２３がアクティブである期
間は命令実行部２０１からの入力がパラメータ・レジス
タ群２０７に与えられ、インアクティブである期間はバ
ス１０２からの入力がパラメータ・レジスタ群２０７に
与えられる。

【００２５】また、パラメータ・レジスタ群２０７内に
はコマンド発行のためのコマンド・レジスタが特定のア
ドレスに割り付けられている。デコーダ２１１はアドレ
ス４０１およびライト信号４０４を入力し、コマンド・
レジスタにデータの書き込みがあったとき、スタート信
号４２４によって命令実行部２０１を起動する。

【００２６】さらに、命令実行部２０１からパラメータ
・レジスタ群２０７に対してアクセスを行うか、作業用
レジスタ群２０８に対してアクセスを行うか、またはバ
ス１０４を通じて描画プロセッサ１０５に対してアクセ
スを行うかについては、リードライト制御部２０６が制
御を行う。命令実行部２０１から出力されるリード信号
４０８とライト信号４０９を、アドレス４０６の値に基
ずきマルチプレクサ２０４，２０５に送るか、作業用レ
ジスタ群２０８に送るか、あるいはバス１０４に送るか
を決定する。

【００２７】図３は図１に示すプリプロセッサの処理を
説明するためのフロー図である。図３に示すように、ま
ずリセット後の休止状態では、第１のビジー信号４２
２，第２のビジー信号４２３はインアクティブであり、
ステータス・レジスタ２１０内のＢＳＹＡ６０１および
ＢＳＹＢ６０２は共に“０”である。しかも、マルチプ
レクサ２０２〜２０５に選択信号として供給される第２
のビジー信号４２３がインアクティブであるので、バス
１０２から出力されるアドレス４０１，データ４０２，
リード信号４０３およびライト信号４０４はパラメータ
レジスタ群２０７に入力される。

【００２８】次に、ホストＣＰＵ１０１からパラメータ
・レジスタ群２０７内のコマンド・レジスタにコマンド
コードが書き込まれると、デコーダ２１１が生成するス
タート信号４２４によって命令実行部２０１が起動され
る。この命令実行部２０１はコマンドコードの値に対応
した図形を描画するための処理を開始する。このとき、
第１のビジー信号４２２がアクティブになる。また、レ
ジスタ・アクセス制御フラグ２０９には“１”がセット
され、第２のビジー信号４２３もアクティブとなる。そ
のため、ステータス・レジスタ２１０内のＢＳＹＡ６０
１およびＢＳＹＢ６０２は共に“１”となる。このと
き、マルチプレクサ２０２〜２０５に選択信号として供
給される第２のビジー信号４２３がアクティブであるの
で、命令実行部２０１から出力されるアドレス４０６，
データ４０７，２リード信号４０８およびライト信号４
０９はパラメータレジスタ群２０７に入力されるように
なる。

【００２９】次に、パラメータ・レジスタ群２０７の値
を参照する処理を終えた時点で、命令実行部２０１はレ
ジスタ・アクセス制御フラグ２０９に“０”をセットす
る。このレジスタ・アクセス制御フラグ２０９に“０”
がセットされると、第２のビジー信号４２３はインアク
ティブとなり、再びバス１０２から出力されるアドレス
４０１，データ４０５，リード信号４０３およびライト
信号４０４がパラメータレジスタ群２０７に供給される
ようになる。また、第２のビジー信号４２３がインアク
ティブとなるので、ＢＳＹＢ６０２は“０”となる。

【００３０】その後、作業用レジスタ群２０８内のレジ
スタを使用して、描画前処理を続行し、その結果を描画
プロセッサ１０５に転送する。この場合、描画プロセッ
サ１０５が直前に発行されたコマンドの処理を続行中で
あれば、それが終了するのを待ち合わせてから、描画プ
ロセッサ１０５を起動して処理を終了する。このとき、
第１のビジー信号４２２はインアクティブになり、ＢＳ
ＹＡ６０１は“０”となる。

【００３１】図４は図１に示すホストＣＰＵの処理を説
明するためのフロー図であり、図５は図１におけるホス
トＣＰＵ，プリプロセッサおよび描画プロセッサの動作
タイミング図である。図４に示すように、ホストＣＰＵ
１０１は描画コマンドの起動のために、まずステータス
・レジスタ２１０の内容を読み出し、ＢＳＹＢ６０２の
値をチェックする。ＢＳＹＢ６０２が“１”であれば、
再度ステータス・レジスタ２１０を読み出し、ＢＳＹＢ
６０２の値をチェックする。これをＢＳＹＢ６０２が
“１”である間繰り返す。しかる後、ＢＳＹＢ６０２が
“０”になってから、パラメータ・レジスタ群２０７に
図形のパラメータを転送する。このとき、ＢＳＹＡ６０
１が“１”であっても構わない。

【００３２】また、プリプロセッサ１０３が直前に発行
されたコマンドの処理を終了するまで、次のコマンドの
発行はできない。パラメータの転送が終わった後、ホス
トＣＰＵ１０１はステータス・レジスタ２１０の内容を
読み出し、ＢＳＹＡ６０１の値をチェックする。このＢ
ＳＹＡ６０１が“１”であれば、再度ステータス・レジ
スタ２１０を読み出し、ＢＳＹＡ６０１の値をチェック
する。これをＢＳＹＡ６０１が“１”である間繰り返
す。しかる後、ＢＳＹＡ６０１が“０”になってから、
パラメータ・レジスタ群２０７内のコマンド・レジスタ
にコマンド・コードを書き込むことにより、命令実行部
２０１を起動する。

【００３３】次に、図５に示すように、ホストＣＰＵ１
０１からのパラメータ設定用のレジスタ群２０７と内部
で使用する作業用のレジスタ群２０８とを分け、ビジー
情報を２種類持つことにより、プリプロセッサ１０３の
処理の途中で、ホストＣＰＵ１０１からのプリプロセッ
サ１０３内のレジスタへのパラメータ転送が可能とな
る。

【００３４】以下、長さの短い直線を１００本連続して
描画する場合を例にとって説明する。図５に示すよう
に、第１の実施例において１００本の直線を描画すると
き、プリプロセッサ処理が１コマンドの処理を完了して
から次のコマンドの処理を開始するまでの休止期間は
０．６マイクロ秒である。これを前述した従来例と比べ
ると、全体の処理時間は（１．４−０．６）×９９＝７９．２（マイクロ秒）だけ減少する。但し、最初の直線を処理する際に、ホス
トＣＰＵ１０１によるステータス・チェックが１回から
２回に増え、０．４マイクロ秒余分にかかるので、実際
にかかる時間は、３８２．４−７９．２＋０．４＝３０３．６（マイクロ
秒）となる。要するに、本実施例によると、従来例と比べて
処理時間が７９パーセントに減少する。

【００３５】図６は本発明の第２の実施例を示す画像処
理装置の構成図であり、図７は図６におけるホストＣＰ
Ｕ，プリプロセッサおよび描画プロセッサの動作タイミ
ング図である。図６および図７に示すように、本実施例
もホストＣＰＵ１０１と、描画前処理を行うプリプロセ
ッサ１０３と、描画処理を行う描画プロセッサ１０５
と、図形描画用のメモリ１０６と、バス１０２および１
０４とを備えており、全体の構成は前述した第１の実施
例と同様である。本実施例が前述した第１の実施例と比
較して異なる点はプリプロセッサ１０３の内部構成にあ
り、特にステータス・レジスタ２１０に代る論理回路を
用い、しかもデータ入出力部２１２を持たないことにあ
る。かかる画像処理装置の信号についてみると、バス１
０２からホストＣＰＵ１０１に出力されるプリプロセッ
サ・ビジー信号３０５と、パラメータ・レジスタ群２０
７内のコマンド・レジスタへの書き込みの時にアクティ
ブとなる第１のビジー選択信号４２７と、パラメータ・
レジスタ群２０７内のコマンド・レジスタ以外のレジス
タへの書き込みの時にアクティブとなる第２のビジー選
択信号４２８と、バス１０２に出力されるプリプロセッ
サ・ビジー信号４２９とが追加されている。

【００３６】また、バス１０２からプリプロセッサ１０
３に入力されるアドレス４０１，データ４０２，リード
信号４０３，ライト信号４０４はそれぞれマルチプレク
サ２０２〜２０５に入力される。これらのマルチプレク
サ２０２〜２０５の出力が第２のビジー信号４２３によ
って制御されるのは、第１の実施例と同様である。

【００３７】更に、ビジー選択信号４２７，４２８は、
通常インアクティブである。デコーダ２１１は外部から
プリプロセッサ１０３のパラメータ・レジスタ群２０７
に対して書き込みが行われる時に、アドレス４０１の値
をみて、コマンド・レジスタへのアクセスであれば、第
１のビジー選択信号４２７をアクティブにし、コマンド
・レジスタ以外のレジスタへのアクセスであれば、第２
のビジー選択信号４２８をアクティブにする。この第１
のビジー選択信号４２７がアクティブの時には第１のビ
ジー信号４２２がプリプロセッサ・ビジー信号４２９と
してバス１０２に出力される。一方、第２のビジー選択
信号４２８がアクティブの時には第２のビジー信号４２
３がプリプロセッサ・ビジー信号４２９としてバス１０
２に出力される。

【００３８】また、プリプロセッサ１０３の処理の流れ
は、前述した第１の実施例と同様であり前述した図３に
示すとおりである。そして、第１の実施例と同様に、レ
ジスタ・アクセス制御フラグ２０９を用いて、第２のビ
ジー信号４２３の制御を行う。但し、本実施例はステー
タス・レジスタ２１０がなく、ビジー信号４２２，４２
３のいずれかをビジー選択信号４２７，４２８を用いて
選択し、プリプロセッサ・ビジー信号４２９としてバス
１０２に出力するという点が第１の実施例とは異なる。

【００３９】次に、本実施例におけるホストＣＰＵ１０
１の処理の流れを説明する。まず、ホストＣＰＵ１０１
はパラメータ・レジスタ群２０７に対して図形描画用の
パラメータの転送を行う。そのとき、プリプロセッサ・
ビジー信号３０５がアクティブであれば、ホストＣＰＵ
１０１は、プリプロセッサ・ビジー信号３０５がインア
クティブになるまで待機（ウェイト）する。パラメータ
の転送の場合は、第２のビジー信号４２３が選択されて
プリプロセッサ・ビジー信号４２９として出力され、さ
らにバス１０２からプリプロセッサ・ビジー信号３０５
として出力されるので、命令実行部２０１が１コマンド
についてパラメータを参照する処理を終えるまでの期
間、ウェイトすることになる。

【００４０】次に、パラメータ・レジスタ群２０７内の
コマンド・レジスタへコマンドコードの転送を行う。コ
マンド・レジスタへの書き込みの場合は、第１のビジー
信号４２２が選択されてプリプロセッサ・ビジー信号４
２９として出力されるので、命令実行部２０１が１コマ
はウェイトする。プリプロセッサ・ビジー信号４２９が
インアクティブになって、コマンドコードが実際にコマ
ンド・レジスタに書き込まれると、本実施例の命令実行
部２０１も第１の実施例と同様に、スタート信号４２４
によりコマンドの実行を開始する。

【００４１】ここで、前述した第１の実施例は、ホスト
ＣＰＵ１０１がパラメータをレジスタに転送できるかど
うかをステータス・レジスタを読み出してチェックする
ことにより決定しているのに対し、本実施例ではビジー
信号によってホストＣＰＵ１０１にウェイトをかけるこ
とにより、レジスタへのアクセスを制御しているという
点が異なっている。

【００４２】以下、長さの短い直線を１００本連続して
描画する場合を例にとって説明する。図７に示すよう
に、第２の実施例において１００本の直線を描画すると
き、プリプロセッサ１０３が１コマンドの処理を完了し
てから次のコマンドの処理を開始するまでの休止期間は
０．２マイクロ秒である。そこで、前述した従来例と比
較すると、本実施例の全体の処理時間は、（１．４−０．２）×９９＝１１８．８（マイクロ秒）だけ減少する。但し、最初の直線を処理する際にステー
タス・チェックを行わないため、さらに０．４マイクロ
秒減少するので、実際にかかる時間は、３８２．４−１１８．８−０．４＝２６３．２（マイク
ロ秒）となる。従って、本実施例は従来例と比べても処理時間
が６９パーセントに減少する。

【００４３】

【発明の効果】以上説明したように、本発明のレジスタ
・アクセス制御方式は、プリプロセッサの処理実行中
に、ホストＣＰＵからのパラメータ転送を受け付けるこ
とが可能になるため、プリプロセッサの休止時間を短縮
し、全体としての実行時間を短縮することができるとい
う効果がある。

【００４４】例えば、同じ長さの短い直線を１００本連
続して描画する場合、本発明は１回の直線描画コマンド
のプリプロセッサ処理に２４ステップかかり、先頭から
の１２ステップでパラメータ・レジスタ群の値の参照が
終わる。プリプロセッサの動作周波数が１０メガヘルツ
の時、１ステップ１００ナノ秒で実行できるので、２４
ステップの処理を行うのに要する時間は、１００ナノ秒×２４ステップ＝２．４マイクロ秒であり、パラメータ・レジスタ群の値の参照を終えるま
でにかかる時間は、１００ナノ秒×１２ステップ＝１．２マイクロ秒である。更に、描画プロセッサ処理は２．４マイクロ秒
で終わる。

【００４５】また、ホストＣＰＵがひとつのパラメータ
を転送するのにかかる時間は２００ナノ秒である。従っ
て、２点のＸ，Ｙ座標（Ｘ１，Ｙ１，Ｘ２，Ｙ２）の４
つのパラメータを送るのに要する時間は、２００ナノ秒×４＝＝０．８マイクロ秒である。さらに、コマンドコードの転送に０．２マイク
ロ秒要する。一方、ステータス・レジスタのチェックに
ついては、ステータス・レジスタの読み出しに２００ナ
ノ秒、ビットの判定および分岐に２００ナノ秒を要し、
合計０．４マイクロ秒かかる。

【００４６】しかるに、従来例において前記の１００本
の直線を描画するのに要する時間は、（１．４＋２．４）×１００＋２．４＝３８４．４（マ
イクロ秒）となり、プリプロセッサが１コマンドの処理を完了して
から次のコマンドの処理を開始するまでの休止時間は
１．４マイクロ秒である。

【００４７】一方、本発明の第１の実施例においては、
従来例と比べて処理時間が７９パーセーントに減少し、
また第２の実施例においては、従来例と比べて処理時間
が６９パーセントに減少する。

【００４８】以上の例では、１コマンド当たりのパラメ
ータ数が４つと比較的少なく、パラメータ転送に要する
時間が短い。１コマンドごとに転送するパラメータの数
が非常に多いとき、あるいは、プリプロセッサ内のレジ
スタへのデータ書き込みに時間がかかるときには、パラ
メータ転送にさらに多くの時間を要する。そのような場
合でも、プリプロセッサの１コマンドの実行時間が長
く、パラメータ設定をプリプロセッサ動作期間中に終え
ることができるのであれば、全体の処理時間中でホスト
ＣＰＵとプリプロセッサが並列に動作する期間の割合が
大きくなり、前述の例よりもさらに処理時間の削減をは
かることができる。

【００４９】また、転送するパラメータが１０個、プリ
プロセッサ内のレジスタの読み出し・書き込みに要する
時間が１回について５００ナノ秒、１コマンドのプリプ
ロセッサ処理時間が６．９マイクロ秒で、その他の条件
が前述の例と同様であるときは、第１の実施例における
全体の処理時間は従来例の６２パーセント、第２の実施
例における全体の処理時間は従来例の５６パーセントと
なる。

【００５０】更に、本発明におけるパラメータの受付許
可の制御手段は、第１の実施例ではプリプロセッサ内の
ステータス・レジスタに２種類のビジー情報を格納し
て、ホストＣＰＵが参照するという構成をとっている。
ここで、プリプロセッサ処理に長時間かかかった場合、
コマンドコードを書き込むまでホストＣＰＵをウェイト
させると、ホストＣＰＵがバスを長時間占有することに
なる。それ故、ホストＣＰＵがシステムバスを介して描
画用コマトローラをアクセスするようなシステムでは、
この間バス上の他の資源がバスをアクセスできなくなっ
てしまうので、第１の実施例のように、ホストＣＰＵに
１回１回ステータス・ポーリングを実行させる方法が適
している。

【００５１】また、第２の実施例では２種類のビジー情
報のひとつを選択してプリプロセッサ・ビジー信号とし
てホストＣＰＵに入力し、プリプロセッサへのデータ転
送時にウェイト制御する構成をとっている。すなわち、
ステータス・レジスタの読み出しおよびチェックを実行
しなくてよいので、あまり処理時間のかからないコマン
ドを連続的に発行する場合に大幅に実行時間を短縮でき
る。この回路では、他の資源とのバスアクセスの競合が
ない場合、すなわち描画コントローラアクセスのための
専用のバスを持っている場合に適している。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す画像処理装置の構
成図である。

【図２】図１に示すステータス・レジスタのブロック図
である。

【図３】図１に示すプリプロセッサの処理を説明するた
めのフロー図である。

【図４】図１に示すホストＣＰＵの処理を説明するため
のフロー図である。

【図５】図１におけるホストＣＰＵ，プリプロセッサお
よび描画プロセッサの動作タイミング図である。

【図６】本発明の第２の実施例を示す画像処理装置の構
成図である。

【図７】図６におけるホストＣＰＵ，プリプロセッサお
よび描画プロセッサの動作タイミング図である。

【図８】従来の一例を示す画像処理装置の構成図であ
る。

【図９】図８に示すステータス・レジスタのブロック図
である。

【図１０】図８に示すプリプロセッサの処理を説明する
ためのフロー図である。

【図１１】図８に示すホストＣＰＵの処理を説明するた
めのフロー図である。

【図１２】図８におけるホストＣＰＵ，プリプロセッサ
および描画プロセッサの動作タイミング図である。

【符号の説明】

１０１ホストＣＰＵ１０２，１０４バス１０３プリプロセッサ１０５描画プロセッサ１０６メモリ２０１命令実行部２０２〜２０５マルチプレクサ２０６リードライト制御部２０７パラメータ・レジスタ群２０８作業用レジスタ群２０９レジスタ・アクセス制御フラグ２１０ステータス・レジスタ２１１デコーダ２１２データ入出力部

Claims

【特許請求の範囲】

【請求項１】外部バスに接続されたプロセッサのレジ
スタ・アクセスを制御するにあたり、命令実行部と、外
部からアクセスできるパラメータ・レジスタ群と、前記
命令実行部が内部的に使用する作業用レジスタ群と、前
記命令実行部が一連の処理の実行を開始したとき“１”
にセットされ且つ前記命令実行部がビジー・クリア命令
を実行したとき“０”にクリアされるビジー情報手段と
を備え、前記ビジー情報手段が“１”である期間は外部
からの前記パラメータ・レジスタ群への書き込みを禁止
するとともに、前記命令実行部が前記パラメータ・レジ
スタ群および前記作業用レジスタ群の双方をアクセスし
て処理を行い、前記ビジー情報手段が“０”である期間
は外部からの前記パラメータ・レジスタ群への書き込み
を許可し且つ前記命令実行部が前記作業用レジスタ群の
みをアクセスして処理を行うことを特徴とするレジスタ
・アクセス制御方式。