JP2757614B2

JP2757614B2 - 図形塗りつぶし装置

Info

Publication number: JP2757614B2
Application number: JP3226720A
Authority: JP
Inventors: 光郎大内
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1991-09-06
Filing date: 1991-09-06
Publication date: 1998-05-25
Anticipated expiration: 2013-05-25
Also published as: US5299299A; JPH0567216A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディスプレイ装置やプ
リンタに応用される図形塗りつぶし装置に関し、特に、
ＸＹ座標で定義されたメモリ上に１ラインずつ塗りつぶ
しを行う、いわゆるスキャンライン・フィルを実行する
際に、任意のパターンを張り付けることができる図形塗
りつぶし装置に関する。

【０００２】

【従来の技術】近年、パーソナルコンピュータ、ワード
プロセッサ、ワークステーションなどのＯＡ装置のディ
スプレイ上で、文字、グラフ、表はもちろん、より凝っ
た図を取入れて、表現力のあるプレゼンテーションをで
きるようなソフトウェアが出現してきている。特に、こ
れらの表示内容をハードコピーするプリンタは、解像度
がディスプレイに比べて数倍高いので、すべての図形は
多角形内を塗りつぶした形になる。たとえば、解像度が
高いために幅が１画素の線は細すぎて使用されず、すべ
て太線つまり四辺形を処理の単位として扱う。四辺形を
含めて多角形内を塗りつぶす手法としてはいくつかある
が、いずれも最終的にはスキャンライン・フィル処理に
落とされる。したがって、スキャンライン・フィルを高
速に描画できるかどうかが装置全体の性能に大きく影響
する。

【０００３】上述したソフトウェアの仕様をみると、図
形を塗りつぶす際には単色だけでなく、任意のタイリン
グ・パターンを参照して塗りつぶせるようになってい
る。タイリング・パターンとはある一定の大きさの矩形
パターンをさし、書き込み先の領域を塗りつぶす際に、
パターンをタイルのように繰り返しはめ込んでいくもの
である。したがって、スキャンライン・フィルを行う際
に、パターンのどの位置を参照するかを逐一計算する必
要がある。

【０００４】従来のパターン参照位置の算出方法は次の
ようなものであった。処理を単純にするために、タイリ
ング・パターンを１６×１６画素や３２×３２画素に限
定する方法である。１画素を１ビットとするモノクロ装
置の場合、１６ビットを１ワードとし１６×１６画素を
タイリング・パターンとすると、ラインの開始点のＸ座
標によらず、水平方向に関しては常に同じワード・デー
タを使用できることになる。このとき、Ｙ方向の１６ワ
ードのうちどのワードを選択するかを最初に決定する必
要があるが、これも開始点のＹ座標の下位４ビットの値
によって決定されるので計算は非常に簡単である。

【０００５】タイリング・パターンを任意の大きさで扱
えるようにした場合には、処理はかなりめんどうにな
る。まず、ラインの描画開始点がタイリング・パターン
上のどの点に対応するかを求めるために、描画開始点な
Ｘ座標をタイリング・パターンの横幅で除算して剰余を
求めこれをパターン上のｘ座標とし、描画開始点のＹ座
標をタイリング・パターンの縦幅で除算し剰余を求めこ
れをパターン上のｙ座標とする計算を行うのである。し
たがって、除算を２度行うことになる。一般に除算は足
し戻し法という方法で行う。足し戻し法とは、まず、被
除数と除数の桁合わせをするために、除数を左に１ビッ
トずつシフトし、被除数を越えるまでのシフト回数を計
算する。つぎに、除数を右シフトをしながら被除数から
減算する。この際、結果が負数になれば除数を足し戻
す。このシフトおよび減算を、先に求めたシフト回数分
繰り返し最終的に残った値が剰余になる。

【０００６】前述したように、最近のソフトウェアはデ
スク・トップ・パブリッシングとかデスク・トップ・プ
レゼンテーションなどという言葉に表されるように、精
細かつ美しい表現をとれるようになっている。したがっ
て、タイリング・パターンも当然任意の大きさが定義で
きるようになっており、この場合のスキャンライン・フ
ィルの性能が高速である必要がある。また、ＷＹＳＩＷ
ＹＧ（Ｗｈａｔｙｏｕｓｅｅｉｓｗｈａｔｙ
ｏｕｇｅｔ）の思想が定着し、表示画面イメージと印
刷イメージを同一にすることが望まれるようになり、ま
たプリンタなどの印刷装置の解像度に依存せずに同じイ
メージを得るために、任意の解像度変換をできるように
なっている。異なる解像度の装置で同じイメージを得る
には、図形座標データの変換とともに、塗りつぶしパタ
ーンのサイズの変更が必要になる。したがって、任意に
タイリング・パターンを扱えることがますます重要にな
ってきている。

【０００７】

【発明が解決しようとする課題】ところで、スキャンラ
イン・フィルの応用には、数ドットの長さのスキャンラ
イン・フィルを連続的に描画する場合がある。代表的な
例として、文字の外形を直線や曲線で表し、その線分の
座標を原情報として有するアウトライン・フォントの描
画を考える。アウトライン・フォントはワードプロセッ
サなどの基本技術として定着しつつある。このアウトラ
イン・フォントの描画は、多角形内の塗りつぶしと見な
され、最終的には１水平ライン描画、すなわちスキャン
ライン・フィル処理になる。通常の文字を大きさが６０
×６０ドット程度なので、１ライン上に連続するドット
が数ドットになることが非常に多いことが容易にわか
る。さらに、スキャンダルラインに分解する際には近接
する線分が連続的に発生される。線分上を塗りつぶすこ
と自体は数ドット〜１０数ドット程度なので非常に短時
間に処理することができるので、このような応用の場合
には、特に塗りつぶしパターンの参照開始点の算出をい
かに高速化するかがポイントとなる。従来の足し戻し法
によって剰余を求めると、除数と被除数の有効桁数の差
に比例して処理時間がかかるため、塗りつぶし自体が数
クロックで処理できたとしても、パターン参照開始点の
算出に数十クロックを要することになる。

【０００８】本発明は、パターン参照開始点を求めるた
めに、前回の描画ラインの端点を基準とした相対座標を
利用することにより、剰余計算のオーバヘッドを軽減し
高速化を図ったものである。

【０００９】

【課題を解決するための手段】上述したように、パター
ン参照開始点の算出を高速化するために本発明の図形塗
りつぶし装置は、ＸＹ座標で定義されるメモリ上に、指
定されたパターンを参照しつつ１ライン単位で塗りつぶ
しを行う装置において、新たに塗りつぶしを行うライン
の端点の座標、前回塗りつぶしを行ったラインの端点の
座標、およびパターン参照点の座標を格納する座標格納
手段と、新たなラインを塗りつぶす際に、前記座標格納
手段に格納された新たなラインの端点の座標と、前回の
ラインの端点の座標を演算して新たなパターン参照点の
座標を求める座標計算手段と、前記パターン参照点の座
標に対応するメモリ上のアドレスを計算するパターン・
アドレス計算手段と、前記ラインの端点の座標に対応す
るメモリ上のアドレスを計算するライン・アドレス計算
手段と、前記パターン・アドレスから塗りつぶしパター
ンをリードし、前記ライン・アドレスからライン・デー
タをリードし、前記塗りつぶしパターンと前記ライン・
データ間で所定の演算を行った結果を前記ライン・アド
レスにライトするデータ処理手段と、前記パターン・ア
ドレスおよび前記ライン・アドレスを更新するアドレス
更新手段とを有しく構成される。

【００１０】好ましくは、前記データ処理手段は、前記
ライン・アドレスからデータをリードすることを省略
し、前記塗りつぶしパターンをライン・アドレスに直接
ライトする手段を含んで構成される。

【００１１】さらに、好ましくは、前記座標格納手段、
前記座標計算手段、前記パターン・アドレス計算手段、
前記ライン・アドレス計算手段および第１の実行制御部
を有する第１のプロセッサと、前記データ処理手段、前
記アドレス更新手段および第２の実行制御部を有する第
２のプロセッサとを備え、前記第１のプロセッサは処理
を完了すると、第２のプロセッサにパラメータを転送
し、転送を完了すると前記第２のプロセッサの処理が開
始されるように構成される。

【００１２】

【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。

【００１３】図１は本発明一実施例による前処理のフロ
ーチャート、図２はスキャンライン・フィルの説明図、
図３は本実施例の装置のブロック図、図４は塗りつぶし
処理のフローチャートである。

【００１４】本実施例は、任意サイズのタイリング・パ
ターンをサポートするスキャンライン・フィルを比較的
簡単なハードウェア上で実現したものである。図１，２
を用いてタイリング・パターン参照点の算出、いわゆる
前処理の流れを説明する。

【００１５】図２には、タイリング・パターンと塗りつ
ぶし対象領域のそれぞれの座標系を示してある。タイリ
ング・パターン座標系は、任意にあたえられたアドレス
“ＯＲＧ”を座標原点とし、パターンの幅を“Ｗ”、高
さを“Ｈ”と定義する。したがって、“ＯＲＧ”をかえ
ることにより様々なパターンをポインタ更新だけで選択
することができる。塗りつぶし対象領域座標系の原点は
タイリング・パターンとは独立に設定できる。今、すで
に塗りつぶしを終了したスキャンラインの始点を（ｏｌ
ｄＸｓ、ｏｌｄＹｓ）、終点を（ｏｌｄＸｅ、ｏｌｄＹ
ｓ）とし、新しく塗りつぶしを行うスキャンラインの始
点を（ｎｅｗＸｓ、ｎｅｗＹｓ）、終点を（ｎｅｗＸ
ｅ、ｎｅｗＹｓ）とする。

【００１６】図１で、フロー１００と１０１においてタ
イリング・パターンの参照開始点のＹ座標“ｎｅｗＹ
ｐ”を求める。フロー１００のＡは、前回処理したスキ
ャンラインのＹ座標“ｏｌｄＹｓ”と今回処理すべきス
キャンラインのＹ座標“ｎｅｗＹｓ”の差と、前回参照
したタイリング・パターンの参照終了点のＹ座標“ｏｌ
ｄＹｐ”を加えたものである。このＡに対してタイリン
グ・パターンの高さ“Ｈ”で除算した剰余（ｍｏｄ）が
“ｎｅｗＹｐ”となる。つぎに、フロー１０２と１０３
では、タイリング・パターンの参照開始点のＸ座標“ｎ
ｅｗＸｐ”を求める。フロー１０２のＢは、前回処理し
たスキャンラインの終点のＸ座標“ｏｌｄＸｅ”と今回
処理すべきスキャンラインの始点のＸ座標“ｎｅｗＸ
ｓ”の差と、前回参照したタイリング・パターンの参照
終了点のＸ座標“ｏｌｄＸｐ”を加えたものである。こ
のＢに対してタイリング・パターンの幅“Ｗ”で除算し
た剰余が“ｎｅｗＸｐ”となる。つまり、前回参照点か
らの相対位置の計算により新たな参照開始点の座標を求
めるのである。この座標値にもとづいて実アドレスを求
めているのがフロー１０４である。ここで“ＰＩＴＣ
Ｈ”とは、タイリング・パターン座標系の幅である。

【００１７】次に図３をもとに、実際の動作について説
明する。１はパラメータ入力部、２はレジスタ・ファイ
ル、３は演算器、４はシーケンサ、５はメモリ制御部、
６はデータ処理部、１０から１７はバスである。なお、
シーケンサ４から各部に対して制御信号が出力されるが
図示していない。

【００１８】この装置の入力は、バス１０を介してパラ
メータ入力部１から入力され、レジスタ・ファイル２に
格納される。すべてのパラメータを入力すると処理を開
始する。なお、本装置のリセット時には、レジスタ・フ
ァイル内のすべてのレジスタ“０”に初期化されてい
る。さて、処理の流れはシーケンサ４によって制御さ
れ、レジスタ・ファイル２のアクセス、演算器３、メモ
リ制御部５、データ制御部６に対する動作タイミングや
選択信号などの制御信号は全てシーケンサ４から出力さ
れる。シーケンサ４には、図１で示したようなフローが
プログラムされている。

【００１９】レジスタ・ファイル２には所定の順序で、
パラメータが格納される。フロー１００を実行する際に
は、まず“ｏｌｄＹｓ”と“ｎｅｗＹｓ”が格納された
番地をリードし演算器に入力する。このレジスタ・ファ
イル２の出力は、バス１２および１３を介して演算器の
２つの入力に接続されている。演算結果はバス１４を介
してレジスタ・ファイル２のワーク用レジスタに格納さ
れる。ここまでが１クロックで処理される。次にワーク
用レジスタと“ｏｌｄＹｐ”が格納されているレジスタ
がリードされ演算器３において加算され、同様にして結
果がレジスタ・ファイル２内のワーク用レジスタに格納
される。フロー１０１では、ワーク用レジスタとタイリ
ング・パターンの高さ“Ｈ”が格納されているレジスタ
がリードされ、剰余計算を行い結果を“ｎｅｗＹｐ”レ
ジスタに格納する。同様にフロー１０２、１０３におけ
るＸ座標についての計算も行う。求めた“ｎｅｗＹｐ”
とパターン座標空間の幅“ＰＩＴＣＨ”を演算器３で乗
算し“ｎｅｗＸｐ”を加える。さらに、パターンの格納
されている領域の原点“ＯＲＧ”を加えると、パターン
・アドレス“ＰＡ”を求めることができる。

【００２０】以上が前条件であり、以降実際の塗りつぶ
し処理を行う。塗りつぶし処理のフローを図４に示し
た。フロー２００では、実際に塗りつぶしを行う領域の
描画アドレス“ＤＡ”（ＤｒａｗｉｎｇＡｄｄｒｅｓ
ｓ）を求めている。“ＤＰ”はその領域の幅（Ｄｒａｗ
ｉｎｇＰｉｔｃｈ）、“ＤＯＲＧ”は原点である。フ
ロー２０１は塗りつぶしを行う画素数を求める。この値
は塗りつぶしルーチンのループ回数のカウンタとして使
用する。フロー２０２で番地“ＰＡ”からタイリング・
パターンをリードする。フロー２０３では、まず塗りつ
ぶし領域の番地“ＤＡ”からデータをリードし、先にリ
ードしたタイリング・パターンとあらかじめ指定された
演算を行い、演算した結果を“ＤＡ”番地に書き戻す処
理を行う。フロー２０４，２０５でループ回数をチェッ
クし、カウントが“０”になれば処理を終了する。フロ
ー２０６では、タイリング・パターンの参照点が最右点
かどうかをチェックする。その結果、最右点であればフ
ロー２０７，２０８によってタイリング・パターンの参
照点のＸ座標とアドレスを初期化する。最右点でなけれ
ばフロー２０９，２１０によってＸ座標、アドレスをと
もにインクリメントする。フロー２１１では、塗りつぶ
しアドレスを水平方向にインクリメントする。以上の処
理によりスキャンライン・フィルが行われる。

【００２１】求めたアドレスはレジスタ・ファイル１５
からバス１５を介して、メモリ制御部５に転送され、さ
らに外部メモリ（図示せず）に対しバス１６を介して出
力される。データ処理部６では、バス１７を介して外部
メモリからデータを入出力する。

【００２２】次に、本発明の第２の実施例について図面
を参照して詳細に説明する。

【００２３】図５は本実施例の装置のブロック図、図６
はパイプライン処理の効果を示す図である。

【００２４】図５において、２０はパラメータ入力部、
２１および２２はレジスタ・ファイル、２３および２４
は演算器、２５および２６はシーケンサ、２７はメモリ
制御部、２８はデータ処理部、３０はプリプロセッサ、
３１はフィルプロセッサ、４０から５１はバス、６０は
ビジー信号である。

【００２５】本実施例はスキャンライン・フィル処理を
２つのプロセスに分け、それぞれのプロセスをプリプロ
セッサ、フィルプロセッサの２つのプロセッサに分担さ
せて処理を行う装置である。基本的のアルゴリズムは第
１の実施例と同様なので、ここでは２つのプロセッサが
どのように処理を分担するかについて説明する。

【００２６】プリプロセッサでは図１のフロー１００〜
１０４および図４のフロー２００〜２０１を行う。その
結果として得られるパターン・アドレス“ＰＡ”、描画
アドレス“ＤＡ”、塗りつぶし画素数“Ｃ”、パターン
参照座標“Ｘｐ”、パターン幅“Ｗ”の５つのパラメー
タをピクセル・プロセッサに転送する。ピクセル・プロ
セッサの処理内容は第４図のフロー２０２〜２１１であ
る。

【００２７】次に２つのプロセッサにした場合の動作に
ついて図５および図６を用いて説明する。パラメータ入
力は、バス４０を介してパラメータ入力部２０へデータ
が入力され、さらにバスを介してレジスタ・ファイル４
１にデータが格納されるまでの時間を示している。図の
“Ａ”で示すタイミングである。データが全て入力され
ると、プリプロセッサ３０が処理を開始する（図の
“Ｂ”のタイミング）。プリプロセッサはピクセル・プ
ロセッサ３１で処理したデータを“Ｃ”のタイミングで
転送する。データが転送しおわると、ピクセル・プロセ
ッサが処理を開始する（“Ｄ”のタイミング）。一方、
プリプロセッサ３１に対して新たなパラメータ入力を平
行して行うことができるので、“Ａ→Ｂ→Ｃ→Ｄ”の順
で２本目のスキャンラインの塗りつぶし処理が進められ
る。

【００２８】図６では、“Ａ”、“Ｂ”、“Ｃ”の処理
は“Ｄ”の処理時間の隠されている。つまり、定常状態
に入るとパイプライン処理の効果により、全体の処理時
間がピクセル・プロセッサ処理時間“Ｄ”だけに依存す
ることがわかる。また、ピクセル・プロセッサの処理時
間よりプリプロセッサの処理時間が長い場合、つまり、
“Ａ＋Ｂ”の時間が“Ｃ＋Ｄ”の時間より長かったとし
ても、全体の処理時間は“Ａ＋Ｂ”となる。したがっ
て、第１の実施例のように１つのプロセッサですべての
処理を行う場合に比べて、最大２倍の性能向上が見込め
る。第１の実施例に比べて、追加したのはシーケンサ２
６、レジスタ・ファイル２２、演算器２４などの一部の
ブロックであり、コスト・パフォーマンスが向上されて
いる。

【００２９】第１の実施例の２倍の性能を得るために
は、全体の周波数を２倍に高速化することも考えられる
が、本装置そのものの価格も高価になるとともに、外部
に接続されるメモリとして、２倍も高価なチップを使用
しなければならず、システム全体の価格は非常に高価な
ものになる。

【００３０】

【発明の効果】図１の右欄に示したように、従来の方法
では、フロー１００と１０２は不要であったが、そのか
わり、フロー１０１では足し戻し法によるプログラム・
ループを５〜６回実行する必要がある。この根拠につい
て説明する。標準的なディスプレイの解像度が１２８０
×１０２４ビットであるので、画面の中央付近のＸ座標
の有効ビット長は１０ビット、Ｙ座標は９ビット前後に
なる。よく利用されるタイリング・パターンの有効ビッ
ト長は縦横とも４ビット前後であるので、シフト回数は
両者のビット長の差分、すなわち６ビットあり、したが
って、足し戻し処理のループがＸに関して６回、Ｙに関
して５回必要であることを示している。塗りつぶしをす
る領域の座標が０に近いほどその回数はへるが、画面の
７５％の部分は上述した回数に近い。

【００３１】これに対し、本発明によれば、特にアウト
ライン・フォントのように近接した領域に連続して塗り
つぶしを行うような場合、フロー１０１と１０３はせい
ぜい１回の足し戻し処理ですむ。フロー１０１と１０３
の内部ループを構成する命令の実行クロック数が最低で
も１０クロックは必要なので、従来はフロー全体で約１
２０クロックもかかっていた。それが約４分の１の３０
クロック程度に削減できるのである。前述したように、
塗りつぶし処理そのものが短いスキャンラインを描画す
る場合、２０〜３０クロックで終了することを考慮する
と、このような塗りつぶし参照開始点の算出の高速化が
非常に重要であることがわかる。

【００３２】第１の実施例では、タイリング・パターン
の参照開始点を前回処理したスキャンラインの終点の参
照点を基に行ったが、これは前回のスキャンラインの参
照開始点であっても本発明の主旨を逸脱するものではな
い。タイリング・パターンの参照点を相対的に求める際
に、第１の実施例では描画するごとに描画点の座標Ｘを
更新したが、この処理が不要となる。

【００３３】三角形フィルや四辺形フィル、台形フィ
ル、任意多角形フィルといった、より複雑な塗りつぶし
処理を行う際には、それらの図形の外形座標の計算をも
とに、いわゆるスキャンライン・コンバージョンという
処理を行う。例えば三角形フィルの場合、３辺のうちの
２辺のＸ座標をそれぞれ同じＹ座標ごとに発生すること
により、スキャンライン・フィルに処理を分解すること
になる。この処理をＹ座標を１ずつずらしながら行うも
のである。したがって、本発明のスキャンライン・フィ
ルは、その上位の座標計算部分と組合せることによっ
て、どのような図形の塗りつぶしにも有効に応用できる
ことは明白である。

【００３４】第１、第２の実施例のメモリとのバス１７
あるいは５１は８ビットであった。これは、１画素あた
り８ビット、スナワチ２５６色表示のディスプレイを対
象としたからである。しかし、本発明の主旨によればこ
のビット数は１６ビット、２４ビットなど任意のビット
数であっても容易に実現できることは明白である。ま
た、１ワードの中に複数の画素が配置された、いわゆる
パックト・ピクセル構成メモリへの適用に関していえ
ば、データ処理部１７あるいは２８において、パターン
・データのシフトおよびマージ機構を追加することによ
って容易に対応できる。シフトおよびマージ機構につい
ては、矩形領域のデータ転送いわゆるビット・ブロック
・トランスファーの技術として市販のグラフィックス処
理用ＬＳＩなどで採用された周知の技術である。１画素
のビット数、ワード長は任意の組合せであっても対応で
きる。

【００３５】また、本発明はデータ処理部１７あるいは
２８におけるラスタ・オペレーションの種類を制限する
ものではない。さらに、本実施例ではアドレスの算出を
演算部３あるいは２３に内蔵したハードウェア乗算器を
使用して行っているが、加算を繰り返して行うマイクロ
プログラム制御型の乗算方法であっても、本発明の主旨
を逸脱するものではない。

【図面の簡単な説明】

【図１】本発明の一実施例の前処理のフローチャートで
ある。

【図２】スキャンライン・フィルの説明図である。

【図３】第１の実施例の装置のブロック図である。

【図４】塗りつぶし処理のフローチャートである。

【図５】第２の実施例の装置ブロック図である。

【図６】パイプライン処理の効果を示す図である。

Claims

(57)【特許請求の範囲】

【請求項１】ＸＹ座標で定義されるメモリ上に、指定
されたパターンを参照しつつ１ライン単位で塗りつぶし
を行う装置において、新たに塗りつぶしを行うラインの
端点の座標、前回塗りつぶしを行ったラインの端点の座
標、およびパターン参照点の座標を格納する座標格納手
段と、新たなラインを塗りつぶす際に、前記座標格納手
段に格納された新たなラインの端点の座標と前回のライ
ンの端点の座標とを演算して新たなパターン参照点の座
標を求める座標計算手段と、前記パターン参照点の座標
に対応するメモリ上のアドレスを計算するパターン・ア
ドレス計算手段と、前記ラインの端点の座標に対応する
メモリ上のアドレスを計算するライン・アドレス計算手
段と、前記パターン・アドレスから塗りつぶしパターン
をリードし、前記ライン・アドレスからライン・データ
をリードし、前記塗りつぶしパターンと前記ライン・デ
ータ間で所定の演算を行った結果を前記ライン・アドレ
スにライトするデータ処理手段と、前記パターン・アド
レスおよび前記ライン・アドレスを更新するアドレス更
新手段とを有することを特徴とする図形塗りつぶし装
置。
【請求項２】前記データ処理手段は、前記ライン・ア
ドレスからデータをリードすることを省略し、前記塗り
つぶしパターンをライン・アドレスに直接ライトする手
段を含んで構成されることを特徴とする請求項１記載の
図形塗りつぶし装置。
【請求項３】前記座標格納手段、前記座標計算手段、
前記パターン・アドレス計算手段、前記ライン・アドレ
ス計算手段および第１の実行制御部を有する第１のプロ
セッサと、前記データ処理手段、前記アドレス更新手段
および第２の実行制御部を有する第２のプロセッサとを
備え、前記第１のプロセッサは処理を完了すると、第２
のプロセッサにパラメータを転送し、転送を完了すると
前記第２のプロセッサの処理が開始されるように構成さ
れたことを特徴とする請求項１ないし２記載の図形塗り
つぶし装置。