JPS6339947B2 - - Google Patents
Info
- Publication number
- JPS6339947B2 JPS6339947B2 JP57158659A JP15865982A JPS6339947B2 JP S6339947 B2 JPS6339947 B2 JP S6339947B2 JP 57158659 A JP57158659 A JP 57158659A JP 15865982 A JP15865982 A JP 15865982A JP S6339947 B2 JPS6339947 B2 JP S6339947B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- memory
- image
- paint
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003973 paint Substances 0.000 claims description 37
- 238000012545 processing Methods 0.000 claims description 28
- 238000010422 painting Methods 0.000 claims description 8
- 238000003672 processing method Methods 0.000 claims description 6
- 239000000284 extract Substances 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 238000000605 extraction Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 239000003086 colorant Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
本発明は画像パターン処理方式、特に画像メモ
リとその画像メモリの内容を表示するデイスプレ
イとをそなえたグラフイツク・デイスプレイ装置
において、上記デイスプレイに表示される領域を
所望のパターンにより高速にペイントできるよう
にした画像パターン処理方式に関するものであ
る。
リとその画像メモリの内容を表示するデイスプレ
イとをそなえたグラフイツク・デイスプレイ装置
において、上記デイスプレイに表示される領域を
所望のパターンにより高速にペイントできるよう
にした画像パターン処理方式に関するものであ
る。
最近、電子計算機を利用したデータ処理の急速
な進展に伴い、画像処理の応用分野も大幅に拡大
しつつあり、画像処理に対する高度な機能および
処理の高速性が強く要請されるようになつてきて
いる。
な進展に伴い、画像処理の応用分野も大幅に拡大
しつつあり、画像処理に対する高度な機能および
処理の高速性が強く要請されるようになつてきて
いる。
例えば、グラフイツク・デイスプレイ上に表示
されるある領域を、所望の色や模様等によつてぬ
り分ける処理が、画像処理において必要とされて
いる。従来、このようなパターン処理は、例えば
ある範囲の定まつた領域を単色でぬり潰すような
場合には、比較的問題は少ないが、例えば格子模
様や水玉模様等のような複雑なパターンについて
は、画像メモリの各点毎に演算によつて、画像メ
モリへの書き込みを行うかどうかの判断を行い、
その判断結果によつて処理するようにされていた
ため、パターンのペイント処理に長時間を要する
という問題があつた。即ち、従来のパターン処理
方式によれば、例えばパターン情報を、 ｘ＝5n、ｙ＝8n（ただし、ｎ＝０，１，２…
…） というような関数で定義し、ペイント対象の領域
の画像メモリ上の座標（ｘ、ｙ）が、上記関数を
満すかどうかを演算して、各点のペイントを行う
ように処理することになるので、処理速度が極め
て遅いという問題があつた。さらに、従来の方式
には、所望の任意のパターンでもつて、指定され
た領域をペイントすることはできず、ある特定の
パターンだけしか扱うことができないという欠点
があつた。
されるある領域を、所望の色や模様等によつてぬ
り分ける処理が、画像処理において必要とされて
いる。従来、このようなパターン処理は、例えば
ある範囲の定まつた領域を単色でぬり潰すような
場合には、比較的問題は少ないが、例えば格子模
様や水玉模様等のような複雑なパターンについて
は、画像メモリの各点毎に演算によつて、画像メ
モリへの書き込みを行うかどうかの判断を行い、
その判断結果によつて処理するようにされていた
ため、パターンのペイント処理に長時間を要する
という問題があつた。即ち、従来のパターン処理
方式によれば、例えばパターン情報を、 ｘ＝5n、ｙ＝8n（ただし、ｎ＝０，１，２…
…） というような関数で定義し、ペイント対象の領域
の画像メモリ上の座標（ｘ、ｙ）が、上記関数を
満すかどうかを演算して、各点のペイントを行う
ように処理することになるので、処理速度が極め
て遅いという問題があつた。さらに、従来の方式
には、所望の任意のパターンでもつて、指定され
た領域をペイントすることはできず、ある特定の
パターンだけしか扱うことができないという欠点
があつた。
本発明は上記問題点の解決を図り、高速にかつ
所望の任意のパターンについてペイントできるよ
うな画像パターン処理方式を提供することを目的
としている。そのため、本発明の画像パターン処
理方式は、所定の大きさのパターン指定メモリを
設けて、その中に予め画像メモリに格納されるべ
きパターンのイメージを、そのままのビツト・パ
ターンで設定しておき、指定された範囲の領域の
パターン処理にあたつて、パターン指定メモリの
内容を演算によつて画像メモリに対応するように
展開し、その展開された仮想的なイメージから、
画像メモリの指定領域にパターン情報を転送する
ようにしたものである。以下図面を参照しつつ実
施例に従つて説明する。
所望の任意のパターンについてペイントできるよ
うな画像パターン処理方式を提供することを目的
としている。そのため、本発明の画像パターン処
理方式は、所定の大きさのパターン指定メモリを
設けて、その中に予め画像メモリに格納されるべ
きパターンのイメージを、そのままのビツト・パ
ターンで設定しておき、指定された範囲の領域の
パターン処理にあたつて、パターン指定メモリの
内容を演算によつて画像メモリに対応するように
展開し、その展開された仮想的なイメージから、
画像メモリの指定領域にパターン情報を転送する
ようにしたものである。以下図面を参照しつつ実
施例に従つて説明する。
第１図は本発明の一実施例構成、第２図は本発
明の一実施例態様説明図、第３図は本発明の他の
一実施例態様説明図を示す。
明の一実施例態様説明図、第３図は本発明の他の
一実施例態様説明図を示す。
第１図中、１はペイント要求部、２ないし４は
ペイント領域を指定するレジスタ、５はイメージ
生成演算部、６はペイント処理部、７はパターン
指定メモリ、８は仮想パターン・イメージ、９は
アドレス・レジスタ、１０は画像メモリ、１１は
CRTデイスプレイを表わす。
ペイント領域を指定するレジスタ、５はイメージ
生成演算部、６はペイント処理部、７はパターン
指定メモリ、８は仮想パターン・イメージ、９は
アドレス・レジスタ、１０は画像メモリ、１１は
CRTデイスプレイを表わす。
画像メモリ１０に書き込まれた画像情報は、
CRTデイスプレイ１１によつて走査され、デイ
スプレイ表示画面に表示される。画像メモリ１０
は、例えば１ビツトが表示画面上の１ドツトに対
応し、そのアドレスは、横方向の位置を示すｘ座
標と縦方向の位置を示すｙ座標との組合せによつ
て示される。例えば画像メモリ１０のビツトが
“１”のところは黒を、ビツトが“０”のところ
は白を表わすが、カラー・グラフイツク・デイス
プレイの場合には、他の色情報を有するようにさ
れる。
CRTデイスプレイ１１によつて走査され、デイ
スプレイ表示画面に表示される。画像メモリ１０
は、例えば１ビツトが表示画面上の１ドツトに対
応し、そのアドレスは、横方向の位置を示すｘ座
標と縦方向の位置を示すｙ座標との組合せによつ
て示される。例えば画像メモリ１０のビツトが
“１”のところは黒を、ビツトが“０”のところ
は白を表わすが、カラー・グラフイツク・デイス
プレイの場合には、他の色情報を有するようにさ
れる。
ペイント要求部１は、ペイントすべき領域を検
出して、パターン指定メモリ７に指定したパター
ンで、ペイントすることを要求するものである。
ペイントの要求は、ペイントすべき領域を細分化
した所定の大きさの小領域またはライン単位に行
われるが、以下の実施例においては、ライン単位
に処理する場合について説明する。複数ラインを
含むような小領域単位で処理する場合も同様であ
る。ペイント要求部１は、ペイント要求の領域の
左端のｘ座標をXLレジスタ２に、また右端のｘ
座標をXRレジスタ３に設定するとともに、ｙ座
標をＹレジスタ４に設定して、イメージ生成演算
部５を起動する。すなわち、画像メモリ１０上に
おいて、XL，Ｙの点からXR，Ｙの点までのライ
ンが、ペイント対象となる。
出して、パターン指定メモリ７に指定したパター
ンで、ペイントすることを要求するものである。
ペイントの要求は、ペイントすべき領域を細分化
した所定の大きさの小領域またはライン単位に行
われるが、以下の実施例においては、ライン単位
に処理する場合について説明する。複数ラインを
含むような小領域単位で処理する場合も同様であ
る。ペイント要求部１は、ペイント要求の領域の
左端のｘ座標をXLレジスタ２に、また右端のｘ
座標をXRレジスタ３に設定するとともに、ｙ座
標をＹレジスタ４に設定して、イメージ生成演算
部５を起動する。すなわち、画像メモリ１０上に
おいて、XL，Ｙの点からXR，Ｙの点までのライ
ンが、ペイント対象となる。
イメージ生成演算部５は、パターン指定メモリ
７に指定されたパターンを演算によつて展開し、
上記XL，ＹからXR，Ｙまでのライン部分に、ど
のようなビツト・パターンが対応づけられるかを
決定するものである。パターン指定メモリ７は、
例えば固定番地に予め固定の大きさで用意されて
いるものであつてもよいし、あるいはダイナミツ
クに任意の大きさで確保されるようなものであつ
てもよい。後者の場合には、ペイント要求部１か
らイメージ生成演算部５に対し、パターン指定メ
モリ７の先頭アドレスおよびメモリ・サイズａ，
ｂも、画像メモリ１０の座標情報とともに通知さ
れる。仮想パターン・イメージ８は、パターン指
定メモリ７を概念的に、例えば画像メモリ１０の
大きさと同じ大きさになるように想定したもので
ある。すなわち、第１図図示のように、横および
縦のサイズが、それぞれａおよびｂであるパター
ン指定メモリ７に格納されたビツト・パターン
を、各点が画像メモリ１０の各ビツトと１対１に
対応するように繰り返し並べたものと考えてよ
い。仮想パターン・イメージ８は、実際にメモリ
上に展開して生成してもよいし、また、実際にメ
モリ上に展開しないで、単に演算するだけで、結
果的に画像メモリ１０との対応づけが可能となる
ようにしてもよい。この結果は、ペイント処理部
６に通知される。
７に指定されたパターンを演算によつて展開し、
上記XL，ＹからXR，Ｙまでのライン部分に、ど
のようなビツト・パターンが対応づけられるかを
決定するものである。パターン指定メモリ７は、
例えば固定番地に予め固定の大きさで用意されて
いるものであつてもよいし、あるいはダイナミツ
クに任意の大きさで確保されるようなものであつ
てもよい。後者の場合には、ペイント要求部１か
らイメージ生成演算部５に対し、パターン指定メ
モリ７の先頭アドレスおよびメモリ・サイズａ，
ｂも、画像メモリ１０の座標情報とともに通知さ
れる。仮想パターン・イメージ８は、パターン指
定メモリ７を概念的に、例えば画像メモリ１０の
大きさと同じ大きさになるように想定したもので
ある。すなわち、第１図図示のように、横および
縦のサイズが、それぞれａおよびｂであるパター
ン指定メモリ７に格納されたビツト・パターン
を、各点が画像メモリ１０の各ビツトと１対１に
対応するように繰り返し並べたものと考えてよ
い。仮想パターン・イメージ８は、実際にメモリ
上に展開して生成してもよいし、また、実際にメ
モリ上に展開しないで、単に演算するだけで、結
果的に画像メモリ１０との対応づけが可能となる
ようにしてもよい。この結果は、ペイント処理部
６に通知される。
ペイント処理部６は、仮想パターン・イメージ
８上から、ペイント要求のあつたライン部分のビ
ツト・パターンを抽出し、画像メモリ１０のアド
レス・レジスタ９を操作することにより、そのま
ま画像メモリ１０の対応する位置に抽出したビツ
ト・パターンを書き込む。こうして、書き込まれ
たパターンは、CRTデイスプレイ１１に表示さ
れることになる。ペイント要求部１は、パター
ン・ペイントを望む領域内のすべてのラインにつ
いてペイント要求を繰り返すことにより、所望の
領域を所望のパターンでペイントすることができ
る。
８上から、ペイント要求のあつたライン部分のビ
ツト・パターンを抽出し、画像メモリ１０のアド
レス・レジスタ９を操作することにより、そのま
ま画像メモリ１０の対応する位置に抽出したビツ
ト・パターンを書き込む。こうして、書き込まれ
たパターンは、CRTデイスプレイ１１に表示さ
れることになる。ペイント要求部１は、パター
ン・ペイントを望む領域内のすべてのラインにつ
いてペイント要求を繰り返すことにより、所望の
領域を所望のパターンでペイントすることができ
る。
次に、第２図を用いて、主としてイメージ生成
演算部５における具体的な処理の例を説明する。
演算部５における具体的な処理の例を説明する。
第２図中、符号２ないし７，１０は第１図に対
応し、２０はレジスタ、２１はプラス１回路、２
２および２３はレジスタ、２４は比較回路、２５
および２６は剰余回路を表わす。
応し、２０はレジスタ、２１はプラス１回路、２
２および２３はレジスタ、２４は比較回路、２５
および２６は剰余回路を表わす。
ペイント要求があると、イメージ生成演算部５
は、XLレジスタ２からペイント要求があつたラ
イン部分の左端のｘ座標をレジスタ２２に取り込
む。レジスタ２２の内容a′は、比較回路２４に入
力される。一方、ペイント要求があつたライン部
分の右端のｘ座標が、XRレジスタ３から比較回
路２４へ供給される。比較回路２４は、レジスタ
２２の内容a′とXRレジスタ３の内容XRとの大小
を比較する。もし、a′のほうがXRよりも大であ
れば、ペイント要求部に終了信号を出力する。
a′がXRよりも小であれば、剰余回路２５にa′の値
を出力する。レジスタ２０には、パターン指定メ
モリ７の横方向のサイズａが、予め格納されてお
り、この値ａは剰余回路２５に供給される。剰余
回路２５は、比較回路２４からの出力があると、
その内容a′をパターン指定メモリ７のサイズａで
割る演算を行ない、その剰余a′ MOD ａをペイ
ント処理部６に出力する。一方、ペイント要求の
ラインのｙ座標がＹレジスタ４から剰余回路２６
に入力され、またパターン指定メモリ７の縦方向
のサイズｂがレジスタ２３から剰余回路２６に入
力される。剰余回路２６は、Ｙレジスタ４の値Ｙ
をレジスタ２３の内容ｂで割る演算を実行し、そ
の剰余Ｙ MOD ｂをペイント処理部６に出力
する。ペイント処理部６は、パターン指定メモリ
７から、a′ MOD ａをＡ座標、Ｙ MOD ｂを
Ｂ座標とするところのパターン情報を読み出し、
画像メモリ１０のXL，Ｙの位置から順次Ｘ座標
が増加する方向に書き込んでいく。剰余回路２５
による演算ごとにプラス１回路２１が動作し、レ
ジスタ２２の内容a′が１ずつ増加するようにさ
れ、これに対応して、上記処理により、パターン
指定メモリ７から画像メモリ１０へのパターン情
報の転送が行われ、最終的に画像メモリ１０の
XR、Ｙの位置までパターンの書き込みが行われ
ることになる。なお、第１図で説明した仮想パタ
ーン・イメージ８は明示的には現われないが、剰
余回路２５および２６の働きによつて、画像メモ
リ１０よりも小さいパターン指定メモリ７の内容
が、画像メモリ１０に対応づけられることとな
り、結果として仮想パターン・イメージ８が生成
されていると考えることができる。
は、XLレジスタ２からペイント要求があつたラ
イン部分の左端のｘ座標をレジスタ２２に取り込
む。レジスタ２２の内容a′は、比較回路２４に入
力される。一方、ペイント要求があつたライン部
分の右端のｘ座標が、XRレジスタ３から比較回
路２４へ供給される。比較回路２４は、レジスタ
２２の内容a′とXRレジスタ３の内容XRとの大小
を比較する。もし、a′のほうがXRよりも大であ
れば、ペイント要求部に終了信号を出力する。
a′がXRよりも小であれば、剰余回路２５にa′の値
を出力する。レジスタ２０には、パターン指定メ
モリ７の横方向のサイズａが、予め格納されてお
り、この値ａは剰余回路２５に供給される。剰余
回路２５は、比較回路２４からの出力があると、
その内容a′をパターン指定メモリ７のサイズａで
割る演算を行ない、その剰余a′ MOD ａをペイ
ント処理部６に出力する。一方、ペイント要求の
ラインのｙ座標がＹレジスタ４から剰余回路２６
に入力され、またパターン指定メモリ７の縦方向
のサイズｂがレジスタ２３から剰余回路２６に入
力される。剰余回路２６は、Ｙレジスタ４の値Ｙ
をレジスタ２３の内容ｂで割る演算を実行し、そ
の剰余Ｙ MOD ｂをペイント処理部６に出力
する。ペイント処理部６は、パターン指定メモリ
７から、a′ MOD ａをＡ座標、Ｙ MOD ｂを
Ｂ座標とするところのパターン情報を読み出し、
画像メモリ１０のXL，Ｙの位置から順次Ｘ座標
が増加する方向に書き込んでいく。剰余回路２５
による演算ごとにプラス１回路２１が動作し、レ
ジスタ２２の内容a′が１ずつ増加するようにさ
れ、これに対応して、上記処理により、パターン
指定メモリ７から画像メモリ１０へのパターン情
報の転送が行われ、最終的に画像メモリ１０の
XR、Ｙの位置までパターンの書き込みが行われ
ることになる。なお、第１図で説明した仮想パタ
ーン・イメージ８は明示的には現われないが、剰
余回路２５および２６の働きによつて、画像メモ
リ１０よりも小さいパターン指定メモリ７の内容
が、画像メモリ１０に対応づけられることとな
り、結果として仮想パターン・イメージ８が生成
されていると考えることができる。
第３図は、画像パターン処理を図示省略した中
央処理装置の実行する命令で実現する場合の、処
理の例を示している。
央処理装置の実行する命令で実現する場合の、処
理の例を示している。
イメージ生成演算部５に対する入力情報は、ペ
イント要求ライン部分の左端のｘ座標XLと右端
のｘ座標XRとｙ座標Ｙおよびパターン指定メモ
リ７のサイズａとｂである。ペイント要求部１か
らのペイント要求があると、イメージ生成演算部
５は、第３図図示処理３０によつて、Ｙをパター
ン指定メモリ７の縦の長さｂで割り、その余り
b′を求める。このb′は、仮想パターン・イメージ
８として展開されて、画像メモリ１０に抽出され
るパターン指定メモリ７内の、ラインの座標を与
えることになる。次に処理３１によつて、左端の
ｘ座標XLをパターン指定メモリ７の横の長さａ
で割り、その商をn1とし、余りをr1とする。ま
た、処理３２によつて、右端のｘ座標XRをａで
割り、その商をn2とし、余りをr2とする。そし
て、処理３３によつて、n1とn2とが等しいかどう
かを判定する。n1とn2とが等しいということは、
ペイントすべきパターンが、１つのパターン指定
メモリのイメージ内に含まれることを意味する。
イント要求ライン部分の左端のｘ座標XLと右端
のｘ座標XRとｙ座標Ｙおよびパターン指定メモ
リ７のサイズａとｂである。ペイント要求部１か
らのペイント要求があると、イメージ生成演算部
５は、第３図図示処理３０によつて、Ｙをパター
ン指定メモリ７の縦の長さｂで割り、その余り
b′を求める。このb′は、仮想パターン・イメージ
８として展開されて、画像メモリ１０に抽出され
るパターン指定メモリ７内の、ラインの座標を与
えることになる。次に処理３１によつて、左端の
ｘ座標XLをパターン指定メモリ７の横の長さａ
で割り、その商をn1とし、余りをr1とする。ま
た、処理３２によつて、右端のｘ座標XRをａで
割り、その商をn2とし、余りをr2とする。そし
て、処理３３によつて、n1とn2とが等しいかどう
かを判定する。n1とn2とが等しいということは、
ペイントすべきパターンが、１つのパターン指定
メモリのイメージ内に含まれることを意味する。
n1とn2とが等しい場合には、ペイント処理部６
は、処理３４によつて、パターン指定メモリ７の
座標r1，b′から座標r2，b′までのパターンによつ
て決定される仮想パターン・イメージを抽出し
て、画像メモリ１０の座標XL、Ｙから座標XR、
Ｙまでの部分にそのまま書き込むことによつて、
パターン・ペイントを行う。
は、処理３４によつて、パターン指定メモリ７の
座標r1，b′から座標r2，b′までのパターンによつ
て決定される仮想パターン・イメージを抽出し
て、画像メモリ１０の座標XL、Ｙから座標XR、
Ｙまでの部分にそのまま書き込むことによつて、
パターン・ペイントを行う。
n1とn2とが等しくない場合には、ペイント処理
部６は、次のように処理する。まず、処理３５に
よつて、パターン指定メモリ７の座標r1，b′から
ａ，b′までのパターンを、画像メモリ１０の座標
XL、Ｙから（（ａ＋１）＊n1，Ｙ）までの部分に
書き込む。次に処理３６によつて、パターン指定
メモリ７のｏ，b′からａ，b′までのパターンを、
画像メモリ１０の（（ａ＋１）＊n1，Ｙ）から始
めて、長さａずつ（n2−n1−１）回コピーする。
最後に、処理３７によつてパターン指定メモリ７
のｏ，b′からr2，b′までを、画像メモリ１０のａ
＊n2，ＹからXR，Ｙまでの部分に転送して処理
を終了する。ペイント要求部１は、次のラインに
ついてペイント要求を出すことにより、任意の領
域についての所望のパターン・ペイントを実行さ
せることができる。
部６は、次のように処理する。まず、処理３５に
よつて、パターン指定メモリ７の座標r1，b′から
ａ，b′までのパターンを、画像メモリ１０の座標
XL、Ｙから（（ａ＋１）＊n1，Ｙ）までの部分に
書き込む。次に処理３６によつて、パターン指定
メモリ７のｏ，b′からａ，b′までのパターンを、
画像メモリ１０の（（ａ＋１）＊n1，Ｙ）から始
めて、長さａずつ（n2−n1−１）回コピーする。
最後に、処理３７によつてパターン指定メモリ７
のｏ，b′からr2，b′までを、画像メモリ１０のａ
＊n2，ＹからXR，Ｙまでの部分に転送して処理
を終了する。ペイント要求部１は、次のラインに
ついてペイント要求を出すことにより、任意の領
域についての所望のパターン・ペイントを実行さ
せることができる。
以上、ペイント要求部からの要求が、ライン単
位である場合について説明したが、所定の小領域
単位であつても処理は同様である。また、上記ラ
インは、ドツト列であつてもよいし、またデータ
としては例えば８ビツトで表わされるようなキヤ
ラクタ列であつてもよい。
位である場合について説明したが、所定の小領域
単位であつても処理は同様である。また、上記ラ
インは、ドツト列であつてもよいし、またデータ
としては例えば８ビツトで表わされるようなキヤ
ラクタ列であつてもよい。
以上説明した如く本発明によれば、任意の所望
のパターンについて、連続した自然な形で、ペイ
ントすることができ、かつ、１点毎の判断処理が
不要であるため、極めて高速に処理することが可
能となる。特に、本発明では、小さなパターンで
大きな領域をペイントする場合に、その塗りつぶ
すパターンの繰り返し幅が、特定のサイズに限定
されることはなく、任意サイズのパターンによる
ペイントが可能である。
のパターンについて、連続した自然な形で、ペイ
ントすることができ、かつ、１点毎の判断処理が
不要であるため、極めて高速に処理することが可
能となる。特に、本発明では、小さなパターンで
大きな領域をペイントする場合に、その塗りつぶ
すパターンの繰り返し幅が、特定のサイズに限定
されることはなく、任意サイズのパターンによる
ペイントが可能である。
第１図は本発明の一実施例構成、第２図は本発
明の一実施例態様説明図、第３図は本発明の他の
一実施例態様説明図を示す。 図中、１はペイント要求部、２ないし４はレジ
スタ、５はイメージ生成演算部、６はペイント処
理部、７はパターン指定メモリ、８は仮想パター
ン・イメージ、９はアドレス・レジスタ、１０は
画像メモリ、１１はCRTデイスプレイを表わす。
明の一実施例態様説明図、第３図は本発明の他の
一実施例態様説明図を示す。 図中、１はペイント要求部、２ないし４はレジ
スタ、５はイメージ生成演算部、６はペイント処
理部、７はパターン指定メモリ、８は仮想パター
ン・イメージ、９はアドレス・レジスタ、１０は
画像メモリ、１１はCRTデイスプレイを表わす。
Claims (1)
- 【特許請求の範囲】 １ 画像メモリと該画像メモリの内容を表示する
デイスプレイとをそなえ、該デイスプレイに表示
される領域をある与えられたパターンでペイント
する機能を有するグラフイツク・デイスプレイ・
システムにおいて、 ペイントするパターンの繰り返し幅に応じた任
意のサイズを持つパターン情報が格納されるパタ
ーン指定メモリと、 少なくとも上記画像メモリにおけるペイントす
べき領域のＸ方向またはＹ方向の開始座標および
終了座標を、上記パターン指定メモリに設定され
たパターンのＸ方向またはＹ方向のサイズで割
り、その商とあまりとを算出する演算手段を有
し、該演算手段による演算結果に基づいて、上記
パターン指定メモリから抽出すべきパターンの位
置と回数とを決定するイメージ生成演算部と、 該イメージ生成演算部によつて決定された情報
に基づいて、上記ペイントすべき領域に対応する
パターン部分を上記パターン指定メモリから抽出
し、抽出結果を上記画像メモリの対応領域に転送
するペイント処理部とをそなえ、 上記パターン指定メモリに与えられた任意のサ
イズのパターンにより、所定の領域のペイントを
行うようにしたことを特徴とする画像パターン処
理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57158659A JPS5947665A (ja) | 1982-09-10 | 1982-09-10 | 画像パタ−ン処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57158659A JPS5947665A (ja) | 1982-09-10 | 1982-09-10 | 画像パタ−ン処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5947665A JPS5947665A (ja) | 1984-03-17 |
| JPS6339947B2 true JPS6339947B2 (ja) | 1988-08-09 |
Family
ID=15676539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57158659A Granted JPS5947665A (ja) | 1982-09-10 | 1982-09-10 | 画像パタ−ン処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947665A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6147986A (ja) * | 1984-08-15 | 1986-03-08 | ダイキン工業株式会社 | 塗りつぶしパタ−ン発生回路 |
| US4646078A (en) * | 1984-09-06 | 1987-02-24 | Tektronix, Inc. | Graphics display rapid pattern fill using undisplayed frame buffer memory |
| JPS61219638A (ja) * | 1985-03-25 | 1986-09-30 | 信越化学工業株式会社 | 外装材及びその製造方法 |
| JPS6247778A (ja) * | 1985-08-28 | 1987-03-02 | Fujitsu Ltd | パタ−ン登録方式 |
| JP5253348B2 (ja) * | 2009-10-01 | 2013-07-31 | 三菱電機株式会社 | 状態表示装置 |
| EP2444963A3 (en) | 2009-01-27 | 2012-07-18 | Mitsubishi Electric Corporation | State display device and display method of state display device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5711383A (en) * | 1980-06-24 | 1982-01-21 | Nippon Electric Co | Design pattern generating method and device |
-
1982
- 1982-09-10 JP JP57158659A patent/JPS5947665A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5711383A (en) * | 1980-06-24 | 1982-01-21 | Nippon Electric Co | Design pattern generating method and device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5947665A (ja) | 1984-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04257085A (ja) | ブロックテクスチャコンプレックスクリップマスクプロセッサ | |
| GB2211706A (en) | Local display bus architecture and communications method for raster display | |
| JP3347323B2 (ja) | グラフィックスシステムにおけるグラフィックセグメント編成 | |
| JPS6339947B2 (ja) | ||
| JPH0640259B2 (ja) | デ−タ処理装置 | |
| US5299299A (en) | Scan line full figure filling device for display units and printers | |
| JP2554631B2 (ja) | オブジエクト選択方式 | |
| JP3129717B2 (ja) | 画像処理装置および画像処理方法 | |
| JP2605609B2 (ja) | ドット表示処理装置 | |
| JP2906643B2 (ja) | 文書処理装置 | |
| JPH02232775A (ja) | 図形処理装置 | |
| JP2763409B2 (ja) | マルチメディア処理装置 | |
| JPS63106078A (ja) | 図形処理装置の文字列エコ−表示方法 | |
| JPS62131378A (ja) | 連続色塗り潰し制御方式 | |
| JPH03278190A (ja) | 多角形塗りつぶし方式 | |
| JPH05205026A (ja) | 同時ピック事象の処理方法及び装置 | |
| JP2787487B2 (ja) | コンピュータシステムに表示され且つ操作される線分の位置を決定する回路 | |
| JP2606176B2 (ja) | 図形処理装置 | |
| JP2835056B2 (ja) | 高品質文字パターン発生方式 | |
| JPS62127972A (ja) | 線分描画におけるクリツピング方式 | |
| JPH01200489A (ja) | 三次元図形の処理装置 | |
| JPH0355870B2 (ja) | ||
| JPH05159006A (ja) | Ｃａｄ装置 | |
| JPS62264091A (ja) | 表示パタ−ン移動表示方式 | |
| JPH03217987A (ja) | 描画装置 |