JPS5947665A - 画像パタ−ン処理方式 - Google Patents

画像パタ−ン処理方式

Info

Publication number
JPS5947665A
JPS5947665A JP57158659A JP15865982A JPS5947665A JP S5947665 A JPS5947665 A JP S5947665A JP 57158659 A JP57158659 A JP 57158659A JP 15865982 A JP15865982 A JP 15865982A JP S5947665 A JPS5947665 A JP S5947665A
Authority
JP
Japan
Prior art keywords
memory
image
pattern
area
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57158659A
Other languages
English (en)
Other versions
JPS6339947B2 (ja
Inventor
Katsuhiro Torii
鳥井 勝浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP57158659A priority Critical patent/JPS5947665A/ja
Publication of JPS5947665A publication Critical patent/JPS5947665A/ja
Publication of JPS6339947B2 publication Critical patent/JPS6339947B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/002D [Two Dimensional] image generation
    • G06T11/40Filling a planar surface by adding surface attributes, e.g. colour or texture

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は画像/ぐターン処理方式、特に画像メモリとそ
の画像メモリの内容を表示するディスプレイとをそなえ
たグラフィック・ディスプレイ装置において、上記ディ
スグレイに表示される領域を所望のパターン(より高速
にペイントできるようにした画像〕J?ターン処理方式
に関するものである。
最近、電子計算機を利用したデータ処理の急速な進展に
伴い、画像処理の応用分野も大幅に拡大しつつあり、画
像処理に対する高度な機能および処理の高速性が強く要
請されるようになってきている。
例えば、グラフィック・ディスグレイ上に表示されるあ
る領域を、所望の色や模様等によってぬり分ける処理が
、画像処理において必要とされている。従来、このよう
なiJ?ターン処理は、例えばある範囲の定まった領域
を単色でぬD iltすような場合には、比較的問題は
少ないが、例えば格子模様や水玉模様等のような複雑な
・やターンについては、画像メモリの各点毎に演算によ
って、画像メモリへの引き込み全行うかどうかの判断を
行い、その判断結果によって処理するようにされていた
ため、・やター゛/の波インド処理に長時間を要すると
いう問題があった。即ち、従来のノやターン処理方式に
よれば、例えば・ぞターン情報を1、y: =5tt 
 、  y=8n  (ただ【7、rb=0.1.2−
 )というような関数で定義し、被インド対象の領域の
画像メモリ上の座標Cx、y)が、上記関数を満すかど
うかを削q−して、各点のペイントを行うように処1p
lすることになるので、処理速度が極めて遅いという問
題があった。さら忙、従来の方式には、所望の任意のパ
ターンでもって、指定された領域を被インドすることは
できず、ある特定の/4’ターンだけしか扱うことがで
きないという欠点があった。
本発明は上記問題点の解決を図り、高速にかつ所望の任
意の/Fターンについてペイントできるような画像・ぞ
ターン処理方式を提供することを目的としている。その
ため、本発明の画像パターン処理方式は、所定の大きさ
のパターン指定メモリを設けて、その中に予め画像メモ
リに格納される′くきパターンのイメージを、その′マ
寸のビット・・パターンで設定しておき、指定された範
囲の領域のパターン処理にあたって、パターン指定メモ
リの内容を演算によって画像メモリに対応するように展
開し、その展開された仮想的なイメージから、画像メモ
リの指定領域にパターン情報を転送するようにしたもの
である。μ下図1111を客照しつつ′J−施例に従っ
て説明する。
第1図は本発明の一実施例構成、第2図(・よ本5)れ
明の一実施例態様説明図、第:3図は本発明の他の一実
施例!襟様説明図を示す。
第1図中、1はペイント安求都、2ないし4はペイント
領域を指定するレジスタ、5tよ−fメーノ生成演算部
、6はペイント処理部、7は・ぐターフ指定メモリ、8
は仮想パターン・イメージ、≦)(,1アドレス・レジ
スタ、lOけ画像メモリ、11(まCR′rディスグレ
イを表わす。
画像メモリ10に書き込まれた両像情報は、CRTディ
スプレイ11によって走査され、ディスプレイ表示画面
に表示される。画像メモIJ 10は、例えば1ビツト
が表示画面上の1ドツトに対応し、そのアドレスは、横
方向の位置を示すX座標と縦方向の位置を示すX座標と
の組合せによって示される。
例えば画像メモIJ 10のビットが“l#のところは
黒を、ビットが”0″のところは白を表わすが、カラー
・グラフィック・ディスプレイの場合には、他に色情報
を有するようにされる。
ペイント要求部1は、ペイントすべき領域を検出して、
パターン指定メ″モリ7に指定した・母ターンで、ペイ
ントすることを要求するものであるっペイントの要求は
、被インドすべき領域を細分化した所定の大きさの小領
域またはライン学位に行われるが、以下の実施例におい
ては、ライン単位に処理する場合について説明する。複
数ラインを含むような小領域嚇位で処理する場合も同様
であるっ認インド装求部1は、ペイント要求の領域の左
端のX座標をXLレジスタ2に、才だ右端のX座標をX
Rレジスタ3に設定するとともに、y座簿をYレジスタ
4に設定して、イメージ生成演算部5を起動する。すな
わち、画像メモIJ 10上において、(X L r 
Y )の点から(XR,Y)の点までのラインが、ペイ
ント対象となる。
イメージ生成演算部5は、パターン指定メモリ7に指定
されたパターンを演算によって展開し2、上記cxL、
y)から(XR,Y)までのライン部分に、どのような
ビット・パターンが対応づけられるかを決定するもので
ある。・リーン指定メモリ7は、例えば固定番地に予め
固定の大きさで用意されているものであってもよいし、
あるいはダイナミックに任意の大きさで確保されるよう
なものであってもよい。後者の場合くけ、ペイント費求
部lからイメージ生成演算部5に対し、・平ターン指定
メモリ7の先頭アドレスおよびメモリ・サイズ(α・b
)も、画像メモリ10の座標情報とともに1市知される
。仮想・ぞターン・イメージ8Vi、ノぐターン指定メ
モリ7を概念的に、例えば画像メモ+J 10の大きさ
と同じ大きさになるように想定したものである。すなわ
ち、第1図図示のように、横および縦のサイズが、それ
ぞれaおよびbであるノ?ターン指定メモリ7に格納さ
れたビット・ノやターンを、各点が画像メモリ10の各
ビットと1対1に対応するように繰り返し並べたものと
考えてよい0仮憩ノぞターン・イメージ8は、実際にメ
モリ上に展開して生成してもよいし、また、実際にメモ
リ上に展開しないで、単に演算するだけで、結果的に画
像メモリlOとの対応づけが−iJ能となるようにして
もよい。この結果は、ペイント処理部6に通知される。
ペイント処理部6は、仮想・リーン・イメージ8上から
、ペイント要求のあったライン部分のビット・パターン
を抽出し、画像メモリ10のアドレス・レジスタ9を操
作することにより、そのまま画像メモリ10の対しIl
;する位置に抽出したビット・パターンを書き込む。こ
うして、書き込まれた/やターンは、CRTディスプレ
イ11に表示されることになる。ペイント要求部1は、
パターン・ペイントを望む領域内のすべてのラインにつ
いてペイント要求を繰り返すことにより、所望の領域を
所望のバスーンでペイントすることができろう次に、第
2図を用いて、主としてイメージ生成演算部5における
具体的な処理の例を説明する。
第2図中、符号2ないし7、lOけ第1図に対応し、2
0けレジスタ、21はプラス1回路、22および23は
レジスタ、24け比較回路、25および26は剰余回路
を表わす。
ペイント要求があると、イメージ生成演算部5け、XL
レジスタ2からペイント要求があったライン部分の左端
のX座標をレジスタ22に取り込む。
レジスタ22の内容α′は、比較回路24に人力される
一方、ペイント要求があったライン部分の右端のX座標
が、XRレジスタ3から比較回路24へ供給される。比
較回路24は、レジスタz2の内容α′とxnレジスタ
3の内容XRとの大小を比較する。もし、a′のほうが
XRよシも大であれば、ペイントe求部に終了信号を出
力する。α′がxRよりも小であれば、剰余回路25に
α′の値を出力するっ レジスタ20には、ツヤターン
指定メモリ7の横方向のサイズαが、予め格納されてお
り、この値αは剰余回路25に供給される。剰余回路2
5)i、比較回路24からの出力があると、その内容a
′をパターン指定メモリ7のサイズαで割る演算を行な
い、その剰余(α’ MOD  σ)葡イイント処四部
6に出力する。
一方、啄インド要求のラインのy座標がYレジスタ4か
ら剰余回路26に入力され、またパターン指定メモリ7
の縦方向のサイズbがレジスタ23から剰余回路26に
入力される。剰余回路26は、Yレジスフ4の値Yをレ
ジスタ23の内容すで割る演算を実行し、その剰余(Y
MOD  15)  をペイント処理部6に出力するっ
ペイント処理部6は、パターン指定メモリ7から、(α
’ MOI)  α)をA座標、(Y M、OD  h
)をB座標とするところのパターン情報を読み出し、画
像メモリ10の(X t、 、 Y )の位置から順次
X RK標が増加する方向に書き込んでい〈0剰余回路
25による演算ごとにグラス1回路21が動作し、レジ
スタ22の内容a′が1ずつ増加するようにされ、これ
に対応して、上記処理により、7クターン指定メモリ7
から画像メモリ10へのパターン情報の転送が行われ、
最終的に画像メモIJ 10の(XR,Y)の位置まで
7やターンの書き込みが行われることになるっなお、第
1図で説、明した仮想パターン・イメージ8は明示的に
は現われないが、剰余回路25および26の働きによっ
て、画像メモリ1()よりも小さいノリーン指定メモリ
7の内容が、画像メモリlO忙対応づけられることとな
り、結果として仮想イメージ・イメージ8が生成されて
いると考えることができる。
第3図は、画像・母ターン処OI!を図示省略した中央
処理装置の実行する命令で実現するi合の、処理の例を
示している。
イメージ生成演算部5に対する人力情報は、ペイント要
求ライン部分の左−のX座標XLと右端のX座標XRと
y座標Yおよびパターン指定メモリ7のサイズαとbで
ある。ペイント要求部1からのペイント要求があると、
イメージ生成演q2部5は、第3図図示処理力によって
、Yをパターン指定メモリ7の縦の長さb″′C割り、
その余りb′を求める。このb′は、仮想ノeターン・
イメー−)8として展開σれて、画像メモリ10に抽出
これるツヤターン指定メモリ7内の、ラインの座標を与
えることになる。次に処理31によって、左端のX座W
 Xt。
をパターン指定メモリ7の横の長きαで割り、その商’
c rLlとじ、余りをr、とする。また、処理32に
よって、右端のX座標XBをaで割り、その商をrLt
とし、余りkrtとする0そして、処理33によって、
ル、とn2とが等しいかどうかを判定する。n、。
とル、とが等しいということは、ペイントすべきノeタ
ーンが、1つのパターン指定メモリのイメージ内に含ま
れることを意味する。
FLlとn2とが等しい場合にt」、ペイント処理部6
け、処理34によって、パターン指定メモリ7の座標(
r+ 、 b’)から座標(γ2.が)壕での・ぜター
ンによって決定される仮想パターン・イメージを抽出し
て、画像メモリioの座標(XL、Y)から座標(XR
Y)−までの部分にその!Pま宵き込むことによって、
パターン・ペイントを行う。
rLlとfL、とが等しくない場合には、啄インド処理
部6け、次のように処理する。まず、処理35によって
、パターン指定メモリ70座(票(r7.が)から(α
、b′)までのパターンを、画像メモIJ 10の座標
(Xt、、Y)から((α+1戸rL1.Y)まテノ部
分Ic 書@込む。次に処理36によって、パターン指
定メモリ7の(0,A’)から(α、が)までのパター
ンを、画像メモIJ 10の((Z+1)+ル3.Y)
から始めて、長きαずつ(n、−ル、−1)回コピーす
るっ最後に、処理37によってパターン指定メモリ7の
(0,/!l’)から(r、。
A’ )までを、画像メモリioの(CL 4 tL、
、 Y )から(XRIY)までの部分に転送して処理
を終了するっペイント要求部1は、次のラインについて
被インド昶求を出すことにより、任意の領域についての
所望(D/9ターフ・ペイントを実行させることができ
る。
以上、ペイント要求部からの要求が、ライン単位である
場合について説明したが、所定の小領域単位であっても
処理は同様である。また、上記ラインは、ドツト列であ
ってもよいし、またデータとしては例えば8ビツトで表
わされるようなキャラクタ列であってもよい。
以上説明した如く本発明によれば、任意の所望の・やタ
ーンについて、連続した自然な形で、ペイントすること
ができ、かつ、1点毎の判断処理が不要であるため、極
めて高速に処理することが可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例構成、第2図は本発明の一実
施例態様説明図、第3図は本発明の他の一実施例態様説
明図を示すっ 図中、■はペイント要求部、2ないし4はレジスタ、5
はイメージ生成演算部、6はペイント処理部、7は)ぐ
ターン指定メモリ、8は仮想パターン・イメージ、9は
アドレス・レジスタ、10は画像メモリ、11はCRT
ディスプレイを表わす。 特許出願人  アルゲス電気株式会社 代哩人弁理士  森  1)   寛 (外3名) 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. 画像メモリと該画像メモリの内容を表示するディスグレ
    イとをそなえたグラフィック・ディスプレイ装置におい
    て、上記ディスグレイに表示される領域をある与えられ
    たノ4ターンでペイントするにあたシ、上記パターン情
    報が格納されたノやターン指定メモリと、該パターン指
    定メモリの内容を上記画像メモリに対応して展開し、少
    なくとも上記ペイントすべき領域をおおう仮想パターン
    ・イメージを概念的に生成するイメージ生成演算部と、
    該イメージ生成演算部によって生成された仮想パターン
    ・イメージから上記ペイントすべき領域に対応する・(
    ターン部分をライン単位または所定の小領域単位で抽出
    し、抽出結果を上記画像メモリの対応領域に転送するペ
    イント処理部とをそなえ、上記パターン指定メモリに与
    えられた任意の/母ターンによシ、所定の領域のペイン
    トを行うようにしたことを特徴とする画像・ぐターン処
    理方式。
JP57158659A 1982-09-10 1982-09-10 画像パタ−ン処理方式 Granted JPS5947665A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57158659A JPS5947665A (ja) 1982-09-10 1982-09-10 画像パタ−ン処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57158659A JPS5947665A (ja) 1982-09-10 1982-09-10 画像パタ−ン処理方式

Publications (2)

Publication Number Publication Date
JPS5947665A true JPS5947665A (ja) 1984-03-17
JPS6339947B2 JPS6339947B2 (ja) 1988-08-09

Family

ID=15676539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57158659A Granted JPS5947665A (ja) 1982-09-10 1982-09-10 画像パタ−ン処理方式

Country Status (1)

Country Link
JP (1) JPS5947665A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6147986A (ja) * 1984-08-15 1986-03-08 ダイキン工業株式会社 塗りつぶしパタ−ン発生回路
JPS6167181A (ja) * 1984-09-06 1986-04-07 テクトロニツクス・インコーポレイテツド グラフイツク表示方法
JPS61219638A (ja) * 1985-03-25 1986-09-30 信越化学工業株式会社 外装材及びその製造方法
JPS6247778A (ja) * 1985-08-28 1987-03-02 Fujitsu Ltd パタ−ン登録方式
JP2011076522A (ja) * 2009-10-01 2011-04-14 Mitsubishi Electric Corp 状態表示装置
US8970604B2 (en) 2009-01-27 2015-03-03 Mitsubishi Electric Corporation State display device and display method of state display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5711383A (en) * 1980-06-24 1982-01-21 Nippon Electric Co Design pattern generating method and device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5711383A (en) * 1980-06-24 1982-01-21 Nippon Electric Co Design pattern generating method and device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6147986A (ja) * 1984-08-15 1986-03-08 ダイキン工業株式会社 塗りつぶしパタ−ン発生回路
JPS6167181A (ja) * 1984-09-06 1986-04-07 テクトロニツクス・インコーポレイテツド グラフイツク表示方法
JPH0431154B2 (ja) * 1984-09-06 1992-05-25
JPS61219638A (ja) * 1985-03-25 1986-09-30 信越化学工業株式会社 外装材及びその製造方法
JPS6247778A (ja) * 1985-08-28 1987-03-02 Fujitsu Ltd パタ−ン登録方式
US8970604B2 (en) 2009-01-27 2015-03-03 Mitsubishi Electric Corporation State display device and display method of state display device
JP2011076522A (ja) * 2009-10-01 2011-04-14 Mitsubishi Electric Corp 状態表示装置

Also Published As

Publication number Publication date
JPS6339947B2 (ja) 1988-08-09

Similar Documents

Publication Publication Date Title
EP1566773B1 (en) Alpha blending based on a look-up table
US5347624A (en) Method and apparatus for display control
JP2923648B2 (ja) 物体の色特性を発生する方法と装置
JPH07501639A (ja) ピクセル変更ユニット
JPH04257085A (ja) ブロックテクスチャコンプレックスクリップマスクプロセッサ
KR950001544A (ko) 고성능 3차원 그래픽 가속기를 위한 드로우처리기
JPS5947665A (ja) 画像パタ−ン処理方式
JPH0628438A (ja) 図面処理システム
JPS57203127A (en) Selecting device of graphic data
JPS62131378A (ja) 連続色塗り潰し制御方式
JP4195953B2 (ja) 画像処理装置
JPS61130991A (ja) 図形処理方法及び装置
JPS6023889A (ja) マルチ・カ−ソルの表示方法
JPS6246365A (ja) 文書処理装置
JPH01145784A (ja) ビットマップディスプレイ装置における透過型コピー方式
JP2667454B2 (ja) 作図装置
JPH0255395A (ja) マルチウインド表示装置
JP2901519B2 (ja) グラフィックカーサ表示装置
JPS6084588A (ja) 図形処理装置
JPH04215121A (ja) 表示データ作成装置
JPS6090382A (ja) デイスプレイ装置
JPH05334413A (ja) マスクパターン作成システム
JPS63120384A (ja) ビツトマツプデイスプレイにおける画面重畳方式
JPS62152084A (ja) 画像表示装置
JPH05210480A (ja) 矩形カーソル表示装置