JPH07501639A - ピクセル変更ユニット - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称： ビクセル変更ユニット （Ｐｉｘｅｌ　Ｍｏｄｉｆｉｃａｔｉｏｎ　Ｕｎｉｔ）連特◎出願の引照 本特許出願は、１９９１年７月８日出願され、係属中の米国特許出願第０７／７ ２６，９２９号、発明の名称「シングル・チップ・ページ・プリンタ・コントロ ーラ：　Ｓｉｎｇｌｅ　ＣｈｉｐＰａｇｅ　Ｐｒ１ｎｔｅｒ　Ｃｏｎｔｒｏｌｌ ｅｒＪに関連するものであり、当該米国特許出願の番号を参照することによって 当該米国特許出願の明細書の記載内容が本明細書の一部分を構成するものとする 。 発明の背景 ■、　産１」と１且ＥｊυＬ 本発明はコンピュータ・グラフィックスの分野に関し、より具体的には、ラスタ ・プリンタ、画面（スクリーン）、表示装置か、その他の人間の視覚に感じられ る明示方法によって表されるビデオ・イメージに係わるビット・マツプに格納さ れたデータを操作することに関する。 Ｉｌ、皿１ユｕＬ ラスタ・グラフィックス・システムにおいて、グラフィックス・イメージはメモ リに格納され、そのイメージ（画像）をビットのマトリックス（行列）の図形で 表現することによって、プリンタ、画面、もしくは表示装置に表される。そのマ トリックスは「ビット・マツプ」あるいは［フレーム・バッファ］と呼ばれる。 単色システムでは、ビット・マツプの１ビツトが表示面上の１個の可視ドツト、 もしくは画素（略して、ビクセル）を表す。グレー・スケールあるいはカラーの システムでは、ビット・マツプの数ビットが表示面上の１ビクセルもしくはビク セル集合を表す。 グラフィックス・イメージの表示を制御するために数多くのタイプのグラフィッ クス・プロセッサが当業界で設計され実現されてきた。このタスク専用のグラフ ィックス・プロセッサは制御プロセッサの処理負担を軽減するのに役立つ。グラ フィックス・プロセッサは通常イメージ・データを生成するためだけでなく、ビ ット・マツプ内に存在しているイメージ・データを操作するようにも設計されて いる。一つの典型的なグラフィックス操作が回転（ｒｏｔａｔｉｏｎ）及び変換 （ｔｒａｎｓｌａｔｉｏｎ）である０　「回転」とは、あるイメージを、もしく はそれを部分的に、表示面に対し垂直をなす軸の回りを動かすことを言う。これ と対比し、「変換」は移動（ｍｏｖｅｍｅｎｔ）の線形成分・即ち１回転させな いで表示面を横切る移動のことを言う。 イメージの操作は膨大な算術計算を要する。一つの理由は、ビット・マツプがＸ 成分とＹ成分を有する座標系として取り扱われることである。ビット・マツプの １ビツトを操作するためには、前記ＸとＹの同成分が考慮されなければならない 。米国マサチューセッツ州ボストン市のマサチューセッツ工科大学（ＭＩＴ：Ｍ ａｓｓａｃｈｕｓｅｔｔｓ　Ｉｎ５ｔｉｔｕｔｅｏｆ　Ｔｅｃｈｎｏｌｏｇｙ） によって開発され、ウィンドウ式グラフィックスの業界基準の仕様になっている のが「Ｘウィンドウ・システム」であるが、そのＸウィンドウ・システムにおい ては、ビクセルを表現するＸ成分及びＹ成分というような、２つのオペランドで 論理的な演算を行なうために、１６の算術演算が使われる場合がある。 グラフィックス・イメージの操作には複雑な数学が伴うのであるが、そのために 、イメージの操作を実現するのに必要な機構を備えつつ、且つ算術計算の数を削 減するための設計技法が当業者によって数多く実現されてきた。こうした技法は ソフトウェア、ハードウェアによって、もしくはその両方を組み合わせることに よって実現することが可能である。一般的に、ハードウェアによる実現はソフト ウェアよりも速いが、柔軟性の点でソフトウェアよりも制限される。 「マスキング」と呼ばれる、よく知られた技法が、イメージ操作を実行中、必要 な算術演算の数を削減するために使われてきた。基本的に、ビクセルのブロック はエツジ・ビクセルのみを考慮して一つのユニットとして取り扱われる。ブロッ クの内部ビクセルが考慮から外されるが、ブロックを操作するのに必要な算術演 算の数は大きく削減される。当業界において、ビクセル・ブロックの転送ならび に操作はよく　「ビット境界ブロック転送」（ＢｉｔＢｌｔ）と呼ばれる。 もう一つの技法は「クリッピング」である。「クリッピング」とはイメージの一 部分を削除するプロセスのことである。マスキング同様、ビクセルのブロックは エツジ・ビクセルだけを考慮して一つのユニットとして取り扱われる。イメージ の一部分はビクセルのエツジに沿って他の部分から切り離され、それによってそ のイメージの一部分を削除する。この手続きを使うと、すでに取り除かれた領域 内のビクセル・データについて算術計算を行なう必要がない。 イメージ操作を行なうのに必要な算術演算の数を削減するための、さらにまた別 のよく知られた技法は、「鏡映（ｍｉｒｒｏｒｉｎｇ）　Ｊである。「鏡映」は イメージを、あるいはそのイメージを部分的に、垂直軸または水平軸といった１ 本の軸に対して左右対称的に反映させるために使われる。データの鏡映はよくバ レル・シフタ（ｂａｒｒｅｌｓｈｉｆｔｅｒ）又はそれに類似の装置を使ってビ クセル・データを送信することによって行なわれる。 以上述べた技法は、ある程度、イメージ操作の実行に係わる算術の超負荷（ｏｖ ｅｒｌｏａｄ）を軽減してはきたが、スピードと効率が主要なドライビング・フ ォース（ｄｒｉｖｉｎｇｆｏｒｃｅｓ）となる、競争の激しいグラフィックス業 界では、従来の技法よりさらに性能、柔軟性ともに優れたグラフィックス・プロ セッサが必要とされている。 套ｊ廊υＬＬ 本発明は、グラフィックス・プロセッサにおいてビット・マツプ・データに対す る操作を行なうための、高性能ビクセル変更ユニットである。このビクセル変更 ユニットは論理関数ユニット、マスキング・ユニットならびにバイト・ミラー・ ユニットから成り立っている。 論理関数ユニットは［ソース（５ｏｕｒｃｅ）　Ｊオペランドおよび「デスティ ネーション（ｄｅｓｔｉｎａｔｉｏｎ）　Ｊオペランドと呼ばれる２つのオペラ ンドの個々のビットに対して論理演算を行なうことができる。ソース・オペラン ドはビット・マツプ又は固定データからのビクセル・データとしてよい。一方、 デスティネーション・オペランドはプリンタ、表示装置もしくはそれらに類似の 装置によって使われるグラフィックス・ビット・マツプからのビクセル・データ である。 マスキング・ユニットは、論理関数ユニットがそのマスクされたビットに対して は演算を行なわないように、デスティネーション・オペランドの一部或いは全部 のビットをマスクすることができる。マスキングが実行されるト、ビクセル変更 ユニットの出力は、デスティネーション・オペランドからのマスクされたビット 及び論理関数ユニットによって演算が行なわれたマスクされていないビットとか ら導出される。この導出はマスキング・ユニットによって制御されるマルチプレ クサ・ユニットによってなされる。 バイト・ミラー・ユニットは、ビット・マツプから検索されたビクセル・データ 内のバイトのビットの順序を単に逆にすることによって、ビット・マツプ上の図 形を水平方向に鏡映（ｍ１ｒｒｏｒ）もしくは反映（ｒｅｆｌｅｃｔ）する０本 発明には数多くの利点がある。本発明の１つの利点は、ビット単位の論理演算が グラフィックス・ビット・マツプからのビクセル・データに対して行なえること で、そのために遂行が可能な論理演算のタイプに関して極度の柔軟性が生まれて くることである。もう一つの利点は、ビクセル・データを全体的にもしくは部分 的にマスクすることが可能であり、それによってビット・マツプを選択して操作 することが可能になることである。また別の利点は、イメージの効率的な鏡映が 単純な多重化（マルチプレクシング：　ｍｕｌｔｉｐｌｅｘｉｎｇ）によって実 現可能なことである。さらにまた別の利点は、本発明は安価で、高性能なハード ウェアにおいて実現できることである。最後に、本発明はＲＩＳＣ型マイクロプ ロセッサのような集積回路（ＩＣ）の中に組み込むことができることである。疑 いなく、本発明のここに記載した以外の利点ならびに特徴が本明細書の文面なら びに添付図面を吟味することによって当業者にはさらに明確になるであろう。 図面の簡単な説明 本発明は特許請求の範囲に記載されている通りであるが、下記の図面を参照する ことによってよりよく理解することができる。 第１図は本発明によるビクセル変更ユニットのブロック図である。 第２図は第１図に示されたバイト・ミラー・ユニットの低レベル（ｌｏｗ　１ｅ ｖｅｌ）のブロック図である。 ゛な　例の　細な： 本発明によるビクセル変更ユニット１００のアーキテクチャ（ａｒｃｈｉｔｅｃ ｔｕｒｅ）は第１図に示す通りである。ビクセル変更ユニット（ｐｉｘｅｌ　ｍ ｏｄｉｆｉｃａｔｉｏｎ　ｕｎｉｔ）　１００はグラフィックス・プロセッサの 中に実現することが可能であるが、これは印刷されるかもしくは表示装置上に表 示されるイメージに相当するグラフィックス・ビット・マツプ１０１（当業界で はデスティネーション・ビット・マツプとして知られている）内に収められたビ クセル・データを変更するためのものである。一般的に、ビクセル変更ユニット １００は、グラフィックス・ビット・マツプ１月からのビクセル・データを含む 、様々な入力オペランド１０２〜１１２を受信し、これらのオペランドに対して 数値操作を行ない、続いて出力オペランド１１４を出す。そのオペランド出力１ １４はグラフィックス・ビット・マツプ１０１に戻され格納されるビクセル・デ ータである。 本発明によれば、グラフィックス・ビット・マツプのビクセル・データは、デス ティネーション・オペランド１０４のマスキング、ミラー・オペランド１０６の バイト鏡映、さらにソース・オペランド１０２及びデスティネーション・オペラ ンド１０４間のビット単位の論理演算によって変更することができる。本明細書 において、「ミラー」オペランド１０６や「デスティネーション」オペランド１ ０４は、プリンタ、表示装置、或いはこれらに類似の装置に対応する、グラフィ ックス・ビット・マツプ１１０からのビクセル・データである。他方、「ソース 」オペランド１０２は、例えば、ビット・マツプ、或いは制御ソフトウェアによ ってダイナミックに（ｄｙｎａｍｉｃａｌｌｙ）プログラムすることができる固 定データからのビクセル・データである。 第１図において、ビクセル変更ユニット１００は、論理関数ユニット（Ｌｏｇｉ ｃ　Ｆｕｎｃｔｉｏｎ　Ｕｎｉｔ　：　ＬＦ　Ｕ　）　１１６、バイト・ミラー ・ユニツ）　１２０．マスキング・ユニット１２２、マルチプレクサ（ＭＵＸ／ ＬＡＴＣＨ）１２４から成り立っている。 好適な実施例において、論理関数ユニット１１６は、３２ビツトのソース（ＳＲ Ｃ）・オペランド１０２並びに３２ビツトのデスティネーション（ＤＳＴ）・オ ペランド１０４をラッチする。バイト・ミラー・ユニット１２０は３２ビツトの ミラー（ＭＩＲ）・オペランド１０６をラッチするが、それは基本的に水平方向 に鏡映もしくは反映されるべきデスティネーション・オペランドである。マスキ ング・ユニット１２２は、３２ビツトのマスク（ＭＳＫ）・オペランド１０８． ５ビツトの右エツジ・マスク（ＲＥＭ）オペランド１１０、ならびに５ビツトの 左エツジ・マスク（ＬＥＭ）オペランド１１２をラッチする。前記マスク・オペ ランドの相互関係については以下に詳細に説明する。マルチプレクサ１２４は、 論理関数ユニット（ＬＦＵ）１１６、バイト・ミラー・ユニット１２０、あるい はマスキング・ユニット１２２の出力を選択してラッチするが、その結果３２ビ ツトの出力１１４を出す。 論理関数ユニット１１６は、ソース・オペランド１０２およびデスティネーショ ン・オペランド１０４間をこお−てビ′ノド単位で１６の業界基準の論理関数の どれでも檜テなうことができる。論理関数ユニ・ノド１１６＆こよってイテなわ れる論理演算（ｌｏｇｉｃ　ｏｐｅｒａｔｉｏｎ）は、ダイナミ・ツクをこプロ グラム可能な４ビツトの制御人力ＦＸ［３：０１１１８＆こよって決定される。 論理関数ユニット１１６は、下の表Ａ＆こ示すようをこ、制御人力ＦＸ［３：０ １１１８をデコードする。 ＳＲＣ＆ＤＳＴ　０００１ ＳＲＣ＆〜ＤＳＴ　００１０ ＳＲＣ００１１ 〜ＳＲＣ＆ＤＳＴ　０１００ ＤＳＴ　０１０１ ＳＲＣＡＤＳＴ　０１１０ ＳＲＣＩＤＳＴ　０１１１ −５ＲＣ＆〜ＤＳＴ　１０００ 〜５ＲＣＡＤＳＴ　１００１ 〜ＤＳＴ　１０１０ ＳＲＣＩ−ＤＳＴ　１０１１ 〜ＳＲＣ１１００ 〜５ＲＣＩＤＳＴ　１１０１ 〜５ＲＣＩ−ＤＳＴ　１１１０ マスキング・ユニット１２２は、論理インバータ１２６、右マスク・ジェネレー タ１２８、左マスク・ジェネレータ１３０、および結合器（ｃｏｍｂｉｎｅｒ） 　１３２から成り立っているが、結合器１３２は好適な実施例においては単なる 一つのＯＲ論理関数である。論理インバータ１２６はマスク・オペランド１０ｇ のビットを反転させるが、この実施例特有の設計的細部にすぎない。インバータ １２６は、マスク・データの極性をセットするために使われ、それによってビク セルの変更が可能になるが、本発明の特徴を達成するために満たされなければな らないものではない。さらに、左右のマスク・ジェネレータ１２８及び１３０は 、デスティネーション・オペランド１０４をマスクするために、ＲＥＭオペラン ド１１０並びにＬＥＭオペランド１１２をそれぞれ別々にデコードする。言い換 えれば、これらのオペランドは、どのビットが論理関数ユニット１１６によって 変化されないかを決定するために使われる。ＲＥＭオペランド１１０及びＬＥＭ オペランド１１２のそれぞれの数値に対応した、左右のマスク・ジェネレータ１ ２８及び１３０からの出力は以下の表Ｂ及び表Ｃに示す通りである。 く表Ｂ〉 ０００００　１１１１１．、、、、、、、１１１０００００１　１１１１１、、 、、、、、、１１０００００１０　１１１１１、、、、、、、、１０００１１１ １１　０００００、、、、、、、．００００ｏｏｏｏｏ　ｏｏｏｏｏ、、、、、 、、、ｏｏｏ。 ００００１　０００００、、、、、、、．０ＯＯ１ｏｏｏｉｏ　ｏｏｏｏｏ・・ ・・・・・・００１１第１図に示すように、左右のマスク・ジェネレータ１２８ ならびに１３０からの出力は結合器１３２によってマスク・オペランド１０８を 反転したものと結合される。参照番号１２８で表記された、この結合関数の結果 により、デスティネーション・オペランド１０４の元々のビット１３２か、ある いはそれに代わるものとしてデスティネーション・オペランド１０４の変更ビッ ト１３０かがマルチプレクサ１２４を経由して出力１１４に渡されるかどうかが 決定される。 本発明によるビット単位の演算（ｏｐｅｒａｔｉｏｎ）をさらに解明するために 、次の例を考えてみよう。デスティネーション・オペランド１０４の全ビットが 変更されるべき場合のシナリオを考えてみよう。その場合、出力１１４は元々の デスティネーション・オペランド１０４の全ての３２ビツトに対するＬＦＵ演算 （ｏｐｅｒａｔｉｏｎ）の結果になる口出力１１４を含むビットは、参照矢印１ ３０で示すように、ＬＦＵ１１６から出力される。望み通りの効果をあげるため には、マスキング・ユニット１２２からのビット１２８が全てロジック・ロー（ Ｍ、−０）でなければならない。マスク・オペランド１０ｇ、１１０．１１２の 可能な組み合わせは次のようになるであろう。ＭＳＫ［３１：０］＝１１　、、 、１１１、ＲＥＭ［４：０］＝１１１１１、ＬＥＭ［４：０３＝０００００゜ もう一つの例として、デスティネーション・オペランド１０４のビット３〜２７ だけを変更したい場合を考えてみよう。この結果を達成し得るマスク・オペラン ド１０ｇ、１１０．１１２の可能な組み合わせは次のようになるであるう　。　 ＭＳＫ［３１：０］＝００００１１１．、．１０００、　ＲＥＭ［４：０］＝１ １１１１　、ＬＥＭ［４：０］＝０００００゜　結果的に同じ機能性をもたらす 別の可能な組み合わせは次のようになるであろう。 ＭＳＫ［３１：０ｌ−１１１１、、、１１１１，ＲＥＭ［４：０］＝１１０１１ ＳＬＥＭ［４：Ｏ］＝０００１１゜このように、マスク・オペランド１０ｇ、１ １０．１１２のたくさんの組み合わせが結果的に同じマスキング演算に落ち着く ことは明らかである。 イメージの水平鏡映、あるいはイメージの部分的な水平鏡映は本発明のもう一つ の重要な特徴である。バイト・ミラー・ユニット１２０は各ミラー・オペランド １０６内の各バイト（４バイト＝１ワード）のビットの順序を逆にするのである が、ミラー・オペランド１０６は基本的に４データ・バイトを有するデータ・ワ ードである。鏡映されたワードは、参照矢印１３４で示すように、マルチプレク サ１２４に送られる。 バイト・ミラー・ユニット１２０の低レベルのブロック図は第２図に示す通りで ある。好適な実施例において、バイト鏡映は単に論理パスもしくはワイヤを交差 させるだけでよい。従って、実現しやすく且つ信頼性が高い。 バイト鏡映はほとんどの場合ビット・マツプ・イメージの水平鏡映の付加的なサ ポートとして十分である。それは何故ならば、２バイトと４バイトのようにデー タ・サイズが異なってもバイト単位での鏡映が可能であり、バイトは従来的に入 手可能な（ｃｏｎｖｅｎｓｉｏｎａｌｌｙ　ａｖａｉｌａｂｌｅ）他のハードウ ェアとの交換（ｓｗａｐ）が可能であるからである。 第２図において参照番号２１２で−まとめにして示すように、各バイト内のビッ トの順序を逆にするために、４つのデータ・バイト２０４．２０６．２０８．２ １０を包含する３２ビツトのワード入力ＭＩＲ（３１：０１１０６に対しバイト ・ミラー・ユニット１２０によって演算がなされる。例えば、参照番号２０４で 表記した、ワード入力１０６の最上位に位置するバイトはバイト２１４に変換さ れる。それはなおもワード人力１０６の最上位に位置するが、ビットの順序を逆 にするように置き換えられている。 再び第１図に戻ると、マルチプレクサ１２４は次に記するオペランドのどれでも 出力することができる。即ち、ミラー・オペランド１０６、マスク・オペランド １０８、ＲＥＭオペランド１１０、ＬＥＭオペランド１１２、もしくは変更され たデスティネーション・オペランド（ＬＦＵ出力）１３０のどれでも出力するこ とができる。マルチプレクサ１２４はマスキング・ユニット１２２の出力１２８ と、さらにダイナミックにプログラム可能な選択レジスタ１２６によって制御さ れる。選択レジスタ１２６はマルチプレクサ１２４に対する読み取り許可にデコ ードされる。 本発明の実施例について以上詳述してきたが、当業者は本発明が新規に教えると ころから本質的に逸脱することなく、多くの変更並びに応用が可能なことを容易 に認識することであろう。例えば、好適な実施例においては、ビット・マツプ１ ０１の１ビツトだけが１ビクセルに相当するようになっているが、それは何故な らば、ビクセル変更ユニット１００は白黒のプリンタを想定しているからである 。しかしながら、本明細書に述べた基本原理は、ビデオ画面システム以外に、グ レー・スケール或いはカラーのプリンタ・システムにも同等に適用できるもので ある。従って、そうした全ての変更並びに応用は以下の特許請求の範囲に記載さ れているように本発明の範囲に含まれることを意図するものである。 特表千７−５０１６３９　（７） フロントページの続き （５１）　Ｉｎｔ、　Ｃ１，６識別記号　庁内整理番号Ｈ０４Ｎ　１／３８７　 ４２２６−５ＣＩ

Claims (9)

【特許請求の範囲】
1. １．ラスタ・グラフィックス・データのビット単位の操作のためのシステムで、 それが 変更されたデスティネーション・オペランドを生成するために、固定データかも しくは二次ビット・マップかのいずれかであるソース・オペランドと、操作され るべきイメージに相当する一次ビット・マップであるデステイネーション・オペ ランドとの間で、ビット単位の論理演算を行なうための論理演算手段と、前記論 理演算手段が前記デスティネーション・オペランドの１つ以上のビットに対して 演算を行なわないようにするためのマスキング手段と、 前記マスキング手段によって制御され、前記の変更されたデスティネーション・ オペランドならびに前記デスティネーション・オペランドから出力するためのマ ルチプレクサ手段と、 から成り立つことを特徴とするシステム。
2. ２．前記マスキング手段が右マスク・ジェネレータ、左マスク・ジェネレータ、 結合器（ｃｏｍｂｉｎｅｒ）を備えており、前記の左右のマスク・ジェネレータ が左右それぞれのマスクを規定するために左右それぞれのマスクを出力するため のものであり、前記結合器が前記マルチプレクサ手段を制御するために前記の左 右のマスク出力をマスク・オペランドと論理的に結合させるためのものであるこ とを特徴とする特許請求の範囲第１項に記載のシステム。
3. ３．図形（ｆｉｇｕｒｅ）が前記イメージ内で水平方向に反映されるように前記 のイメージ内で前記図形を形成するビット・マップ・データを動かすためのバイ ト・ミラー手段をさらに備えていることを特徴とする特許請求の範囲第１項に記 載のシステム。
4. ４．前記結合器が入力の論理和をとるものであることを特徴とする特許請求の範 囲第２項に記載のシステム。
5. ５．前記反映を実行するように、入力されたミラー・オペランドの各バイト内の ビットの順序を逆にするための手段をさらに備えていることを特徴とする特許請 求の範囲第３項に記載のシステム。
6. ６．グラフィックス・プロセッサにおいてイメージのピクセルを変更する方法で 、それが 変更されたデスティネーション・オペランド、固定データか二次ビット・マップ かのいずれかであるソース・オペランド、前記イメージに相当する一次ビット・ マップであるデスティネーション・オペランドを供給するために、ソース・オペ ランドとデスティネーション・オペランドとの間でビット単位の論理演算を行な うステップと、 前記デスティネーション・オペランドのどのビットがマスクされるべきかを決定 するステップと、前記デスティネーション・オペランドからのマスクされたビッ ト及び前記の変更されたデスティネーション・オペランドからのマスクされてい ないビットとから導出された出力を供給するステップと、を備えていることを特 徴とする方法。
7. ７．前記デスティネーション・オペランドの最上位の位置近くのどのビットがマ スクされるべきかを示す右マスク信号を生成するステップと、 前記デスティネーション・オペランドの最下位の位置近くのどのビットがマスク されるべきかを示す左マスク信号を生成するステップと、 右および左のマスク信号とマスク・オペランドとを結合するステップと、 前記結合器の制御に基づき前記出力を導出すべく、前記デスティネーション・オ ペランドのビットおよび前記の変更されたデスティネーション・オペランドのビ ットをマルチプレクシングするステップと、をさらに備えていることを特徴とす る特許請求の範囲第６項に記載の方法。
8. ８．図形を水平方向に反映させるように、第二のデスティネーション・オペラン ドの各バイト内のビットの順序を逆にするステップをさらに備えていることを特 徴とする特許請求の範囲第６項に記載の方法。
9. ９．前記ソース・オペランドおよびデスティネーション・オペランドとの間でビ ット単位で行なわれる１６の論理関数の１つを選択するステップをさらに備えて いることを特徴とする特許請求の範囲第６項に記載の方法。