JPS63197289A - 単色映像パターンのカラー形式への拡大用論理回路及び該論理回路を有する映像制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、計算機システムにおいて用いられる映像表示
制御装置又はラスタ走査表示制御装置の全般的分野に係
る。特に本発明は、マルチカラー表示に対する記憶要件
を減少させながら単色画像をカラー画像に拡大させるた
めに用いられる論理回路に関する。

〔従来の技術〕

最新の映像表示システムには、処理装置、映像制御装置
、単一の実際の画面上の画像を収容する映像記憶装置、
システム記憶装置、及びラスタ走査映像表示装置が含ま
れる。通常又は定常のオペレーションにおいて、その活
動的表示時間中、映像制御装置は表示記憶装置の内容を
連続的に読み取り、その読み取られた情報をラスタ走査
ビームを制御する信号に変換される。また、映像制御装
置は、適当な間隔で水平及び垂直再トレース信号を与え
、かつ再トレース中にラスタ走査ビームのブランキング
を行なう。

処理装置も表示記憶装置にアクセスできるので処理装置
は実際の画面上の画像を変更することができる。このア
クセスは映像制御装置を「介する」か又はそれを「迂回
する」かいずれかの方法で行なわれる。本発明は前者の
型式のシステムに該当する。いずれの場合にせよ、表示
記憶装置の使用には、映像画像が変更されている間に画
像の破壊を防止するために更新アクセス及び表示アクセ
スを注意深く制御することが典型的に必要となる。

〔問題を解決するための手段〕

本発明による改良された映像制御装置は、アドレス、モ
ジュールと少な（とも１個のデータ・モジュールを有す
る論理回路である。この制御装置は、必要な命令を発生
する外部処理装置と共に作業するように設計されている
。アドレス・モジュールの主要な機能は、映像アドレス
と更新アドレスの両方を発生することであり、他方デー
タモジュールは、表示記憶装置から読み出された映像デ
ータを収集、接合させるために用いられる。データモジ
ュールから出力されたデータは高速シフト・レジスター
とルックカップテーブルを通過し、ＣＲＴディスプレー
に送られる。アドレスモジュールの主要な部分は、同期
信号発生装置、ウィンドウ制御装置、更新制御装置、お
よびインターフェース制御装置である。また、アドレス
モジュールはホストシステムから送られてきた命令に従
って表示記憶装置の収容を更新させる能力も持っている
。従って、ホストシステム自体は、文字又は図形の要素
を表示記憶装置に挿入させるために、表示記憶装置にア
クセスする必要はない。それは単に適切な命令および／
またはデータをその制御装置に送るだけで良い。本出願
は、この更新制御装置の新しい特徴に関するものである
。

画素あたり２個以上のメモリービットを存するカラーＣ
ＲＴシステムにおいては、多くの画像／形状／文字がひ
とつの特定の色のみで示されている。そうしたイメージ
は、画素あたり１ビット（１＝画像の一部、０＝画像の
一部ではない）を有するパターンで画成することができ
る。ＣＲＴ画面上の表示が制御装置によって更新される
と最も典型的な動作は単一の色で画面上にひとつの形状
／画像／文字を表示することであるや形状は、表示記憶
装置に記憶され、画素あたり１ビットを有するソース単
色パターンによって画成される。

特定の行き先画素に対応するビットの位置は、その画素
は画像の一部であり、且つフォーグランド・カラー・ラ
ッチで以前プログラムされたカラーコードで表示される
べきであることを示している。本発明は、かかるパター
ンを画素あたりｎ　−ビ・ノドのカラー形式にプログラ
ム可能な画像カラーと任意のプログラム可能なバックグ
ラウンド・カラーで拡大させる。これによって、パター
ンを記憶するメモリーの要件が減少され、画像を画面上
に配置するのに必要な時間が減少される。

この制御装置は、下記の二つの方法のいずれかによって
ソースパターンにおいてゼロを表現するようにプログラ
ム可能である。即わち（ａ）バックグラウンドのカラー
・ラッチに前回プログラムされたカラーコードにその対
応する画素を変更することによって、または（ｂ）その
対応する画素を変更されないままにしておくことによっ
て前者の操作モードでは画像が占める画面の全領域が新
しいフォアグラウンド／バックグラウンド画像に変更さ
れる。後者のモードでは画像は、既存のバックグラウン
ド「上Ｊをひきのばされる。この操作は、フォアグラウ
ンドカラーおよびバックグラウンドカラーレジスタ（こ
れ等レジスターはそれぞれ１個の画素カラーコードを表
わすのに必要な数のビットを持っている。）と、画素あ
たりビット数を定義づけるＢＰＰレジスターと、バック
グラウンドが変更されるか否かを決定する単一ビットの
書き込み／オーバーレイレジスタとによって制御される
。

活動的なオペレーションが開始される前に、これ等レジ
スターのすべてが所望の値で（例えばマイクロプロセッ
サで）ロードされる。また、拡大装置のカウンターは、
値０を含むためにクリアされる。制御装置は、表示記憶
装置から単色ソースパターンの単一ワードをとり出し、
それを拡大装置中の「ソースラッチ」にストローブする
ことによって活動的なオペレーションを始める。拡大装
置の機能は、このソースパターンをその出力で１．２．
４または８ワードに変換することである。拡大装置のプ
ログラム済みロジックアレーは、ソースラッチからその
ワードとＢＰＰの収容と（拡大の程度と）レジスタＣＴ
の内容（マルチワード拡大のどのワードが処理中かを制
御する）とをとり出すことによってこの拡大を行なう。

４：１マルチプレクサは、新しいワードがソースパター
ンから取り出さねばならない時に制御装置に告げる（空
の）出力を発生する。

制御装置は、次に行き先パターンからワードを取り出し
、それをパターン発生装置中の行き先ラッチにストロー
ブする。フォアグラウンドとバックグラウンドの双方が
変更されている場合には、優れた制御装置は、走査線の
第１および最後のワードを除いてこのステップを省略す
ることができよう。

２：１マルチプレクサは、次に、書き込み／オーバーレ
イレジスタービットの制御下で、行き先データとバック
グラウンドラッチとの間のいずれかを選択する。各ビッ
トに対して拡大装置からの対応出力は、表示アウトプッ
トがフォアグラウンドラッチ、または２８１マルチプレ
クサのいずれかからであるかを制御する。結果として生
じる表示は、予めプログラムされたパラメータに従って
着色および／または拡大させる。従って本発明において
単色画像パターンをマルチカラー形式への拡大および／
または文字／画像の水平拡大はユーザーによってプログ
ラム可能であり、論理回路によって実行される。更に、
同じ拡大回路は、如何なるレベルの拡大にも用いられる
。この特徴は、システムに柔軟性を与え、その応用性を
拡大させる。以下ＣＲＴディスプレーについて記述する
が他の色の表示技術も適用可能である。

（実施例） ビット・マップ・ラスタ走査映像（ＣＲＴ）制御装置は
アドレス・モジュールとデータ・モジュールを有してい
る。この装置は、１個以上の主処理装置を持つ計算機シ
ステムに用いられるビット・マップ英数字及び図形ラス
タ走査映像（ＣＲＴ）表示システムのウィンドウに対し
て、ハードウェア支援を提供するものであり、特にマル
チタスク処理システムを使用する際に有利である。この
装置には、典型的には、オーバーラツプ・ウィンドウの
記述がプログラミングされる論理回路が含まれる。

アドレス・モジュールの主要部分は、同期信号発生器、
ウィンドウ制御装置、更新制御装置、及びインターフェ
ース制御装置である。本出願はアドレス・モジュールの
更新制御装置をその主な対象としている。アドレス・モ
ジュールの主要な機能は、映像アドレスと更新アドレス
を発生させることである。他方、データ・モジュールは
、表示記憶装置から読み取られた表示パターンを収集、
統合するために用いられる。

データ・モジュールから出力されたデータは、高速シフ
ト・レジスタとカラー・ルックアップ・テーブルを経て
ディスプレイ装置に送られる。

また、アドレス・モジュールは、ホスト・システムから
送られてきた命令に応じて、表示記憶装置の内容を更新
する能力を持っている。従って、ある文字や図形の要素
を表示記憶装置に挿入したい場合、ホスト処理装置は表
示記憶装置にアクセスする必要がない。ホスト処理装置
は、その代りに適切な命令をアドレス・モジュールに送
るだけでよい。

アドレス・モジュールは、ホスト・システムから送られ
てきた命令を受け取った後で、専用マイクロプロセッサ
の如くそれらを１個ずつ実行する。

全体の手順が内部ハードウェアによって制御されるので
、更新は極めて短時間で行なうことができる。典型的に
は、この挿入速度は、ホスト処理装置のソフトウェア手
順に比較して５〜５０倍速い。

第１図は更新制御装置のブロック構造を示す。

この装置は、拡大装置１、パターン・シフト装置２、マ
スク発生装置３、パターン発生装置４、及び更新制御装
置５から成り、内部バス６に接続されている。更新制御
装置５は、ホスト・システムからそれに送られてきた命
令に応じて表示記憶装置を更新させるために用いられる
。更新制御装置５が行なう主要な更新機能は、文字及び
図形の要素を表示記憶装置に挿入することである。ブロ
ックの移動は文字挿入の特別なケースとして実施するこ
とができる。このモードでは、動作は単色文字挿入動作
と類似している。拡大装置は、２．４．８倍のいずれか
の「ズーム」因子によって表示パターンを水平方向に拡
大するために、単色表示モードで用いてもよい。

拡大装置工の詳細を第２図に示す。更新制御装置５及び
インターフェース制御袋Ｗ（図示せず）の制御下で、「
ソース・ワード」が内部データ・バス６を介して表示記
憶装置（図示せず）から読み取られ、ソース・ラッチ７
に配置される。各ソース・ワードは１６ビットを持って
おり、画素当り２．４又は８ビットでカラー形式に拡大
できるか、又は画素当り１ビットでその入力単色形式の
ままにしてお（ことができる全体的単色パターンの一部
を表わす。

これら４つの機能の間の選択は、ＢＰＰランチ８の予め
プログラミングされた内容によって決定される。このラ
ッチは２ビットを持っており、下記の如（コード化され
ている。

第１表 数値　　機能 ＯＯ単色ソース・ワードを１ビット／画素でそのままに
しておく。

０１　　単色ソース・ワードを２ビット／画素に拡大す
る。

１０　　増色ソース・ワードを４ビット／画素に拡大す
る。

１）　　単色ソース・ワードを８ビット／画素に拡大す
る。

ビット・マップ・パターンを表示記憶装置に挿入する過
程は、画面上の連続する走査線に対応する１個以上の主
要なセクションに分割することができる。この主要なセ
クションは各々１個以上の連続した１６ビットの「行き
先ワード」に更に分割される。

２．４又は８ビット／画素への拡大を行なう場合、１つ
のソース・ワードは、表示記憶装置中に２．４又は８個
の行き先ワード（各々）更新させるのに十分な情報を含
む。従って、これらの場合、単色パターンから読み取ら
れる各ソース・ワードに対して適当な数の行き先ワード
がアクセスされるように更新制御装置５は記憶アクセス
を順序立てなければならない。ＣＴカウンタ９と４対１
マルチプレクサは、更新制御装Ｗ５にフィードバックさ
れるＵＥＥＭＰと呼ばれる信号を発生することにより、
新しいソース・ワードがいつ必要とされるかを更新制御
装置５に通知するために共に機能する。このＣＴカウン
タ９は、更新制御装置５がソース・ワードをソース・ラ
ッチ７にロードするときにはいつもクリアされる４ビッ
ト・バイナリ・カウンタである。このクリア信号は、ソ
ース・ラッチ７のために書き込み及びリセット信号を組
み合わせる論理和ゲートによって発生される。

該カウンタは、処理され記憶装置に再び書き入まれる各
行き先ワードに対して１が増加される。４対ｌマルチプ
レクサ１）は、そのデータ入力としてＣＴカウンタ９の
４個の出力ビットを持ち、かつその制御入力としてＢＰ
ＰＰＰラッチ２個の出力を持っている。このマルチプレ
クサｌｌは第２表に示す如く機能する。

第２表 Ｂ　Ｐ　Ｐ値が　４対ＩＭＵＸがＣＴ　　従って〜、下
記の下記の場合　カウンタ９からライ　数の行き先ワー
ンＵＥＥＭＰに下記　ドが処理された のビットを伝播し、　後にライン ＵＥＥＭＰが１ となる。

ＯＯ最も有意でない　　　　１ ０１　　　２番目に有意でない　　２ １０　　　２番目に最も有意　　　４ １）　　　最有意　　　　　　　　８ 従って、ＵＥＥＭＰが１のとき、それは、新らしいソー
ス・ワードが必要であるという更新制御装置５に対する
信号である。

拡大論理１２は、その入力としてソース・ラッチｌＯの
１６個の出力と、ＢＰＰラッチ８の２個の出力と、ＣＴ
カウンタ９の３個のより有意でない出力とを取る。この
拡大論理１２は、ＢＰＰ値に応じて各々１６．８．４又
は２個のビットを有する１、２．４又は８個の等しいセ
グメントにワードを分割するために、これらの出力を用
いる。

これらの各セグメントは１個の行き先ワードに対応し、
各セグメントに対してこの拡大論理は、その出力におい
て１６ビットのワードを発生させ、この１６ビット・ワ
ードはセグメントの１ビットの値に（各々）等しいｌ、
２．４又は８個の連続ビットを有する。ＢＰＰ値が１（
１０）場合、即ち４ビット／画素の場合の拡大論理１２
の動作を第３図に例示する。

拡大論理は一式の論理ゲートでもプログラマブル・ロジ
カル・アレイ　（ＰＬＡ）でもよい。いずれの場合でも
、拡大論理は第３ａ表及び第３ｂ表の論理方程式に従っ
て演算する。

入−二が ＣＴＯはＣＴカウンタ８からの最も有意でないビット。

Ｃ７０はＣＴカウンタ８からの最も有意なビット。

■０はソース・ラッチ６からの最も有意でないビット。

１）５はソース・ラフチロからの最も有意なビット。

ＢＢＰＯはＢＰＰランチ７からのより有意でないビット
。

Ｔ３ＢＰ　１はＢＰＰラッチ７からのより有意なビット
。

鼻り−１ ＊は論理演算を示す。

１は否定（反転、否定）演算を示す。

＋は論理和を示す。

第３ａ表及び第３ｂ表は中間論理項を示し、第３Ｃ表は
出力信号を示す。

拡大論理の出力は１６ビット・ラッチ１３に記憶され、
ＣＴカウンタ９が信号を受けて増加させると同時に、即
ち処理されて記憶装置に書き込まれた各行き先ワードに
対して１回、その中に捕捉される。ラッチ１３の出力は
、拡大装置１のパターン・シフタ２に対する出力を構成
する。

表示記憶装置に挿入されるパターンは、画面上のどの画
素でも開始及び終了でき、幅がいかなる数の画素であっ
てよいので、各主要セクションの最初及び最後の行き先
ワードの一部がその挿入過程で変化しないのが典型的で
ある。マスク発生装置３の機能は、パターン発生装置４
の正常な動作に必要とされるビット・パターンを発生さ
せる。

従って、かかる最初及び最後の行き先ワードのかかる部
分は変化しないままである。しかし、この機能も、本発
明を実施する上で必要ではない。ここでは、挿入される
パターンが各主要セクションの全体の最初及び最後の行
き先ワードを実際に影響を与えるものと想定される。こ
の場合、マスク発生装置３はパターン発生装置４に全て
ゼロを出力する。

パターン発生装置４は、他の予めプログラミングされた
レジスタの内容に従って表示記憶装置の当該ワードに対
して新らしい内容を発生させるために、下記の情報の一
部又は全部を各主要セクションの各行き先ワードごとに
組み合わせる。■）パターン・シフタからの（任意に）
拡大されシフトされたソース情報、２）表示記憶装置中
の当該ワードの既存の内容、３）フォーグラウンド・カ
ラー・レジスタの予めプログラム化されたレジスタ内容
、及び４）バックグラウンド・カラー・レジスタの予め
プログラム化された内容。

第４図はパターン発生装置４の詳細を示す、活動演算の
開始前にい（つかのレジスタはく例えばシステム・マイ
クスプロセッサによって）予めプログラム化される。書
き込み／オーバレイ・レジスタ５５は、もし単色のゼロ
に対応する画素がバックグラウンド・カラー・レジスタ
の内容に変更される場合「書き込み」状態に、又かかる
画素が表示装置中で変化しないままである場合には「オ
ーバーレイ」状態にプログラム化される。単色パターン
の数値に対応する画素がそれに変更される値を含むよう
に、フォーグラウンド・カラー・レジスタ５４はプログ
ラムが組まれる。もし書き込み／オーバーレイ・レジス
タ５５が、「書き込み」にプログラム化されると、単色
パターンのゼロに対応する画素がそれに変更される値を
含むように、バックグラウンド・カラー・レジスタ５３
はプログラム化される。

好適な実施例においては、カラー・レジスタ５３．５４
は８ビット幅を有するものとして実施される。パターン
発生装置１６の主要データ経路が１６ビットの幅である
ので、これらレジスタの出力はマルチプレクサ５６．５
８の入力に各々２回反復して送られる。画素当りの行き
先ビットの数が４．２、又は１であれば、カラー・レジ
スタは典型的には各々２．４、又は８回反復された所望
の画素値でプログラム化される。しかし、この場合、カ
ラー・レジスタの２．４、又は８個の画素を異なる値に
プログラム化することによって様々な図形パターン効果
を画面に発生させることができる。

インターフェイス制御装置（図示せず）を介して動作す
る更新制御装置５は１ワードを記憶装置から読み取り、
記憶装置に書き込まれた各８．４．２、又は１個の行き
先ワードに対してそのデータをそこからソース・ラッチ
７に移す。各かかる行き先ワードに関して、更新制御装
Ｗ５はそのワードからデータを読み取り、データをそこ
から行き先ラッチ・レジスタ５２に移すことができる。

本発明は、記憶装置から各行き先ワードを常に読み取る
更新制御装置５の簡却な実施例と、当該ワードに対して
新らしい内容を形成するのにその内容が必要とされない
場合に行き先ワードを読み取るこの段階を省略するため
に、他のブロックからの追加的信号を使用するより複雑
で効率的な実施例とに適用される。

２対１マルチプレクサ５６は既存の行き先画素を行き先
ラッチ５２から、又はその画素をバックグラウンド・カ
ラー・レジスタ５３から選択する。

その全部の１６ビット又はステージは書き込み／オーバ
レイ・レジスタ５５からの共通の信号によって制御され
る。従って、マルチプレクサ５６の出力は、単色パター
ンのゼロに対応する画素に用いられる「有効バックグラ
ウンド」として特徴づけることができる。

マルチプレクサ５７は「拡大・シフトされた」ソース・
データをパターン・シフタ２からその出力へ伝播させる
。

２対１マルチプレクサ５８は「有効バックグラウンド」
をマルチプレクサ５６から、及び画素をフォーグラウン
ド・カラー・レジスタ５４から選択し、その各ビット又
はステージはマルチプレクサ５７からの対応ビットによ
って各々制御される。

従って、各ビットに対するこの選択は、実際にパターン
・シフタ２、拡大装置ｌ、及び最終的にはソース・ラッ
チ７０単色ビットの１つによって制御される。マルチプ
レクサ５８の出力は、パターンのフォーグラウンド及び
バックグラウンド部の統合として特徴づけることができ
る。

２対１マルチプレクサ５９はマルチプレクサ５８の出力
と行き先ラッチ１３の出力の間で選択し、その各ビット
又はステージはマスク発生装置３からの対応ビットによ
って各々制御される。このマルチプレクサは、各走査線
の最初及び最後の行き先ワードにおける「影響を受けて
いない」画素の保存を取り扱う。本発明の記述を明確に
するために、マルチプレクサ５９はマルチプレクサ５日
からのデータをその出力へ伝播させると想定することが
できる。

マルチプレクサ５９からの結果が装置の外部データ・ピ
ンに伝播され、最終的には表示記憶装置の行き先ワード
に書き込まれるように適切な時に、マルチプレクサ５９
からの該結果を内部バス６上に置くべく、駆動装置６０
は更新制御装置５によって制御される。

更新制御装Ｗ５は、必要に応じ単色パターンから新らし
いソース・ワードを読み取りながら、単色パターンの各
走査線ごとに各行き先ワードに対するこの過程の繰り返
しを制御する。

一般には、本発明は、既存の行き先データ及び２個の予
めプログラム化されたコンスタント・レジスタ間の３方
向多重化計画に適用可能であり、かかる多重化は単一の
書き込み／オーバレイ制御ビット及び複数のフォーグラ
ウンド／バックグラウンド制御ビットによって制御され
、これら制御ビットは本明細書で記述した方法で単色パ
ターンを拡大することによって得られる。

夷　　３ｂ Ｎ６３　　＝　　１）５　　本　　ＢＰＰｌ　　　本　
ＢＰＰｕＪ　　本　／Ｌ；ＩＺ　　本　／Ｌ；’１）　
　　＊／ｌ、ＬＵ

【図面の簡単な説明】

第１図は本発明によるラスタ走査映像制御装置の更新制
御サブシステムのブロック図、第２図は第１図に示す拡
大装置ブロックの詳細図、第３図は画素当り４ビットの
特定な例における拡大装置の動作を例示した図、第４図
は第１図のパターン発生装置ブロックの部分図である。 （簡単な符号の説明） １・・・拡大装置、２・・・パターン・シフタ、３・・
・マスク発生装置、４・・・パターン発生装置、５・・
・更新制御装置。 昭和　　年　　月　　日 １．事件の表示　　　昭和６２年特許願第２９０４７２
号３、補正をする者 事件との関係　　出願人 ４、代理人

Claims (10)

【特許請求の範囲】
1. （１）画素当り１ビットを有する単色画像を色素当り多
   数のビットを有するカラー画像に拡大させ、かつその拡
   大された画像を記憶装置中の既存の画像と統合させる、
   カラー画像システムに用いられる論理回路において、 イ）前記単色画像の一部を記憶するソースラッチと、 ロ）１と１より大きい上方境界の間で拡大係数を定義づ
   ける拡大ラッチ手段と、 ハ）前記ソース・ラッチの連続した現在動作中の部分を
   決定し、前記記憶装置から前記ソース・ラッチをリロー
   ドする必要の信号を発生するソース・トラッキング手段
   と、 ニ）前記ソース・ラッチ、前記拡大ラッチ手段、及び前
   記ソース・トラッキング手段の出力によって与えられた
   入力を有し、かつ前記ソース・ラッチの内容の拡大され
   た及び非拡大されたバージョンの一つを表わす信号をそ
   の出力として有する拡大ロジックであって、前記拡大ラ
   ッチ手段によって示された連続したビットの数が前記ソ
   ース・ラッチの１ビットに対応する前記拡大ロジックと
   を含む 拡大装置回路と、 前記記憶装置における行き先ワードの位置 に対応すべく、前記拡大装置回路における前記拡大論理
   の出力をシフトする整合手段と、 前記拡大済み画像の外にある前記記憶装置中の行き先ワ
   ードの部分を保存するクリッピング手段と、 イ）前記単色画像中の１と置き換えられる画素値でプロ
   グラム可能なフォーグラウンド・レジスタと、 ロ）前記単色画像中のゼロと任意に置き換え可能な画素
   値でプログラム可能なバックグラウンド・レジスタと、 ハ）１）変更なしのままにすべく、又は２）前記バック
   グラウンド・レジスタの内容に変更せしめるべく前記単
   色画像におけるゼロに対応する画素を交互に制御するた
   めにプログラム可能な単一ビット・レジスタと、 ニ）前記記憶装置中の前記行き先ワードの内容を一時的
   に記憶することが可能な行き先ラッチと、 ホ）前記単一ビット・レジスタ、前記整合手段、及び前
   記クリッピング手段の出力の制御下で前記フォーグラウ
   ンド・レジスタ、前記バックグラウンド・レジスタ、及
   び前記行き先ラッチの内容から選択する多重化ロジック
   であって、現在の行き先ワードに対して新らしい内容を
   その出力として有し、かつ前記ソース及び行き先ラッチ
   における記憶データの読み出しとその記憶並びに前記新
   らしい内容の前記記憶装置への書き込みの順序を決定す
   る制御手段とを有する多重論理とから成ることを特徴と
   するカラー画像システムに用いられる論理回路。
2. （２）前記画素当りビット手段は画素当り１、２、４又
   は８ビットでプログラム化できることを特徴とする特許
   請求の範囲第（１）項に記載の論理回路。
3. （３）前記ソース・トラッキング手段が、ゼロから画素
   当りビット数から１を引いた数まで計数可能なカウンタ
   と、そのデータ入力として前記カウンタの出力を有し、
   かつその制御入力として前記拡大ラッチ手段の出力を有
   するマルチプレクサとから成り、前記マルチプレクサは
   、前記ソース・ラッチはリロードが必要かを示す信号を
   その出力として有していることを特徴とする特許請求の
   範囲第（１）項又は第（２）項に記載の論理回路。
4. （４）前記拡大論理がロジック・アレイ（ＰＬＡ）構造
   であることを特徴とする特許請求の範囲第（１）項乃至
   第（３）項に記載の論理回路。
5. （５）表示記装置からビット・マップのソース・パター
   ン・データを受け取り、ラスタ走査映像装置を制御する
   ための出力信号に前記データを変換する映像制御装置に
   おいて、改良が 前記表示記憶装置における特定の単色形状／画像／文字
   パターンと関連したカラー・データを記憶する手段と、 前記出力信号における前記単色パターンの表示に対して
   カラー情報を選択的に追加すべく前記表示記憶装置から
   受け取ったデータを拡大する手段とを含むことを特徴と
   する特許請求の範囲第（１）項乃至第（４）項に記載の
   論理回路。
6. （６）計算器表示システムのラスタ走査映像制御装置に
   おいて用いられる表示記憶要件を減少させながらラスタ
   走査表示装置の単色画像をカラー画像に拡大させる論理
   回路において、 前記回路の動作を制御する制御装置と、 カラー化／拡大済み画像用の画素当りビットの数を定義
   づけるプログラム可能な画素当 りビット・レジスタと、 拡大済みソース・パターンの出力シーケンスを制御する
   カウンタと、 画素当り１ビットを有し、かつ拡大及び表示すべき形状
   を画成する表示記憶装置から単 色ソース・パターンを逐次受け取るソース ・パターン・ラッチと、 前記ソース・パターン・ラッチ、前記画素当りビット・
   レジスタ、及び前記カウンタの 内容を入力として有するプログラム化され たロジック・アレイであって、前記ＰＬＡ の出力が、拡大済みソース・パターンのシ ーケンスである前記ロジック・アレイと、 次のソース・パターンを取り出すべく前記ソース・パタ
   ーン・ラッチと信号から前記制 御装置へのソース・パターンの拡大の完成 を示すゼロ出力を発生するために、前記カ ウンタ及び前記画素当りビット・レジスタ に接続されるマルチプレクサであって、前 記信号は、前記カウンタの出力が前記画素 当りビット・レジスタに等しくなった時に 出力される前記マルチプレクサとを含む 拡大装置回路と、 フォーグラウンド画像に対して選択されたカラー・コー
   ドでプログラム化可能なフォー グラウンド・カラー・ラッチと、 表示済み画像のバックグラウンドに対して選択されたカ
   ラー・コードでプログラム化可 能なバックグラウンド・カラー、ラッチと、どの画素が
   表示される画像の一部を成すか示す、画素当り１ビット
   を有する表示記憶装 置において行き先パターンを逐次受け入れ る行き先ラッチと、 表示される画像のバックグラウンドが充填されるべきか
   を示すべくプログラム化可能な 書き込み／オーバレイ・レジスタと、 前記書き込み／オーバレイ・レジスタの制御下で前記行
   き先ラッチ及び前記バックグラ ウンド・カラー・ラッチにおいてデータを 選択するマルチプレクサと、 前記拡大装置及び前記マルチプレクサから出力された前
   記拡大済みソース・パターンの 制御下で前記フォーグラウンド・ラッチに おいてデータを選択する手段であって、前 記後者の選択済みデータは前記表示装置の カラー化した及び／又は拡大済み画像のデ ータである前記選択手段とを有する パターン発生装置とから成ることを特徴とする論理回路
   。
7. （７）前記画素当りビット・レジスタは画素当り１、２
   、４、８個のビットに対してプログラム可能であること
   を特徴とする特許請求の範囲第（６）項に記載の論理回
   路。
8. （８）ソース・パターンにおけるゼロが、前記バックグ
   ラウンド・ラッチにプログラム可能なカラー・コードに
   拡大されることを特徴とする特許請求の範囲第（６）項
   に記載の論理回路。
9. （９）ソース・パターンにおけるゼロが変更されないま
   まであることを特徴とする特許請求の範囲第（６）項に
   記載の論理回路。
10. （１０）前記ソース・パターンが文字フォントであるこ
    とを特徴とする特許請求の範囲第（６）項に記載の論理
    回路。