JPH06180566A - 描画制御装置 - Google Patents
描画制御装置Info
- Publication number
- JPH06180566A JPH06180566A JP3250895A JP25089591A JPH06180566A JP H06180566 A JPH06180566 A JP H06180566A JP 3250895 A JP3250895 A JP 3250895A JP 25089591 A JP25089591 A JP 25089591A JP H06180566 A JPH06180566 A JP H06180566A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image memory
- write
- cycle
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
た、論理演算を行いながら、書き込みを行う描画処理機
構において、最小の処理時間で、書き込みが終了するよ
うに、サイクル種を決定する。 【構成】2値画像データを多値に変換しながら、転送を
行う描画制御装置3内の、デスティネーションに対し起
動するサイクル種を決定する回路44は、デスティネー
ションが、ライトパービット機能付きか、演算書き込み
機能付きか、リードモディファイライト機能付きかと、
転送境界のマスクと描画図形の背景のマスクとから作成
される画素毎のマスク41が全て0(更新しない)か、
全て1(更新する)かと、論理演算種がデスティネーシ
ョンに依存するかとから、最短時間で書き込みが終了す
るように、起動するサイクル種を決定する。
Description
リに展開する描画制御装置に係わり、特に、描画データ
と画像メモリの元のデータとの間での論理演算を行う場
合、及び、描画データの1ビットが1画素に対応する書
き込み方式に於て、描画データの値が1(または0)の
画素のみを更新する場合に、好適に画像メモリを制御す
る手段を有する描画制御装置に関する。
ビットで表される画像(以後2値画像と呼ぶ)を、画像
メモリの元のデータとの間での論理演算を行いながら画
像メモリに展開する場合に、論理演算種によっては、1
回に書き込まれる2値画像データの値が全て0または、
全て1であるときに、書き込みを行わなくて済む場合、
または読み出しを行わずに書き込みを行える場合がある
ことを利用し、画像メモリへのアクセス回数を減らす方
式があった。意味のある画像データの場合、ランダムデ
ータに比べ、1回に書き込まれるデータが全て0また
は、全て1である割合が高いので、この方式が有効に機
能する。このような描画制御の方式としては、特開昭6
1−215584号公報「表示制御装置」、特開昭61
−231592号公報「メモリ制御方式」が挙げられ
る。
2値の画像データを複数のプレーンから構成される画像
メモリに展開する場合に、不都合が生ずる場合がある。
コンピュータの表示画面は、多値のものが多く、多値画
像を記憶するために、画像メモリも複数のプレーンから
構成されており、画像メモリに2値画像データを展開す
る場合には、通常、2値画像データが1の画素は描画属
性として指定される前景色で更新し、0の画素は描画属
性として指定される背景色で更新するか、または、画像
メモリに元からあったデータを更新しないようにする。
2値画像データの値が1の画素を前景色レジスタの値
に、0の画素を背景色レジスタの値に変換するか、また
は0の画素を更新しないことを2値多値変換と呼び、2
値多値変換の属性として、0の画素を背景色レジスタの
値に変換する属性を背景不透明属性、0の画素を更新し
ない属性を背景透明属性と呼ぶ。2値画像では、1の画
素は描画する画像の前景、0の画素は背景と考えること
ができるので、0の画素を更新しないという背景透明属
性は、文字のように通常、背景が透明な図形を描画する
ときに、頻繁に使用される。
変換を行い、多値の画像メモリに書き込む場合に限り必
要となる機能である。その理由は、2値の画像を2値の
画像メモリに展開する場合には、論理演算種を論理和
(OR演算)、または、画像データの0,1を反転させ
たものと、画像メモリに元からあったデータとの間での
論理積演算(INVAND演算)、または排他的論理和
(EOR演算)を行うことにより、画像データが1の画
素のみを更新することができ、この3種の論理演算で、
全ての論理演算(1に更新、0に更新、0,1反転)を
行うことができるからである。2値の画像を2値多値変
換を行わずに、全てのプレーンに書き込む場合も、同様
にして、背景透明属性は不要である。
ドウエアが行う場合には、背景透明属性の時には、画像
メモリの全プレーンに同時に書き込みが行われ、この場
合、論理演算種により、画像メモリへのアクセス回数を
減らすことができるのは、1回に書き込まれるデータが
全プレーンに渡り全て1または全て0の場合に限られ、
2値多値変換を行う場合には、この条件が成立する割合
が低くなり、従来の、アクセス回数を減らす方式が有効
に機能しない。
クセス回数を減らす方式は、使えない。
属性で2値多値変換を行い、多値の画像メモリに書き込
む場合に有効な、画像メモリのアクセス回数を減らす手
段を有する描画制御装置を提供するものである。
理演算機能、リードモディファイライト機能、ライトパ
ービット(ライトマスク)機能を備える場合に、これら
の機能を使用し、画像メモリのアクセス回数を減らす手
段を有する描画制御装置を提供するものである。
複数種類の画像メモリ、または、バスに接続された装置
またはメモリに書き込むことができる場合に、どの画像
メモリ、または、バスに書き込む場合にも、最小の時間
で、書き込みが終了する手段を有する描画制御装置を提
供するものである。
ために、本発明では、2値の画像を背景透明属性で2値
多値変換を行い多値の画像メモリに書き込む場合に、1
回の書き込みに対応する画素毎のマスクデータを作成
し、1回の書き込み中の全画素を更新する場合と、全画
素を更新しない場合と、一部分の画素だけを更新する場
合とに場合分けし、さらに、論理演算種を表す論理式
が、画像メモリに元からあったデータに依存する場合
と、依存しない場合とに場合分けし、画像メモリが、論
理演算機能、リードモディファイライト機能、ライトパ
ービット機能を備えるか否かにより、最小の時間で書き
込みが終了するようにサイクル種を決定するようにし
た。
モリ、または、バスに接続された装置またはメモリに書
き込むことができる場合に、書き込みを行う画像メモ
リ、または、バスが論理演算機能、リードモディファイ
ライト機能、ライトパービット(ライトマスク)機能を
備えるか否かにより、サイクル種の決定方法を変えるよ
うにした。
データから1回の書き込みに対応する画素毎のマスクデ
ータを作成し、全マスクデータが0か、全マスクデータ
が1か、どちらでもないかを検出することにより、1回
の書き込み中の全画素を更新するか、全画素を更新しな
いか、一部分の画素だけを更新するかを判定することが
できる。この判定結果と、論理演算種を表す論理式が、
画像メモリに元からあったデータに依存するか、依存し
ないかの判定結果と、画像メモリが、論理演算機能、リ
ードモディファイライト機能、ライトパービット機能を
備えるか否かにより、最小の時間で書き込みが終了する
ように、画像メモリのサイクル種を決定できる。
タを書き込む画像メモリ、または、バスが論理演算機
能、リードモディファイライト機能、ライトパービット
機能を備えるか否かの情報が設定されている。さらに、
サイクル種を決定する機構には、どの画像メモリ、また
は、バスに書き込むかの情報も入力される。これによ
り、どの画像メモリ、または、バスに書き込む場合に
も、最小の時間で書き込みが終了するように、サイクル
種を決定できる。
ムの一構成例を示す。1は計算機システム全体を制御す
るCPU、2はメインストレージ(以後MSと呼ぶ)、
3は本実施例による描画の制御を行う描画制御装置、4
は画像メモリ、5は画像メモリの内容を表示装置に出力
する色に変換するカラールックアップテーブル、6は表
示装置である。
装置内のレジスタに値が設定されることにより、MS
2、または画像メモリ4から、MS2、または画像メモ
リ4へ、矩形で区切られた範囲の画像の転送(以後BI
TBLTと呼ぶ)を行う。画像メモリ4は、複数のプレ
ーンから構成され、1画素がプレーン数分のビットで表
される。その結果、2のプレーン数乗の色を表示するこ
とができる。また、1画素当り1ビットで表される画像
(2値画像)のデータを、1ビットの値をプレーン数分
のビットの値に2値多値変換しながら画像メモリ4また
はMS2へBITBLTを行うことができる。
内にプレーン数分のビットで構成される2本のレジスタ
(前景色レジスタ、背景色レジスタ)を持ち、2値画像
データの値が1の画素に対しては、前景色レジスタの値
を書き込み、0の画素に対しては、背景色レジスタの値
を書き込むようにするか(背景不透明属性)、または、
後で詳述するようにレジスタ(背景透明属性ビット)設
定により、2値画像データの値が0の画素に対しては、
デスティネーションに元からあったデータを更新しない
ようにする(背景透明属性)。
置3の一実施例の構成を示す。
スを行うシステムバス制御部、31は画像メモリ4との
インターフェースを行う画像メモリ制御部、32はBI
TBLT動作全体の制御、及び、転送を行う矩形領域の
境界と1回のアクセスの境界が一致しなかった場合に、
矩形領域の境界のマスク38を発生するBITBLTシ
ーケンサ、34はソースデータが2値画像であることを
示す属性ビット33に従い2値多値変換、論理演算、及
び、ソースの1回のアクセスの境界とデスティネーショ
ンの1回のアクセスの境界が一致しない場合に画像デー
タのシフトを行うデータ加工部、40はBITBLTシ
ーケンサ32からの境界マスク38と、ソースデータ3
9とそれぞれレジスタに設定されたソース2値属性ビッ
ト33と背景透明属性ビット37から、1画素毎に、更
新するか更新しないかを指定するためのマスク41を作
成するマスク作成部、42は演算種設定レジスタ、44
は1画素毎のマスク41と演算種42と、デスティネー
ションが画像メモリかMSかを指定するレジスタに設定
されたデスティネーションFM(Frame Memo
ry)ビット43から、デスティネーションのリードモ
ディファイライトを発生させるか、リードサイクルの後
にライトサイクル発生させるか、デスティネーションの
ライトサイクルのみを発生させるか、あるいは、デステ
ィネーションのサイクルを発生させないかを決定するデ
スティネーションサイクル種決定部である。
作はBITBLTシーケンサ32が起動するが、デステ
ィネーションのサイクルに対しては、BITBLTシー
ケンサ32はサイクル種決定部44を起動し(図示せ
ず。)、サイクル種決定部44がデスティネーションの
リードモディファイライト、またはリードとライト、ま
たはライト動作を起動する。このようにすることによ
り、サイクル種の決定をサイクル種決定部44に任せら
れるので、BITBLTシーケンサ32はデスティネー
ションのサイクル種を意識しなくて良い。
34の一実施例の構成を説明する。
て、システムバスデータ線あるいは画像メモリデータ線
上のデータ35が入力される。
ースバッファ、341はニューソースバッファ340に
新しいデータが書き込まれるときに、書き込まれる直前
のニューソースバッファ340の内容が転送されるオー
ルドソースバッファ、342はニューソースバッファ3
40とオールドソースバッファ341の内容をシフト
し、デスティネーションのアクセスの境界に合わせるフ
ァネルシフタ、343はデスティネーションにデータを
書き込む前に、書き込む位置に元からあったデータを読
み込み、保持するためのデスティネーションバッファ、
344はソースデータが2値の場合に(ソース2値属性
33によって示される。)2値多値変換を行う2値多値
変換回路、345は論理演算回路、346はマスク作成
部40(図2)が作成した、画素毎のマスクデータ41
に従い、デスティネーションバッファ343の内容と論
理演算回路345の出力のどちらかを選択するマスク回
路である。
32が制御を行い(図示せず。)、ニューソースバッフ
ァ340の内容をオールドソースバッファ341に転送
した後、ソースデータをニューソースバッファ340に
読み込む。ファネルシフタ342は、ソースのアクセス
の境界に従って読み出され、格納されたオールドソース
バッファ341、ニューソースバッファ340の内容
(各々が、1回のアクセスで読み込まれるので、2回の
アクセスに相当するデータ量がある)を、デスティネー
ションのアクセスの境界に合うようにシフト、及び、1
回のアクセスに相当するデータ量だけ切り出し、出力す
る。シフト量は、BITBLTシーケンサ32が指示す
る(図示せず。)。
例の構成を図4に示す。
部からのソースデータ39を基にマスクデータ41を作
成する。
り、背景透明属性であることを示すビット37と、ソー
スが2値であることを示すビット33が立てられる(1
にされる)と、描画制御装置3はBITBLT時に、2
値ソースの値が0の画素に対応するデスティネーション
の画素を更新しない。
タ41の個々の出力410,411,,,41nは、1
画素に1ビットずつ割当てられ、マスクデータが1の画
素は更新し、0の画素は更新しないという仕様として、
説明するが、0と1が逆の仕様も可能である。
路4010,4011,,,401nは1つが1画素に
対応するマスクデータを作成しており、全て同じ構成を
しているので、1画素分のマスクデータの作成回路40
10のみ、内部構成を示す。
NDゲートである。
しての回路構成により、ソースが多値、または2値でも
背景を透明にしないときには、BITBLTシーケンサ
32からのBITBLT領域境界マスク380,38
1,,,38n(BITBLTで転送される領域内で
1)がマスク作成部40のマスク出力410,41
1,,,41nとなり、ソースデータが2値で、かつ、
背景を透明にするときには、BITBLTで転送される
領域内(BITBLTシーケンサ32のマスク出力38
0,381,,,38nが1)であり、かつ、2値ソー
スデータが1の画素のみを更新するように、BITBL
Tシーケンサ32のマスク出力380,381,,,3
8nと2値ソースデータ390,391,,,39nと
の論理積がマスク作成部40のマスクデータ41とな
る。
部44を説明する。
は、デスティネーションとなるデバイスあるいはバス
が、ライトパービット(ライトマスク)機能、演算書き
込(論理演算等)機能、リードモディファイライト機能
を備えるか否かと、描画属性として指定されている論理
演算種(図2の演算種設定レジスタ42に設定されてい
る。)、現在の書き込みにおける画素毎のマスクデータ
41により、最も高速に動作が終了するように、起動す
るサイクル種を決定する機能を有する。
ク)機能とは、ライトサイクルの中でビット毎に更新す
るかしないかを指定できる機能である。
ト動作により、ライトデータとライトされるアドレスに
元からあったデータとの間で論理演算を行った結果をラ
イトする機能である。
アドレスへのリードとライトを連続して行ったものと同
じ機能を1サイクル(リードモディファイライトサイク
ル)で行う機能である。リードモディファイライトサイ
クルは、一般にリードとライトを別々に行うよりも高速
であるが、リードサイクル、ライトサイクルの各々より
も低速である。デバイスとしてVRAMを考えたとき、
日立製作所製のHM53461シリーズはリードモディ
ファイライト機能とライトパービット機能を有し、同時
使用に可能である。又、三菱電気製のM5M48212
8J−8,−10,−12も同様である。更に日立製作
所製のHM53462シリーズは、論理演算機能、リー
ドモディファイライト機能、ライトパーピット機能を有
し、後二者については同時使用可能である。
に則り、以下に示す。
更新しない nomsk:1回の書き込み中の全ての画素を更新する findep:論理演算結果がデスティネーションに依存しな
い wpbable:デスティネーションがライトパービット機能
を備える funcable:デスティネーションが演算書き込み機能を備
える rmwable:デスティネーションがリードモディファイラ
イト機能を備える nocycle():サイクルを起動しない readcycle():リードサイクルを起動する writecycle():ライトサイクルを起動する rmwcycle():リードモディファイライトサイクルを起動
する 図5にサイクル種決定部44の一実施例を示し、図5
(a)は特にその要部のハードウエア構成の一実施例を
示す。
ンの1回の書き込み中の全ての画素を更新せず、サイク
ルを起動する必要がないこと(nopix)を検出する
ゲート、441は、デスティネーションの1回の書き込
み中の全ての画素を更新するので、画素毎のマスクを行
う必要がないこと(nomsk)を検出するゲート、4
42は、式1に示す計算を行い、論理演算が、デスティ
ネーションに依存しないこと、即ちデスティネーション
を読まなくても描画制御装置3内で書き込みデータを作
成できること(findep4420)を検出する回路
である。
1、rmwable452は、デスティネーションとなるデバ
イスあるいはバスが、ライトパービット機能、演算書き
込み機能、リードモディファイライト機能を備えること
を示す信号であり、サイクル種決定部44内で発生さ
れ、例えば、画像メモリ4がライトパービット機能とリ
ードモディファイライト機能を備え、システムバスは、
これらの機能を備えない場合には、図5(b)のように
なり、画像メモリ(図1の4)が演算書き込み機能とリ
ードモディファイライト機能を備え、システムバスは、
これらの機能を備えない場合には、図5(c)のように
なる。ここで、43はデスティネーションが、FMかシ
ステムバスかを示すレジスタである。443〜449の
ANDゲート、ORゲートは式1にC言語で示した各条
件判断を行う回路である。
442の出力であるfindep4420についてさらに詳し
く説明する。 論理演算がデスティネーションに依存し
ない場合とは、ソースをそのまま、デスティネーション
に書く、ソースの0,1を反転し、デスティネーション
に書く、デスティネーションに全て0を書く、デスティ
ネーションに全て1を書く、等、デスティネーションの
値を読まなくてもデスティネーションに書き込む値を作
成できる場合である。
ーションの間の2オペランドの演算とソースとパタンと
デスティネーションの間の3オペランドの演算がある。
は、本実施例では、BITBLTのソースそのものでは
無く、読み込んだソースデータをデスティネーションの
アクセスの境界に一致するようにファネルシフトし、2
値多値変換を行った後のデータ(図3の3440)のこ
とである。
る。パタンは、BITBLT時にソースと同様に描画制
御装置3内に読み込まれる画像データである。
定する方法としては、論理演算結果のテーブルをレジス
タに設定する方法が一般的である。
ス,デスティネーションの2ビットの入力に対する出力
の期待値で指定され、4ビットで与えられる。
ス,パタン,デスティネーションの3ビットの入力に対
する出力の期待値で指定され、8ビットで与えられる。
する方法では、論理演算結果が、デスティネーションに
依存するか否かの判定は、テーブルの値を次の式2に従
い比較するだけで簡単に行うことができる。
スティネーション以外の入力を総称した変数である。f
(x,d)は変数xとデスティネーションdに対する論理演
算結果のテーブルの値、==は、両辺の値を比較し、一致
していたら真を、一致していなかったら偽を結果として
返す演算子、Π()は変数xを変化させた全ての場合につ
いて()の中を計算し、全ての値の論理積を返す記号であ
る。
合には、 findep = ( f(0,0) == f(0,1) && f(1,0) == f(1,1) ) (式3) となり、3オペランドの場合には、 findep = ( g(0,0,0) == g(0,0,1) && g(0,1,0) == g(0,1,1) && g(1,0,0) == g(1,0,1) && g(1,1,0) == g(1,1,1) ) (式4) となる。ここで、g(p,s,d)はパタン,ソース,デスティ
ネーションに対する論理演算結果のテーブルの値、&&は
両辺の論理積を返す演算子である。上記、論理演算結果
が、デスティネーションに依存するか否かの判定法は、
図6にその一実施例を示す独立/従属判定回路442
で、簡単にハードウエア化することができること明らか
である。
の書き込み中の全画素を更新するか、全画素を更新しな
いか、一部分の画素だけを更新するかと、論理演算種を
表す論理式が、画像メモリに元からあったデータを含む
か、含まないかと、画像メモリが、論理演算機能、リー
ドモディファイライト機能、ライトパービット機能を備
えるか否かの条件を全て考慮に入れ、最小の時間で書き
込みが終了するように画像メモリのサイクル種を決定す
ることにより、最小の処理時間で、画像メモリへの描画
を行うことができる。
リ、または、バスに書き込みを行え、それぞれの、画像
メモリまたはバスの機能として、論理演算機能、リード
モディファイライト機能、ライトパービット機能を備え
るか否かが異なる場合にも、どの画像メモリ、または、
バスに書き込むかにより、起動するサイクル種の決定法
を変えることにより、最小の処理時間で、描画を行うこ
とができる。
図。
図。
示す図。
示す図。
例を示す図。
存するか否かを判定する独立/従属判定回路442の一
実施例を示す図。
モリ、5…カラールックアップテーブル、6…表示装
置、30…システムバス制御部、31…画像メモリ制御
部、32…BITBLTシーケンサ、33…ソース2値
属性ビット、34…データ加工部、37…背景透明属性
ビット、38…BITBLT領域境界マスク、39…2
値ソースデータ、40…マスク作成部、41…画素毎の
マスクデータ、42…論理演算種設定レジスタ、43…
デスティネーションがFMであることを示すビット、4
4…サイクル種決定部。
Claims (4)
- 【請求項1】多値の画像データを格納する画像メモリへ
ソースデータとしての2値の画像データを展開する場合
に、該2値の画像データが1であれば描画属性として指
定される前景色を書き込み、前記2値の画像データが0
であれば該描画属性として指定される背景色を書き込む
か又は該画像メモリ上の値を更新しない2値多値変換を
実行する描画制御装置において、 前記画像メモリへの1回の書き込みに対応し、該ソース
データから1画素毎のマスクデータを作成する手段と、
該マスクデータの値が、全て0か、全て1か、どちらで
もないかに従い、前記画像メモリのサイクルを起動しな
いか、ライトサイクルのみを起動するか、リードサイク
ルの後にライトサイクルを起動するかを決定する手段と
を有することを特徴とする描画制御装置。 - 【請求項2】画像データを画像メモリに展開するとき
に、該画像メモリに元からあった元データと該画像デー
タとの間で論理演算を行いながら書き込みを行う描画制
御装置において、 該論理演算の論理演算種を表す論理式が、前記画像メモ
リの該元データの値に依存するか依存しないかを判定す
る手段を有し、該判定手段の判定結果に基づき、前記画
像メモリに対し、リードサイクルの後にライトサイクル
を起動するか、ライトサイクルのみを起動するようにし
たことを特徴とする描画制御装置。 - 【請求項3】多値の画像データを格納する画像メモリ
へ、2値の画像データを展開する場合に、該2値の画像
データの値が1か0かに従い、描画属性として指定され
る前景色、背景色を書き込むか、または、値が0の画素
を更新しないようにすると共に、書き込み時に前記画像
メモリに元からあった元データとの間で論理演算を行い
ながら書き込みを行う描画制御装置において、 1回の書き込みに対応した1画素毎のマスクデータの値
が、全て0か、全て1か、どちらでもないかを判定し、
該論理演算の論理演算種を表す論理式が前記画像メモリ
の該元データの値に依存するか依存しないかを判定し、
これらの判定結果と前記画像メモリがライトパービット
機能、リードモディファイライト機能、演算書き込み機
能付きか否かにより、前記画像メモリへのサイクル種を
決定することを特徴とする描画制御装置。 - 【請求項4】前記画像データを、バスに接続されたデバ
イスに書き込むことができる機能を有すると共に、該バ
スの機能として、ライトパービット機能、リードモディ
ファイライト機能、演算書き込み機能付きか否かによ
り、該デバイスに対し最小の時間で書き込みが終了する
ようにサイクル種を決定することを特徴とする請求項
1,2,又は3記載の描画制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3250895A JPH06180566A (ja) | 1991-09-30 | 1991-09-30 | 描画制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3250895A JPH06180566A (ja) | 1991-09-30 | 1991-09-30 | 描画制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06180566A true JPH06180566A (ja) | 1994-06-28 |
Family
ID=17214626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3250895A Pending JPH06180566A (ja) | 1991-09-30 | 1991-09-30 | 描画制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06180566A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4811126A (en) * | 1986-06-30 | 1989-03-07 | Kabushiki Kaisha Toshiba | Recording/reproducing system for a magnetic recording medium including synchronization detecting circuit |
US4897740A (en) * | 1986-06-30 | 1990-01-30 | Kabushiki Kaisha Toshiba | Recording/reproducing system for a magnetic recording medium including synchronization detecting circuit |
JP2007133383A (ja) * | 2005-10-12 | 2007-05-31 | Matsushita Electric Ind Co Ltd | オンスクリーン信号処理装置、および放送受信装置 |
US8558840B2 (en) | 2009-11-18 | 2013-10-15 | Seiko Epson Corporation | Integrated circuit device and electronic device |
-
1991
- 1991-09-30 JP JP3250895A patent/JPH06180566A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4811126A (en) * | 1986-06-30 | 1989-03-07 | Kabushiki Kaisha Toshiba | Recording/reproducing system for a magnetic recording medium including synchronization detecting circuit |
US4897740A (en) * | 1986-06-30 | 1990-01-30 | Kabushiki Kaisha Toshiba | Recording/reproducing system for a magnetic recording medium including synchronization detecting circuit |
JP2007133383A (ja) * | 2005-10-12 | 2007-05-31 | Matsushita Electric Ind Co Ltd | オンスクリーン信号処理装置、および放送受信装置 |
US7948560B2 (en) | 2005-10-12 | 2011-05-24 | Panasonic Corporation | On-screen signal processing apparatus and broadcast receiving apparatus for displaying image data according to attribute data |
US8558840B2 (en) | 2009-11-18 | 2013-10-15 | Seiko Epson Corporation | Integrated circuit device and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5056041A (en) | Data processing apparatus with improved bit masking capability | |
JP2541539B2 (ja) | 図形処理装置 | |
JPH07501639A (ja) | ピクセル変更ユニット | |
KR910000365B1 (ko) | 기억회로 | |
US5109480A (en) | Drawing processor including arithmetical unit for improved superposed picture display | |
JPH06180566A (ja) | 描画制御装置 | |
US4988985A (en) | Method and apparatus for a self-clearing copy mode in a frame-buffer memory | |
US5274364A (en) | Window clipping method and device | |
EP0464601A2 (en) | Arithmetic operation system | |
JPH05225331A (ja) | 画像処理方法 | |
JPH0697393B2 (ja) | ビットマップ処理装置 | |
KR100827494B1 (ko) | 그래픽컬 디스플레이 생성 방법, 컴퓨터 판독가능 기록 매체 및 그래픽컬 디스플레이 생성 장치 | |
JPS6148174B2 (ja) | ||
JP2606176B2 (ja) | 図形処理装置 | |
JP2695776B2 (ja) | 画像処理装置 | |
JP3644123B2 (ja) | 画像拡大処理装置および画像拡大処理方法 | |
JPH0795346B2 (ja) | 画像処理装置 | |
JP2610858B2 (ja) | カラー画素情報処理装置 | |
JP2804028B2 (ja) | レンダリングプロセツサ | |
JPH05189581A (ja) | 図形データの書込装置 | |
JPH11144035A (ja) | 半導体記憶装置 | |
JPH02128251A (ja) | 描画アドレス演算方式 | |
JPS6150190A (ja) | 高速ビツトマツプ展開装置 | |
JPH0520410A (ja) | 画像処理装置 | |
JPH0727557B2 (ja) | デ−タ転送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140711 Year of fee payment: 17 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |