JPH11144035A - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPH11144035A
JPH11144035A JP9306243A JP30624397A JPH11144035A JP H11144035 A JPH11144035 A JP H11144035A JP 9306243 A JP9306243 A JP 9306243A JP 30624397 A JP30624397 A JP 30624397A JP H11144035 A JPH11144035 A JP H11144035A
Authority
JP
Japan
Prior art keywords
register
data
color
semiconductor memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9306243A
Other languages
English (en)
Inventor
Yukitoshi Hirose
行敏 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9306243A priority Critical patent/JPH11144035A/ja
Publication of JPH11144035A publication Critical patent/JPH11144035A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【課題】 ブロック・ライトの効率を改善した半導体記
憶装置を得る。 【解決手段】 画像メモリと、グラフィック制御のため
のカラー・レジスタ101やマスク・レジスタ102等
のスペシャル・レジスタと、カラー・レジスタ101に
格納されているカラー・データに対しマスク・レジスタ
102の内容を演算するための演算ユニット103とを
具備している。上記構成において、カラー・レジスタ1
01の内容を画像メモリに書き込む前に演算ユニット1
03において演算を可能としている。よって、ブロック
・ライト時にカラー・レジスタ101の内容が期待値と
異なる場合でも論理演算を行って書き込むことができる
ので、カラー・レジスタ101の書き換えサイクルを省
略でき処理時間が短縮できる。又、ブロック・ライト時
に論理演算の方法を任意に選択できるので、セットの設
計の自由度が大きくなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体記憶装置に
関し、特に、グラフィック処理に改良を加えた半導体記
憶装置に関する。
【0002】
【従来の技術】従来、半導体記憶装置、例えば、カラー
・レジスタ、マスク・レジスタ等を有する半導体記憶装
置は、デュアルポート・グラフィック・バッファやシン
クロナス・グラフィック・RAMを具備している。これ
らの半導体記憶装置は一般的に、ライト・パー・ビット
やブロック・ライトといったグラフィック・コマンドを
有する。
【0003】このうち、ライト・パー・ビットの機能
は、マスク・レジスタ内のデータを用いて必要なI/O
にのみデータの書き込みを行う。例えば、マスク・デー
タが“1”であれば書き込み、“0”であれば書き込み
を禁止している。
【0004】また、ブロック・ライトの機能は、数ビッ
ト(n[カラム]×m[I/O])のメモリ・セルに対
し、カラー・レジスタ内のデータを1サイクルで書き込
む機能である。1回のブロック・ライト・サイクルで書
き込めるメモリ・セルの領域は、同一ロウ・アドレス上
の連続するnカラムである。
【0005】図3は、従来例1の半導体記憶装置の構成
を説明するための概念図である。従来の半導体記憶装置
は、カラー・レジスタ201とマスク・レジスタ202
とを有し、8カラムを1サイクルで書き込む例を示して
いる。本従来例では、SGRAM(シンクログラフィッ
クRAM)のブロックライト時に、カラー・レジスタ2
01の内容が書き込みたいデータと違う場合、書き込み
たいデータをカラー・レジスタ201に書き直す必要が
ある。なお、図3において、丸印は画素データであり、
斜線を加えた丸印がライト・データ、白丸印が元のデー
タを保持するマスク・ライト・データを表す。
【0006】本従来の半導体記憶装置の書き込み動作
は、例えば、SGRAMの機能で、ライト・パー・ビッ
トを行う場合、スペシャル・レジスタ設定コマンドを実
行して、マスクレジスタにライトデータを書き込み、ス
ペシャル・レジスタ設定コマンドからtRCD 後にライト
/ブロックライトコマンドを実行する。この場合、ライ
ト・パー・ビットやブロック・ライトを行う際に各レジ
スタのデータが期待値と異なる場合、レジスタのデータ
を書き直す必要がある。この時、ライト・マスク・デー
タが「1」であれば書き込み、「0」であれば書き込み
が禁止される。
【0007】従来例2の特開平4−243492号公報
の「色画像処理装置」は、色画像情報を記憶する色画像
展開メモリに記憶する情報をプロセッサが処理し、この
プロセッサが出力する色画像情報中の操作対象となるビ
ットを選択するビット選択信号を選択信号生成回路で生
々し、このビット選択信号により色画像情報の該当ビッ
トのみをANDゲートで選択し、選択されたビットに対
応する色画像情報展開メモリの情報を色画像情報に応じ
て書き換えている。このように、高速に色画像展開処理
を行うことにより、高速にカラー印刷を行うことができ
るとしている。
【0008】
【発明が解決しようとする課題】しかしながら、上記の
従来例において、カラー・レジスタ、マスク・レジスタ
へのデータの書き込みは、レジスタ・セット・サイクル
やスペシャル・レジスタ・設定コマンドが必要であるの
で、レジスタのデータを頻繁に書き換える場合、その書
き換え回数だけレジスタ・セット・サイクルやスペシャ
ル・レジスタ・設定コマンドが行われるので効率が悪く
なる問題点がある。
【0009】また、上記したように、従来のグラフィッ
ク・コマンドを実行する時に各レジスタの内容を書き換
える必要がある場合、レジスタの書き換え時間分だけタ
イム・ロスが生じる。現状の一般的なタイム・ロスは、
約20ns×レジスタの書き換え回数となる。
【0010】例えば、ブロック・ライトを連続して行う
時に、カラー・レジスタの内容を交互に反転させたい場
合や、各サイクルごとに異なったデータを書き込みたい
時には、その度にカラー・レジスタの内容を書き換える
必要があるという問題点を伴う。
【0011】本発明は、ブロック・ライトの効率を改善
した半導体記憶装置を提供することを目的とする。
【0012】
【課題を解決するための手段】かかる目的を達成するた
め、本発明の半導体記憶装置は、画像メモリと、グラフ
ィック制御のためのカラー・レジスタやマスク・レジス
タ等のスペシャル・レジスタと、カラー・レジスタに格
納されているカラー・データに対しマスク・レジスタの
内容を演算するための演算ユニットとを具備し、カラー
・レジスタの内容を画像メモリに書き込む前に演算ユニ
ットにおいて演算を可能としたことを特徴としている。
【0013】また、上記の演算を論理演算とし、論理演
算の選択は、演算ユニットへ入力される下位アドレス3
ビットを用いて行い、論理演算の内容は、従来のブロッ
ク・ライト、カラー・レジスタのデータ反転、マスク・
レジスタのデータ反転、AND、NAND、OR、NO
R、EXORの少なくとも何れかが1を含むとよい。
【0014】さらに、上記の画像メモリへは、演算ユニ
ットの出力データと、カラム・アドレス・データとがマ
トリクス状に接続され、演算ユニットの出力データとカ
ラム・アドレス・データを、それぞれ8ビット単位で構
成するとよい。
【0015】
【発明の実施の形態】次に添付図面を参照して本発明に
よる半導体記憶装置の実施の形態を詳細に説明する。図
1および図2を参照すると本発明の半導体記憶装置の一
実施形態が示されている。図1は、本発明の半導体記憶
装置の実施形態を示すブロック構成図である。また、図
2は、アドレス値とブロック・ライト時の対応例を表化
して示した図である。
【0016】図1に示すように、本実施形態の半導体記
憶装置は、カラー・レジスタ101とマスク・レジスタ
102と論理演算する演算ユニット103とを設けて構
成される。演算ユニット103にはアドレスの下位3ビ
ット(A0〜A2)を入力し、そのアドレスの値によっ
てブロック・ライト時の論理方法を選択できるように構
成する。
【0017】図1において、丸印は画素データであり、
斜線を加えた丸印がライト・データ、白丸印が元のデー
タを保持するマスク・ライト・データを表す。画像デー
タは、DO0〜DO7の8×8ビット単位で構成され
る。演算ユニット103からは、カラー・データが出力
され、カラム・アドレスにはカラム・アドレス・マスク
・データが入力される。
【0018】図2の表1は、アドレス値とブロック・ラ
イト時の対応例、つまり論理演算の方法の一例を示して
いる。図2には、アドレスの下位3ビット(A0〜A
2)の信号の0/1の形態に対応した9種類の論理演算
の方法、従来のブロック・ライト〜EXOR、を設定し
ている。
【0019】図2に示した論理演算の内容は、従来のブ
ロック・ライト/[000]、カラー・レジスタのデー
タ反転/[001]、マスク・レジスタのデータ反転/
[010]、AND/[011]、NAND/[10
0]、OR/[101]、NOR/[110]、EXO
R/[111]により構成されている。
【0020】本実施形態の半導体記憶装置の書き込み動
作は、演算ユニット103の下位アドレス3ビット(A
0〜A2)の状態により、演算ユニット103における
論理演算の形式が定まる。論理演算の設定形式は、例え
ば、図2に示す形態とする。演算ユニット103は、カ
ラー・レジスタ101に保持されているカラー・データ
と、マスク・レジスタ102に保持されているマスク・
データとに基づき出力画素データを処理する。この処理
における処理形式は、演算ユニット103へ入力される
下位アドレス3ビット(A0〜A2)の状態により制御
される。
【0021】上記に示したように、演算ユニット103
を設けることにより、ブロック・ライトをする際に論理
演算することができる。このように、ブロック・ライト
・コマンド入力時のアドレス下位3ビット(A0〜A
2)の値によって、演算方法を任意に決めることができ
るので、カラー・レジスタのデータが期待値と異なる場
合でも、レジスタのデータを書き直す必要がない。つま
り、ブロックライトを行う時に、カラーレジスタとマス
クレジスタとの論理演算を行える。このため、入力デー
タに論理演算を行い、複数回の重複処理を行うことな
く、任意のデータを書き込み、一回の処理により全ての
処理が完了する。
【0022】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
【0023】
【発明の効果】以上の説明より明かなように、本発明の
半導体記憶装置は、カラー・レジスタの内容を画像メモ
リに書き込む前に演算ユニットにおいて演算を可能とし
ている。よって、本発明を用いることにより、ブロック
・ライト時にカラー・レジスタの内容が期待値と異なる
場合でも論理演算を行って書き込むことができるので、
カラー・レジスタの書き換えサイクルを省略でき処理時
間が短縮できる。又、ブロック・ライト時に論理演算の
方法を任意に選択できるので、本発明の半導体記憶装置
を使用する際にセットの設計の自由度が大きくなる。
【図面の簡単な説明】
【図1】本発明の半導体記憶装置の実施形態を示すブロ
ック構成図である。
【図2】本発明におけるアドレス値とブロック・ライト
時の対応例を示した処理構成の図表である。
【図3】従来の半導体記憶装置の構成例を示す図であ
る。
【符号の説明】
101 カラー・レジスタ 102 マスク・レジスタ 103 演算ユニット

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 画像メモリと、 グラフィック制御のためのカラー・レジスタやマスク・
    レジスタ等のスペシャル・レジスタと、 前記カラー・レジスタに格納されているカラー・データ
    に対し前記マスク・レジスタの内容を演算するための演
    算ユニットとを具備し、 前記カラー・レジスタの内容を前記画像メモリに書き込
    む前に前記演算ユニットにおいて演算を可能としたこと
    を特徴とする半導体記憶装置。
  2. 【請求項2】 前記演算は論理演算であることを特徴と
    する請求項1記載の半導体記憶装置。
  3. 【請求項3】 前記論理演算の選択は、前記演算ユニッ
    トへ入力される下位アドレス3ビットを用いて行うこと
    を特徴とする請求項1または2記載の半導体記憶装置。
  4. 【請求項4】 前記論理演算の内容は、従来のブロック
    ・ライト、カラー・レジスタのデータ反転、マスク・レ
    ジスタのデータ反転、AND、NAND、OR、NO
    R、EXORの少なくとも何れかが1を含むことを特徴
    とする請求項1から3の何れか1項に記載の半導体記憶
    装置。
  5. 【請求項5】 前記画像メモリへは、前記演算ユニット
    の出力データと、カラム・アドレス・データとがマトリ
    クス状に接続されていることを特徴とする請求項1から
    4の何れか1項に記載の半導体記憶装置。
  6. 【請求項6】 前記演算ユニットの出力データとカラム
    ・アドレス・データは、それぞれ8ビット単位で構成さ
    れたデータであることを特徴とする請求項5記載の半導
    体記憶装置。
JP9306243A 1997-11-07 1997-11-07 半導体記憶装置 Pending JPH11144035A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9306243A JPH11144035A (ja) 1997-11-07 1997-11-07 半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9306243A JPH11144035A (ja) 1997-11-07 1997-11-07 半導体記憶装置

Publications (1)

Publication Number Publication Date
JPH11144035A true JPH11144035A (ja) 1999-05-28

Family

ID=17954734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9306243A Pending JPH11144035A (ja) 1997-11-07 1997-11-07 半導体記憶装置

Country Status (1)

Country Link
JP (1) JPH11144035A (ja)

Similar Documents

Publication Publication Date Title
JPH03180933A (ja) スタックメモリ
JPH03196188A (ja) 情報処理装置の表示方式
JPH11144035A (ja) 半導体記憶装置
JPS6148174B2 (ja)
JP3285033B2 (ja) 情報処理システム
JPH09231347A (ja) 画像処理装置
JP2854301B2 (ja) メモリアクセス回路
JPH0535472A (ja) マイクロコンピユータ
JP2000029508A (ja) プログラマブルコントローラ
JPH11161304A (ja) プログラマブルコントローラ
JP2616714B2 (ja) 半導体記憶装置
JP2512994B2 (ja) ベクトルレジスタ
JPH0478942A (ja) メモリアクセス回路
JPH02105264A (ja) 図形データ処理用メモリー装置
JPH06215560A (ja) ビデオ表示用メモリ集積回路
JPH06149197A (ja) 表示制御装置
JPH09251419A (ja) データ処理装置
JPH06103780A (ja) 論理和演算回路
JPH1083176A (ja) ボールド処理装置および印刷装置およびボールド処理方法
JPH04340594A (ja) あみかけ模様データ発生回路
JPH0427590B2 (ja)
JPH09212152A (ja) データ処理装置
JPH04182752A (ja) 画像編集用メモリ回路
JPH11238014A (ja) データ設定制御装置
JPS6360491A (ja) メモリアクセス回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990615