JPH11144035A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】 ブロック・ライトの効率を改善した半導体記
憶装置を得る。 【解決手段】 画像メモリと、グラフィック制御のため
のカラー・レジスタ１０１やマスク・レジスタ１０２等
のスペシャル・レジスタと、カラー・レジスタ１０１に
格納されているカラー・データに対しマスク・レジスタ
１０２の内容を演算するための演算ユニット１０３とを
具備している。上記構成において、カラー・レジスタ１
０１の内容を画像メモリに書き込む前に演算ユニット１
０３において演算を可能としている。よって、ブロック
・ライト時にカラー・レジスタ１０１の内容が期待値と
異なる場合でも論理演算を行って書き込むことができる
ので、カラー・レジスタ１０１の書き換えサイクルを省
略でき処理時間が短縮できる。又、ブロック・ライト時
に論理演算の方法を任意に選択できるので、セットの設
計の自由度が大きくなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体記憶装置に
関し、特に、グラフィック処理に改良を加えた半導体記
憶装置に関する。

【０００２】

【従来の技術】従来、半導体記憶装置、例えば、カラー
・レジスタ、マスク・レジスタ等を有する半導体記憶装
置は、デュアルポート・グラフィック・バッファやシン
クロナス・グラフィック・ＲＡＭを具備している。これ
らの半導体記憶装置は一般的に、ライト・パー・ビット
やブロック・ライトといったグラフィック・コマンドを
有する。

【０００３】このうち、ライト・パー・ビットの機能
は、マスク・レジスタ内のデータを用いて必要なＩ／Ｏ
にのみデータの書き込みを行う。例えば、マスク・デー
タが“１”であれば書き込み、“０”であれば書き込み
を禁止している。

【０００４】また、ブロック・ライトの機能は、数ビッ
ト（ｎ［カラム］×ｍ［Ｉ／Ｏ］）のメモリ・セルに対
し、カラー・レジスタ内のデータを１サイクルで書き込
む機能である。１回のブロック・ライト・サイクルで書
き込めるメモリ・セルの領域は、同一ロウ・アドレス上
の連続するｎカラムである。

【０００５】図３は、従来例１の半導体記憶装置の構成
を説明するための概念図である。従来の半導体記憶装置
は、カラー・レジスタ２０１とマスク・レジスタ２０２
とを有し、８カラムを１サイクルで書き込む例を示して
いる。本従来例では、ＳＧＲＡＭ（シンクログラフィッ
クＲＡＭ）のブロックライト時に、カラー・レジスタ２
０１の内容が書き込みたいデータと違う場合、書き込み
たいデータをカラー・レジスタ２０１に書き直す必要が
ある。なお、図３において、丸印は画素データであり、
斜線を加えた丸印がライト・データ、白丸印が元のデー
タを保持するマスク・ライト・データを表す。

【０００６】本従来の半導体記憶装置の書き込み動作
は、例えば、ＳＧＲＡＭの機能で、ライト・パー・ビッ
トを行う場合、スペシャル・レジスタ設定コマンドを実
行して、マスクレジスタにライトデータを書き込み、ス
ペシャル・レジスタ設定コマンドからｔRCD 後にライト
／ブロックライトコマンドを実行する。この場合、ライ
ト・パー・ビットやブロック・ライトを行う際に各レジ
スタのデータが期待値と異なる場合、レジスタのデータ
を書き直す必要がある。この時、ライト・マスク・デー
タが「１」であれば書き込み、「０」であれば書き込み
が禁止される。

【０００７】従来例２の特開平４−２４３４９２号公報
の「色画像処理装置」は、色画像情報を記憶する色画像
展開メモリに記憶する情報をプロセッサが処理し、この
プロセッサが出力する色画像情報中の操作対象となるビ
ットを選択するビット選択信号を選択信号生成回路で生
々し、このビット選択信号により色画像情報の該当ビッ
トのみをＡＮＤゲートで選択し、選択されたビットに対
応する色画像情報展開メモリの情報を色画像情報に応じ
て書き換えている。このように、高速に色画像展開処理
を行うことにより、高速にカラー印刷を行うことができ
るとしている。

【０００８】

【発明が解決しようとする課題】しかしながら、上記の
従来例において、カラー・レジスタ、マスク・レジスタ
へのデータの書き込みは、レジスタ・セット・サイクル
やスペシャル・レジスタ・設定コマンドが必要であるの
で、レジスタのデータを頻繁に書き換える場合、その書
き換え回数だけレジスタ・セット・サイクルやスペシャ
ル・レジスタ・設定コマンドが行われるので効率が悪く
なる問題点がある。

【０００９】また、上記したように、従来のグラフィッ
ク・コマンドを実行する時に各レジスタの内容を書き換
える必要がある場合、レジスタの書き換え時間分だけタ
イム・ロスが生じる。現状の一般的なタイム・ロスは、
約２０ns×レジスタの書き換え回数となる。

【００１０】例えば、ブロック・ライトを連続して行う
時に、カラー・レジスタの内容を交互に反転させたい場
合や、各サイクルごとに異なったデータを書き込みたい
時には、その度にカラー・レジスタの内容を書き換える
必要があるという問題点を伴う。

【００１１】本発明は、ブロック・ライトの効率を改善
した半導体記憶装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】かかる目的を達成するた
め、本発明の半導体記憶装置は、画像メモリと、グラフ
ィック制御のためのカラー・レジスタやマスク・レジス
タ等のスペシャル・レジスタと、カラー・レジスタに格
納されているカラー・データに対しマスク・レジスタの
内容を演算するための演算ユニットとを具備し、カラー
・レジスタの内容を画像メモリに書き込む前に演算ユニ
ットにおいて演算を可能としたことを特徴としている。

【００１３】また、上記の演算を論理演算とし、論理演
算の選択は、演算ユニットへ入力される下位アドレス３
ビットを用いて行い、論理演算の内容は、従来のブロッ
ク・ライト、カラー・レジスタのデータ反転、マスク・
レジスタのデータ反転、ＡＮＤ、ＮＡＮＤ、ＯＲ、ＮＯ
Ｒ、ＥＸＯＲの少なくとも何れかが１を含むとよい。

【００１４】さらに、上記の画像メモリへは、演算ユニ
ットの出力データと、カラム・アドレス・データとがマ
トリクス状に接続され、演算ユニットの出力データとカ
ラム・アドレス・データを、それぞれ８ビット単位で構
成するとよい。

【００１５】

【発明の実施の形態】次に添付図面を参照して本発明に
よる半導体記憶装置の実施の形態を詳細に説明する。図
１および図２を参照すると本発明の半導体記憶装置の一
実施形態が示されている。図１は、本発明の半導体記憶
装置の実施形態を示すブロック構成図である。また、図
２は、アドレス値とブロック・ライト時の対応例を表化
して示した図である。

【００１６】図１に示すように、本実施形態の半導体記
憶装置は、カラー・レジスタ１０１とマスク・レジスタ
１０２と論理演算する演算ユニット１０３とを設けて構
成される。演算ユニット１０３にはアドレスの下位３ビ
ット（Ａ０〜Ａ２）を入力し、そのアドレスの値によっ
てブロック・ライト時の論理方法を選択できるように構
成する。

【００１７】図１において、丸印は画素データであり、
斜線を加えた丸印がライト・データ、白丸印が元のデー
タを保持するマスク・ライト・データを表す。画像デー
タは、ＤＯ０〜ＤＯ７の８×８ビット単位で構成され
る。演算ユニット１０３からは、カラー・データが出力
され、カラム・アドレスにはカラム・アドレス・マスク
・データが入力される。

【００１８】図２の表１は、アドレス値とブロック・ラ
イト時の対応例、つまり論理演算の方法の一例を示して
いる。図２には、アドレスの下位３ビット（Ａ０〜Ａ
２）の信号の０／１の形態に対応した９種類の論理演算
の方法、従来のブロック・ライト〜ＥＸＯＲ、を設定し
ている。

【００１９】図２に示した論理演算の内容は、従来のブ
ロック・ライト／［０００］、カラー・レジスタのデー
タ反転／［００１］、マスク・レジスタのデータ反転／
［０１０］、ＡＮＤ／［０１１］、ＮＡＮＤ／［１０
０］、ＯＲ／［１０１］、ＮＯＲ／［１１０］、ＥＸＯ
Ｒ／［１１１］により構成されている。

【００２０】本実施形態の半導体記憶装置の書き込み動
作は、演算ユニット１０３の下位アドレス３ビット（Ａ
０〜Ａ２）の状態により、演算ユニット１０３における
論理演算の形式が定まる。論理演算の設定形式は、例え
ば、図２に示す形態とする。演算ユニット１０３は、カ
ラー・レジスタ１０１に保持されているカラー・データ
と、マスク・レジスタ１０２に保持されているマスク・
データとに基づき出力画素データを処理する。この処理
における処理形式は、演算ユニット１０３へ入力される
下位アドレス３ビット（Ａ０〜Ａ２）の状態により制御
される。

【００２１】上記に示したように、演算ユニット１０３
を設けることにより、ブロック・ライトをする際に論理
演算することができる。このように、ブロック・ライト
・コマンド入力時のアドレス下位３ビット（Ａ０〜Ａ
２）の値によって、演算方法を任意に決めることができ
るので、カラー・レジスタのデータが期待値と異なる場
合でも、レジスタのデータを書き直す必要がない。つま
り、ブロックライトを行う時に、カラーレジスタとマス
クレジスタとの論理演算を行える。このため、入力デー
タに論理演算を行い、複数回の重複処理を行うことな
く、任意のデータを書き込み、一回の処理により全ての
処理が完了する。

【００２２】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。

【００２３】

【発明の効果】以上の説明より明かなように、本発明の
半導体記憶装置は、カラー・レジスタの内容を画像メモ
リに書き込む前に演算ユニットにおいて演算を可能とし
ている。よって、本発明を用いることにより、ブロック
・ライト時にカラー・レジスタの内容が期待値と異なる
場合でも論理演算を行って書き込むことができるので、
カラー・レジスタの書き換えサイクルを省略でき処理時
間が短縮できる。又、ブロック・ライト時に論理演算の
方法を任意に選択できるので、本発明の半導体記憶装置
を使用する際にセットの設計の自由度が大きくなる。

【図面の簡単な説明】

【図１】本発明の半導体記憶装置の実施形態を示すブロ
ック構成図である。

【図２】本発明におけるアドレス値とブロック・ライト
時の対応例を示した処理構成の図表である。

【図３】従来の半導体記憶装置の構成例を示す図であ
る。

【符号の説明】

１０１ カラー・レジスタ １０２ マスク・レジスタ １０３ 演算ユニット

Claims (6)

【特許請求の範囲】
1. 【請求項１】 画像メモリと、 グラフィック制御のためのカラー・レジスタやマスク・
   レジスタ等のスペシャル・レジスタと、 前記カラー・レジスタに格納されているカラー・データ
   に対し前記マスク・レジスタの内容を演算するための演
   算ユニットとを具備し、 前記カラー・レジスタの内容を前記画像メモリに書き込
   む前に前記演算ユニットにおいて演算を可能としたこと
   を特徴とする半導体記憶装置。
2. 【請求項２】 前記演算は論理演算であることを特徴と
   する請求項１記載の半導体記憶装置。
3. 【請求項３】 前記論理演算の選択は、前記演算ユニッ
   トへ入力される下位アドレス３ビットを用いて行うこと
   を特徴とする請求項１または２記載の半導体記憶装置。
4. 【請求項４】 前記論理演算の内容は、従来のブロック
   ・ライト、カラー・レジスタのデータ反転、マスク・レ
   ジスタのデータ反転、ＡＮＤ、ＮＡＮＤ、ＯＲ、ＮＯ
   Ｒ、ＥＸＯＲの少なくとも何れかが１を含むことを特徴
   とする請求項１から３の何れか１項に記載の半導体記憶
   装置。
5. 【請求項５】 前記画像メモリへは、前記演算ユニット
   の出力データと、カラム・アドレス・データとがマトリ
   クス状に接続されていることを特徴とする請求項１から
   ４の何れか１項に記載の半導体記憶装置。
6. 【請求項６】 前記演算ユニットの出力データとカラム
   ・アドレス・データは、それぞれ８ビット単位で構成さ
   れたデータであることを特徴とする請求項５記載の半導
   体記憶装置。