JPH05225331A - 画像処理方法 - Google Patents

画像処理方法

Info

Publication number
JPH05225331A
JPH05225331A JP4305208A JP30520892A JPH05225331A JP H05225331 A JPH05225331 A JP H05225331A JP 4305208 A JP4305208 A JP 4305208A JP 30520892 A JP30520892 A JP 30520892A JP H05225331 A JPH05225331 A JP H05225331A
Authority
JP
Japan
Prior art keywords
value
pixel
pixels
input
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4305208A
Other languages
English (en)
Inventor
E Tillett Tracy
イー ティーレット トレイシー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPH05225331A publication Critical patent/JPH05225331A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits
    • H04N1/409Edge or detail enhancement; Noise or error suppression
    • H04N1/4092Edge or detail enhancement
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/20Function-generator circuits, e.g. circle generators line or curve smoothing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Processing (AREA)
  • Dot-Matrix Printers And Others (AREA)
  • Image Generation (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

(57)【要約】 【目的】 偽凹凸が見る人に認識できないように画像を
処理することである。 【構成】 エッジに対応する黒画素に隣接するある数の
画素を濃淡レベルに設定する。これらの画素の濃淡レベ
ルへの設定は画素ブロック内のサブパターンを検出する
ことによってこの画素ブロックにパターンを検出するス
テップを含む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はエッジを有する画像の処
理方法、特に、画像にエッジを与える偽凹凸(false gra
nularity) を減少させる画像処理方法に関する。
【0002】
【従来の技術】プリンタ等の画像複写機は、代表的に
は、画像を画素と呼ばれる画像要素に区画する。各画素
は固定形状及びサイズを有し、特定画素内の領域は一様
の濃度を有する。
【0003】
【発明が解決しようとする課題】しかしながら、一般
に、画像構造は画素形状に対応した形状を有していな
い。理想的には、画素サイズは十分小さくして画像品質
を良くすべきであり、また、プリンタによって生成され
る画像の見る人は個々の画素を知覚できない。利用でき
る画素サイズは代表的には固定されているので、与えら
れた画素サイズに対して達成される画像品質の改良の必
要性がある。
【0004】発明者Kitamuraの米国特許第4,103,
363号公報は凹凸した境界線をなめらかにして画像品
質を改良する装置に関する。一般的に関連するその他公
報は、発明者Todaの米国特許第4,866,534号公
報、発明者Nakanishi の米国特許第4,806,033
号公報、発明者Liaoの米国特許第4,259,694号
公報、及び発明者Ito et al の米国特許第4,698,
778号公報を含む。
【0005】本発明の目的は、偽凹凸が見る人に認識で
きないように画像を処理することである。本発明の他の
目的及び利点は以下の説明に記載され、また、その説明
から容易でありもしくは本発明の実施によって教示され
る。
【0006】
【課題を解決するための手段】上述の目的及び利点を達
成するために、複数の入力画素を有する入力画像を処理
して複数の出力画素を有する出力画像を発生する画像処
理方法であって、前記入力画像の各入力画素に対して、
該入力画素の回りの第1セットの入力画素の濃度から第
1の値を形成し、該第1の値が第1セットの値の一要素
か否かを判別し、前記第1の値が前記第1セットの値の
一要素であるときに、前記入力画素の濃度に従って該入
力画素に対応する出力画素の濃度を設定し、前記第1の
値が前記第1セットの値の一要素でないときに、第2の
セットの入力画素の濃度から第2の値を形成し、該第2
の値に従って前記入力画素に対応する出力画素の濃度を
設定する画像処理方法が提供される。また、本発明の他
の形態によれば、複数の入力画素を有する入力画像を処
理して複数の出力画素を有する出力画像を発生する画像
処理システムであって、前記入力画像の各入力画素に対
して、該入力画素の回りの第1セットの入力画素の濃度
から第1の値を形成する第1の形成手段と、該第1の値
が第1セットの値の一要素か否かを判別する判別手段
と、前記第1の値が前記第1セットの値の一要素である
ときに、前記入力画素の濃度に従って該入力画素に対応
する出力画素の濃度を設定する第1の設定手段と、前記
第1の値が前記第1セットの値の一要素でないときに、
第2のセットの入力画素の濃度から第2の値を形成する
第2の形成手段と、該第2の値に従って前記入力画素に
対応する出力画素の濃度を設定する第2の設定手段とを
具備する画像処理システムが提供される。
【0007】
【実施例】図1は本発明の好ましい一実施例に係るシス
テムにおける装置間のデータフローを示す。図形ワーク
ステーション1010はキーボード及びビデオスクリー
ンを含み、ユーザはプログラムをランさせて画像データ
を発生できる。画像データは記憶装置1020に格納で
きる。図形ワークステーション1010によりユーザは
記憶装置1020に格納されている画像をプリンタ10
30に印刷できる。
【0008】プリンタ1030はイオングラフィックプ
リンタである。プリンタ1030は画像プロセッサ10
35を含み、このプロセッサ1035はネットワーク1
015を介して送られる画像データを受け取る。イオン
グラフィック印刷の特徴はイオンを紙シート上に画像構
成でデポジットするものである。与えられた画素領域に
対する濃度レベルはその画素領域上にデポジットされる
イオンの量によって決定される。
【0009】図2は図1の画像プロセッサ1035のブ
ロック図である。図中においては、同一構成については
同一の参照番号を付してある。画像プロセッサ1035
は一度に1つの入力画素を変換することによって画像を
処理する。ネットワーク1015からの画像データは画
像バッファ2010に供給される。入力画素は入力画素
の値及びその入力画素を囲む画素の値を基に出力画素に
変換される。読出しアドレスレジスタ2015はアドレ
スを画像バファに供給して画像におけるどの入力画素が
現に変換されているかを決定する。
【0010】図3は単一入力画素の変換に関する5×5
の画素グループを示す。図3において、“X”は現に変
換されている入力画素を示す。画像バッファ2010は
入力画素の1ビット値をライン2020を介して画素ト
ランスレータ2050に送る。“I”は入力画素を直接
囲む8個の内部小域画素(inner local pixel) のグルー
プを示す。画像バッファ2010はこの8個の画素グル
ープに対応する8ビット値をライン2030を介して画
素トランスレータ2050に送る。“O”は内部小域画
素を囲む16個の外部小域画素(outer local pixel) の
グループに属する画素を示す。画像バッファ2010は
16個の外部小域画素に対応する16ビット値をバス2
040を介して画素トランスレータ2050に送る。
【0011】図4は図2の画素トランスレータ2050
の詳細を示す。バス2020は内部小域画素の値を関連
テーブル(PROM)4010に送る。関連テーブル4
010の出力を用いてマスクテーブル(PROM)40
20、4030、4040のアドレスとする。マスクテ
ーブル4020の16ビット出力は16個の外部小域画
素とビット対応で論理ブロック4050においてアンド
論理演算される。同様に、マスクテーブル4030の1
6ビット出力は16個の外部小域画素とビット対応で論
理ブロック4060においてアンド論理演算され、ま
た、マスクテーブル4040の16ビット出力は16個
の外部小域画素とビット対応で論理ブロック4070に
おいてアンド論理演算される。
【0012】各論理ブロック4050−4070はアン
ド論理演算結果を0と比較し、アンド論理演算結果が0
のときに信号を発生する。論理ブロック4050−40
70によって発生した信号はゲート4080、4090
によって処理され、その処理結果は8ビットマルチプレ
クサ4100の制御入力に送られる。マルチプレクサ4
100がその制御入力に0を受けると、マルチプレクサ
4100は“0”と表示された第1の入力上の8ビット
信号をその8ビット出力とする。マルチプレクサ410
0がその制御入力に1を受けると、マルチプレクサ41
00は“1”と表示された第2の入力上の8ビット信号
をその8ビット出力とする。
【0013】バス4210の8ビットは各々1ビット入
力画素に接続されている。言い換えると、1ビット入力
画素は8ビットの0もしくは8ビットの1の8ビット濃
度レベルに変換される。和及び正規化回路4300はバ
ス2030上の8個の内部小域画素に基づいて濃淡レベ
ルを発生する。和及び正規化回路4100は8個の内部
小域画素を加算し、次に、この加算結果を濃淡レベルに
変換する。加算結果はこの結果を用いて濃淡レベルテー
ブルに索引することによって濃淡に変換される。
【0014】好ましい実施例においては、和及び正規化
回路4100への入力ビット幅はその出力ビット幅と同
一であるが、これは偶然の一致に過ぎない。たとえば、
画像出力デバイスが好ましい実施例のプリンタの256
ビットレベルの代わりに16ビットの濃淡レベルしかを
有していなければ、和及び正規化回路4300の出力は
4ビット幅にしか過ぎない。
【0015】画像プロセッサ1035の反エイリアシン
グ(anti-aliasing) 処理は5×5画素のグループ内にお
いて2つのパターンを検出することによってその5×5
画素のグループにおけるエッジを検出するものとして概
念化できる。図3において、“I”と表された画素は内
側パターンとして概念化でき、また、“O”と表された
画素は外側パターンとして概念化できる。内側パターン
を用いて付随する外部パターンを含むかもしくは5×5
個の画素のグループが無関係パターンを構成することを
示すデータを含むテーブルを索引する。
【0016】特に、画像プロサッセ1035の反エイリ
アシング処理は処理されている5×5個の画素のグルー
プ内において表された画像領域においてエッジを検出す
るものとして概念化できる。このエッジは5×5画素領
域への入口及び出口を有する。エッジが5×5画素領域
の中央画素位置の画素内を通過したときに、このエッジ
は関連する(relevant)とされる。エッジが5×5画素領
域を通過したか否かを判別するために2つのテストが実
行される。第1のテストは5×5画素領域の内側3×3
画素部分にのみに関する。この9画素領域の2進値の満
たし方には、512通りのみの組合せが可能である。5
×5画素領域は3350万(2の25乗)個のパターン
で満たすことができる。始めに3×3画素領域を用いる
スクリーニングは5×5画素パターンの関連を判別する
ために必要とされる比較回数を大きく減少させる。3×
3画素領域における512パターンのうち、ほぼ50個
のパターンが関連する。
【0017】第2のパターンつまり外側パターンを用い
てエッジの5×5画素領域の入口及び出口を検出する。
入口及び出口のためのテストは論理ブロック4050、
4060によって実行される16ビットアンド論理演算
によって具体化される。論理ブロック4070は求めら
れているエッジを伴っていない付加的画素を含むパター
ンを排除し、これにより、画像の細部を保存する。
【0018】図5は図1の画像プロセッサ1035の反
エイリアシング処理を示す。図5の処理は各画素に対し
て実行される。ステップ5010では、現に処理されて
いる入力画素を直接囲む画素から第1の値を形成する。
ステップ5020では、第1の値があるセット(第1セ
ット)の値の1つか否かを判別する。第1の値がこの第
1セットの値の1つでないときには、ステップ5030
にて入力画素を用いて出力画素を設定する。第1の値が
第1セットの値の1つであるときには、ステップ504
0にて入力画素を囲む第2セットの画素から第2の値を
形成する。好ましい実施例においては、第2セットの画
素は第1セットの画素を含まず、第1セットの画素を囲
んでいる。最後に、ステップ5050にて第2の値に従
って出力画素を設定し、処理は画像の次の入力画素に進
む。
【0019】図6は図5のステップ5050の処理の詳
細を示すフローチャートである。始めに、ステップ60
10にて、第1の値を用いて外側パターンを選択する。
ステップ6020では、第2の値が選択された外側パタ
ーンに実質的に一致しているか否かを判別する。第2の
値が選択された外側パターンに実質的に一致していない
ときには、ステップ6030にて入力画素を濃淡レベル
に変換し、ステップ6050にてこの濃淡レベルを用い
て出力画素を設定する。第2の値が選択された外側パタ
ーンに実質的に一致しているときには、ステップ604
0にて第1の値を濃淡レベルに変換し、ステップ605
0にてこの濃淡レベルを用いて出力画素を設定する。
【0020】図7は図6の第2の値が外側パターンに実
質的に一致しているか否かを判別するステップ6020
の詳細を示すフローチャートである。ステップ7010
では、第1の値を用いて第1のマスクを選択する。ステ
ップ7020では、第2の値と第1のマスク値とが同一
位置に1を有するか否かを判別する。第2の値と第1の
マスク値とが、同一位置で1を有しないときには、第2
の値は選択された外側パターンに実質的に一致していな
い。ステップ7030、7040では、同様の処理が第
2のマスクに対して実行される。ステップ7050で
は、第1の値を用いて第3のマスクを選択する。ステッ
プ7060では、第2の値と第3のマスク値とが同一位
置に1を有するか否かを判別する。第2の値と第3のマ
スク値とが同一位置で1を有しないときには、第2の値
は選択された外側パターンに実質的に一致していなし、
第2の値と第3のマスク値とが同一位置で1を有すると
きには、第2の値は選択された外側パターンに一致して
いる。
【0021】次に、好ましい実施例が図5−図7に記載
の処理を実行する状態を説明する。図2の読出しアドレ
スレジスタ2015が増分して新しい値を画像バッファ
2010に送ると、画像バッファ2010はメモリのあ
る場所から入力画素を読出してその入力画素の値をライ
ン2020を介して画素トランスレータ2050に送
る。また、画像バッファ2010は入力画素を囲む内側
小域画素に対応する8個の記憶装置の記憶場所を読み出
してその8個の値をバス2030を介して画素トランス
レータ2050に送る(図5のステップ5010)。同
様に、画像バッファ2010は外側小域画素に対応する
16個の記憶装置の記憶場所を読み出してその16個の
値をバス2030を介して画素トランスレータ2050
に送る(図5のステップ5040)。
【0022】図4から分かるように、内側小域画素の各
値及び入力画素の値を用いて関連テーブル4010をア
ドレスする。入力画素の値と内側小域画素の値との組合
せは無関係パターンに対応する。たとえば、オール1も
しくはオール0のパターンは、エッジを含んでいないの
で、無関係パターンである。無関係パターンに対応する
関連テーブル4010における記憶場所は空値パターン
のパターン番号を含む。16個の外側小域画素が実質的
に空値パターンに一致することは後述のごとく不可能で
ある。テーブル(PROM)4020−4040が空値パター
ンのパターン番号でアドレスされると、テーブル402
0−4040は値を発生してアンドゲート4090がマ
ルチプレクサ4100の制御入力に0を供給し、これに
より、マルチプレクサ4100はバス4210の信号を
出力バス4500に送出する(図5のステップ502
0、5030)。特に、テーブル4020、4030に
おいて空値パターンに対応するマスクはオール0であ
り、テーブル4040において空値パターンに対応する
マスクはオール1であるので、アンドゲート4090の
少なくとも1つの入力は偽(0)である。
【0023】入力画素の値と8個の内側小域画素との組
合せが無関係パターンに対応していないときには、関連
テーブル4010は空値パターン番号以外のパターンで
各テーブル4020−4040をアドレスする(図6の
ステップ6010)。テーブル4020によって発生し
た値は、論理ブロック4050において、外側小域画素
の各値とアンド論理演算され、そのアンド論理演算結果
は0に対してテストされる(図7のステップ7010、
7020)。同様に、テーブル4030によって発生し
た値は、論理ブロック4060において、外側小域画素
の各値とアンド論理演算され、そのアンド論理演算結果
は0に対してテストされる(図7のステップ7030、
7040)。テーブル4040の出力は、論理ブロック
4070において、外側小域画素の各値とアンド論理演
算され、論理ブロック4070の出力はインバータ40
80によって反転される(図7のステップ7050、7
060)。
【0024】言い換えると、8個の内側小域画素の値が
第1の値であれば、好ましい方法は第1の値が第1セッ
トの値の1つか否かを判別する。この第1の値を用いて
第1のテーブルのある記憶場所を読出し、その場所が空
値パターンのパターン番号以外のパターンを含んでいる
ときに第1の値を第1セットの値の1つと判別すること
によって出力画素を設定する。さらに、好ましい方法は
第1の値を用いて第2のテーブルにおける複数の記憶場
所を読み出して複数のマスクを生成し、第2の値及びこ
の複数のマスクに従って出力画素の濃度を設定する。
【0025】複数のマスクは第2セットの画素における
各画素に対応する桁を有する第1、第2、第3のマスク
を含み、第2の設定ステップは、第2の値を第1のマス
クと比較するサブステップ、第2の値を第2のマスクと
比較するサブステップ、第2の値の第3のマスクと比較
するサブステップ、第1の値を用いて第3のテーブルに
おける記憶場所を読出してこれら比較ステップの結果に
応じて出力画素用の値を発生するサブステップを含む。
【0026】図8はあるパターンと各第1、第2、第3
のマスクとの対応を示す。図8の(a)は“X”で表さ
れた入力画素の回りの16個の外側小域に対応するパタ
ーンを示す。一般に、2グループの画素があり、各グル
ープは少なくとも1つの画素がオンとなるべき1つ画素
もしくは近接した2つ以上の画素を含む。図8の(A)
においてオンとなるべき画素は“Y”で表されている。
【0027】各画素がオフとなるべき画素グループがあ
る。オフとなるべき画素は“N”で表されている。オ
ン、オフのいずれでもよい画素つまりドントケア画素は
“?”で表されている。図8の(b)は各3つのマスク
の桁と出力パターンとの対応のマップである。図8の
(c)は図8の(a)に対応する3つのマスクの2進表
現を示す。マスク1、2は図8の(a)の2つの“Y”
に対応する。マスク3は図8の(a)“N”のグループ
に対応する。
【0028】図9、図10、図11はパターンとマスク
との対応の他の例を示す。図12はクモ状パターンにお
いて本発明の好ましい実施例の処理結果を示す。黒画素
は元の未処理パターンを示す。図13は従来利用できる
技術を用いてエッジを再生する方法を示す。点線105
0は実際のエッジである。図13で分かるように、点線
1050は画像においてオンとなる画素を示す。エッジ
を与えるこの従来方法については、画像を画素で再生さ
れた偽凹凸(false granularity) つまりエイリアシング
は画素サイズが十分小さくなければ見る人に認識され
る。
【0029】図14、図15は漢字について好ましい実
施例の処理結果を示す。複雑な漢字を処理する場合、好
ましい実施例の処理はストローク間の区別を保存するよ
うにすべきである。図16はハーフビッティング(half-
bitting)である画像の処理結果を示す。このハーフビッ
ティングは垂直方向に1つ置きの画素をオンにすること
によって水平方向の半画素幅をシュミレートする技術で
ある。好ましい実施例のこの処理は分解され凹凸したエ
ッジを与える1つ置きの画素の問題に言及している。
【0030】図12、図14、図15、図16は上述の
ハードウエアのソフトウエアシュミレーションから導か
れた。一般に、好ましい実施例の処理は用いられている
特殊の画像技術に対してなされるべきである。関連テー
ブルの値を選択してアルゴリズムが印刷ラインの幅を増
大させることも減少させることもでき、これにより、一
定のライン幅を維持できる。あるいは、用いられている
プリンタが狭いラインをなそうとしているときは、マス
ク及び関連テーブルを選択して常にライン幅を増大する
ことができる。
【0031】細部と滑らかな部分との間には機能分担が
存在する。図12のクモ状の図においては、細部に対す
る滑らかな部の機能分担はラインが収束している中心部
近傍において明らかである。テーブル4040が処理さ
れているラインに他のラインのエッジが近づいたときに
濃淡画素の付加を禁止しているので、中心部近傍でのラ
インのエッジの近くでは濃淡画素は存在しない。この特
殊な機能分担は黒画素の近傍に白画素もしくは濃淡画素
を与えるより大きな能力を有する技術に対しては適当で
ない。
【0032】このように、本発明の好ましい実施例はエ
ッジに対応する5×5画素パターンが反エイリアシング
処理に無関係か否かを判別する。好ましい実施例は関係
するパターンは5×5画素のグループ内の少ない数のサ
ブセットのパターンであることに着目している。矩形画
素グループの場合、エッジは北−南、東西、北東−南
西、北西−南東に対応する4つの方向のいずれか1つに
おいて3×3画素領域を通過するので、好ましい実施例
において用いられるパターンは4重軸対称となってい
る。これらの方向のいずれか3つに対するマスクは残り
の方向からビットシフトによって導くことができる。言
い換えると、関係するパターンのセットは4つの要素を
有するクラスに区分するものとして概念化できる。最適
化する一方法はバイトラベル付けである。各クラスの4
つの対照的に関係する要素を介してデータサイクルの1
バイトについて2ビット回転する。好ましい実施例のパ
ターンマッチングはこの対称性を利用することなく遂行
できる。
【0033】当業者においては他の利点及び変更を容易
に可能である。従って、本発明はその広い面において、
図示及び上述した特殊の詳細な説明、代表的な装置、例
に限定されない。従って、本発明者の一般的な発明概念
の精神あるいは範囲から離れることなく、上述の詳細な
説明から変更が可能である。たとえば、256レベルシ
ステムについて説明したが、他のレベル(たとえば、3
レベル、4レベル、6レベル等)も考慮できる。
【0034】さらに、プリンタはイオングラフィックプ
リンタである必要はなく、濃淡レベルを再生する他の装
置でもよい。1つの可能性は濃淡レベルがレーザの強度
によって決定される現像可能な潜像再生システムであ
る。矩形画素グループを図示したが、画素グループはプ
リンタ技術に適切な他の形状でもよい。画像エッジ近傍
で画素の存在を決定するのに用いる領域に対しては、長
方形、八角形、矩形が他の可能な形状である。
【0035】このように、当業者においては、種々の変
更、修正が本発明の範囲もしくは精神から離れることな
く本発明に対して可能であり、また、本発明に特許請求
の範囲及びこれに均等な範囲内に入る変更、修正をも含
むものである。
【0036】
【発明の効果】以上説明したように本発明によれば、偽
凹凸が見る人に認識できないように画像を処理できる。
【図面の簡単な説明】
【図1】本発明の好ましい一実施例に係るプリンタシス
テムを示す図である。
【図2】図1の部分詳細図である。
【図3】単一入力画素の変換を説明する図である。
【図4】図2の部分詳細図である。
【図5】本発明の第1の実施例の処理を示すフローチャ
ートである。
【図6】図5の1ステップの詳細を示すフローチャート
である。
【図7】図6の1ステップの詳細を示すフローチャート
である。
【図8】画素パターンとこのパターンを検出するのに用
いるマスクとの対応を示す図である。
【図9】他の画素パターンとこのパターンを検出するの
に用いるマスクとの対応を示す図である。
【図10】さらに他の画素パターンとこのパターンを検
出するのに用いるマスクとの対応を示す図である。
【図11】さらに他の画素パターンとこのパターンを検
出するのに用いるマスクとの対応を示す図である。
【図12】本発明の好ましい実施例によって達成された
結果を示す高倍率に拡大された図である。
【図13】従来利用できる技術によって達成された結果
を示す高倍率に拡大された図である。
【図14】2つの漢字について本発明の好ましい実施例
の処理の結果を示す高倍率に拡大された図である。
【図15】他の2つの漢字について本発明の好ましい実
施例の処理の結果を示す高倍率に拡大された図である。
【図16】ハーフビッティングである文字についての本
発明の好ましい実施例の処理の結果を示す図である。
【符号の説明】
1010…図形ワークステーション 1015…ネットワーク 1020…記憶装置 1030…プリンタ 1035…画像プロセッサ 2010…画像バッファ 2015…読出しアドレスレジスタ 2040…バス 2050…画素トランスレータ 4010…関連テーブル 4020、4030、4040…マスクテーブル 4050、4060、4070…論理ブロック 4100…マルチプレクサ 4300…和及び正規化回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04N 1/40 101 E 9068−5C

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数の入力画素を有する入力画像を処理
    して複数の出力画素を有する出力画像を発生する画像処
    理方法であって、前記入力画像の各入力画素に対して、 該入力画素の回りの第1セットの入力画素の濃度から第
    1の値を形成し、 該第1の値が第1セットの値の一要素か否かを判別し、 前記第1の値が前記第1セットの値の一要素であるとき
    に、前記入力画素の濃度に従って該入力画素に対応する
    出力画素の濃度を設定し、 前記第1の値が前記第1セットの値の一要素でないとき
    に、第2のセットの入力画素の濃度から第2の値を形成
    し、該第2の値に従って前記入力画素に対応する出力画
    素の濃度を設定する画像処理方法。
JP4305208A 1991-11-25 1992-11-16 画像処理方法 Pending JPH05225331A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/796,971 US5867142A (en) 1991-11-25 1991-11-25 System and method for processing an image having edges
US07/796971 1991-11-25

Publications (1)

Publication Number Publication Date
JPH05225331A true JPH05225331A (ja) 1993-09-03

Family

ID=25169542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4305208A Pending JPH05225331A (ja) 1991-11-25 1992-11-16 画像処理方法

Country Status (2)

Country Link
US (1) US5867142A (ja)
JP (1) JPH05225331A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10124000A (ja) * 1996-10-22 1998-05-15 Pioneer Electron Corp 自発光表示器の駆動装置
US7218420B1 (en) 2000-08-01 2007-05-15 Eastman Kodak Company Gray level halftone processing
JP2002057913A (ja) * 2000-08-01 2002-02-22 Nexpress Solutions Llc 個人的好みに応じたカラー強調をもたらす像記録装置および像記録方法
US7079287B1 (en) 2000-08-01 2006-07-18 Eastman Kodak Company Edge enhancement of gray level images
US7079281B1 (en) 2000-08-01 2006-07-18 Eastman Kodak Company Edge enhancement processor and method with adjustable threshold setting
TWI343743B (en) * 2006-01-20 2011-06-11 Realtek Semiconductor Corp Image processing circuit and method
CN116674134B (zh) * 2023-08-03 2023-10-20 绵阳华远同创科技有限公司 一种树脂字自动化浇铸加工方法及其系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4259694A (en) * 1979-08-24 1981-03-31 Xerox Corporation Electronic rescreen technique for halftone pictures
JPH0691604B2 (ja) * 1983-09-02 1994-11-14 株式会社リコー 階調情報変倍処理方法
JPS60253368A (ja) * 1983-11-10 1985-12-14 Dainippon Screen Mfg Co Ltd 複製画像記録表示等に於けるjag除去方法
JPS62172867A (ja) * 1986-01-25 1987-07-29 Minolta Camera Co Ltd 画像処理装置
US5036405A (en) * 1986-11-19 1991-07-30 Canon Kabushiki Kaisha Image amending method
JPS63202182A (ja) * 1987-02-18 1988-08-22 Olympus Optical Co Ltd 傾斜ドツトパタ−ン形成方法
JPS63228881A (ja) * 1987-03-17 1988-09-22 Minolta Camera Co Ltd 画像処理方式
US5126726A (en) * 1989-12-27 1992-06-30 General Electric Company Picture element encoding

Also Published As

Publication number Publication date
US5867142A (en) 1999-02-02

Similar Documents

Publication Publication Date Title
US5943063A (en) Method and apparatus for rendering characters
EP0713329B1 (en) Method and apparatus for automatic image segmentation using template matching filters
US4330834A (en) Graphics display apparatus
JPH06237381A (ja) 縮小されたテンプレート記憶手段を用いた画素画像の品質向上装置
EP0412034B1 (en) Improved pel resolution addressing conversion
US6782142B2 (en) Method and apparatus for using rotatable templates within look-up tables to enhance image reproduction
JPH056438A (ja) 印字装置または表示装置で表示される映像を修正する方法およびデジタル化された映像をドツトマトリツクスフオーマツトで発生する印字装置または表示装置の出力を修正する装置
JPH11167378A (ja) 画像をスケーリングする方法
US4413286A (en) Method and apparatus involving digital screen generation
JPH05225331A (ja) 画像処理方法
US5014331A (en) Method of detecting an internal point within a closed area
JPS6156665B2 (ja)
US5606656A (en) Image data processing unit for forming a plurality of identical images in a single output image area
JPH08237486A (ja) スキャナ/プリンタにおける文字の平滑化方法
JPH01288974A (ja) 画像処理方法
JPS6359272A (ja) 画像処理装置
JP2511966B2 (ja) 図形処理装置
JP2583515B2 (ja) 画像処理装置
JPH08214156A (ja) 画像処理装置
JP2981292B2 (ja) 画像表示方法及びその装置
JP3611898B2 (ja) 画像処理装置
KR930018923A (ko) 화질 개선 방법
JPH05130402A (ja) 画像処理装置
JPH05258065A (ja) パターン発生装置
JPH0636027A (ja) 画像処理装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001016