JPH10124000A - 自発光表示器の駆動装置 - Google Patents
自発光表示器の駆動装置Info
- Publication number
- JPH10124000A JPH10124000A JP8279662A JP27966296A JPH10124000A JP H10124000 A JPH10124000 A JP H10124000A JP 8279662 A JP8279662 A JP 8279662A JP 27966296 A JP27966296 A JP 27966296A JP H10124000 A JPH10124000 A JP H10124000A
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- light emission
- pixel
- driving
- converted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0266—Reduction of sub-frame artefacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 偽輪郭及び妨害の発生を抑制することが出来
る自発光表示器の駆動装置を提供することを目的とす
る。 【解決手段】 １画素毎に対応した画素データに基づい
た発光パターンにて階調駆動を行うにあたり、かかる１
画素毎に対応した画素データに対し、この画素に隣接す
る複数の画素各々に対応した各画素データのいずれか１
つでも、その上位ビットの論理値が互いに異なったもの
である場合には、上記発光パターンを他の発光パターン
に変更する。
る自発光表示器の駆動装置を提供することを目的とす
る。 【解決手段】 １画素毎に対応した画素データに基づい
た発光パターンにて階調駆動を行うにあたり、かかる１
画素毎に対応した画素データに対し、この画素に隣接す
る複数の画素各々に対応した各画素データのいずれか１
つでも、その上位ビットの論理値が互いに異なったもの
である場合には、上記発光パターンを他の発光パターン
に変更する。
Description
【０００１】
【発明の属する技術分野】本発明は、自発光表示器の駆
動装置に関する。
動装置に関する。
【０００２】
【従来の技術】自発光画像表示器としてのプラズマディ
スプレイパネルを階調表示させる方法として、１フィー
ルド（フィールド）の表示期間を、Ｎビット表示データ
の各ビット桁の重み付けに対応した時間だけ発光するＮ
個のサブフィールド（サブフィールド）に分割して表示
する方法（いわゆるサブフィールド法）が知られてい
る。
スプレイパネルを階調表示させる方法として、１フィー
ルド（フィールド）の表示期間を、Ｎビット表示データ
の各ビット桁の重み付けに対応した時間だけ発光するＮ
個のサブフィールド（サブフィールド）に分割して表示
する方法（いわゆるサブフィールド法）が知られてい
る。
【０００３】例えば、１画素に対応した画素データが８
ビットの場合には、１フィールドの表示期間を重み付け
の重い順に、ＳＦ８、ＳＦ７、ＳＦ６・・・、ＳＦ１な
る８個のサブフィールドに分割する。この際、各サブフ
ィールドＳＦ８〜ＳＦ１では、順に、１２８パルス、６
４パルス、３２パルス、１６パルス、８パルス、４パル
ス、２パルス、１パルスの発光が行われる。これら８個
のサブフィールドにおいて発光を実施するサブフィール
ドの組み合わせ、すなわち発光パターンにより２５６階
調の表示が為されるのである。例えば、１つの画素に対
応して供給された画素データ（発光パターンに相当）が
｛１０００００００｝である場合には、１フィールド期
間内において、サブフィールドＳＦ８による発光のみが
実施される。この際、かかるサブフィールドＳＦ８によ
る１２８パルス発光によって、階調レベル１２８の表示
が達成される。又、かかる画素データが｛１０１０００
００｝である場合には、１フィールド期間内において、
サブフィールドＳＦ８及びＳＦ６夫々による発光が実施
される。この際、かかるサブフィールドＳＦ８及びＳＦ
６各々による（１２８パルス＋３２パルス）発光によっ
て、階調レベル１６０の表示が達成される。
ビットの場合には、１フィールドの表示期間を重み付け
の重い順に、ＳＦ８、ＳＦ７、ＳＦ６・・・、ＳＦ１な
る８個のサブフィールドに分割する。この際、各サブフ
ィールドＳＦ８〜ＳＦ１では、順に、１２８パルス、６
４パルス、３２パルス、１６パルス、８パルス、４パル
ス、２パルス、１パルスの発光が行われる。これら８個
のサブフィールドにおいて発光を実施するサブフィール
ドの組み合わせ、すなわち発光パターンにより２５６階
調の表示が為されるのである。例えば、１つの画素に対
応して供給された画素データ（発光パターンに相当）が
｛１０００００００｝である場合には、１フィールド期
間内において、サブフィールドＳＦ８による発光のみが
実施される。この際、かかるサブフィールドＳＦ８によ
る１２８パルス発光によって、階調レベル１２８の表示
が達成される。又、かかる画素データが｛１０１０００
００｝である場合には、１フィールド期間内において、
サブフィールドＳＦ８及びＳＦ６夫々による発光が実施
される。この際、かかるサブフィールドＳＦ８及びＳＦ
６各々による（１２８パルス＋３２パルス）発光によっ
て、階調レベル１６０の表示が達成される。
【０００４】かかる階調表示方法では、サブフィールド
ＳＦ８〜ＳＦ１による発光実施の順番が発光期間の長い
順、あるいは短い順の如く固定となっている。しかしな
がら、例えば、階調レベルが１２８から１２７、すなわ
ち、画素データが｛１０００００００｝から｛０１１１
１１１１｝へと推移する場合には、輝度階調変化が緩や
かであるにも拘わらず、この境界を横切る付近で、あた
かも階調が失われた映像のような縞状の偽輪郭が視認さ
れ、表示品質を著しく損ねてしまうという問題があっ
た。つまり、画素データが｛１０００００００｝から
｛０１１１１１１１｝へと推移する際には、最初のフィ
ールドのサブフィールドＳＦ７から次のフィールドのサ
ブフィールドＳＦ８までの間、非発光期間が連続してし
まい、ここで一時的に輝度の低下を招くからである。
ＳＦ８〜ＳＦ１による発光実施の順番が発光期間の長い
順、あるいは短い順の如く固定となっている。しかしな
がら、例えば、階調レベルが１２８から１２７、すなわ
ち、画素データが｛１０００００００｝から｛０１１１
１１１１｝へと推移する場合には、輝度階調変化が緩や
かであるにも拘わらず、この境界を横切る付近で、あた
かも階調が失われた映像のような縞状の偽輪郭が視認さ
れ、表示品質を著しく損ねてしまうという問題があっ
た。つまり、画素データが｛１０００００００｝から
｛０１１１１１１１｝へと推移する際には、最初のフィ
ールドのサブフィールドＳＦ７から次のフィールドのサ
ブフィールドＳＦ８までの間、非発光期間が連続してし
まい、ここで一時的に輝度の低下を招くからである。
【０００５】そこで、かかる表示品質の低下を抑制すべ
く為された階調表示方法が、特開平７−２７１３２５号
公報において提案されている。この階調表示方法では、
先ず、上述した如き、各サブフィールドの内、重み付け
の重いサブフィールドを複数個に等分割し、これらを１
フィールド期間内に夫々分離して配置する。
く為された階調表示方法が、特開平７−２７１３２５号
公報において提案されている。この階調表示方法では、
先ず、上述した如き、各サブフィールドの内、重み付け
の重いサブフィールドを複数個に等分割し、これらを１
フィールド期間内に夫々分離して配置する。
【０００６】図１は、かかる特開平７−２７１３２５号
公報に開示されている１フィールド期間内の発光フォー
マットを示す図である。図１においては、１フィールド
期間を、夫々３２：１６：８：４：２：１なる発光期間
比にて発光を実施するサブフィールドＳＦ６〜ＳＦ１に
分割する。これらサブフィールドの中で重み付けの重い
サブフィールドＳＦ６を、各々が発光期間比１６である
ＳＦ６1及びＳＦ６2に２分割して配列する。更に、２番
目に重み付けの重いサブフィールドＳＦ５を、各々が発
光期間比８であるＳＦ５1及びＳＦ５2に２分割して配列
する。
公報に開示されている１フィールド期間内の発光フォー
マットを示す図である。図１においては、１フィールド
期間を、夫々３２：１６：８：４：２：１なる発光期間
比にて発光を実施するサブフィールドＳＦ６〜ＳＦ１に
分割する。これらサブフィールドの中で重み付けの重い
サブフィールドＳＦ６を、各々が発光期間比１６である
ＳＦ６1及びＳＦ６2に２分割して配列する。更に、２番
目に重み付けの重いサブフィールドＳＦ５を、各々が発
光期間比８であるＳＦ５1及びＳＦ５2に２分割して配列
する。
【０００７】これにより、１フィールド期間内におい
て、発光期間比８となるサブフィールドが、サブフィー
ルドＳＦ４、ＳＦ５1及びＳＦ５2の如く３つ存在し、更
に、発光期間比１６となるサブフィールドが、サブフィ
ールドＳＦ６1及びＳＦ６2の如く２つ存在することにな
る。ここで、１画素毎に対応した画素データを、図１に
示されるサブフィールド各々での発光の有無を示す発光
パターンに変換する。
て、発光期間比８となるサブフィールドが、サブフィー
ルドＳＦ４、ＳＦ５1及びＳＦ５2の如く３つ存在し、更
に、発光期間比１６となるサブフィールドが、サブフィ
ールドＳＦ６1及びＳＦ６2の如く２つ存在することにな
る。ここで、１画素毎に対応した画素データを、図１に
示されるサブフィールド各々での発光の有無を示す発光
パターンに変換する。
【０００８】例えば、輝度階調レベル３２に相当する画
素データは、以下に示される２つの発光パターンのいず
れかに変換される。
素データは、以下に示される２つの発光パターンのいず
れかに変換される。
【０００９】
【数１】 ｛０１０１０００１｝：発光パターンＡ ｛１００１００１０｝：発光パターンＢ この際、上記発光パターンＡによれば、図２(a)の空白
部に示されるように、サブフィールドＳＦ６1、ＳＦ４
及びＳＦ５2においてのみ発光が実施され、その他のサ
ブフィールドは非発光期間（斜線にて示す）となる。一
方、上記発光パターンＢによれば、図２(b)の空白部に
て示されるように、サブフィールドＳＦ４、ＳＦ５1及
びＳＦ６2においてのみ発光が実施される。
部に示されるように、サブフィールドＳＦ６1、ＳＦ４
及びＳＦ５2においてのみ発光が実施され、その他のサ
ブフィールドは非発光期間（斜線にて示す）となる。一
方、上記発光パターンＢによれば、図２(b)の空白部に
て示されるように、サブフィールドＳＦ４、ＳＦ５1及
びＳＦ６2においてのみ発光が実施される。
【００１０】すなわち、両者は共に１フィールド期間中
の総発光期間が３２であり、階調レベル３２に相当する
発光を達成するものであるが、その１フィールド期間内
で実施すべき発光／非発光のタイミングが異なっている
のである。ここで、特開平７−２７１３２５号公報に開
示されている階調表示では、上記発光パターンＡ、及び
発光パターンＢによる発光を、１画面上の各画素毎に交
互に例えば千鳥状に行うのである。
の総発光期間が３２であり、階調レベル３２に相当する
発光を達成するものであるが、その１フィールド期間内
で実施すべき発光／非発光のタイミングが異なっている
のである。ここで、特開平７−２７１３２５号公報に開
示されている階調表示では、上記発光パターンＡ、及び
発光パターンＢによる発光を、１画面上の各画素毎に交
互に例えば千鳥状に行うのである。
【００１１】かかる構成によれば、画素データが｛１０
００００００｝から｛０１１１１１１１｝へと推移する
際、すなわち、画素データの上位ビットが桁上げ（桁下
げ）する境界付近において、上述した如き非発光期間の
連続（発光期間の連続）が起こらなくなるので、移動映
像体を目で追った場合のいわゆる偽輪郭が低減されるの
である。
００００００｝から｛０１１１１１１１｝へと推移する
際、すなわち、画素データの上位ビットが桁上げ（桁下
げ）する境界付近において、上述した如き非発光期間の
連続（発光期間の連続）が起こらなくなるので、移動映
像体を目で追った場合のいわゆる偽輪郭が低減されるの
である。
【００１２】しかしながら、かかる階調表示方法では、
移動映像体を目で追った場合には、明暗縞となって見え
る新たな妨害が視認され得るという問題があった。図３
は、上記階調表示方法にて、階調レベル３２の物体が画
面上部から下部へ向けて移動するような映像を表示した
際に、これを目で追った場合に視認される妨害の一例に
ついて説明する為の図である。
移動映像体を目で追った場合には、明暗縞となって見え
る新たな妨害が視認され得るという問題があった。図３
は、上記階調表示方法にて、階調レベル３２の物体が画
面上部から下部へ向けて移動するような映像を表示した
際に、これを目で追った場合に視認される妨害の一例に
ついて説明する為の図である。
【００１３】かかる図３においては、図４に示される画
面上の各画素の内、第１列における８つの画素Ｇ11〜Ｇ
81のみに着目したものであり、奇数行に対応した画素Ｇ
11、Ｇ31、Ｇ51、及びＧ71に対しては上記発光パターン
Ａによる発光、すなわち図２(a)に示される発光を実施
し、偶数行に対応した画素Ｇ21、Ｇ41、Ｇ61、及びＧ8 1
に対しては、上記発光パターンＢによる発光、すなわち
図２(b)に示される発光を実施するものとする。
面上の各画素の内、第１列における８つの画素Ｇ11〜Ｇ
81のみに着目したものであり、奇数行に対応した画素Ｇ
11、Ｇ31、Ｇ51、及びＧ71に対しては上記発光パターン
Ａによる発光、すなわち図２(a)に示される発光を実施
し、偶数行に対応した画素Ｇ21、Ｇ41、Ｇ61、及びＧ8 1
に対しては、上記発光パターンＢによる発光、すなわち
図２(b)に示される発光を実施するものとする。
【００１４】図３において、先ず、Ｓ1に示されるよう
に、画素Ｇ11から画素Ｇ81へと視線を移動させると、階
調レベル３２の映像体を目で追っているにも拘わらず、
この階調レベル３２よりも暗い線が視認されてしまう。
これは、Ｓ1に示されようなタイミングで視線を移動す
ると、図３に示されるように、発光期間（空白部）より
も長く非発光期間（斜線部）を視認することになるから
である。
に、画素Ｇ11から画素Ｇ81へと視線を移動させると、階
調レベル３２の映像体を目で追っているにも拘わらず、
この階調レベル３２よりも暗い線が視認されてしまう。
これは、Ｓ1に示されようなタイミングで視線を移動す
ると、図３に示されるように、発光期間（空白部）より
も長く非発光期間（斜線部）を視認することになるから
である。
【００１５】一方、Ｓ2に示されように視線を移動させ
ると、かかる階調レベル３２よりも明るい線が視認され
てしまう。これは、Ｓ2に示されようなタイミングで視
線を移動すると、図３に示されるように、非発光期間
（斜線部）よりも長く発光期間（空白部）を視認するこ
とになるからである。以上の如く、互いに１フィールド
期間内での総発光期間が同一であるもののその１フィー
ルド期間内での発光タイミングが異なる２つの発光パタ
ーンを用意し、これら２つの発光パターンによる発光
を、１画面上の各画素毎に千鳥状に行うようにした階調
表示方法では、画面上に表示された略同一階調レベルか
らなる移動映像体を目で追った場合に、明るい線及び暗
い線からなる縞状の妨害が視認され得るという問題があ
った。
ると、かかる階調レベル３２よりも明るい線が視認され
てしまう。これは、Ｓ2に示されようなタイミングで視
線を移動すると、図３に示されるように、非発光期間
（斜線部）よりも長く発光期間（空白部）を視認するこ
とになるからである。以上の如く、互いに１フィールド
期間内での総発光期間が同一であるもののその１フィー
ルド期間内での発光タイミングが異なる２つの発光パタ
ーンを用意し、これら２つの発光パターンによる発光
を、１画面上の各画素毎に千鳥状に行うようにした階調
表示方法では、画面上に表示された略同一階調レベルか
らなる移動映像体を目で追った場合に、明るい線及び暗
い線からなる縞状の妨害が視認され得るという問題があ
った。
【００１６】
【発明が解決しようとする課題】従って、本発明の目的
は、上述の如き偽輪郭及び妨害の発生をより確実に抑制
することが出来る自発光表示器の駆動装置を提供するこ
とにある。
は、上述の如き偽輪郭及び妨害の発生をより確実に抑制
することが出来る自発光表示器の駆動装置を提供するこ
とにある。
【００１７】
【課題を解決するための手段】上記した目的を達成する
ために、本発明による自発光表示器の駆動装置は、自発
光表示器の各画素に対応した画素データの各ビット桁の
重み付けに対応した時間だけ発光を行う複数のサブフィ
ールドの内で重み付けの重いビット桁に対応する前記サ
ブフィールドを複数に分割して１フィールド分の発光駆
動を行う自発光表示器の駆動装置であって、前記画素デ
ータ各々を１フィールド期間中における総発光期間が同
一でありかつ互いに前記１フィールド期間中における発
光及び非発光のタイミングが夫々異なる複数の変換画素
データに変換する手段と、前記変換画素データのいずれ
か１つを選択してこの選択した変換画素データに基づい
た発光駆動を行う駆動手段と、１画素に対応した前記画
素データの重み付けの重いビットの論理値が前記１画素
に隣接した複数の画素の画素データ各々の重み付けの重
いビットの論理値のうちの少なくとも１つと異なる場合
に検出信号を発生する検出手段とを有し、前記駆動手段
は、前記検出信号の発生に応じて選択すべき前記変換画
素データを前記画素データ毎に変更することを特徴とす
る。
ために、本発明による自発光表示器の駆動装置は、自発
光表示器の各画素に対応した画素データの各ビット桁の
重み付けに対応した時間だけ発光を行う複数のサブフィ
ールドの内で重み付けの重いビット桁に対応する前記サ
ブフィールドを複数に分割して１フィールド分の発光駆
動を行う自発光表示器の駆動装置であって、前記画素デ
ータ各々を１フィールド期間中における総発光期間が同
一でありかつ互いに前記１フィールド期間中における発
光及び非発光のタイミングが夫々異なる複数の変換画素
データに変換する手段と、前記変換画素データのいずれ
か１つを選択してこの選択した変換画素データに基づい
た発光駆動を行う駆動手段と、１画素に対応した前記画
素データの重み付けの重いビットの論理値が前記１画素
に隣接した複数の画素の画素データ各々の重み付けの重
いビットの論理値のうちの少なくとも１つと異なる場合
に検出信号を発生する検出手段とを有し、前記駆動手段
は、前記検出信号の発生に応じて選択すべき前記変換画
素データを前記画素データ毎に変更することを特徴とす
る。
【００１８】
【発明の実施の形態】以下、本発明の実施例を図を参照
しつつ説明する。図５は、本発明による駆動装置を備え
たプラズマディスプレイ装置の概略構成を示す図であ
る。図５において、Ａ／Ｄ変換器１は、入力された映像
信号を、制御回路２から供給されるサンプリングクロッ
ク信号に応じてサンプリングして１画素毎に対応したＮ
ビットの画素データＤを得る。
しつつ説明する。図５は、本発明による駆動装置を備え
たプラズマディスプレイ装置の概略構成を示す図であ
る。図５において、Ａ／Ｄ変換器１は、入力された映像
信号を、制御回路２から供給されるサンプリングクロッ
ク信号に応じてサンプリングして１画素毎に対応したＮ
ビットの画素データＤを得る。
【００１９】偽輪郭補正回路３は、上記画素データＤに
対して後述するが如き偽輪郭補正処理を施して、得られ
た補正画素データＨＤをフレームメモリ４に供給する。
フレームメモリ４は、上記制御回路２から供給されてく
るタイミング信号に基づいて、かかる補正画素データＨ
Ｄを順次書き込む。更に、フレームメモリ４は、画面１
フレーム分の書き込み終了毎にこの書き込んだ補正画素
データＨＤを読み出し、これを画素駆動データとして列
電極ドライバ６に供給する。
対して後述するが如き偽輪郭補正処理を施して、得られ
た補正画素データＨＤをフレームメモリ４に供給する。
フレームメモリ４は、上記制御回路２から供給されてく
るタイミング信号に基づいて、かかる補正画素データＨ
Ｄを順次書き込む。更に、フレームメモリ４は、画面１
フレーム分の書き込み終了毎にこの書き込んだ補正画素
データＨＤを読み出し、これを画素駆動データとして列
電極ドライバ６に供給する。
【００２０】制御回路２は、上述した如きクロック信号
を発生すると共に、入力された映像信号から水平及び垂
直同期信号を抽出し、これを上記偽輪郭補正回路３に供
給する。更に、制御回路２は、上記水平及び垂直同期信
号に応じたリセットタイミング信号、走査タイミング信
号、維持タイミング信号、及び消去タイミング信号を発
生して行電極ドライバ５に供給する。
を発生すると共に、入力された映像信号から水平及び垂
直同期信号を抽出し、これを上記偽輪郭補正回路３に供
給する。更に、制御回路２は、上記水平及び垂直同期信
号に応じたリセットタイミング信号、走査タイミング信
号、維持タイミング信号、及び消去タイミング信号を発
生して行電極ドライバ５に供給する。
【００２１】行電極ドライバ５は、これら各種のタイミ
ング信号に応じて、残留電荷量を初期化するためのリセ
ットパルス、画素データを書き込むための走査パルス、
放電発光状態を維持するための維持パルス、放電発光を
停止させるための消去パルスを発生し、これらをＰＤＰ
（プラズマディスプレイパネル）１０の行電極対２０ 1
〜行電極対２０nに印加する。
ング信号に応じて、残留電荷量を初期化するためのリセ
ットパルス、画素データを書き込むための走査パルス、
放電発光状態を維持するための維持パルス、放電発光を
停止させるための消去パルスを発生し、これらをＰＤＰ
（プラズマディスプレイパネル）１０の行電極対２０ 1
〜行電極対２０nに印加する。
【００２２】列電極ドライバ６は、上記フレームメモリ
４から読み出されてくる１フィールド分の画素駆動デー
タを同一重み付け桁のビット毎に分離し、そのビットの
論理値「１」及び「０」夫々に対応した電圧値を有する
画素データパルスを発生してＰＤＰ１０の列電極３０1
〜３０mに印加する。ＰＤＰ１０は、列電極ドライバ６
から画素データパルスが印加されている間に行電極ドラ
イバ５から走査パルスが印加されると、この印加された
画素データパルスに対応した電荷がＰＤＰ１０に書き込
まれる。この際、例えば論理「１」に対応した画素デー
タパルスが印加された列電極と、走査パルスが印加され
た行電極対との交差部に発光が生じる。尚、かかる交差
部の各々が、図４に示されるが如き画面上における画素
Ｇ11〜Ｇnm夫々に相当する。
４から読み出されてくる１フィールド分の画素駆動デー
タを同一重み付け桁のビット毎に分離し、そのビットの
論理値「１」及び「０」夫々に対応した電圧値を有する
画素データパルスを発生してＰＤＰ１０の列電極３０1
〜３０mに印加する。ＰＤＰ１０は、列電極ドライバ６
から画素データパルスが印加されている間に行電極ドラ
イバ５から走査パルスが印加されると、この印加された
画素データパルスに対応した電荷がＰＤＰ１０に書き込
まれる。この際、例えば論理「１」に対応した画素デー
タパルスが印加された列電極と、走査パルスが印加され
た行電極対との交差部に発光が生じる。尚、かかる交差
部の各々が、図４に示されるが如き画面上における画素
Ｇ11〜Ｇnm夫々に相当する。
【００２３】その後、行電極ドライバ５から維持パルス
が印加されると、この維持パルスが印加されるパルス数
に応じた時間だけ上記の発光状態が維持される。視覚上
においては、かかる発光状態が維持されている時間、す
なわち、図１に示される各サブフィールドでの発光期間
の総和に応じた輝度が感じられる。次に、上記偽輪郭補
正回路３について詳細に説明する。
が印加されると、この維持パルスが印加されるパルス数
に応じた時間だけ上記の発光状態が維持される。視覚上
においては、かかる発光状態が維持されている時間、す
なわち、図１に示される各サブフィールドでの発光期間
の総和に応じた輝度が感じられる。次に、上記偽輪郭補
正回路３について詳細に説明する。
【００２４】図６は、かかる偽輪郭補正回路３の内部構
成を示す図である。図６において、上位ビット反転検出
回路３１は、１画素毎に対応している画素データＤの上
位ビットに対し、その画素に隣接する複数の画素各々に
対応して供給された各画素データの内のいずれか１つの
上位ビットの論理が反転したものであるか否かを検出
し、この検出結果に応じた検出信号Ｐを切換制御回路３
６に供給する。
成を示す図である。図６において、上位ビット反転検出
回路３１は、１画素毎に対応している画素データＤの上
位ビットに対し、その画素に隣接する複数の画素各々に
対応して供給された各画素データの内のいずれか１つの
上位ビットの論理が反転したものであるか否かを検出
し、この検出結果に応じた検出信号Ｐを切換制御回路３
６に供給する。
【００２５】図７は、かかる上位ビット反転検出回路３
１の内部構成の一例を示す図である。尚、かかる図７に
示される上位ビット反転検出回路３１は、画素データＤ
として、第５ビットをＭＳＢ（most significant bit）
とした第５〜第０ビットからなる６ビットのデータを想
定して為されたものである。
１の内部構成の一例を示す図である。尚、かかる図７に
示される上位ビット反転検出回路３１は、画素データＤ
として、第５ビットをＭＳＢ（most significant bit）
とした第５〜第０ビットからなる６ビットのデータを想
定して為されたものである。
【００２６】図７において、回路ブロック３１０ａにお
ける比較器Ｃ１は、１画素毎に対応して供給された６ビ
ット画素データＤが、”１０００００”以上の値である
か否かを検出し、”１０００００”以上の値である場合
には論理値「１」の比較結果信号を出力する。一方、比
較器Ｃ１は、”１０００００”よりも小なる値である場
合には論理値「０」の比較結果信号を出力する。
ける比較器Ｃ１は、１画素毎に対応して供給された６ビ
ット画素データＤが、”１０００００”以上の値である
か否かを検出し、”１０００００”以上の値である場合
には論理値「１」の比較結果信号を出力する。一方、比
較器Ｃ１は、”１０００００”よりも小なる値である場
合には論理値「０」の比較結果信号を出力する。
【００２７】ＩＨ遅延回路Ｄ１及びＤ２は、夫々、１水
平走査期間、すなわち、図４に示される第１列の画素に
対応した画素データが供給されてから、第ｍ列の画素に
対応した画素データが供給されるまでの時間だけ、入力
された信号を遅延して出力するものである。又、フリッ
プフロップＦ１〜Ｆ６各々は、上記Ａ／Ｄ変換器１１に
よる画素データのサンプリング周期と同一期間だけ、入
力された信号を遅延させて出力するものである。
平走査期間、すなわち、図４に示される第１列の画素に
対応した画素データが供給されてから、第ｍ列の画素に
対応した画素データが供給されるまでの時間だけ、入力
された信号を遅延して出力するものである。又、フリッ
プフロップＦ１〜Ｆ６各々は、上記Ａ／Ｄ変換器１１に
よる画素データのサンプリング周期と同一期間だけ、入
力された信号を遅延させて出力するものである。
【００２８】これらＩＨ遅延回路Ｄ１、Ｄ２、及びフリ
ップフロップＦ１〜Ｆ６なる回路は、上記比較器Ｃ１か
ら出力された比較結果信号を、図８に示される画素ｈに
対応した画素データＤと”１０００００”との比較によ
って得られた比較結果信号ｈと捉え、その他の画素ａ〜
ｈ及び画素Ｚ各々に対応して得られる比較結果信号ａ〜
ｈ及び比較結果信号Ｚを夫々出力する。
ップフロップＦ１〜Ｆ６なる回路は、上記比較器Ｃ１か
ら出力された比較結果信号を、図８に示される画素ｈに
対応した画素データＤと”１０００００”との比較によ
って得られた比較結果信号ｈと捉え、その他の画素ａ〜
ｈ及び画素Ｚ各々に対応して得られる比較結果信号ａ〜
ｈ及び比較結果信号Ｚを夫々出力する。
【００２９】エクスクルーシブオアゲートＥＸ１〜ＥＸ
８、及びオアゲートＯＲ１なる回路は、上記比較結果信
号Ｚと、比較結果信号ａ〜ｈ各々とが全て同一論理値で
ある場合に限り論理値「０」の検出信号Ｐ１を出力する
一方、いずれか１つでもその信号論理値が異なる場合に
は論理値「１」の検出信号Ｐ１を出力する。すなわち、
回路ブロック３１０ａでは、図８に示される画素Ｚに対
応した画素データの第５ビットの論理値が、その隣接す
る複数の画素ａ〜ｈ各々に対応して供給された各画素デ
ータの第５ビットの論理値各々と１つでも異なる場合に
は、これを示す論理値「１」の検出信号Ｐ１を出力する
のである。
８、及びオアゲートＯＲ１なる回路は、上記比較結果信
号Ｚと、比較結果信号ａ〜ｈ各々とが全て同一論理値で
ある場合に限り論理値「０」の検出信号Ｐ１を出力する
一方、いずれか１つでもその信号論理値が異なる場合に
は論理値「１」の検出信号Ｐ１を出力する。すなわち、
回路ブロック３１０ａでは、図８に示される画素Ｚに対
応した画素データの第５ビットの論理値が、その隣接す
る複数の画素ａ〜ｈ各々に対応して供給された各画素デ
ータの第５ビットの論理値各々と１つでも異なる場合に
は、これを示す論理値「１」の検出信号Ｐ１を出力する
のである。
【００３０】一方、かかる回路ブロック３１０ａと同一
回路構成の回路ブロック３１０ｂでは、画素ａ〜ｈ及び
画素Ｚ各々に対応した画素データＤが、”０１０００
０”以上の値であるか否かに基づいて比較結果信号ａ〜
ｈ及び比較結果信号Ｚを夫々求める。この際、比較結果
信号Ｚの信号論理値が、比較結果信号ａ〜ｈのいずれか
１つとでも異なる場合には論理値「１」の検出信号Ｐ２
を出力する。
回路構成の回路ブロック３１０ｂでは、画素ａ〜ｈ及び
画素Ｚ各々に対応した画素データＤが、”０１０００
０”以上の値であるか否かに基づいて比較結果信号ａ〜
ｈ及び比較結果信号Ｚを夫々求める。この際、比較結果
信号Ｚの信号論理値が、比較結果信号ａ〜ｈのいずれか
１つとでも異なる場合には論理値「１」の検出信号Ｐ２
を出力する。
【００３１】すなわち、回路ブロック３１０ｂでは、図
８に示される画素Ｚに対応した画素データの第５ビット
及び第４ビットの論理値が、その隣接する複数の画素ａ
〜ｈ各々に対応して供給された各画素データの第５ビッ
ト及び第４ビットの論理値と異なる場合には、これを示
す論理値「１」の検出信号Ｐ２を出力するのである。
又、かかる回路ブロック３１０ａと同一回路構成の回路
ブロック３１０ｃでは、画素ａ〜ｈ及び画素Ｚ各々に対
応した画素データＤが、”００１０００”以上の値であ
るか否かに基づいて夫々比較結果信号ａ〜ｈ及び比較結
果信号Ｚを求める。この際、比較結果信号Ｚの信号論理
値が、比較結果信号ａ〜ｈのいずれか１つとでも異なる
場合には論理値「１」の検出信号Ｐ３を出力する。
８に示される画素Ｚに対応した画素データの第５ビット
及び第４ビットの論理値が、その隣接する複数の画素ａ
〜ｈ各々に対応して供給された各画素データの第５ビッ
ト及び第４ビットの論理値と異なる場合には、これを示
す論理値「１」の検出信号Ｐ２を出力するのである。
又、かかる回路ブロック３１０ａと同一回路構成の回路
ブロック３１０ｃでは、画素ａ〜ｈ及び画素Ｚ各々に対
応した画素データＤが、”００１０００”以上の値であ
るか否かに基づいて夫々比較結果信号ａ〜ｈ及び比較結
果信号Ｚを求める。この際、比較結果信号Ｚの信号論理
値が、比較結果信号ａ〜ｈのいずれか１つとでも異なる
場合には論理値「１」の検出信号Ｐ３を出力する。
【００３２】すなわち、回路ブロック３１０ｃでは、図
８に示される画素Ｚに対応した画素データの第５ビッ
ト、第４ビット及び第３ビット各々の論理値が、その隣
接する複数の画素ａ〜ｈ各々に対応して供給された各画
素データの第５ビット、第４ビット及び第３ビット各々
の論理値と異なる場合には、これを示す論理値「１」の
検出信号Ｐ３を出力するのである。
８に示される画素Ｚに対応した画素データの第５ビッ
ト、第４ビット及び第３ビット各々の論理値が、その隣
接する複数の画素ａ〜ｈ各々に対応して供給された各画
素データの第５ビット、第４ビット及び第３ビット各々
の論理値と異なる場合には、これを示す論理値「１」の
検出信号Ｐ３を出力するのである。
【００３３】オアゲートＯＲ２は、これら検出信号Ｐ１
〜Ｐ３のいずれか１つの信号論理値が「１」である場合
に論理値「１」の検出信号Ｐを発生してこれを図６の切
換制御回路３６に供給する。かかる構成により、上位ビ
ット反転検出回路３１は、１画素（画素Ｚに対応する）
毎に供給される画素データに対し、その画素に隣接する
複数の画素（画素ａ〜画素ｈ）各々に対応して供給され
た各画素データのいずれか１つが、その上位３ビットま
での範囲でビット反転したものであるか否かを検出する
のである。
〜Ｐ３のいずれか１つの信号論理値が「１」である場合
に論理値「１」の検出信号Ｐを発生してこれを図６の切
換制御回路３６に供給する。かかる構成により、上位ビ
ット反転検出回路３１は、１画素（画素Ｚに対応する）
毎に供給される画素データに対し、その画素に隣接する
複数の画素（画素ａ〜画素ｈ）各々に対応して供給され
た各画素データのいずれか１つが、その上位３ビットま
での範囲でビット反転したものであるか否かを検出する
のである。
【００３４】図６における遅延回路３２は、上記Ａ／Ｄ
変換器１から供給された画素データＤを、図７に示され
る１Ｈ遅延回路Ｄ１とフリップフロップＦ３とによる総
遅延時間と同一遅延時間だけ遅延させて、これを第１デ
ータ変換回路３３、第２データ変換回路３４、及び第３
データ変換回路３５の各々に供給する。すなわち、遅延
回路３２は、図８に示される画素Ｚにおける画素データ
に対して上記上位ビット反転検出回路３１が検出した検
出信号Ｐを切換制御回路３６に供給するタイミングで、
この画素Ｚに対応した画素データを第１データ変換回路
３３、第２データ変換回路３４、及び第３データ変換回
路３５の各々に供給するのである。
変換器１から供給された画素データＤを、図７に示され
る１Ｈ遅延回路Ｄ１とフリップフロップＦ３とによる総
遅延時間と同一遅延時間だけ遅延させて、これを第１デ
ータ変換回路３３、第２データ変換回路３４、及び第３
データ変換回路３５の各々に供給する。すなわち、遅延
回路３２は、図８に示される画素Ｚにおける画素データ
に対して上記上位ビット反転検出回路３１が検出した検
出信号Ｐを切換制御回路３６に供給するタイミングで、
この画素Ｚに対応した画素データを第１データ変換回路
３３、第２データ変換回路３４、及び第３データ変換回
路３５の各々に供給するのである。
【００３５】第１データ変換回路３３は、上記遅延回路
３２から供給された６ビットの画素データを、図９及び
図１０に示される第１変換テーブルに従って８ビットの
変換画素データＡに変換してこれをセレクタ３７に供給
する。第２データ変換回路３４は、上記遅延回路３２か
ら供給された６ビットの画素データを、図９及び図１０
に示される第２変換テーブルに従って８ビットの変換画
素データＢに変換してこれをセレクタ３７に供給する。
３２から供給された６ビットの画素データを、図９及び
図１０に示される第１変換テーブルに従って８ビットの
変換画素データＡに変換してこれをセレクタ３７に供給
する。第２データ変換回路３４は、上記遅延回路３２か
ら供給された６ビットの画素データを、図９及び図１０
に示される第２変換テーブルに従って８ビットの変換画
素データＢに変換してこれをセレクタ３７に供給する。
【００３６】第３データ変換回路３５は、上記遅延回路
３２から供給された６ビットの画素データを、図１１及
び図１２に示される第３変換テーブルに従って８ビット
の変換画素データＣに変換してこれをセレクタ３７に供
給する。切換制御回路３６は、上記検出信号Ｐの信号論
理値が「０」である場合、すなわち、上述した如き上位
ビットでのビット反転が生じていない場合には、第３デ
ータ変換回路３５から供給された変換画素データＣを選
択すべき選択信号をセレクタ３７に供給する。又、切換
制御回路３６は、かかる検出信号Ｐの信号論理値が
「１」である場合、すなわち、上述した如きビット反転
が生じている場合には、上記第１データ変換回路３３か
ら供給された変換画素データＡ、及び第２データ変換回
路３４から供給された変換画素データＢの内のいずれか
一方を選択すべき選択信号をセレクタ３７に供給する。
３２から供給された６ビットの画素データを、図１１及
び図１２に示される第３変換テーブルに従って８ビット
の変換画素データＣに変換してこれをセレクタ３７に供
給する。切換制御回路３６は、上記検出信号Ｐの信号論
理値が「０」である場合、すなわち、上述した如き上位
ビットでのビット反転が生じていない場合には、第３デ
ータ変換回路３５から供給された変換画素データＣを選
択すべき選択信号をセレクタ３７に供給する。又、切換
制御回路３６は、かかる検出信号Ｐの信号論理値が
「１」である場合、すなわち、上述した如きビット反転
が生じている場合には、上記第１データ変換回路３３か
ら供給された変換画素データＡ、及び第２データ変換回
路３４から供給された変換画素データＢの内のいずれか
一方を選択すべき選択信号をセレクタ３７に供給する。
【００３７】尚、切換制御回路３６は、かかる検出信号
Ｐの信号論理値が「１」である期間中、これら変換画素
データＡ及びＢを、上記サンプリングクロック信号毎に
交互に選択すべき選択信号をセレクタ３７に供給する。
セレクタ３７は、上記変換画素データＡ〜変換画素デー
タＣの内から、上記切換制御回路３６から供給された選
択信号に応じた変換画素データを選択し、これを補正画
素データＨＤとして出力する。
Ｐの信号論理値が「１」である期間中、これら変換画素
データＡ及びＢを、上記サンプリングクロック信号毎に
交互に選択すべき選択信号をセレクタ３７に供給する。
セレクタ３７は、上記変換画素データＡ〜変換画素デー
タＣの内から、上記切換制御回路３６から供給された選
択信号に応じた変換画素データを選択し、これを補正画
素データＨＤとして出力する。
【００３８】次に、かかる偽輪郭補正回路３による動作
について説明する。図１３は、第１行第１列〜第９行第
９列までの各画素、及びこれら各画素に対応して供給さ
れた画素データＤの値（輝度レベルを示す）の一例を示
す図である。図１３においては、太線を境界にして左側
の各画素に対しては輝度レベル ”３１”に対応した画
素データが供給され、右側が輝度レベル”３２”に対応
した画素データが供給された場合の一例を示している。
この際、かかる太線を境にして互いに画素データの第５
ビット目でビット反転が生じている。
について説明する。図１３は、第１行第１列〜第９行第
９列までの各画素、及びこれら各画素に対応して供給さ
れた画素データＤの値（輝度レベルを示す）の一例を示
す図である。図１３においては、太線を境界にして左側
の各画素に対しては輝度レベル ”３１”に対応した画
素データが供給され、右側が輝度レベル”３２”に対応
した画素データが供給された場合の一例を示している。
この際、かかる太線を境にして互いに画素データの第５
ビット目でビット反転が生じている。
【００３９】ここで、図１３において破線にて囲まれた
第２行第２列の画素〜第２行第９列の画素各々に対応し
た画素データＤが順次、図６に示される偽輪郭補正回路
３に供給された場合を例にとってその動作を説明する。
先ず、第２行第２列の画素に対応して供給された画素デ
ータに対して、この画素に隣接する複数の画素（図８の
ａ〜ｈの位置に存在する各画素）に対応して供給された
各画素データは、全て、この第２行第２列の画素データ
と同一の輝度レベル”３１”である。よって、この際、
上位ビット反転検出回路３１は、ビット反転が生じてい
ないことを示す論理値「０」の検出信号Ｐを切換制御回
路３６に供給する。従って、セレクタ３７は、第３デー
タ変換回路３５によって変換して得られた変換画素デー
タＣを選択し、これを図１４に示されるように、第２行
第２列の画素に対応した補正画素データＨＤとして出力
する。
第２行第２列の画素〜第２行第９列の画素各々に対応し
た画素データＤが順次、図６に示される偽輪郭補正回路
３に供給された場合を例にとってその動作を説明する。
先ず、第２行第２列の画素に対応して供給された画素デ
ータに対して、この画素に隣接する複数の画素（図８の
ａ〜ｈの位置に存在する各画素）に対応して供給された
各画素データは、全て、この第２行第２列の画素データ
と同一の輝度レベル”３１”である。よって、この際、
上位ビット反転検出回路３１は、ビット反転が生じてい
ないことを示す論理値「０」の検出信号Ｐを切換制御回
路３６に供給する。従って、セレクタ３７は、第３デー
タ変換回路３５によって変換して得られた変換画素デー
タＣを選択し、これを図１４に示されるように、第２行
第２列の画素に対応した補正画素データＨＤとして出力
する。
【００４０】次に、第２行第３列の画素に対応して供給
された画素データに対しても同様に、この画素に隣接す
る複数の画素に対応して供給された各画素データは、全
て、同一の輝度レベル”３１”である。よって、上述と
同様に、上位ビット反転検出回路３１は、上位ビットで
の反転が生じていないことを示す論理値「０」の検出信
号Ｐを切換制御回路３６に供給する。従って、セレクタ
３７は、再び第３データ変換回路３５によって変換して
得られた変換画素データＣを選択し、これを図１４に示
されるように、第２行第３列の画素に対応した補正画素
データＨＤとして出力する。
された画素データに対しても同様に、この画素に隣接す
る複数の画素に対応して供給された各画素データは、全
て、同一の輝度レベル”３１”である。よって、上述と
同様に、上位ビット反転検出回路３１は、上位ビットで
の反転が生じていないことを示す論理値「０」の検出信
号Ｐを切換制御回路３６に供給する。従って、セレクタ
３７は、再び第３データ変換回路３５によって変換して
得られた変換画素データＣを選択し、これを図１４に示
されるように、第２行第３列の画素に対応した補正画素
データＨＤとして出力する。
【００４１】次に、第２行第４列の画素に対応して供給
された輝度レベル”３１”の画素データに対しては、こ
の画素の右斜め下に隣接する画素（第３行第５列の画
素）に対応した画素データの輝度レベルが”３２”であ
り、その第５ビットでビット反転が生じている。よっ
て、この際、上位ビット反転検出回路３１は、論理値
「１」の検出信号Ｐを切換制御回路３６に供給する。こ
の際、セレクタ３７は、第１データ変換回路３３によっ
て変換して得られた変換画素データＡを選択し、これを
図１４に示されるように、第２行第４列の画素に対応し
た補正画素データＨＤとして出力する。
された輝度レベル”３１”の画素データに対しては、こ
の画素の右斜め下に隣接する画素（第３行第５列の画
素）に対応した画素データの輝度レベルが”３２”であ
り、その第５ビットでビット反転が生じている。よっ
て、この際、上位ビット反転検出回路３１は、論理値
「１」の検出信号Ｐを切換制御回路３６に供給する。こ
の際、セレクタ３７は、第１データ変換回路３３によっ
て変換して得られた変換画素データＡを選択し、これを
図１４に示されるように、第２行第４列の画素に対応し
た補正画素データＨＤとして出力する。
【００４２】次に、第２行第５列の画素に対応して供給
された輝度レベル”３１”の画素データに対しては、こ
の画素の右横、右斜め下、及び下各々に隣接する画素に
対応した画素データの輝度レベルが”３２”であり、そ
の第５ビットでビット反転が生じている。よって、この
際、上位ビット反転検出回路３１は、論理値「１」の検
出信号Ｐを切換制御回路３６に供給する。この際、セレ
クタ３７は、第２データ変換回路３４によって変換して
得られた変換画素データＢを選択し、これを図１４に示
されるように、第２行第５列の画素に対応した補正画素
データＨＤとして出力する。
された輝度レベル”３１”の画素データに対しては、こ
の画素の右横、右斜め下、及び下各々に隣接する画素に
対応した画素データの輝度レベルが”３２”であり、そ
の第５ビットでビット反転が生じている。よって、この
際、上位ビット反転検出回路３１は、論理値「１」の検
出信号Ｐを切換制御回路３６に供給する。この際、セレ
クタ３７は、第２データ変換回路３４によって変換して
得られた変換画素データＢを選択し、これを図１４に示
されるように、第２行第５列の画素に対応した補正画素
データＨＤとして出力する。
【００４３】次に、第２行第６列の画素に対応して供給
された輝度レベル”３２”の画素データに対しては、こ
の画素の上、右斜め上、及び左横各々に隣接する画素に
対応した画素データの輝度レベルが”３１”であり、第
５ビット目でビット反転が生じている。よって、この
際、上位ビット反転検出回路３１は、論理値「１」の検
出信号Ｐを切換制御回路３６に供給する。この際、セレ
クタ３７は、第１データ変換回路３３によって変換して
得られた変換画素データＡを選択し、これを図１４に示
されるように、第２行第６列の画素に対応した補正画素
データＨＤとして出力する。
された輝度レベル”３２”の画素データに対しては、こ
の画素の上、右斜め上、及び左横各々に隣接する画素に
対応した画素データの輝度レベルが”３１”であり、第
５ビット目でビット反転が生じている。よって、この
際、上位ビット反転検出回路３１は、論理値「１」の検
出信号Ｐを切換制御回路３６に供給する。この際、セレ
クタ３７は、第１データ変換回路３３によって変換して
得られた変換画素データＡを選択し、これを図１４に示
されるように、第２行第６列の画素に対応した補正画素
データＨＤとして出力する。
【００４４】次に、第２行第７列の画素に対応して供給
された輝度レベル”３２”の画素データに対しては、こ
の画素の左斜め上に隣接する画素に対応した画素データ
の輝度レベルが”３１”であり、第５ビット目でビット
反転が生じている。よって、この際、上位ビット反転検
出回路３１は、論理値「１」の検出信号Ｐを切換制御回
路３６に供給する。この際、セレクタ３７は、第２デー
タ変換回路３４によって変換して得られた変換画素デー
タＢを選択し、これを図１４に示されるように、第２行
第７列の画素に対応した補正画素データＨＤとして出力
する。
された輝度レベル”３２”の画素データに対しては、こ
の画素の左斜め上に隣接する画素に対応した画素データ
の輝度レベルが”３１”であり、第５ビット目でビット
反転が生じている。よって、この際、上位ビット反転検
出回路３１は、論理値「１」の検出信号Ｐを切換制御回
路３６に供給する。この際、セレクタ３７は、第２デー
タ変換回路３４によって変換して得られた変換画素デー
タＢを選択し、これを図１４に示されるように、第２行
第７列の画素に対応した補正画素データＨＤとして出力
する。
【００４５】次に、第２行第８列の画素に対応して供給
された画素データに対しては、この画素に隣接する複数
の画素に対応して供給された各画素データは、全て、こ
の第２行第８列の画素データと同一の輝度レベル”３
２”である。よって、この際、上位ビット反転検出回路
３１は、ビット反転が生じていないことを示す論理値
「０」の検出信号Ｐを切換制御回路３６に供給する。従
って、セレクタ３７は、第３データ変換回路３５によっ
て変換して得られた変換画素データＣを選択し、これを
図１４に示されるように、第２行第８列の画素に対応し
た補正画素データＨＤとして出力する。
された画素データに対しては、この画素に隣接する複数
の画素に対応して供給された各画素データは、全て、こ
の第２行第８列の画素データと同一の輝度レベル”３
２”である。よって、この際、上位ビット反転検出回路
３１は、ビット反転が生じていないことを示す論理値
「０」の検出信号Ｐを切換制御回路３６に供給する。従
って、セレクタ３７は、第３データ変換回路３５によっ
て変換して得られた変換画素データＣを選択し、これを
図１４に示されるように、第２行第８列の画素に対応し
た補正画素データＨＤとして出力する。
【００４６】次に、第２行第９列の画素に対応して供給
された画素データに対しても、同様に、この画素に隣接
する複数の画素に対応して供給された各画素データは、
全て、同一の輝度レベル”３２”である。よって、上述
と同様に、上位ビット反転検出回路３１は、論理値
「０」の検出信号Ｐを切換制御回路３６に供給する。従
って、セレクタ３７は、再び第３データ変換回路３５に
よって変換して得られた変換画素データＣを選択し、こ
れを図１４に示されるように、第２行第９列の画素に対
応した補正画素データＨＤとして出力する。
された画素データに対しても、同様に、この画素に隣接
する複数の画素に対応して供給された各画素データは、
全て、同一の輝度レベル”３２”である。よって、上述
と同様に、上位ビット反転検出回路３１は、論理値
「０」の検出信号Ｐを切換制御回路３６に供給する。従
って、セレクタ３７は、再び第３データ変換回路３５に
よって変換して得られた変換画素データＣを選択し、こ
れを図１４に示されるように、第２行第９列の画素に対
応した補正画素データＨＤとして出力する。
【００４７】フレームメモリ４は、かかる補正画素デー
タＨＤの書込を行い、画面１フィールド分の書き込み終
了毎にこの書き込んだ補正画素データＨＤを読み出して
これを画素駆動データとして列電極ドライバ６に供給す
る。ここで、かかる補正画素データＨＤとしての変換画
素データＡ〜Ｃの各ビットにおける論理値「０」は非発
光、論理値「１」は発光を指定するものであり、その１
フィールド期間中における発光期間は、図１に示される
発光期間フォーマットに従っている。すなわち、変換画
素データＡ〜Ｃ各々は、図１に示されるサブフィールド
各々での発光の有無を示す発光パターンを示しているの
である。
タＨＤの書込を行い、画面１フィールド分の書き込み終
了毎にこの書き込んだ補正画素データＨＤを読み出して
これを画素駆動データとして列電極ドライバ６に供給す
る。ここで、かかる補正画素データＨＤとしての変換画
素データＡ〜Ｃの各ビットにおける論理値「０」は非発
光、論理値「１」は発光を指定するものであり、その１
フィールド期間中における発光期間は、図１に示される
発光期間フォーマットに従っている。すなわち、変換画
素データＡ〜Ｃ各々は、図１に示されるサブフィールド
各々での発光の有無を示す発光パターンを示しているの
である。
【００４８】以上の如く、本発明においては、１画素毎
に対応した画素データに基づいた発光パターン（変換画
素データＣ）にて階調駆動を行うにあたり、上記図１３
及び図１４に示されるように、かかる１画素毎に対応し
た画素データの上位ビットの論理値が、この画素に隣接
する複数の画素各々に対応した各画素データの上位ビッ
トの論理値のいずれか１つとでも異なっている場合に
は、上記発光パターン（変換画素データＣ）を他の発光
パターン（変換画素データＡ又はＢ）に変更して偽輪郭
の低減を計る構成としたのである。
に対応した画素データに基づいた発光パターン（変換画
素データＣ）にて階調駆動を行うにあたり、上記図１３
及び図１４に示されるように、かかる１画素毎に対応し
た画素データの上位ビットの論理値が、この画素に隣接
する複数の画素各々に対応した各画素データの上位ビッ
トの論理値のいずれか１つとでも異なっている場合に
は、上記発光パターン（変換画素データＣ）を他の発光
パターン（変換画素データＡ又はＢ）に変更して偽輪郭
の低減を計る構成としたのである。
【００４９】かかる構成によれば、上述した如き隣接す
る画素間で画素データの上位ビットの反転が生じていな
い領域では、発光パターンの変更がなされないので、例
え、この部分に表示された移動映像体を目で追っても偽
輪郭が視認されることはないのである。尚、図１１及び
図１２に示されるが如き第４変換テーブルを用いるので
あれば、上述した如き、画素データの上位ビット反転が
生じていない領域に対しても、図１５に示されるよう
に、その発光パターンを画素毎に千鳥状に変更（変換画
素データＣ及びＤとで）しても良い。
る画素間で画素データの上位ビットの反転が生じていな
い領域では、発光パターンの変更がなされないので、例
え、この部分に表示された移動映像体を目で追っても偽
輪郭が視認されることはないのである。尚、図１１及び
図１２に示されるが如き第４変換テーブルを用いるので
あれば、上述した如き、画素データの上位ビット反転が
生じていない領域に対しても、図１５に示されるよう
に、その発光パターンを画素毎に千鳥状に変更（変換画
素データＣ及びＤとで）しても良い。
【００５０】これは、かかる第４変換テーブルにて変換
して得られる変換画素データＤが上記第３変換テーブル
による変換画素データＣに対し、論理値「１」をとる最
上位のサブフィールドでの発光／非発光を制御するビッ
トを固定化しているからである。かかる構成によれば、
例え、図１５に示されるように、変換画素データＣ及び
Ｄとで発光パターンを各画素毎に千鳥状に変更する構成
としても、偽輪郭の影響は目立たないのである。
して得られる変換画素データＤが上記第３変換テーブル
による変換画素データＣに対し、論理値「１」をとる最
上位のサブフィールドでの発光／非発光を制御するビッ
トを固定化しているからである。かかる構成によれば、
例え、図１５に示されるように、変換画素データＣ及び
Ｄとで発光パターンを各画素毎に千鳥状に変更する構成
としても、偽輪郭の影響は目立たないのである。
【００５１】又、上記実施例においては、画素データの
上位ビットの反転が生じている境界付近の領域において
のみ、変換画素データＡ及びＢを用いるようにしている
が、図１６及び図１７に示されるように、このビット反
転が生じていない領域においても、変換画素データＡ又
はＢのいずれか一方を固定化して用いる構成としても良
い。
上位ビットの反転が生じている境界付近の領域において
のみ、変換画素データＡ及びＢを用いるようにしている
が、図１６及び図１７に示されるように、このビット反
転が生じていない領域においても、変換画素データＡ又
はＢのいずれか一方を固定化して用いる構成としても良
い。
【００５２】又、上記実施例において、上位ビット反転
検出回路３１は、その上位ビット反転検出を、図８に示
されるが如く、画素Ｚに隣接する８つの画素ａ〜ｈ各々
に対応した画素データに対して実施するようにしている
が、かかる構成に限定されるものではない。例えば、画
素ｂ、画素ｄ、画素ｅ、画素ｇの如き、上下左右に隣接
する４つの画素に対応した画素データに対してのみ検出
を実施するようにしても良い。又、これら８つの画素ａ
〜ｈの外側に隣接する画素をも含んだ２４個の画素に対
応した各画素データに対して検出を実施するようにして
も良い。
検出回路３１は、その上位ビット反転検出を、図８に示
されるが如く、画素Ｚに隣接する８つの画素ａ〜ｈ各々
に対応した画素データに対して実施するようにしている
が、かかる構成に限定されるものではない。例えば、画
素ｂ、画素ｄ、画素ｅ、画素ｇの如き、上下左右に隣接
する４つの画素に対応した画素データに対してのみ検出
を実施するようにしても良い。又、これら８つの画素ａ
〜ｈの外側に隣接する画素をも含んだ２４個の画素に対
応した各画素データに対して検出を実施するようにして
も良い。
【００５３】尚、上記実施例においては、図１に示され
るが如き発光フォーマットにて、１フィールド期間内の
発光を行う旨説明したが、かかる図１に代わり図１８に
示される発光フォーマットを採用することにより、より
有効に偽輪郭の低減を計ることが可能となる。図１８に
示される実施例においては１２８階調の中間輝度を実現
するものであり、１フィールド期間を、下記の如き発光
期間比にて発光を実施するサブフィールドＳＦ７〜ＳＦ
１に分割している。
るが如き発光フォーマットにて、１フィールド期間内の
発光を行う旨説明したが、かかる図１に代わり図１８に
示される発光フォーマットを採用することにより、より
有効に偽輪郭の低減を計ることが可能となる。図１８に
示される実施例においては１２８階調の中間輝度を実現
するものであり、１フィールド期間を、下記の如き発光
期間比にて発光を実施するサブフィールドＳＦ７〜ＳＦ
１に分割している。
【００５４】
【数２】 サブフィールドＳＦ７：６４ サブフィールドＳＦ６：３２ サブフィールドＳＦ５：１６ サブフィールドＳＦ４：８ サブフィールドＳＦ３：４ サブフィールドＳＦ２：２ サブフィールドＳＦ１：１ 更に、これらサブフィールドの中で重み付けの重いサブ
フィールドＳＦ７を、各々が発光期間比３２であるＳＦ
７1及びＳＦ７2に２分割し、サブフィールドＳＦ６を、
各々が発光期間比１６であるＳＦ６1及びＳＦ６2に２分
割し、サブフィールドＳＦ５を、各々が発光期間比８で
あるＳＦ５1及びＳＦ５2に２分割し、サブフィールドＳ
Ｆ４を、各々が発光期間比４であるＳＦ４1及びＳＦ４2
に２分割して配列する。
フィールドＳＦ７を、各々が発光期間比３２であるＳＦ
７1及びＳＦ７2に２分割し、サブフィールドＳＦ６を、
各々が発光期間比１６であるＳＦ６1及びＳＦ６2に２分
割し、サブフィールドＳＦ５を、各々が発光期間比８で
あるＳＦ５1及びＳＦ５2に２分割し、サブフィールドＳ
Ｆ４を、各々が発光期間比４であるＳＦ４1及びＳＦ４2
に２分割して配列する。
【００５５】この際、図１８（ａ）及び（ｂ）に示され
るが如き、２通りの配列からなる発光フォーマットを用
意する。これらは、サブフィールドＳＦ１〜ＳＦ３の配
列が同一であるものの、サブフィールドＳＦ４1〜ＳＦ
７1による発光順序、及びサブフィールドＳＦ７2〜ＳＦ
４2による発光順序が互いに逆になっている。ここで、
かかる図１８（ａ）及び（ｂ）に示される発光フォーマ
ットによる発光動作を図１９に示されるようにフィール
ド毎に交互に実施するのである。尚、フレーム毎に交互
に実施するようにしても良い。
るが如き、２通りの配列からなる発光フォーマットを用
意する。これらは、サブフィールドＳＦ１〜ＳＦ３の配
列が同一であるものの、サブフィールドＳＦ４1〜ＳＦ
７1による発光順序、及びサブフィールドＳＦ７2〜ＳＦ
４2による発光順序が互いに逆になっている。ここで、
かかる図１８（ａ）及び（ｂ）に示される発光フォーマ
ットによる発光動作を図１９に示されるようにフィール
ド毎に交互に実施するのである。尚、フレーム毎に交互
に実施するようにしても良い。
【００５６】かかる構成によれば、各サブフィールドの
重なりがずれるのでドット妨害が軽減されるのである。
重なりがずれるのでドット妨害が軽減されるのである。
【００５７】
【発明の効果】上記したことから明らかな如く、本発明
においては、１画素毎に対応した画素データに基づいた
発光パターンにて階調駆動を行うにあたり、かかる１画
素毎に対応した画素データに対し、この画素に隣接する
複数の画素各々に対応した各画素データのいずれか１つ
でも、その上位ビットの論理値が互いに異なったもので
ある場合には、上記発光パターンを他の発光パターンに
変更して偽輪郭の低減を計る構成としている。
においては、１画素毎に対応した画素データに基づいた
発光パターンにて階調駆動を行うにあたり、かかる１画
素毎に対応した画素データに対し、この画素に隣接する
複数の画素各々に対応した各画素データのいずれか１つ
でも、その上位ビットの論理値が互いに異なったもので
ある場合には、上記発光パターンを他の発光パターンに
変更して偽輪郭の低減を計る構成としている。
【００５８】よって、本発明によれば、画素データの上
位ビットの反転が生じる境界付近において視認されてい
た偽輪郭が防止されると共に、画面上に表示された略同
一階調レベルからなる移動映像体を目で追うようなこと
があっても偽輪郭が生じることのない良好な映像を提供
することが可能となるのである。
位ビットの反転が生じる境界付近において視認されてい
た偽輪郭が防止されると共に、画面上に表示された略同
一階調レベルからなる移動映像体を目で追うようなこと
があっても偽輪郭が生じることのない良好な映像を提供
することが可能となるのである。
【図１】１フィールド期間における発光フォーマットの
一例を示す図である。
一例を示す図である。
【図２】輝度階調レベル３２の発光を実施する際の１フ
ィールド期間中における発光／非発光状態を示す図であ
る。
ィールド期間中における発光／非発光状態を示す図であ
る。
【図３】偽輪郭の発生原因を説明する為の図である。
【図４】画面上における各画素の位置を示す図である。
【図５】本発明による駆動装置を備えたプラズマディス
プレイの概略構成を示す図である。
プレイの概略構成を示す図である。
【図６】偽輪郭補正回路３の内部構成を示す図である。
【図７】上位ビット反転検出回路３１の内部構成を示す
図である。
図である。
【図８】画素Ｚ及び画素Ｚに隣接する複数の画素ａ〜ｈ
各々の位置関係を示す図である。
各々の位置関係を示す図である。
【図９】偽輪郭補正回路３における第１及び第２変換テ
ーブルの一例を示す図である。
ーブルの一例を示す図である。
【図１０】偽輪郭補正回路３における第１及び第２変換
テーブルの一例を示す図である。
テーブルの一例を示す図である。
【図１１】偽輪郭補正回路３における第３及び第４変換
テーブルの一例を示す図である。
テーブルの一例を示す図である。
【図１２】偽輪郭補正回路３における第３及び第４変換
テーブルの一例を示す図である。
テーブルの一例を示す図である。
【図１３】偽輪郭補正回路３による動作例を説明する為
の図である。
の図である。
【図１４】偽輪郭補正回路３による動作例を説明する為
の図である。
の図である。
【図１５】偽輪郭補正回路３による動作例を説明する為
の図である。
の図である。
【図１６】偽輪郭補正回路３による動作例を説明する為
の図である。
の図である。
【図１７】偽輪郭補正回路３による動作例を説明する為
の図である。
の図である。
【図１８】本発明の駆動装置による１フィールド期間に
おける発光フォーマットの一例を示す図である。
おける発光フォーマットの一例を示す図である。
【図１９】本発明の駆動装置による発光動作の概要を示
す図である。
す図である。
３ 偽輪郭補正回路 ３１ 上位ビット反転検出回路 ３３ 第１データ変換回路 ３４ 第２データ変換回路 ３５ 第３データ変換回路 ３６ 切換制御回路 ３７ セレクタ
Claims (5)
- 【請求項１】 自発光表示器の各画素に対応した画素デ
ータの各ビット桁の重み付けに対応した時間だけ発光を
行う複数のサブフィールドの内で重み付けの重いビット
桁に対応する前記サブフィールドを複数に分割して１フ
ィールド分の発光駆動を行う自発光表示器の駆動装置で
あって、 前記画素データ各々を１フィールド期間中における総発
光期間が同一でありかつ互いに前記１フィールド期間中
における発光及び非発光のタイミングが夫々異なる複数
の変換画素データに変換する手段と、 前記変換画素データのいずれか１つを選択してこの選択
した変換画素データに基づいた発光駆動を行う駆動手段
と、 １画素に対応した前記画素データの重み付けの重いビッ
トの論理値が前記１画素に隣接した複数の画素の画素デ
ータ各々の重み付けの重いビットの論理値のうちの少な
くとも１つと異なる場合に検出信号を発生する検出手段
とを有し、 前記駆動手段は、前記検出信号の発生に応じて選択すべ
き前記変換画素データを前記画素データ毎に変更するこ
とを特徴とする自発光表示器の駆動装置。 - 【請求項２】 前記駆動手段は、前記検出信号が発生し
ている場合には前記１画素に隣接した複数の画素の内で
上下左右に隣接する４つの画素の画素データ各々に対応
して選択する前記変換画素データ各々とは異なる変換画
素データを選択することを特徴とする請求項１記載の自
発光表示器の駆動装置。 - 【請求項３】 複数の前記変換画素データは、第１、第
２及び第３変換画素データからなり、 前記駆動手段は、前記検出信号が発生していない場合に
は前記第１変換画素データを選択してこの第１変換画素
データに基づいた発光駆動を行う一方、前記検出信号が
発生した場合には前記第２及び第３変換画素データの内
から前記選択を行うことを特徴とする請求項１記載の自
発光表示器の駆動装置。 - 【請求項４】 複数の前記変換画素データは、第１及び
第２変換画素データからなり、 前記駆動手段は、前記検出信号が発生していない場合に
は前記第１変換画素データ及び前記第２変換画素データ
の内のいずれか一方を固定選択してこの選択した変換画
素データに基づいた発光駆動を行う一方、前記検出信号
が発生した場合には前記第１変換画素データ及び前記第
２変換画素データの内のいずれか一方を各画素データ毎
に変更しつつ選択してこの選択した変換画素データに基
づいた発光駆動を行うことを特徴とする請求項１記載の
自発光表示器の駆動装置。 - 【請求項５】 自発光表示器の各画素に対応した画素デ
ータの各ビット桁の重み付けに対応した時間だけ発光を
行う複数のサブフィールドの内で重み付けの重いビット
桁に対応する前記サブフィールドを２分割した複数の分
割サブフィールドをもって１フィールド分の発光表示を
行う自発光表示器の駆動方法であって、 ２分割された前記分割サブフィールドの一方及び他方を
夫々１フィールドの発光期間の中心に対して対称にかつ
重み付けの重い順に配置すると共に１フィールド又は１
フレーム毎に前記分割サブフィールドの発光駆動の順番
を反転することを特徴とする自発光表示器の駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8279662A JPH10124000A (ja) | 1996-10-22 | 1996-10-22 | 自発光表示器の駆動装置 |
| US08/955,951 US6064356A (en) | 1996-10-22 | 1997-10-22 | Driving system for a self-luminous display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8279662A JPH10124000A (ja) | 1996-10-22 | 1996-10-22 | 自発光表示器の駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10124000A true JPH10124000A (ja) | 1998-05-15 |
Family
ID=17614118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8279662A Pending JPH10124000A (ja) | 1996-10-22 | 1996-10-22 | 自発光表示器の駆動装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6064356A (ja) |
| JP (1) | JPH10124000A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000105565A (ja) * | 1998-07-30 | 2000-04-11 | Shigeo Mikoshiba | 中間調表示方法および表示装置 |
| JP2001051641A (ja) * | 1999-08-16 | 2001-02-23 | Matsushita Electric Ind Co Ltd | 階調表示方法および階調表示装置 |
| JP2002091368A (ja) * | 2000-09-06 | 2002-03-27 | Lg Electronics Inc | 階調表示方法及び表示装置 |
| JP2003015589A (ja) * | 2001-06-28 | 2003-01-17 | Lg Electronics Inc | 表示装置及び階調表示方法 |
| JP2005250449A (ja) * | 2004-02-02 | 2005-09-15 | Victor Co Of Japan Ltd | 画像表示装置の駆動方法 |
| JP2007143159A (ja) * | 2005-11-18 | 2007-06-07 | Samsung Electronics Co Ltd | タイミングで出力データを初期強化する出力ドライバー及び出力ドライブ方法 |
| JP2013050682A (ja) * | 2011-08-31 | 2013-03-14 | Sony Corp | 駆動回路、表示装置、および表示装置の駆動方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1130069C (zh) * | 1998-04-17 | 2003-12-03 | 松下电器产业株式会社 | 假轮廓校正装置和方法 |
| EP0982707A1 (en) * | 1998-08-19 | 2000-03-01 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for processing video pictures, in particular for large area flicker effect reduction |
| US6597331B1 (en) * | 1998-11-30 | 2003-07-22 | Orion Electric Co. Ltd. | Method of driving a plasma display panel |
| JP2001013482A (ja) * | 1999-04-28 | 2001-01-19 | Sharp Corp | マトリクス表示装置およびプラズマアドレス表示装置 |
| US6525702B1 (en) * | 1999-09-17 | 2003-02-25 | Koninklijke Philips Electronics N.V. | Method of and unit for displaying an image in sub-fields |
| JP3620434B2 (ja) | 2000-07-26 | 2005-02-16 | 株式会社日立製作所 | 情報処理システム |
| WO2002037461A2 (en) * | 2000-10-31 | 2002-05-10 | Koninklijke Philips Electronics N.V. | Sub-field driven display device and method |
| JP2003228319A (ja) * | 2002-02-01 | 2003-08-15 | Pioneer Electronic Corp | ディスプレイパネルの駆動方法 |
| US7391391B2 (en) * | 2003-11-13 | 2008-06-24 | Victor Company Of Japan, Limited | Display apparatus |
| US7817170B2 (en) * | 2004-08-03 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for driving the same |
| KR101404582B1 (ko) * | 2006-01-20 | 2014-06-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치의 구동방법 |
| KR100839373B1 (ko) * | 2006-11-20 | 2008-06-19 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5185602A (en) * | 1989-04-10 | 1993-02-09 | Cirrus Logic, Inc. | Method and apparatus for producing perception of high quality grayscale shading on digitally commanded displays |
| JP2720607B2 (ja) * | 1990-03-02 | 1998-03-04 | 株式会社日立製作所 | 表示装置、階調表示方法及び駆動回路 |
| US5867142A (en) * | 1991-11-25 | 1999-02-02 | Xerox Corporation | System and method for processing an image having edges |
| US5365251A (en) * | 1992-08-28 | 1994-11-15 | Xerox Corporation | Image quality improvement by hierarchical pattern matching with variable size templates |
| JPH06282242A (ja) * | 1993-03-25 | 1994-10-07 | Pioneer Electron Corp | ガス放電パネルの駆動方法 |
| US5943032A (en) * | 1993-11-17 | 1999-08-24 | Fujitsu Limited | Method and apparatus for controlling the gray scale of plasma display device |
| US5497172A (en) * | 1994-06-13 | 1996-03-05 | Texas Instruments Incorporated | Pulse width modulation for spatial light modulator with split reset addressing |
| JP3555995B2 (ja) * | 1994-10-31 | 2004-08-18 | 富士通株式会社 | プラズマディスプレイ装置 |
-
1996
- 1996-10-22 JP JP8279662A patent/JPH10124000A/ja active Pending
-
1997
- 1997-10-22 US US08/955,951 patent/US6064356A/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000105565A (ja) * | 1998-07-30 | 2000-04-11 | Shigeo Mikoshiba | 中間調表示方法および表示装置 |
| JP2001051641A (ja) * | 1999-08-16 | 2001-02-23 | Matsushita Electric Ind Co Ltd | 階調表示方法および階調表示装置 |
| JP2002091368A (ja) * | 2000-09-06 | 2002-03-27 | Lg Electronics Inc | 階調表示方法及び表示装置 |
| JP2003015589A (ja) * | 2001-06-28 | 2003-01-17 | Lg Electronics Inc | 表示装置及び階調表示方法 |
| JP2005250449A (ja) * | 2004-02-02 | 2005-09-15 | Victor Co Of Japan Ltd | 画像表示装置の駆動方法 |
| JP4591081B2 (ja) * | 2004-02-02 | 2010-12-01 | 日本ビクター株式会社 | 画像表示装置の駆動方法 |
| JP2007143159A (ja) * | 2005-11-18 | 2007-06-07 | Samsung Electronics Co Ltd | タイミングで出力データを初期強化する出力ドライバー及び出力ドライブ方法 |
| JP2013050682A (ja) * | 2011-08-31 | 2013-03-14 | Sony Corp | 駆動回路、表示装置、および表示装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6064356A (en) | 2000-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3618024B2 (ja) | 自発光表示器の駆動装置 | |
| KR100362694B1 (ko) | 플라즈마 표시 패널 구동 방법 | |
| JP3489884B2 (ja) | フレーム内時分割型表示装置及びフレーム内時分割型表示装置における中間調表示方法 | |
| JPH10124000A (ja) | 自発光表示器の駆動装置 | |
| US6008793A (en) | Drive apparatus for self light emitting display unit | |
| JPH10133623A (ja) | 中間調表示方法および表示装置 | |
| JP2003228319A (ja) | ディスプレイパネルの駆動方法 | |
| JP3328134B2 (ja) | フレーム内時分割型中間調表示方法及びフレーム内時分割型表示装置 | |
| JP3761132B2 (ja) | ディスプレイパネルの駆動方法 | |
| JPH09218662A (ja) | 自発光画像表示パネルの駆動方法 | |
| JP2000267627A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2001056665A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2000242227A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH09258688A (ja) | ディスプレイ装置 | |
| JP3476107B2 (ja) | 自発光表示パネルの駆動方法 | |
| JP2000315069A (ja) | ディスプレイパネルの駆動方法 | |
| JP2002351390A (ja) | 表示装置及び階調表示方法 | |
| KR100416143B1 (ko) | 플라즈마 디스플레이 패널의 계조 표시 방법 및 그 장치 | |
| JP3365614B2 (ja) | プラズマディスプレイパネル表示装置及びその駆動方法 | |
| JP2006011468A (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100346809B1 (ko) | 중간조 표시 방법 및 표시 장치 | |
| JP2001236037A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2003015589A (ja) | 表示装置及び階調表示方法 | |
| JP3990612B2 (ja) | 画像評価装置 | |
| JP2001255846A (ja) | プラズマディスプレイパネルの階調表示処理装置 |