JP2000315069A - ディスプレイパネルの駆動方法 - Google Patents

ディスプレイパネルの駆動方法

Info

Publication number
JP2000315069A
JP2000315069A JP11122530A JP12253099A JP2000315069A JP 2000315069 A JP2000315069 A JP 2000315069A JP 11122530 A JP11122530 A JP 11122530A JP 12253099 A JP12253099 A JP 12253099A JP 2000315069 A JP2000315069 A JP 2000315069A
Authority
JP
Japan
Prior art keywords
pixel data
video signal
light emission
light emitting
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11122530A
Other languages
English (en)
Other versions
JP3630584B2 (ja
Inventor
Masahiro Suzuki
雅博 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP12253099A priority Critical patent/JP3630584B2/ja
Priority to US09/560,891 priority patent/US7209100B1/en
Publication of JP2000315069A publication Critical patent/JP2000315069A/ja
Application granted granted Critical
Publication of JP3630584B2 publication Critical patent/JP3630584B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2937—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge being addressed only once per frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2935—Addressed by erasing selected cells that are in an ON state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Abstract

(57)【要約】 【課題】 低消費電力にて良好な中間輝度を得ることが
出来るディスプレイパネルの駆動方法を提供することを
目的とする。 【解決手段】 映像信号における単位表示期間を複数の
分割表示期間に分割し、分割表示期間の各々において、
映像信号に対応した画素データに応じて前記画素セルの
各々を発光セル又は非発光セルのいずれか一方に設定す
る画素データ書込行程と、上記発光セルのみを分割表示
期間各々の重み付けに対応して割り当てた発光回数だけ
発光させる発光維持行程とを実行し、映像信号の輝度レ
ベルに応じて、分割表示期間各々に割り当てるべき発光
回数を変更する。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、マトリクス表示方
式のディスプレイパネルの駆動方法に関する。
【０００２】
【背景技術】近年、薄型平面のマトリクス表示方式のデ
ィスプレイパネルとして、プラズマディスプレイパネル
（以下、ＰＤＰと称する）、及びエレクトロルミネセン
トディスプレイパネル（以下、ＥＬＤＰと称する）等が
実用化されてきた。これらＰＤＰ及びＥＬＤＰにおける
発光素子は、"発光"及び"非発光"の２状態しかもたない
為、入力された映像信号に対応した中間調の輝度を得る
べく、サブフィールド法を用いた階調駆動を実施する。
【０００３】サブフィールド法では、入力された映像信
号を各画素毎にＮビットの画素データに変換し、このＮ
ビットのビット桁各々に対応させて、１フィールドの表
示期間をＮ個のサブフィールドに分割する。各サブフィ
ールドには、上記画素データのビット桁各々に対応した
発光回数が夫々割り当ててあり、上記Ｎビット中の１つ
のビット桁の論理レベルが例えば"１"である場合には、
そのビット桁に対応したサブフィールドにおいて、上述
の如く割り当てた回数分だけ発光を実行する。一方、上
記１つのビット桁の論理レベルが"０"である場合には、
そのビット桁に対応したサブフィールドでは発光を行わ
ない。かかる駆動方法によれば、１フィールド表示期間
内における全てのサブフィールドで実行した発光回数の
合計により、入力映像信号に対応した中間調の輝度が表
現されるのである。
【０００４】
【発明が解決しようとする課題】本発明は、上述した如
きサブフィールド法を用いてマトリクス表示方式のディ
スプレイパネルを階調駆動するにあたり、低消費電力に
て良好な中間輝度を得ることが出来る駆動方法を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明によるディスプレ
イパネルの駆動方法は、複数の画素セルが形成されてい
るディスプレイパネルを映像信号に応じて駆動するディ
スプレイパネルの駆動方法であって、前記映像信号にお
ける単位表示期間を複数の分割表示期間に分割し、前記
分割表示期間の各々において、前記映像信号に対応した
画素データに応じて前記画素セルの各々を発光セル又は
非発光セルのいずれか一方に設定する画素データ書込行
程と、前記発光セルのみを前記分割表示期間各々の重み
付けに対応して割り当てた発光回数だけ発光させる発光
維持行程とを実行し、前記映像信号の輝度レベルに応じ
て、前記分割表示期間各々に割り当てるべき前記発光回
数を変更する。
【０００６】
【発明の実施の形態】以下、本発明の実施例を図を参照
しつつ説明する。図１は、本発明による駆動方法に基づ
いてマトリクス表示方式のディスプレイパネルとしての
プラズマディスプレイパネルを駆動して画像表示を行う
プラズマディスプレイ装置の概略構成を示す図である。
【０００７】図１に示されるように、かかるプラズマデ
ィスプレイ装置は、プラズマディスプレイパネルとして
のＰＤＰ１０と、これを駆動する駆動部と、から構成さ
れている。ＰＤＰ１０は、アドレス電極としてのｍ個の
列電極Ｄ1〜Ｄmと、これら列電極各々と交叉して配列さ
れている夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙn
を備えている。この際、行電極Ｘ及び行電極Ｙは、これ
ら一対にてＰＤＰ１０における１行分に対応した行電極
を形成している。列電極Ｄ、行電極Ｘ及びＹは、放電空
間に対して誘電体層で被覆されており、各行電極対と列
電極との交点にて１画素に対応した放電セルが形成され
る構造となっている。
【０００８】一方、駆動部における同期検出回路３は、
予めガンマ補正処理が施されているアナログの入力映像
信号中から垂直同期信号を検出した時には垂直同期検出
信号Ｖを発生し、これを駆動制御回路２及びピーク輝度
測定回路２０に夫々供給する。又、同期検出回路３は、
かかる入力映像信号中から水平同期信号を検出した時に
は水平同期検出信号Ｈを発生してこれを駆動制御回路２
に供給する。
【０００９】Ａ／Ｄ変換器１は、駆動制御回路２から供
給されるクロック信号に応じて、上記入力映像信号をサ
ンプリングして、１画素毎の画素データＤに変換し、こ
れをデータ変換回路３０に供給する。尚、かかる画素デ
ータＤは、"０"〜"２５５"なる２５６階調分の輝度を表
現し得る８ビットデータである。ピーク輝度測定回路２
０は、上記垂直同期検出信号Ｖにて区切られる１フィー
ルド分の入力映像信号毎に、この１フィールド分の入力
映像信号中から最大の輝度レベルを測定し、その輝度レ
ベルを示すピーク輝度データＰＤをピーク輝度ランク判
定回路２１に供給する。ピーク輝度ランク判定回路２１
は、上記ピーク輝度データＰＤによって示されるピーク
輝度レベルが"０"〜"９１"、"９２"〜"１８２"、及び"
１８３"〜"２５５"のいずれの範囲内にあるかを判別す
る。ここで、かかるピーク輝度レベルが"０"〜"９１"内
にあると判別した場合、ピーク輝度ランク判定回路２１
は、低輝度ランクに属することを示す"０１"なるピーク
輝度ランク信号ＰＬを、駆動制御回路２及びデータ変換
回路３０各々に供給する。又、ピーク輝度ランク判定回
路２１は、上記ピーク輝度データＰＤによって示される
ピーク輝度レベルが"９２"〜"１８２"内にあると判別し
た場合、中輝度ランクに属することを示す"１０"なるピ
ーク輝度ランク信号ＰＬを、駆動制御回路２及びデータ
変換回路３０の各々に供給する。又、上記ピーク輝度デ
ータＰＤによって示されるピーク輝度レベルが"１８３"
〜"２５５"内にあると判別した場合には、ピーク輝度ラ
ンク判定回路２１は、高輝度ランクに属することを示
す"１１"なるピーク輝度ランク信号ＰＬを、駆動制御回
路２及びデータ変換回路３０の各々に供給する。
【００１０】図２は、かかるデータ変換回路３０の内部
構成を示す図である。図２において、第１データ変換回
路３２は、８ビットで"０"〜"２５５"なる２５６階調の
輝度を表現し得る上記画素データＤのデータ値を"０"
〜"２２４"なる範囲内に調整した調整画素データＤPに
変換し、これを多階調化処理回路３３に供給する。尚、
かかる第１データ変換回路３２における画素データＤか
ら調整画素データＤPへの変換特性は、上記ピーク輝度
ランク信号ＰＬに応じたものである。
【００１１】図３は、かかる第１データ変換回路３２の
内部構成を示す図である。図３において、データ変換回
路３２１は、上記画素データＤを図４に示されるが如き
変換特性に従って８ビットで"０"〜"２２４"なる輝度範
囲の画素データＤ Aに変換し、これをセレクタ３２２に
供給する。データ変換回路３２３は、上記画素データＤ
を図５に示されるが如き変換特性に従って８ビットで"
０"〜"２２４"なる輝度範囲の画素データＤBに変換し、
これをセレクタ３２２に供給する。データ変換回路３２
４は、上記画素データＤを図６に示されるが如き変換特
性に従って８ビットで"０"〜"２２４"なる輝度範囲の画
素データＤCに変換し、これをセレクタ３２２に供給す
る。セレクタ３２２は、上記画素データＤA、ＤB、及び
ＤCの内から、上記ピーク輝度ランク信号ＰＬに応じた
１つを選択し、これを調整画素データＤPとして出力す
る。すなわち、セレクタ３２２は、上記ピーク輝度ラン
ク信号ＰＬが"０１"、つまり、低輝度ランクに属するこ
とを示す場合には上記画素データＤA、ＤB、及びＤCの
内から画素データＤCを択一的に選択してこれを調整画
素データＤPとして出力する。又、セレクタ３２２は、
上記ピーク輝度ランク信号ＰＬが"１０"、つまり、中輝
度ランクに属することを示す場合には画素データＤBを
択一的に選択し、これを調整画素データＤPとして出力
する。又、セレクタ３２２は、上記ピーク輝度ランク信
号ＰＬが"１１"、つまり、高輝度ランクに属することを
示す場合には画素データＤAを択一的に選択し、これを
調整画素データＤPとして出力するのである。
【００１２】図２における多階調化処理回路３３は、上
記多階調化前段処理回路３２から供給された８ビットの
画素データＤPに対して誤差拡散処理及びディザ処理等
を施すことにより、視覚上における輝度の階調表現数を
略２５６階調に維持しつつもそのビット数を４ビットに
圧縮した多階調化画素データＤSを求める。先ず、上記
誤差拡散処理では、画素データＤP中の上位６ビット分
を表示データ、残りの下位２ビット分を誤差データとし
て夫々分離し、周辺画素各々に対応した画素データＤP
から求められた誤差データを夫々重み付け加算したもの
を、上記表示データに反映させるようにしている。かか
る動作により、原画素における下位２ビット分の輝度が
上記周辺画素により擬似的に表現され、それ故に８ビッ
トよりも少ないビット数、すなわち６ビット分の表示デ
ータにて、上記８ビット分の画素データと同等の輝度階
調表現が可能になるのである。
【００１３】次に、かかる誤差拡散処理によって得られ
た６ビットの誤差拡散処理画素データにディザ処理を施
すことにより、この誤差拡散処理画素データと同等な輝
度階調レベルを維持しつつもビット数を４ビットに減ら
した多階調化画素データＤSを生成する。この際、ディ
ザ処理とは、隣接する複数個の画素により１つの中間表
示レベルを表現するものである。例えば、８ビットの画
素データの内の上位６ビットの画素データを用いて８ビ
ット相当の階調表示を行う場合、左右、上下に互いに隣
接する４つの画素を１組とし、この１組の各画素に対応
した画素データ各々に、互いに異なる係数値からなる４
つのディザ係数ａ〜ｄを夫々割り当てて加算する。かか
るディザ処理によれば、４画素で４つの異なる中間表示
レベルの組み合わせが発生することになる。よって、例
え画素データのビット数が６ビットであっても、視覚さ
れる輝度階調レベルは４倍、すなわち、８ビット相当の
中間調表示が可能となるのである。
【００１４】かかる多階調化処理回路３３によって生成
された多階調化画素データＤSは、第２データ変換回路
３４に供給される。第２データ変換回路３４は、かかる
多階調化画素データＤSを、図７に示されるが如き変換
テーブルに従って１画素の駆動を為す１４ビット(第１
〜第１４ビット)の駆動画素データＨＤに変換し、これ
をメモリ４に供給する。
【００１５】メモリ４は、駆動制御回路２から供給され
た書込信号に従って上記駆動画素データＨＤを順次書き
込む。かかる書込動作によりＰＤＰ１０における１画面
（ｎ行、ｍ列）分の書き込みが終了すると、メモリ４
は、この１画面分の駆動画素データＨＤ11-nmを各ビッ
ト桁毎に、 ＤＢ１11-nm：駆動画素データＨＤ11-nmの第１ビット目 ＤＢ２11-nm：駆動画素データＨＤ11-nmの第２ビット目 ＤＢ３11-nm：駆動画素データＨＤ11-nmの第３ビット目 ＤＢ４11-nm：駆動画素データＨＤ11-nmの第４ビット目 ＤＢ５11-nm：駆動画素データＨＤ11-nmの第５ビット目 ＤＢ６11-nm：駆動画素データＨＤ11-nmの第６ビット目 ＤＢ７11-nm：駆動画素データＨＤ11-nmの第７ビット目 ＤＢ８11-nm：駆動画素データＨＤ11-nmの第８ビット目 ＤＢ９11-nm：駆動画素データＨＤ11-nmの第９ビット目 ＤＢ1011-nm：駆動画素データＨＤ11-nmの第10ビット目 ＤＢ1111-nm：駆動画素データＨＤ11-nmの第11ビット目 ＤＢ1211-nm：駆動画素データＨＤ11-nmの第12ビット目 ＤＢ1311-nm：駆動画素データＨＤ11-nmの第13ビット目 ＤＢ1411-nm：駆動画素データＨＤ11-nmの第14ビット目 の如く１４分割した駆動画素データビットＤＢ１11-nm
〜ＤＢ1411-nmとして捉え、これらＤＢ１11-nm、ＤＢ２
11-nm、・・・・、ＤＢ1411-nm各々を、駆動制御回路２から
供給された読出信号に従って１行分毎に順次読み出して
アドレスドライバ６に供給する。
【００１６】駆動制御回路２は、上記水平同期信号Ｈ及
び垂直同期信号Ｖに同期して、上記Ａ／Ｄ変換器１に対
するクロック信号、及びメモリ４に対する書込及び読出
信号を発生する。更に、駆動制御回路２は、図８(ａ)〜
図８(ｃ)に示される発光駆動フォーマットの内から上記
ピーク輝度ランク信号ＰＬに応じた１つを選択し、この
フォーマットに従ってＰＤＰ１０を駆動すべき各種タイ
ミング信号をアドレスドライバ６、第１サスティンドラ
イバ７及び第２サスティンドライバ８の各々に供給す
る。
【００１７】尚、これら図８(ａ)〜図８(ｃ)に示される
発光駆動フォーマットは、いづれも１フィールドの表示
期間をサブフィールドＳＦ１〜ＳＦ１４なる１４個のサ
ブフィールドに分割して、各サブフィールド内において
以下に説明するが如き動作を実行させるものである。つ
まり、各サブフィールド内において、ＰＤＰ１０の各放
電セルに対して画素データの書き込みを行って"発光セ
ル"及び非発光セル"の設定を行う画素データ書込行程Ｗ
ｃと、上記"発光セル"のみを図８に示される回数(期間)
分だけ発光させてその発光状態を維持させる発光維持行
程Ｉｃとを実行する。更に、先頭のサブフィールドＳＦ
１のみで、ＰＤＰ１０の全放電セル内の壁電荷量を初期
化せしめる一斉リセット行程Ｒｃを実行し、最後尾のサ
ブフィールドＳＦ１４のみで、全放電セル内の壁電荷を
一斉に消去する消去行程Ｅを実行するのである。
【００１８】アドレスドライバ６、第１サスティンドラ
イバ７及び第２サスティンドライバ８各々は、これら一
斉リセット行程Ｒｃ、画素データ書込行程Ｗｃ、発光維
持行程Ｉｃ、消去行程Ｅ各々での上記動作を実現すべ
く、ＰＤＰ１０の列電極Ｄ1〜Ｄm、行電極Ｘ1〜Ｘn及び
Ｙ1〜Ｙn各々に各種駆動パルスを印加する。図９は、か
かる駆動パルスの印加タイミングの一例を示す図であ
る。
【００１９】先ず、先頭のサブフィールドＳＦ１の一斉
リセット行程Ｒｃにおいて、第１サスティンドライバ７
及び第２サスティンドライバ８は、負極性のリセットパ
ルスＲＰx及び正極性のリセットパルスＲＰYを行電極Ｘ
1〜Ｘn及びＹ1〜Ｙnに同時に印加する。これらリセット
パルスＲＰx及びＲＰYの印加により、ＰＤＰ１０中の全
ての放電セルがリセット放電され、各放電セル内には一
様に所定の壁電荷が形成される。すなわち、ＰＤＰ１０
における全ての放電セルは、一旦、"発光セル"に初期設
定されるのである。
【００２０】次に、各サブフィールドの画素データ書込
行程Ｗｃでは、アドレスドライバ６が、上記メモリ４か
ら供給された駆動画素データビットＤＢの論理レベルに
対応した電圧を有する画素データパルスを生成し、これ
を１行分毎に順次列電極Ｄ1- mに印加して行く。すなわ
ち、先ず、サブフィールドＳＦ１の画素データ書込行程
Ｗｃでは、上記駆動画素データビットＤＢ１11-nmの内
から第１行目に対応した分、つまりＤＢ１11-1mを抽出
し、これらＤＢ１11-1m各々の論理レベルに対応したｍ
個分の画素データパルスからなる画素データパルス群Ｄ
Ｐ１1を生成して列電極Ｄ1-mに印加する。次に、かかる
駆動画素データビットＤＢ１11-nmの内の第２行目に対
応した分であるＤＢ１21-2mを抽出し、これらＤＢ１
21-2m各々の論理レベルに対応したｍ個分の画素データ
パルスからなる画素データパルス群ＤＰ１2を生成して
列電極Ｄ1-mに印加する。以下、同様にして、サブフィ
ールドＳＦ１の画素データ書込行程Ｗｃ内では、１行分
毎の画素データパルス群ＤＰ１3〜ＤＰ１nを順次列電極
Ｄ1-mに印加して行く。サブフィールドＳＦ２の画素デ
ータ書込行程Ｗｃ内では、先ず、上記駆動画素データビ
ットＤＢ２11-nmの内から第１行目に対応した分、つま
りＤＢ２11-1mを抽出し、これらＤＢ２11-1m各々の論理
レベルに対応したｍ個分の画素データパルスからなる画
素データパルス群ＤＰ２1を生成して列電極Ｄ1-mに印加
する。次に、かかる駆動画素データビットＤＢ２11-nm
の内の第２行目に対応した分であるＤＢ２21-2mを抽出
し、これらＤＢ２ 21-2m各々の論理レベルに対応したｍ
個分の画素データパルスからなる画素データパルス群Ｄ
Ｐ２2を生成して列電極Ｄ1-mに印加する。以下、同様に
して、サブフィールドＳＦ２の画素データ書込行程Ｗｃ
内では、１行分毎の画素データパルス群ＤＰ２3〜ＤＰ
２nを順次列電極Ｄ1-mに印加して行く。以下、サブフィ
ールドＳＦ３〜ＳＦ１４各々での画素データ書込行程Ｗ
ｃにおいても同様に、アドレスドライバ６は、駆動画素
データビットＤＢ３11-nm〜ＤＢ１４11-nm各々に基づい
て生成した画素データパルス群ＤＰ３1-n〜ＤＰ１４1-n
各々をサブフィールドＳＦ３〜ＳＦ１４各々に割り当
て、これらを列電極Ｄ1-mに印加して行くのである。
尚、アドレスドライバ６は、駆動画素データビットＤＢ
の論理レベルが"１"である場合には高電圧の画素データ
パルスを生成し、"０"である場合には低電圧(０ボルト)
の画素データパルスを生成するものとする。
【００２１】更に、各サブフィールドの画素データ書込
行程Ｗｃでは、第２サスティンドライバ８が、上述した
如き画素データパルス群ＤＰの各印加タイミングと同一
タイミングにて、図９に示されるが如き負極性の走査パ
ルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印加
して行く。この際、走査パルスＳＰが印加された"行"
と、高電圧の画素データパルスが印加された"列"との交
差部の放電セルにのみ放電（選択消去放電）が生じ、そ
の放電セル内に残存していた壁電荷が選択的に消去され
る。すなわち、図７に示されるが如き駆動画素データＨ
Ｄにおける第１ビット〜第１４ビット各々の論理レベル
が、サブフィールドＳＦ１〜ＳＦ１４各々での画素デー
タ書込行程Ｗｃにおいて選択消去放電を生起するか否か
を決定しているのである。かかる選択消去放電により、
上記一斉リセット行程Ｒｃにて"発光セル"の状態に初期
化された放電セルは、"非発光セル"に推移する。尚、上
記高電圧の画素データパルスが印加されなかった"列"に
形成されている放電セルには放電が生起されず、上記一
斉リセット行程Ｒｃにて初期化された状態、つまり"発
光セル"の状態が保持される。すなわち、各サブフィー
ルドで実施される画素データ書込行程Ｗｃにより、その
直後の発光維持行程Ｉｃにおいて維持放電が生起され
る"発光セル"と、維持放電が生起されない"非発光セル"
とが、画素データに応じて択一的に設定されるのであ
る。
【００２２】次に、各サブフィールドの発光維持行程Ｉ
ｃでは、第１サスティンドライバ７及び第２サスティン
ドライバ８が、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して図
９に示されるように交互に正極性の維持パルスＩＰX及
びＩＰYを印加する。ここで、各サブフィールドの発光
維持行程Ｉｃにおいて印加すべき維持パルスＩＰの回数
は、ピーク輝度ランク信号ＰＬに応じて用いられる発光
駆動フォーマットによって異なる。
【００２３】すなわち、ピーク輝度ランク判定回路２１
から供給されたピーク輝度ランク信号ＰＬが高輝度ラン
クを示す"１１"である場合には、図８(ａ)に示される発
光駆動フォーマットに従った駆動が為される。よって、
この際、各サブフィールドの発光維持行程Ｉｃにおいて
印加する維持パルスＩＰの回数は、 ＳＦ１：１ ＳＦ２：３ ＳＦ３：５ ＳＦ４：７ ＳＦ５：１１ ＳＦ６：１３ ＳＦ７：１６ ＳＦ８：１９ ＳＦ９：２２ ＳＦ10：２５ ＳＦ11：２９ ＳＦ12：３１ ＳＦ13：３５ ＳＦ14：３９ である。
【００２４】又、かかるピーク輝度ランク信号ＰＬが中
輝度ランクを示す"１０"である場合には、図８(ｂ)の発
光駆動フォーマットに従った駆動が為されるので、各サ
ブフィールドの発光維持行程Ｉｃにおいて印加する維持
パルスＩＰの回数は、 ＳＦ１：０ ＳＦ２：２ ＳＦ３：２ ＳＦ４：４ ＳＦ５：５ ＳＦ６：６ ＳＦ７：８ ＳＦ８：９ ＳＦ９：１０ ＳＦ10：１２ ＳＦ11：１４ ＳＦ12：１５ ＳＦ13：１７ ＳＦ14：１８ である。
【００２５】又、かかるピーク輝度ランク信号ＰＬが低
輝度ランクを示す"０１"である場合には、図８(ｃ)の発
光駆動フォーマットに従った駆動が為されるので、各サ
ブフィールドの発光維持行程Ｉｃにおいて印加する維持
パルスＩＰの回数は、 ＳＦ１：０ ＳＦ２：０ ＳＦ３：０ ＳＦ４：１ ＳＦ５：１ ＳＦ６：１ ＳＦ７：２ ＳＦ８：２ ＳＦ９：２ ＳＦ10：３ ＳＦ11：３ ＳＦ12：３ ＳＦ13：４ ＳＦ14：４ である。
【００２６】かかる維持パルスＩＰの印加により、上記
画素データ書込行程Ｗｃにて壁電荷が残留したままとな
っている放電セル、すなわち"発光セル"のみが上記維持
パルスＩＰX及びＩＰYが印加される度に維持放電し、上
記回数(期間)分だけその放電による発光状態を維持す
る。この際、各サブフィールドＳＦ１〜ＳＦ１４で実行
すべき維持放電の回数の比は逆ガンマ比率になってお
り、入力映像信号に対応した画素データＤに施されてい
るガンマ特性が解除される。
【００２７】最後に、最後尾のサブフィールドＳＦ１４
での消去行程Ｅでは、アドレスドライバ６が、図９に示
されるが如き消去パルスＡＰを発生してこれを列電極Ｄ
1-mに印加する。第２サスティンドライバ８は、かかる
消去パルスＡＰの印加タイミングと同時に消去パルスＥ
Ｐを発生してこれを行電極Ｙ1〜Ｙn各々に印加する。こ
れら消去パルスＡＰ及びＥＰの同時印加により、ＰＤＰ
１０における全放電セル内において消去放電が生起さ
れ、全ての放電セル内に残存している壁電荷が消滅す
る。すなわち、かかる消去放電により、ＰＤＰ１０にお
ける全ての放電セルが"非発光セル"になるのである。
【００２８】図１０は、図７に示されるが如き第２デー
タ変換回路３４のデータ変換テーブルと、駆動画素デー
タＨＤに基づいて図８に示される発光駆動フォーマット
に従った駆動を実施した場合における発光駆動パターン
と、を示す図である。かかる駆動画素データＨＤによれ
ば、図１０の黒丸に示されるように、サブフィールドＳ
Ｆ１〜ＳＦ１４の内の１つのサブフィールドでの画素デ
ータ書込行程Ｗｃにおいてのみで選択消去放電が生起さ
れる。よって、先頭サブフィールドＳＦ１の一斉リセッ
ト行程Ｒｃで形成された壁電荷は上記選択消去放電が生
起されるまでの間残留し、各放電セルは"発光セル"の状
態を維持する。従って、その間に存在するサブフィール
ド各々(白丸にて示す)の維持発光行程Ｉｃにおいて、発
光を伴う維持放電が生起されることになる。この際、図
１０に示される発光駆動パターンでは、一旦、選択消去
放電が生起されて壁電荷の消滅した放電セル、すなわ
ち"非発光セル"を、それ以降のサブフィールド(１フィ
ールド期間内での)において再び"発光セル"に推移させ
るパターンを禁止している。これにより、１フィールド
期間内で、発光状態にある期間と非発光状態にある期間
とが互いに反転する放電セルが存在しなくなるので、Ｐ
ＤＰ１０の画面上において視覚される偽輪郭の発生が抑
制される。
【００２９】ここで、各維持発光行程Ｉｃで生起された
維持放電の回数(１フィールド期間中での)によって、Ｐ
ＤＰ１０において表現出来る表示輝度が決定する。例え
ば、１フィールド分の入力映像信号中におけるピーク輝
度が比較的高輝度な範囲内"１８３"〜"２５５"にある場
合には、図８(ａ)に示される発光駆動フォーマットに従
った駆動が為されるので、図１０の発光駆動パターンに
よって得られる表示輝度は、 ｛0、1、4、9、16、27、40、56、75、97、122、151、182、217、256｝ なる１５段階分となる。
【００３０】すなわち、１フィールド分の入力映像信号
中におけるピーク輝度が"１８３"〜"２５５"なる輝度範
囲内にあるということは、その１フィールド分の入力映
像信号における輝度は、"０"〜"２５５"なる範囲内にあ
ると想定出来る。そこで、この際、１４個のサブフィー
ルドＳＦ１〜ＳＦ１４により、"０"〜"２５５"なる全て
の輝度範囲を対象とした１５段階の階調駆動を実施する
のである。
【００３１】一方、１フィールド分の入力映像信号中に
おけるピーク輝度が比較的中輝度な範囲内"９２"〜"１
８２"にある場合には、図８(ｂ)に示される発光駆動フ
ォーマットに従った駆動が為されるので、得られる表示
輝度は、 ｛0、2、4、8、13、19、27、36、46、58、72、87、104、122｝ なる１４段階分となる。
【００３２】すなわち、１フィールド分の入力映像信号
中におけるピーク輝度が"９２"〜"１８２"なる輝度範囲
内にある場合には、その１フィールド分の入力映像信号
における輝度が"０"〜"１８２"なる範囲内にあると想定
出来る。そこで、この際、１４個のサブフィールドＳＦ
１〜ＳＦ１４により、"０"〜"１８２"なる輝度範囲だけ
を対象とした１４段階の階調駆動を実施するのである。
【００３３】又、１フィールド分の入力映像信号中にお
けるピーク輝度が比較的低輝度な範囲内"０"〜"９１"に
ある場合には、図８(ｃ)に示される発光駆動フォーマッ
トに従った駆動が為されるので、得られる表示輝度は、 ｛0、1、2、3、4、6、8、10、13、16、19、23、27｝ なる１３段階分となる。
【００３４】すなわち、１フィールド分の入力映像信号
中におけるピーク輝度が"０"〜"９１"なる輝度範囲内に
ある場合には、その１フィールド分の入力映像信号にお
ける輝度範囲も"０"〜"９１"にあると想定出来る。そこ
で、この際、１４個のサブフィールドＳＦ１〜ＳＦ１４
により、"０"〜"９１"なる輝度範囲だけを対象とした１
３段階の階調駆動を実施するのである。
【００３５】以上の如く、本発明においては、１フィー
ルド分の入力映像信号中におけるピーク輝度に応じて、
各サブフィールドの発光維持行程Ｉcにおいて実行すべ
き発光回数を図８(ａ)〜図８(ｃ)に示されるが如く変更
することにより、このピーク輝度によって想定される所
定の輝度範囲内("０"〜"９１"、又は"９２"〜"１８２")
だけを対象とした階調駆動を行うようにしたのである。
【００３６】かかる駆動方法によれば、各階調間の輝度
差を少なくすることが出来るので、良好な中間輝度が得
られるようになる。尚、上記実施例においては、入力映
像信号のピーク輝度のランクを"０"〜"９１"、"９２"
〜"１８２"、"１８２"〜"２５５"なる３ランクに識別
し、各ランクに応じて図８(ａ)〜図８(ｃ)に示されるが
如き３系統の発光駆動を択一的に実施するようにしてい
るが、これに限定されるものではない。要するに、入力
映像信号のピーク輝度ランクを４ランク以上で識別し、
１フィールド期間内での維持放電の回数を互いに異なら
せた４系統以上の発光駆動の内の１つをこの識別したピ
ーク輝度ランクに応じて択一的に実施させるようにすれ
ば良いのである。
【００３７】又、上記実施例においては、サブフィール
ドＳＦ１〜ＳＦ１４の内のいずれか１の画素データ書込
行程Ｗｃにおいて、走査パルスＳＰと高電圧の画素デー
タパルスとの同時印加により選択消去放電を生起させる
ようにしている。しかしながら、放電セル内に残留する
荷電粒子の量が少ないと、例えこれらのパルスが印加さ
れても選択消去放電が生起されず、画素データの書き込
みが正常に為されなくなるという場合が生じる。そこ
で、図１０に示されているデータ変換テーブル及び発光
駆動パターンに代わり、図１１に示されるデータ変換テ
ーブル及び発光駆動パターンを採用するようにしても良
い。尚、図１１に示されている"＊"は、駆動画素データ
ＨＤにおける各ビットが論理レベル"１"又は"０"のいず
れでも良いことを示し、三角印は、かかる"＊"が論理レ
ベル"１"である場合に限り選択消去放電を生起させるこ
とを示している。要するに、初回の選択消去放電では画
素データの書込を失敗する恐れがあるので、それ以降に
存在するサブフィールドの内の少なくとも１つで、再
度、選択消去放電を生起させることにより、画素データ
の書込を確実にするのである。
【００３８】又、上記実施例では、図８(ａ)〜図８(ｃ)
のいずれの発光駆動フォーマットにおいても、１フィー
ルドを１４個のサブフィールドに分割しているが、分割
するサブフィールド数は１４に限定されず、更に、１フ
ィールド中における入力映像信号のピーク輝度ランク毎
に、このサブフィールド数を異ならせても良い。例え
ば、１フィールド中における入力映像信号のピーク輝度
が低い場合、すなわちピーク輝度ランク信号ＰＬが低輝
度ランクを示す"０１"である場合には、図８(ｃ)の発光
駆動フォーマットに代わり、図１２に示されるが如き１
フィールドを５分割した発光駆動フォーマットを採用し
てＰＤＰ１０に対する駆動を行う。
【００３９】図１２に示される発光駆動フォーマットで
は、１フィールドの表示期間をサブフィールドＳＦ１〜
ＳＦ５なる５個のサブフィールドに分割して、図８の場
合と同様に、一斉リセット行程Ｒｃ、画素データ書込行
程Ｗｃ、発光維持行程Ｉｃ、及び消去行程Ｅ各々を実行
する。この際、図３に示されるが如き第１データ変換回
路３２におけるデータ変換回路３２４は、図６に示され
るが如き変換特性に代わり図１３に示される変換特性を
用いて、画素データＤを調整画素データＤPに変換す
る。多階調化処理回路３３は、かかる調整画素データＤ
Pに対して前述した如き多階調化処理を施して多階調化
画素データＤSを求める。第２データ変換回路３４は、
図１２に示される発光駆動フォーマットに従った駆動を
行う際に限り、図７又は図１０に示される変換テーブル
に代わり図１４に示される変換テーブルを用いて上記多
階調化画素データＤSを５ビットからなる駆動画素デー
タＨＤに変換し、これをメモリ４に供給する。この際、
メモリ４は、駆動制御回路２から供給された書込信号に
従って上記駆動画素データＨＤを順次書き込む。かかる
書込動作によりＰＤＰ１０における１画面（ｎ行、ｍ
列）分の書き込みが終了すると、メモリ４は、この１画
面分の駆動画素データＨＤ11-nmを各ビット桁毎に５分
割、例えば、 ＤＢ１11-nm：駆動画素データＨＤ11-nmの第１ビット目 ＤＢ２11-nm：駆動画素データＨＤ11-nmの第２ビット目 ＤＢ３11-nm：駆動画素データＨＤ11-nmの第３ビット目 ＤＢ４11-nm：駆動画素データＨＤ11-nmの第４ビット目 ＤＢ５11-nm：駆動画素データＨＤ11-nmの第５ビット目 の如き駆動画素データビットＤＢ１11-nm〜ＤＢ５11-nm
にて５分割したものとして捉え、これらＤＢ１11-nm、
ＤＢ２11-nm、・・・・、ＤＢ５11-nm各々を、駆動制御回路
２から供給された読出信号に従って１行分毎に順次読み
出してアドレスドライバ６に供給する。
【００４０】従って、１フィールド分の入力映像信号中
におけるピーク輝度を示すピーク輝度ランク信号ＰＬが
低輝度ランクを示す"０１"である場合に、図８(ｃ)に示
される発光駆動フォーマットに代わり、図１２に示され
る発光駆動フォーマットを用いて駆動を行うと、 ｛0、1、5、14、30、57｝ なる６段階にて中間調の表示輝度が得られる。
【００４１】このように、分割するサブフィールドの数
を１４から５に減らすことにより、消費電力の低減を図
るのである。又、上記実施例における多階調化処理回路
３３では、８ビットの調整画素データＤPに対して誤差
拡散及びディザ処理を施すことにより、そのビット数を
４ビットに圧縮した多階調化画素データＤSを求めるよ
うにしている。しかしながら、１フィールド分の入力映
像信号中におけるピーク輝度が低い場合には、多階調化
処理回路３３における誤差拡散及びディザ処理によるビ
ット圧縮数を減らして、ノイズ低減を図るようにしても
良い。
【００４２】図１５は、多階調化処理回路３３での誤差
拡散及びディザ処理によるビット圧縮数を４ビットから
２ビットに減らした場合に、上記データ変換回路３２４
で用いられる変換特性を示す図であり、図１６は、第２
データ変換回路３４で用いられるデータ変換テーブルを
示す図である。又、上記実施例においては、図８(ａ)〜
図８(ｃ)に示されるが如き発光駆動フォーマットの内か
ら、１フィールド分の入力映像信号中におけるピーク輝
度に応じた１つを選択し、この選択した発光駆動フォー
マットに基づいてＰＤＰ１０を駆動するようにしてい
る。しかしながら、このピーク輝度に代わり、１フィー
ルド分の入力映像信号中におけるダイナミックレンジに
よって、発光駆動フォーマットを選択するようにしても
良い。
【００４３】図１７は、かかる点に鑑みて為されたプラ
ズマディスプレイ装置の他の構成を示す図である。尚、
図１７に示されるプラズマディスプレイとしてのＰＤＰ
１０の構成は、図１に示されるものと同一なので、その
詳細な説明は省略する。図１７において、Ａ／Ｄ変換器
１は、予めガンマ補正処理が施されているアナログの入
力映像信号を、駆動制御回路２００から供給されるクロ
ック信号に応じてサンプリングして１画素毎の画素デー
タＤに変換し、これをデータ変換回路３００に供給す
る。尚、かかる画素データＤは、"０"〜"２５５"なる２
５６階調分の輝度を表現し得る８ビットデータである。
【００４４】同期検出回路３は、上記入力映像信号中か
ら垂直同期信号を検出した時には垂直同期検出信号Ｖを
発生し、これをダイナミックレンジ測定回路２５及び駆
動制御回路２００に夫々供給する。又、同期検出回路３
は、かかる入力映像信号中から水平同期信号を検出した
時には水平同期検出信号Ｈを発生してこれを駆動制御回
路２００に供給する。
【００４５】ダイナミックレンジ判別回路２５は、上記
入力映像信号に対して１フィールド分毎に、最大及び最
小の輝度レベルを夫々検出することにより、１フィール
ド分毎のダイナミックレンジを測定し、測定したダイナ
ミックレンジを示すダイナミックレンジ信号ＤＤをダイ
ナミックレンジ判定回路２６に供給する。ダイナミック
レンジ判定回路２６は、かかるダイナミックレンジ信号
ＤＤにて示されるダイナミックレンジが"９１"〜"１４
６"なる輝度範囲内に収まる場合には、狭輝度レンジを
示す"０１"なるダイナミックレンジ判定信号ＤＲを駆動
制御回路２００及びデータ変換回路３００の各々に供給
する。又、上記ダイナミックレンジ信号ＤＤにて示され
るダイナミックレンジが"５５"〜"１８２"なる輝度範囲
内に収まる場合には、中輝度レンジを示す"１０"なるダ
イナミックレンジ判定信号ＤＲを駆動制御回路２００及
びデータ変換回路３００の各々に供給する。更に、上記
ダイナミックレンジ信号ＤＤにて示されるダイナミック
レンジが"０"〜"２５５"の如き全輝度範囲におよぶ場合
には、広輝度レンジを示す"１１"なるダイナミックレン
ジ判定信号ＤＲを駆動制御回路２００及びデータ変換回
路３００の各々に供給する。
【００４６】図１８は、かかるデータ変換回路３００の
内部構成を示す図である。図１８において、第１データ
変換回路３５は、８ビットで"０"〜"２５５"なる２５６
階調の輝度を表現し得る上記画素データＤのデータ値
を"０"〜"２２４"なる範囲内に調整した調整画素データ
ＤPに変換し、これを多階調化処理回路３３に供給す
る。尚、かかる第１データ変換回路３５における画素デ
ータＤから調整画素データＤPへの変換特性は、上記ダ
イナミックレンジ判定信号ＤＲに応じたものである。
【００４７】図１９は、かかる第１データ変換回路３５
の内部構成を示す図である。図１９において、データ変
換回路３５１は、上記画素データＤを図２０に示される
が如き変換特性に従って８ビットで"０"〜"２２４"なる
輝度範囲の画素データＤAに変換し、これをセレクタ３
５２に供給する。データ変換回路３５３は、上記画素デ
ータＤを図２１に示されるが如き変換特性に従って８ビ
ットで"０"〜"２２４"なる輝度範囲の画素データＤBに
変換し、これをセレクタ３５２に供給する。データ変換
回路３５４は、上記画素データＤを図２２に示されるが
如き変換特性に従って８ビットで"０"〜"２２４"なる輝
度範囲の画素データＤCに変換し、これをセレクタ３５
２に供給する。セレクタ３５２は、上記画素データ
ＤA、ＤB、及びＤCの内から、上記ダイナミックレンジ
判定信号ＤＲに応じた１つを選択し、これを調整画素デ
ータＤPとして出力する。すなわち、セレクタ３５２
は、上記ダイナミックレンジ判定信号ＤＲが"０１"、つ
まり、入力映像信号のダイナミックレンジが輝度範囲"
９１"〜"１４６"に収まる場合には、上記画素データ
ＤA、ＤB、及びＤCの内から画素データＤCを択一的に選
択してこれを調整画素データＤPとして出力する。又、
セレクタ３５２は、上記ダイナミックレンジ判定信号Ｄ
Ｒが"１０"、つまり、入力映像信号のダイナミックレン
ジが輝度範囲"５５"〜"１８２"に収まる場合には、画素
データＤBを択一的に選択し、これを調整画素データＤP
として出力する。又、セレクタ３５２は、上記ダイナミ
ックレンジ判定信号ＤＲが"１１"、つまり、入力映像信
号のダイナミックレンジが全輝度範囲"０"〜"２５５"に
およぶ場合には画素データＤAを択一的に選択し、これ
を調整画素データＤPとして出力するのである。
【００４８】図１８に示される多階調化処理回路３３
は、８ビットデータである上記調整画素データＤPに対
して誤差拡散処理及びディザ処理等を施すことにより、
視覚上での輝度階調表現数を略２５６階調に維持しつつ
もそのビット数を４ビットに圧縮した多階調化画素デー
タＤSを求め、これを第２データ変換回路３４に供給す
る。第２データ変換回路３４は、かかる多階調化画素デ
ータＤSを、図７に示されるが如き変換テーブルに従っ
て１画素の駆動を為す１４ビット(第１〜第１４ビット)
の駆動画素データＨＤに変換し、これをメモリ４に供給
する。
【００４９】メモリ４は、駆動制御回路２００から供給
された書込信号に従って上記駆動画素データＨＤを順次
書き込む。かかる書込動作によりＰＤＰ１０における１
画面（ｎ行、ｍ列）分の書き込みが終了すると、メモリ
４は、この１画面分の駆動画素データＨＤ11-nmを各ビ
ット桁毎に、 ＤＢ１11-nm：駆動画素データＨＤ11-nmの第１ビット目 ＤＢ２11-nm：駆動画素データＨＤ11-nmの第２ビット目 ＤＢ３11-nm：駆動画素データＨＤ11-nmの第３ビット目 ＤＢ４11-nm：駆動画素データＨＤ11-nmの第４ビット目 ＤＢ５11-nm：駆動画素データＨＤ11-nmの第５ビット目 ＤＢ６11-nm：駆動画素データＨＤ11-nmの第６ビット目 ＤＢ７11-nm：駆動画素データＨＤ11-nmの第７ビット目 ＤＢ８11-nm：駆動画素データＨＤ11-nmの第８ビット目 ＤＢ９11-nm：駆動画素データＨＤ11-nmの第９ビット目 ＤＢ1011-nm：駆動画素データＨＤ11-nmの第10ビット目 ＤＢ1111-nm：駆動画素データＨＤ11-nmの第11ビット目 ＤＢ1211-nm：駆動画素データＨＤ11-nmの第12ビット目 ＤＢ1311-nm：駆動画素データＨＤ11-nmの第13ビット目 ＤＢ1411-nm：駆動画素データＨＤ11-nmの第14ビット目 の如く１４分割した駆動画素データビットＤＢ１11-nm
〜ＤＢ1411-nmとして捉え、これらＤＢ１11-nm、ＤＢ２
11-nm、・・・・、ＤＢ1411-nm各々を、駆動制御回路２から
供給された読出信号に従って１行分毎に順次読み出して
アドレスドライバ６に供給する。
【００５０】駆動制御回路２００は、同期検出回路３か
ら供給された上記水平同期信号Ｈ及び垂直同期信号Ｖに
同期して、Ａ／Ｄ変換器１に対するクロック信号、及び
メモリ４に対する書込及び読出信号を発生する。更に、
駆動制御回路２００は、図２３(ａ)〜図２３(ｃ)に示さ
れる発光駆動フォーマットの内から、上記ダイナミック
レンジ判定信号ＤＲに応じた１つを選択し、このフォー
マットに従ってＰＤＰ１０を駆動すべき各種タイミング
信号をアドレスドライバ６、第１サスティンドライバ７
及び第２サスティンドライバ８の各々に供給する。
【００５１】尚、これら図２３(ａ)〜図２３(ｃ)に示さ
れる発光駆動フォーマットでは、１フィールドの表示期
間をサブフィールドＳＦ１〜ＳＦ１４なる１４個のサブ
フィールドに分割し、各サブフィールド内において以下
に説明するが如き動作を実行させるものである。つま
り、各サブフィールド内において、ＰＤＰ１０の各放電
セルに対して画素データの書き込みを行って"発光セル"
及び非発光セル"の設定を行う画素データ書込行程Ｗｃ
と、上記"発光セル"のみを図２３に示される回数(期間)
分だけ発光させてその発光状態を維持させる発光維持行
程Ｉｃとを実行する。更に、先頭のサブフィールドＳＦ
１のみで、ＰＤＰ１０の全放電セル内の壁電荷量を初期
化せしめる一斉リセット行程Ｒｃを実行し、最後尾のサ
ブフィールドＳＦ１４のみで、全放電セル内の壁電荷を
一斉に消去する消去行程Ｅを実行するのである。
【００５２】アドレスドライバ６、第１サスティンドラ
イバ７及び第２サスティンドライバ８各々は、これら一
斉リセット行程Ｒｃ、画素データ書込行程Ｗｃ、発光維
持行程Ｉｃ、消去行程Ｅ各々での上記動作を実現すべ
く、ＰＤＰ１０の列電極Ｄ1〜Ｄm、行電極Ｘ1〜Ｘn及び
Ｙ1〜Ｙn各々に各種駆動パルスを印加する。図２４は、
かかる駆動パルスの印加タイミングの一例を示す図であ
る。
【００５３】先ず、先頭のサブフィールドＳＦ１の一斉
リセット行程Ｒｃにおいて、第１サスティンドライバ７
及び第２サスティンドライバ８は、負極性のリセットパ
ルスＲＰx及び正極性のリセットパルスＲＰYを行電極Ｘ
1〜Ｘn及びＹ1〜Ｙnに同時に印加する。これらリセット
パルスＲＰx及びＲＰYの印加により、ＰＤＰ１０中の全
ての放電セルがリセット放電され、各放電セル内には一
様に所定の壁電荷が形成される。すなわち、ＰＤＰ１０
における全ての放電セルは、一旦、"発光セル"に初期設
定されるのである。
【００５４】次に、各サブフィールドの画素データ書込
行程Ｗｃでは、アドレスドライバ６が、上記メモリ４か
ら供給された駆動画素データビットＤＢの論理レベルに
対応した電圧を有する画素データパルスを生成し、これ
を１行分毎に順次列電極Ｄ1- mに印加して行く。すなわ
ち、先ず、サブフィールドＳＦ１の画素データ書込行程
Ｗｃでは、上記駆動画素データビットＤＢ１11-nmの内
から第１行目に対応した分、つまりＤＢ１11-1mを抽出
し、これらＤＢ１11-1m各々の論理レベルに対応したｍ
個分の画素データパルスからなる画素データパルス群Ｄ
Ｐ１1を生成して列電極Ｄ1-mに印加する。次に、かかる
駆動画素データビットＤＢ１11-nmの内の第２行目に対
応した分であるＤＢ１21-2mを抽出し、これらＤＢ１
21-2m各々の論理レベルに対応したｍ個分の画素データ
パルスからなる画素データパルス群ＤＰ１2を生成して
列電極Ｄ1-mに印加する。以下、同様にして、サブフィ
ールドＳＦ１の画素データ書込行程Ｗｃ内では、１行分
毎の画素データパルス群ＤＰ１3〜ＤＰ１nを順次列電極
Ｄ1-mに印加して行く。サブフィールドＳＦ２の画素デ
ータ書込行程Ｗｃ内では、先ず、上記駆動画素データビ
ットＤＢ２11-nmの内から第１行目に対応した分、つま
りＤＢ２11-1mを抽出し、これらＤＢ２11-1m各々の論理
レベルに対応したｍ個分の画素データパルスからなる画
素データパルス群ＤＰ２1を生成して列電極Ｄ1-mに印加
する。次に、かかる駆動画素データビットＤＢ２11-nm
の内の第２行目に対応した分であるＤＢ２21-2mを抽出
し、これらＤＢ２ 21-2m各々の論理レベルに対応したｍ
個分の画素データパルスからなる画素データパルス群Ｄ
Ｐ２2を生成して列電極Ｄ1-mに印加する。以下、同様に
して、サブフィールドＳＦ２の画素データ書込行程Ｗｃ
内では、１行分毎の画素データパルス群ＤＰ２3〜ＤＰ
２nを順次列電極Ｄ1-mに印加して行く。以下、サブフィ
ールドＳＦ３〜ＳＦ１４各々での画素データ書込行程Ｗ
ｃにおいても同様に、アドレスドライバ６は、駆動画素
データビットＤＢ３11-nm〜ＤＢ１４11-nm各々に基づい
て生成した画素データパルス群ＤＰ３1-n〜ＤＰ１４1-n
各々をサブフィールドＳＦ３〜ＳＦ１４各々に割り当
て、これらを列電極Ｄ1-mに印加して行くのである。
尚、アドレスドライバ６は、駆動画素データビットＤＢ
の論理レベルが"１"である場合には高電圧の画素データ
パルスを生成し、"０"である場合には低電圧(０ボルト)
の画素データパルスを生成するものとする。
【００５５】更に、各サブフィールドの画素データ書込
行程Ｗｃでは、第２サスティンドライバ８が、上述した
如き画素データパルス群ＤＰの各印加タイミングと同一
タイミングにて、図２４に示されるが如き負極性の走査
パルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印
加して行く。この際、走査パルスＳＰが印加された"行"
と、高電圧の画素データパルスが印加された"列"との交
差部の放電セルにのみ放電（選択消去放電）が生じ、そ
の放電セル内に残存していた壁電荷が選択的に消去され
る。すなわち、図７に示されるが如き駆動画素データＨ
Ｄにおける第１ビット〜第１４ビット各々の論理レベル
が、サブフィールドＳＦ１〜ＳＦ１４各々での画素デー
タ書込行程Ｗｃにおいて、選択消去放電を生起するか否
かを決定しているのである。かかる選択消去放電によ
り、上記一斉リセット行程Ｒｃにて"発光セル"の状態に
初期化された放電セルは、"非発光セル"に推移する。
尚、上記高電圧の画素データパルスが印加されなかっ
た"列"に形成されている放電セルには放電が生起され
ず、上記一斉リセット行程Ｒｃにて初期化された状態、
つまり"発光セル"の状態が保持される。すなわち、各サ
ブフィールドで実施される画素データ書込行程Ｗｃによ
り、その直後の発光維持行程Ｉｃにおいて維持放電が生
起される"発光セル"と、維持放電が生起されない"非発
光セル"とが、画素データに応じて択一的に設定される
のである。
【００５６】次に、各サブフィールドの発光維持行程Ｉ
ｃでは、第１サスティンドライバ７及び第２サスティン
ドライバ８が、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して図
２４に示されるように交互に正極性の維持パルスＩＰX
及びＩＰYを印加する。ここで、各サブフィールドの発
光維持行程Ｉｃにおいて印加すべき維持パルスＩＰの回
数は、上記ダイナミックレンジ判定信号ＤＲに応じて用
いられる発光駆動フォーマットによって異なる。
【００５７】すなわち、かかるダイナミックレンジ判定
信号ＤＲが、高輝度レンジを示す"１１"である場合に
は、図２３(ａ)に示される発光駆動フォーマットに従っ
た駆動が為されので、この際、各サブフィールドの発光
維持行程Ｉｃにおいて印加する維持パルスＩＰの回数
は、 ＳＦ１：１ ＳＦ２：３ ＳＦ３：５ ＳＦ４：７ ＳＦ５：１１ ＳＦ６：１３ ＳＦ７：１６ ＳＦ８：１９ ＳＦ９：２２ ＳＦ10：２５ ＳＦ11：２９ ＳＦ12：３１ ＳＦ13：３５ ＳＦ14：３９ となる。
【００５８】又、かかるダイナミックレンジ判定信号Ｄ
Ｒが、中輝度レンジを示す"１０"である場合には、図２
３(ｂ)の発光駆動フォーマットに従った駆動が為される
ので、各サブフィールドの発光維持行程Ｉｃにおいて印
加する維持パルスＩＰの回数は、 ＳＦ１：９ ＳＦ２：４ ＳＦ３：４ ＳＦ４：５ ＳＦ５：７ ＳＦ６：７ ＳＦ７：７ ＳＦ８：９ ＳＦ９：９ ＳＦ10：１１ ＳＦ11：１１ ＳＦ12：１２ ＳＦ13：１３ ＳＦ14：１４ となる。
【００５９】又、かかるダイナミックレンジ判定信号Ｄ
Ｒが、狭輝度レンジを示す"０１"である場合には、図２
３(ｃ)の発光駆動フォーマットに従った駆動が為される
ので、各サブフィールドの発光維持行程Ｉｃにおいて印
加する維持パルスＩＰの回数は、 ＳＦ１：２７ ＳＦ２：２ ＳＦ３：３ ＳＦ４：３ ＳＦ５：４ ＳＦ６：３ ＳＦ７：４ ＳＦ８：３ ＳＦ９：４ ＳＦ10：４ ＳＦ11：４ ＳＦ12：５ ＳＦ13：４ ＳＦ14：５ である。
【００６０】かかる維持パルスＩＰの印加により、上記
画素データ書込行程Ｗｃにて壁電荷が残留したままとな
っている放電セル、すなわち"発光セル"のみが上記維持
パルスＩＰX及びＩＰYが印加される度に維持放電し、上
記回数(期間)分だけその放電による発光状態を維持す
る。この際、各サブフィールドＳＦ１〜ＳＦ１４で実行
すべき維持放電の回数の比は逆ガンマ比率になってお
り、入力映像信号に対応した画素データＤに施されてい
るガンマ特性が解除される。
【００６１】最後に、最後尾のサブフィールドＳＦ１４
での消去行程Ｅでは、アドレスドライバ６が、図２４に
示されるが如き消去パルスＡＰを発生してこれを列電極
Ｄ1- mに印加する。第２サスティンドライバ８は、かか
る消去パルスＡＰの印加タイミングと同時に消去パルス
ＥＰを発生してこれを行電極Ｙ1〜Ｙn各々に印加する。
これら消去パルスＡＰ及びＥＰの同時印加により、ＰＤ
Ｐ１０における全放電セル内において消去放電が生起さ
れ、全ての放電セル内に残存している壁電荷が消滅す
る。すなわち、かかる消去放電により、ＰＤＰ１０にお
ける全ての放電セルが"非発光セル"になるのである。
【００６２】図２５は、図７に示されるが如き駆動画素
データＨＤを用いて、図２３に示される発光駆動フォー
マットに基づく駆動を行った場合におけるＰＤＰ１０の
発光駆動パターンを示す図である。かかる駆動画素デー
タＨＤによれば、図２５の黒丸に示されるように、サブ
フィールドＳＦ１〜ＳＦ１４の内の１つのサブフィール
ドでの画素データ書込行程Ｗｃにおいてのみで選択消去
放電が生起される。よって、先頭サブフィールドＳＦ１
の一斉リセット行程Ｒｃで形成された壁電荷は上記選択
消去放電が生起されるまでの間残留し、各放電セルは"
発光セル"の状態を維持する。従って、その間に存在す
るサブフィールド各々(白丸にて示す)の維持発光行程Ｉ
ｃにおいて、発光を伴う維持放電が生起されることにな
る。この際、図２５に示される発光駆動パターンでは、
一旦、選択消去放電が生起されて壁電荷の消滅した放電
セル、すなわち"非発光セル"を、それ以降のサブフィー
ルド(１フィールド期間内での)において再び"発光セル"
に推移させるパターンを禁止している。これにより、１
フィールド期間内で、発光状態にある期間と非発光状態
にある期間とが互いに反転する放電セルが存在しなくな
るので、ＰＤＰ１０の画面上において視覚される偽輪郭
の発生が抑制される。
【００６３】ここで、各維持発光行程Ｉｃで生起された
維持放電の回数(１フィールド期間中での)によって、Ｐ
ＤＰ１０において表現出来る輝度が決定する。例えば、
１フィールド分の入力映像信号におけるダイナミックレ
ンジが、"０"〜"２５５"なる全範囲に及ぶような広輝度
レンジである場合には、図２３(ａ)に示される発光駆動
フォーマットに従った駆動が為されるので、図２５に示
される発光駆動パターンによって得られる表示輝度は、 ｛0、1、4、9、16、27、40、56、75、97、122、151、182、217、256｝ なる１５段階分となる。
【００６４】一方、１フィールド分の入力映像信号にお
けるダイナミックレンジが、"５５"〜"１８２"なる輝度
範囲に収まるような中輝度レンジである場合には、図２
３(ｂ)に示される発光駆動フォーマットに従った駆動が
為されるので、得られる表示輝度は、 ｛0、9、13、17、22、29、35、43、52、61、72、83、95、108、122｝ なる１５段階分となる。
【００６５】又、１フィールド分の入力映像信号におけ
るダイナミックレンジが、"９１"〜"１４６"なる輝度範
囲に収まるような狭輝度レンジである場合には、図２３
(ｃ)に示される発光駆動フォーマットに従った駆動が為
されるので、得られる表示輝度は、 ｛0、27、29、32、35、39、42、46、49、53、57、61、66、70、75｝ なる１５段階分となる。
【００６６】以上の如く、図１７に示されるプラズマデ
ィスプレイ装置では、１フィールド分毎に入力映像信号
のダイナミックレンジ(輝度範囲)を検出し、そのダイナ
ミックレンジに応じて、各サブフィールドの発光維持行
程Ｉcにおいて実行すべき発光回数を図２３(ａ)〜図２
３(ｃ)に示されるが如く変更する。これにより、かかる
ダイナミックレンジで示される輝度範囲内だけを対象に
した１５段階の階調駆動が実施されるので、各階調間の
輝度差が少なくなり、良好な中間調輝度が得られるよう
になるのである。
【００６７】尚、図２５に示される発光駆動パターンに
おいては、サブフィールドＳＦ１〜ＳＦ１４の内のいず
れか１の画素データ書込行程Ｗｃにおいて、走査パルス
ＳＰと高電圧の画素データパルスとの同時印加により選
択消去放電を生起させるようにしている。しかしなが
ら、放電セル内に残留する荷電粒子の量が少ないと、例
えこれらのパルスが印加されても選択消去放電が生起さ
れず、画素データの書き込みが正常に為されなくなると
いう場合が生じる。そこで、図２５に示されているデー
タ変換テーブル及び発光駆動パターンに代わり、図２６
に示されるデータ変換テーブル及び発光駆動パターンを
採用してＰＤＰ１０に対する駆動を行うようにする。
尚、図２６に示されている"＊"は、駆動画素データＨＤ
における各ビットが論理レベル"１"又は"０"のいずれで
も良いことを示し、三角印は、かかる"＊"が論理レベ
ル"１"である場合に限り選択消去放電を生起させること
を示している。要するに、初回の選択消去放電では画素
データの書込を失敗する恐れがあるので、それ以降に存
在するサブフィールドの内の少なくとも１つで、再度、
選択消去放電を生起させることにより、画素データの書
込を確実にするのである。
【００６８】又、図２３(ａ)〜図２３(ｃ)に示される発
光駆動フォーマットでは、１フィールドを１４個のサブ
フィールドに分割しているが、分割するサブフィールド
数は１４に限定されず、更に、１フィールド分の入力映
像信号におけるダイナミックレンジに応じて、分割する
サブフィールドの数を異ならせても良い。例えば、ダイ
ナミックレンジ判定信号ＤＲが"０１"である場合、すな
わち１フィールド分の入力映像信号におけるダイナミッ
クレンジが"９１"〜"１４６"なる輝度範囲内に収まる場
合には、図２３(ｃ)に代わり、図２７に示されるが如き
１フィールドを４分割した発光駆動フォーマットを採用
してＰＤＰ１０に対する駆動を行う。図２７に示される
発光駆動フォーマットでは、１フィールドの表示期間を
サブフィールドＳＦ１〜ＳＦ４なる４個のサブフィール
ドに分割して、前述した如き一斉リセット行程Ｒｃ、画
素データ書込行程Ｗｃ、発光維持行程Ｉｃ、及び消去行
程Ｅを夫々実行する。この際、図１９に示される第１デ
ータ変換回路３５におけるデータ変換回路３５４は、図
２２に示されるが如き変換特性に代わり図２８に示され
る変換特性を用いて、画素データＤを調整画素データＤ
Pに変換する。多階調化処理回路３３は、かかる調整画
素データＤPに対して前述した如き多階調化処理を施し
て多階調化画素データＤSを求める。第２データ変換回
路３４は、図２７に示される発光駆動フォーマットに従
った駆動を行う際に限り、図７に示される変換テーブル
に代わり図２９に示される変換テーブルを用いて上記多
階調化画素データＤSを４ビットからなる駆動画素デー
タＨＤに変換し、これをメモリ４に供給する。この際、
メモリ４は、駆動制御回路２から供給された書込信号に
従って上記駆動画素データＨＤを順次書き込む。かかる
書込動作によりＰＤＰ１０における１画面（ｎ行、ｍ
列）分の書き込みが終了すると、メモリ４は、この１画
面分の駆動画素データＨＤ11-nmを各ビット桁毎に４分
割、例えば、 ＤＢ１11-nm：駆動画素データＨＤ11-nmの第１ビット目 ＤＢ２11-nm：駆動画素データＨＤ11-nmの第２ビット目 ＤＢ３11-nm：駆動画素データＨＤ11-nmの第３ビット目 ＤＢ４11-nm：駆動画素データＨＤ11-nmの第４ビット目 の如き駆動画素データビットＤＢ１11-nm〜ＤＢ４11-nm
にて４分割したものとして捉え、これらＤＢ１11-nm、
ＤＢ２11-nm、ＤＢ３11-nm、及びＤＢ４11-nm各々を、
駆動制御回路２から供給された読出信号に従って１行分
毎に順次読み出してアドレスドライバ６に供給する。
【００６９】従って、１フィールド分の入力映像信号に
おけるダイナミックレンジが"９１"〜"１４６"なる輝度
範囲内に収まる場合に、図２３(ｃ)に示される発光駆動
フォーマットに代わり、図２７に示される発光駆動フォ
ーマットを用いて駆動を行うと、 ｛0、27、40、56、75｝ なる５段階にて中間調の表示輝度が得られる。
【００７０】このように、分割するサブフィールドの数
を１４から４に減らすことにより、消費電力の低減を図
るのである。この際、多階調化処理回路３３での誤差拡
散及びディザ処理によるビット圧縮数を４ビットから２
ビットに減らしてノイズ低減を図る場合には、図１９に
示されるデータ変換回路３５４では図３０に示されるが
如き変換特性を採用し、第２データ変換回路３４では図
３１に示されるが如きデータ変換テーブルを採用する。
【００７１】尚、上記実施例においては、画素データの
書込方法として、各駆動期間の先頭において予め各放電
セルに壁電荷を形成させて全放電セルを"発光セル"に設
定しておき、画素データに応じて選択的にその壁電荷を
消去することにより画素データの書込を為す、いわゆる
選択消去アドレス法を採用した場合について述べた。し
かしながら、本発明は、画素データの書込方法として、
画素データに応じて選択的に壁電荷を形成するようにし
た、いわゆる選択書込アドレス法を採用した場合につい
ても同様に適用可能である。
【００７２】図３２(ａ)〜図３２(ｃ)は、図１に示され
るプラズマディスプレイ装置を、上記選択書込アドレス
法を採用して駆動する際に用いられる発光駆動フォーマ
ットを示す図である。図３２(ａ)〜図３２(ｃ)に示され
るように、選択書込アドレス法を採用した場合における
発光駆動フォーマットは、図８(ａ)〜図８(ｃ)に示され
るが如き選択消去アドレス法を採用した場合における発
光駆動フォーマットでのサブフィールドの配列を反転さ
せたものである。すなわち、サブフィールドＳＦ１４を
先頭サブフィールドにし、サブフィールドＳＦ１を最後
尾のサブフィールドにしたのである。尚、各サブフィー
ルドにおいて、前述した如き一斉リセット行程Ｒｃ、画
素データ書込行程Ｗｃ、発光維持行程Ｉｃ、及び消去行
程Ｅを夫々実行する実施する点は、図８(ａ)〜図８(ｃ)
に示されるが如き選択消去アドレス法を採用した場合と
同様である。
【００７３】図３３は、かかる選択書込アドレス法を採
用した場合に、図１に示されるプラズマディスプレイ装
置のアドレスドライバ６、第１サスティンドライバ７、
及び第２サスティンドライバ８各々がＰＤＰ１０に印加
する各種駆動パルスの印加タイミングを示す図である。
図３３に示されるように、先ず、先頭のサブフィールド
ＳＦ１４での一斉リセット行程Ｒｃでは、第１サスティ
ンドライバ７及び第２サスティンドライバ８各々が、Ｐ
ＤＰ１０の行電極Ｘ及びＹに夫々リセットパルスＲＰx
及びＲＰYを同時に印加する。これにより、ＰＤＰ１０
中の全ての放電セルをリセット放電せしめ、各放電セル
内に強制的に壁電荷を形成させる（Ｒ1）。その直後
に、第１サスティンドライバ７は、消去パルスＥＰをＰ
ＤＰ１０の行電極Ｘ1〜Ｘnに一斉に印加することによ
り、全放電セル内に形成された上記壁電荷を消去させる
消去放電を生起せしめる（Ｒ2）。すなわち、図３３に
示される一斉リセット行程Ｒｃの実行によれば、ＰＤＰ
１０における全ての放電セルは、"非発光セル"の状態に
初期化されるのである。
【００７４】次に、各サブフィールド内で実施される画
素データ書込行程Ｗｃでは、アドレスドライバ６が、メ
モリ４から読み出された駆動画素データビットＤＢの論
理レベルに対応した電圧を有する画素データパルスを生
成し、これを１行分毎に順次列電極Ｄ1-mに印加して行
く。すなわち、先ず、サブフィールドＳＦ１４の画素デ
ータ書込行程Ｗｃでは、上記駆動画素データビットＤＢ
１４11-nmの内から第１行目に対応した分、つまりＤＢ
１４11-1mを抽出し、これらＤＢ１４11-1m各々の論理レ
ベルに対応したｍ個分の画素データパルスからなる画素
データパルス群ＤＰ１４1を生成して列電極Ｄ1-mに印加
する。次に、かかる駆動画素データビットＤＢ１４
11-nmの内の第２行目に対応した分であるＤＢ１４21-2m
を抽出し、これらＤＢ１４21-2m各々の論理レベルに対
応したｍ個分の画素データパルスからなる画素データパ
ルス群ＤＰ１４2を生成して列電極Ｄ1-mに印加する。以
下、同様にして、サブフィールドＳＦ１４の画素データ
書込行程Ｗｃ内では、１行分毎の画素データパルス群Ｄ
Ｐ１４3〜ＤＰ１４nを順次列電極Ｄ1-mに印加して行
く。次のサブフィールドＳＦ１３の画素データ書込行程
Ｗｃ内では、先ず、上記駆動画素データビットＤＢ１３
11-nmの内から第１行目に対応した分、つまりＤＢ１３
11-1mを抽出し、これらＤＢ１３11-1m各々の論理レベル
に対応したｍ個分の画素データパルスからなる画素デー
タパルス群ＤＰ１３1を生成して列電極Ｄ1-mに印加す
る。次に、かかる駆動画素データビットＤＢ１３11-nm
の内の第２行目に対応した分であるＤＢ１３21-2mを抽
出し、これらＤＢ１３21-2m各々の論理レベルに対応し
たｍ個分の画素データパルスからなる画素データパルス
群ＤＰ１３ 2を生成して列電極Ｄ1-mに印加する。以下、
同様にして、サブフィールドＳＦ１３の画素データ書込
行程Ｗｃ内では、１行分毎の画素データパルス群ＤＰ１
３3〜ＤＰ１３nを順次列電極Ｄ1-mに印加して行く。以
下、サブフィールドＳＦ１２〜ＳＦ１各々での画素デー
タ書込行程Ｗｃにおいても同様に、アドレスドライバ６
は、駆動画素データビットＤＢ１２11-nm〜ＤＢ１11-nm
各々に基づいて生成した画素データパルス群ＤＰ１２
1-n〜ＤＰ１1-n各々をサブフィールドＳＦ１２〜ＳＦ１
各々に割り当て、これらを列電極Ｄ1-mに印加して行く
のである。尚、アドレスドライバ６は、駆動画素データ
ビットＤＢの論理レベルが"１"である場合には高電圧の
画素データパルスを生成し、"０"である場合には低電圧
(０ボルト)の画素データパルスを生成するものとする。
【００７５】更に、各サブフィールドの画素データ書込
行程Ｗｃでは、第２サスティンドライバ８が、上述した
如き画素データパルス群ＤＰの各印加タイミングと同一
タイミングにて、図３３に示されるが如き負極性の走査
パルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印
加して行く。この際、走査パルスＳＰが印加された"行"
と、高電圧の画素データパルスが印加された"列"との交
差部の放電セルにのみ放電（選択書込放電）が生じ、そ
の放電セル内に壁電荷が形成される。すなわち、図３１
に示されるが如き駆動画素データＨＤにおける第１４ビ
ット〜第１ビット各々の論理レベルが、サブフィールド
ＳＦ１４〜ＳＦ１各々での画素データ書込行程Ｗｃにお
いて、選択書込放電を生起するか否かを決定しているの
である。かかる選択書込放電によれば、上記一斉リセッ
ト行程Ｒｃにて"非発光セル"の状態に初期化された放電
セルは、"発光セル"の状態に推移する。尚、上記高電圧
の画素データパルスが印加されなかった"列"に形成され
ている放電セルには放電が生起されず、上記一斉リセッ
ト行程Ｒｃにて初期化された状態、つまり"非発光セル"
の状態が保持される。
【００７６】次に、各サブフィールドの発光維持行程Ｉ
ｃでは、第１サスティンドライバ７及び第２サスティン
ドライバ８が、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して図
３３に示されるように交互に正極性の維持パルスＩＰX
及びＩＰYを印加する。尚、各サブフィールドの発光維
持行程Ｉｃにおいて印加すべき維持パルスＩＰの回数
は、前述した選択消去アドレス法を採用した場合と同一
である。かかる維持パルスＩＰの印加により、上記画素
データ書込行程Ｗｃにおいて壁電荷が形成された放電セ
ル、すなわち"発光セル"のみが上記維持パルスＩＰX及
びＩＰYが印加される度に維持放電し、図３２に記述さ
れている回数分だけその放電による発光状態を維持す
る。この際、各サブフィールドＳＦ１４〜ＳＦ１で実行
すべき維持放電の回数の比は逆ガンマ比率になってお
り、入力映像信号に対応した画素データＤに施されてい
るガンマ特性が解除される。
【００７７】最後に、最後尾のサブフィールドＳＦ１で
の消去行程Ｅでは、第２サスティンドライバ８が、消去
パルスＥＰを発生してこれを行電極Ｙ1〜Ｙn各々に印加
する。かかる消去パルスＥＰの印加により、全放電セル
で消去放電が生起され、その放電セル内に残存している
壁電荷が消滅する。すなわち、かかる消去放電により、
ＰＤＰ１０における全ての放電セルが"非発光セル"にな
るのである。
【００７８】図３４は、この選択書込アドレス法を採用
してＰＤＰ１０に対する駆動を行う場合に第２データ変
換回路３４で用いるデータ変換テーブルと、この変換テ
ーブルに従って変換出力された駆動画素データＨＤに応
じて実施される発光駆動の全パターンを示す図である。
尚、図３４中に示される黒丸は、そのサブフィールドで
の画素データ書込行程Ｗｃにおいて上述した如き選択書
込放電が生起されることを示す。すなわち、駆動画素デ
ータＨＤにおける論理レベル"１"のビット桁に対応した
サブフィールドＳＦにおいてのみで選択書込放電が生起
される。この選択書込放電が実施されたサブフィールド
及びそれ以降に存在するサブフィールド(白丸にて示す)
各々での発光維持行程Ｉcにおいて、図３２に記述され
ている回数分だけ発光が繰り返される。
【００７９】従って、１フィールド分の入力映像信号中
におけるピーク輝度が比較的高輝度な範囲内"１８３"
〜"２５５"にある場合には、図３２(ａ)に示される発光
駆動フォーマットに従った駆動が為されるので、図３４
に示される発光駆動パターンによって得られる表示輝度
は、 ｛0、1、4、9、16、27、40、56、75、97、122、151、182、217、256｝ なる１５段階分となる。
【００８０】一方、１フィールド分の入力映像信号中に
おけるピーク輝度が比較的中輝度な範囲内"９２"〜"１
８２"にある場合には、図３２(ｂ)に示される発光駆動
フォーマットに従った駆動が為されるので、得られる表
示輝度は、 ｛0、2、4、8、13、19、27、36、46、58、72、87、104、122｝ なる１４段階分となる。
【００８１】又、１フィールド分の入力映像信号中にお
けるピーク輝度が比較的低輝度な範囲内"０"〜"９１"に
ある場合には、図３２(ｃ)に示される発光駆動フォーマ
ットに従った駆動が為されるので、得られる表示輝度
は、 ｛0、1、2、3、4、6、8、10、13、16、19、23、27｝ なる１３段階分となる。
【００８２】以上の如く、画素データ書込方法として選
択書込アドレス法を採用した場合においても、１フィー
ルド分の入力映像信号が所定の輝度範囲内にある場合に
は、その輝度範囲内だけを対象として階調駆動を実行す
ることにより、各階調間の輝度差が少なくなり、良好な
画像表示が為されるようになるのである。尚、図３４に
示される駆動画素データＨＤによれば、サブフィールド
ＳＦ１４〜ＳＦ１の内のいずれか１の画素データ書込行
程Ｗｃにおいて、走査パルスＳＰと高電圧の画素データ
パルスとの同時印加により選択書込放電が生起される。
しかしながら、放電セル内に残留する荷電粒子の量が少
ないと、例えこれらのパルスが同時印加されても正常に
選択書込放電が生起されない場合があり、画素データの
書き込みが正常に為されなくなるという問題が生じる。
そこで、図３４に示されているデータ変換テーブル及び
発光駆動パターンに代わり、図３５に示されるデータ変
換テーブル及び発光駆動パターンを採用する。尚、図３
５に示されている"＊"は、駆動画素データＨＤにおける
各ビットが論理レベル"１"又は"０"のいずれでも良いこ
とを示している。要するに、初回の選択書込放電では画
素データの書込を失敗する恐れがあるので、それ以降に
存在するサブフィールドの内の少なくとも１つで、再
度、選択書込放電を生起させることにより、画素データ
の書込を確実にするのである。
【００８３】
【発明の効果】以上詳述した如く、本発明によるプラズ
マディスプレイパネルの駆動方法においては、入力映像
信号のピーク輝度に応じて、各サブフィールドの発光維
持行程において実行すべき発光回数を変更することによ
り、このピーク輝度によって想定される所定の輝度範囲
内だけを対象とした階調駆動を行うようにしたのであ
る。
【００８４】よって、かかる駆動方法によれば、各階調
間の輝度差を少なくすることが出来るので、良好な中間
輝度が得られるようになる。
【図面の簡単な説明】
【図１】本発明による駆動方法に従ってプラズマディス
プレイパネルを駆動するプラズマディスプレイ装置の概
略構成を示す図である。
【図２】データ変換回路３０の内部構成を示す図であ
る。
【図３】第１データ変換回路３２の内部構成を示す図で
ある。
【図４】データ変換回路３２１における変換特性を示す
図である。
【図５】データ変換回路３２３における変換特性を示す
図である。
【図６】データ変換回路３２４における変換特性を示す
図である。
【図７】第２データ変換回路３４におけるデータ変換テ
ーブルの一例を示す図である。
【図８】本発明の駆動方法に基づく発光駆動フォーマッ
トを示す図である。
【図９】ＰＤＰ１０に印加する各種駆動パルスの印加タ
イミングを示す図である。
【図１０】第２データ変換回路３４のデータ変換テーブ
ルと、駆動画素データＨＤに基づいて図８に示される発
光駆動フォーマットに従った駆動を実施した際の発光駆
動パターンと、を示す図である。
【図１１】図１０に示されるデータ変換テーブル及び発
光駆動パターンの他の一例を示す図である。
【図１２】図８(ｃ)に示される発光駆動フォーマットの
他の実施例を示す図である。
【図１３】図１２に示される発光駆動フォーマットに基
づく駆動を行う際におけるデータ変換回路３２４の変換
特性を示す図である。
【図１４】図１２に示される発光駆動フォーマットに基
づく駆動を行う際に、第２データ変換回路３４で用いら
れるデータ変換テーブル、及び発光駆動パターンを示す
図である。
【図１５】多階調化処理回路３３によるビット圧縮数を
４ビットから２ビットに減らした場合にデータ変換回路
３２４で用いられる変換特性を示す図である。
【図１６】多階調化処理回路３３によるビット圧縮数を
４ビットから２ビットに減らした場合に第２データ変換
回路３４で用いられるデータ変換テーブルを示す図であ
る。
【図１７】本発明による駆動方法に従ってプラズマディ
スプレイパネルを駆動するプラズマディスプレイ装置の
概略構成の他の一例を示す図である。
【図１８】図１７に示されるプラズマディスプレイ装置
におけるデータ変換回路３００の内部構成を示す図であ
る。
【図１９】第１データ変換回路３５の内部構成を示す図
である。
【図２０】データ変換回路３５１における変換特性を示
す図である。
【図２１】データ変換回路３５３における変換特性を示
す図である。
【図２２】データ変換回路３５４における変換特性を示
す図である。
【図２３】図１７に示されるプラズマディスプレイ装置
における発光駆動フォーマットを示す図である。
【図２４】図１７に示されるプラズマディスプレイ装置
のＰＤＰ１０に印加する各種駆動パルスの印加タイミン
グを示す図である。
【図２５】図１７に示されるプラズマディスプレイ装置
の第２データ変換回路３４のデータ変換テーブル、及び
発光駆動パターンを示す図である。
【図２６】図２５に示されるデータ変換テーブル及び発
光駆動パターンの他の一例を示す図である。
【図２７】図２３(ｃ)に示される発光駆動フォーマット
の他の実施例を示す図である。
【図２８】図２７に示される発光駆動フォーマットに従
った駆動を行う場合におけるデータ変換回路３５４の変
換特性を示す図である。
【図２９】図２７に示される発光駆動フォーマットに従
った駆動を行う際に、第２データ変換回路３４で用いら
れるデータ変換テーブル、及び発光駆動パターンを示す
図である。
【図３０】多階調化処理回路３３によるビット圧縮数を
４ビットから２ビットに減らした場合におけるデータ変
換回路３５４の変換特性を示す図である。
【図３１】多階調化処理回路３３によるビット圧縮数を
４ビットから２ビットに減らした場合に第２データ変換
回路３４で用いられるデータ変換テーブル、及び発光駆
動パターンを示す図である。
【図３２】選択書込アドレス法を採用して駆動を行う場
合に実施される発光駆動パターンの一例を示す図であ
る。
【図３３】選択書込アドレス法を採用して駆動を行う場
合におけるＰＤＰ１０に対する各種駆動パルスの印加タ
イミングを示す図である。
【図３４】選択書込アドレス法を採用して駆動を行う場
合に第２データ変換回路３４で用いられるデータ変換テ
ーブル、及び発光駆動パターンを示す図である。
【図３５】選択書込アドレス法を採用して駆動を行う場
合に第２データ変換回路３４で用いられるデータ変換テ
ーブル、及び発光駆動パターンの他の例を示す図であ
る。
【主要部分の符号の説明】
２, 200 駆動制御回路 ６ アドレスドライバ ７ 第１サスティンドライバ ８ 第２サスティンドライバ 10 ＰＤＰ 30, 300 データ変換回路 20 ピーク輝度測定回路 21 ピーク輝度ランク判定回路 25 ダイナミックレンジ測定回路 26 ダイナミックレンジ判定回路 32, 35 第１データ変換回路 33 多階調化処理回路 34 第２データ変換回路

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 複数の画素セルが形成されているディス
    プレイパネルを映像信号に応じて駆動するディスプレイ
    パネルの駆動方法であって、 前記映像信号における単位表示期間を複数の分割表示期
    間に分割し、前記分割表示期間の各々において、 前記映像信号に対応した画素データに応じて前記画素セ
    ルの各々を発光セル又は非発光セルのいずれか一方に設
    定する画素データ書込行程と、前記発光セルのみを前記
    分割表示期間各々の重み付けに対応して割り当てた発光
    回数だけ発光させる発光維持行程と、を実行し、 前記映像信号の輝度レベルに応じて、前記分割表示期間
    各々に割り当てるべき前記発光回数を変更することを特
    徴とするディスプレイパネルの駆動方法。
  2. 【請求項２】 前記映像信号の輝度レベルとは、前記単
    位表示期間中における前記映像信号の最大輝度レベルで
    あることを特徴とする請求項１記載のディスプレイパネ
    ルの駆動方法。
  3. 【請求項３】 前記単位表示期間内での前記発光回数の
    総数が前記最大輝度レベルに応じた回数となるように前
    記分割表示期間各々に割り当てるべき前記発光回数を変
    更することを特徴とする請求項１及び２記載のディスプ
    レイパネルの駆動方法。
  4. 【請求項４】 前記最大輝度レベルが比較的低輝度であ
    る場合には前記単位表示期間内において分割する前記分
    割表示期間の数を減らすことを特徴とする請求項１及び
    ２記載のディスプレイパネルの駆動方法。
  5. 【請求項５】 前記画素データに対して誤差拡散処理及
    び／又はディザ処理からなる多階調化処理を施すことを
    特徴とする請求項１記載のディスプレイパネルの駆動方
    法。
  6. 【請求項６】 前記最大輝度レベルが比較的低輝度であ
    る場合には前記多階調化処理によって圧縮される前記画
    素データのビット数を減らすことを特徴とする請求項
    １、２、４及び５記載のディスプレイパネルの駆動方
    法。
  7. 【請求項７】 前記単位表示期間における先頭部の前記
    分割表示期間においてのみで全ての前記画素セルを前記
    発光セル又は前記非発光セルのいずれか一方の状態に初
    期化するリセット行程を実行し、 前記分割表示期間の内のいずれか１の分割表示期間での
    前記画素データ書込行程においてのみで前記画素セルを
    前記非発光セル又は前記発光セルのいずれか一方の状態
    に設定することを特徴とする請求項１記載のディスプレ
    イパネルの駆動方法。
  8. 【請求項８】 前記単位表示期間における先頭部の前記
    分割表示期間においてのみで全ての前記画素セルを前記
    発光セル又は前記非発光セルのいずれか一方の状態に初
    期化するリセット行程を実行し、 前記分割表示期間の内のいずれか１の分割表示期間での
    前記画素データ書込行程において前記画素セルを前記非
    発光セル又は前記発光セルのいずれか一方の状態に設定
    し、前記１の分割表示期間の後に存在する少なくとも１
    の分割表示期間での前記画素データ書込行程において前
    記画素セルを再び前記一方の状態に設定することを特徴
    とする請求項１記載のディスプレイパネルの駆動方法。
  9. 【請求項９】 複数の画素セルが形成されているディス
    プレイパネルを映像信号に応じて駆動するディスプレイ
    パネルの駆動方法であって、 前記映像信号における単位表示期間を複数の分割表示期
    間に分割し、前記分割表示期間の各々において、 前記映像信号に対応した画素データに応じて前記画素セ
    ルの各々を発光セル又は非発光セルのいずれか一方に設
    定する画素データ書込行程と、前記発光セルのみを前記
    分割表示期間各々の重み付けに対応して割り当てた発光
    回数だけ発光させる発光維持行程と、を実行し、 前記単位表示期間中における前記映像信号の輝度レベル
    のダイナミックレンジに応じて、前記分割表示期間各々
    に割り当てるべき前記発光回数を変更することを特徴と
    するディスプレイパネルの駆動方法。
  10. 【請求項10】 前記ダイナミックレンジが比較的狭レン
    ジである場合には前記単位表示期間内において分割する
    前記分割表示期間の数を減らすことを特徴とする請求項
    ９記載のディスプレイパネルの駆動方法。
  11. 【請求項11】 前記画素データに対して誤差拡散処理及
    び／又はディザ処理からなる多階調化処理を施すことを
    特徴とする請求項９記載のディスプレイパネルの駆動方
    法。
  12. 【請求項12】 前記ダイナミックレンジが比較的狭レン
    ジである場合には前記多階調化処理によって圧縮される
    前記画素データのビット数を減らすことを特徴とする請
    求項９、10及び11記載のディスプレイパネルの駆動方
    法。
  13. 【請求項13】 前記単位表示期間における先頭部の前記
    分割表示期間においてのみで全ての前記画素セルを前記
    発光セル又は前記非発光セルのいずれか一方の状態に初
    期化するリセット行程を実行し、 前記分割表示期間の内のいずれか１の分割表示期間での
    前記画素データ書込行程においてのみで前記画素セルを
    前記非発光セル又は前記発光セルのいずれか一方の状態
    に設定することを特徴とする請求項９記載のディスプレ
    イパネルの駆動方法。
  14. 【請求項14】 前記単位表示期間における先頭部の前記
    分割表示期間においてのみで全ての前記画素セルを前記
    発光セル又は前記非発光セルのいずれか一方の状態に初
    期化するリセット行程を実行し、 前記分割表示期間の内のいずれか１の分割表示期間での
    前記画素データ書込行程において前記画素セルを前記非
    発光セル又は前記発光セルのいずれか一方の状態に設定
    し、前記１の分割表示期間の後に存在する少なくとも１
    の分割表示期間での前記画素データ書込行程において前
    記画素セルを再び前記一方の状態に設定することを特徴
    とする請求項９記載のディスプレイパネルの駆動方法。
  15. 【請求項１5】 複数の画素セルが形成されているディ
    スプレイパネルを映像信号に応じて駆動するディスプレ
    イパネルの駆動方法であって、 前記映像信号における単位表示期間を複数の分割表示期
    間に分割し、前記分割表示期間の各々において、 前記映像信号に対応した画素データに応じて前記画素セ
    ルの各々を発光セル又は非発光セルのいずれか一方に設
    定する画素データ書込行程と、前記発光セルのみを前記
    分割表示期間各々の重み付けに対応して割り当てた発光
    回数だけ発光させる発光維持行程と、を実行し、 前記単位表示期間中における前記映像信号の輝度範囲に
    応じて、前記分割表示期間各々に割り当てるべき前記発
    光回数を調整することを特徴とするディスプレイパネル
    の駆動方法。
  16. 【請求項１6】 複数の画素セルが形成されているディ
    スプレイパネルを映像信号に応じて駆動するディスプレ
    イパネルの駆動方法であって、 前記映像信号における単位表示期間を複数の分割表示期
    間に分割し、前記分割表示期間の各々において、 前記映像信号に対応した画素データに応じて前記画素セ
    ルの各々を発光セル又は非発光セルのいずれか一方に設
    定する画素データ書込行程と、前記発光セルのみを前記
    分割表示期間各々の重み付けに対応して割り当てた発光
    回数だけ発光させる発光維持行程と、を実行し、 前記単位表示期間中における前記映像信号の輝度範囲に
    応じて、前記単位表示期間内において分割する前記分割
    表示期間の数を調整することを特徴とするディスプレイ
    パネルの駆動方法。
  17. 【請求項１7】 複数の画素セルが形成されているディ
    スプレイパネルを映像信号に応じて駆動するディスプレ
    イパネルの駆動方法であって、 前記映像信号における単位表示期間を複数の分割表示期
    間に分割し、前記分割表示期間の各々において、 前記映像信号に対応した画素データに対して誤差拡散処
    理及び／又はディザ処理からなる多階調化処理を施して
    圧縮された多階調化画素データに応じて前記画素セルの
    各々を発光セル又は非発光セルのいずれか一方に設定す
    る画素データ書込行程と、前記発光セルのみを前記分割
    表示期間各々の重み付けに対応して割り当てた発光回数
    だけ発光させる発光維持行程と、を実行し、 前記単位表示期間中における前記映像信号の輝度範囲に
    応じて、前記多階調化処理によって圧縮する前記画素デ
    ータのビット数を調整することを特徴とするディスプレ
    イパネルの駆動方法。
JP12253099A 1999-04-28 1999-04-28 ディスプレイパネルの駆動方法 Expired - Fee Related JP3630584B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP12253099A JP3630584B2 (ja) 1999-04-28 1999-04-28 ディスプレイパネルの駆動方法
US09/560,891 US7209100B1 (en) 1999-04-28 2000-04-28 Method for driving display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12253099A JP3630584B2 (ja) 1999-04-28 1999-04-28 ディスプレイパネルの駆動方法

Publications (2)

Publication Number Publication Date
JP2000315069A true JP2000315069A (ja) 2000-11-14
JP3630584B2 JP3630584B2 (ja) 2005-03-16

Family

ID=14838143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12253099A Expired - Fee Related JP3630584B2 (ja) 1999-04-28 1999-04-28 ディスプレイパネルの駆動方法

Country Status (2)

Country Link
US (1) US7209100B1 (ja)
JP (1) JP3630584B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003007284A1 (fr) * 2001-07-09 2003-01-23 Matsushita Electric Industrial Co., Ltd. Procede de pilotage d'un ecran d'affichage a plasma, et pilote d'ecran d'affichage a plasma
JP2005505786A (ja) * 2001-05-30 2005-02-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 表示パネルの駆動方法及び駆動装置
JP2005315928A (ja) * 2004-04-27 2005-11-10 Pioneer Electronic Corp 表示パネルの駆動方法
JP2006018045A (ja) * 2004-07-01 2006-01-19 Pioneer Electronic Corp 表示パネルの駆動方法および駆動装置
JP2006251336A (ja) * 2005-03-10 2006-09-21 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
EP1399911B1 (en) * 2001-06-28 2015-08-05 Thomson Licensing Method of displaying a video image on a digital display device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403698B1 (ko) * 2001-07-13 2003-10-30 삼성에스디아이 주식회사 다계조 화상 표시 방법 및 그 장치
TW588546B (en) * 2002-10-25 2004-05-21 Veutron Corp Method for reducing image noise
JP4669226B2 (ja) * 2004-01-14 2011-04-13 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置の駆動方法
KR100996412B1 (ko) * 2004-05-14 2010-11-24 엘지전자 주식회사 플라즈마 디스플레이 패널의 계조 표현 장치 및 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3555995B2 (ja) * 1994-10-31 2004-08-18 富士通株式会社 プラズマディスプレイ装置
JP3891499B2 (ja) * 1995-04-14 2007-03-14 パイオニア株式会社 プラズマディスプレイパネルにおける輝度調整装置
US6100939A (en) * 1995-09-20 2000-08-08 Hitachi, Ltd. Tone display method and apparatus for displaying image signal
US5818419A (en) * 1995-10-31 1998-10-06 Fujitsu Limited Display device and method for driving the same
JP3704813B2 (ja) * 1996-06-18 2005-10-12 三菱電機株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ
US6052101A (en) * 1996-07-31 2000-04-18 Lg Electronics Inc. Circuit of driving plasma display device and gray scale implementing method
KR100217133B1 (ko) * 1996-09-03 1999-09-01 구자홍 플라즈마 디스플레이 판넬
US6369782B2 (en) * 1997-04-26 2002-04-09 Pioneer Electric Corporation Method for driving a plasma display panel
JP3750889B2 (ja) * 1997-07-02 2006-03-01 パイオニア株式会社 ディスプレイパネルの中間調表示方法
JP3087840B2 (ja) * 1997-09-22 2000-09-11 日本電気株式会社 プラズマディスプレイの駆動方法
JP3036496B2 (ja) * 1997-11-28 2000-04-24 日本電気株式会社 プラズマディスプレイパネルの駆動方法および回路ならびにプラズマディスプレイパネル表示装置
TW388174B (en) * 1998-11-20 2000-04-21 Acer Display Tech Inc Method for driving interleaved subfield with improved profile of display image
EP1022714A3 (en) * 1999-01-18 2001-05-09 Pioneer Corporation Method for driving a plasma display panel
JP3606429B2 (ja) * 1999-02-19 2005-01-05 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
US6320326B1 (en) * 1999-04-08 2001-11-20 Matsushita Electric Industrial Co., Ltd. AC plasma display apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005505786A (ja) * 2001-05-30 2005-02-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 表示パネルの駆動方法及び駆動装置
EP1399911B1 (en) * 2001-06-28 2015-08-05 Thomson Licensing Method of displaying a video image on a digital display device
WO2003007284A1 (fr) * 2001-07-09 2003-01-23 Matsushita Electric Industrial Co., Ltd. Procede de pilotage d'un ecran d'affichage a plasma, et pilote d'ecran d'affichage a plasma
JP2005315928A (ja) * 2004-04-27 2005-11-10 Pioneer Electronic Corp 表示パネルの駆動方法
JP4541025B2 (ja) * 2004-04-27 2010-09-08 パナソニック株式会社 表示パネルの駆動方法
JP2006018045A (ja) * 2004-07-01 2006-01-19 Pioneer Electronic Corp 表示パネルの駆動方法および駆動装置
JP2006251336A (ja) * 2005-03-10 2006-09-21 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
JP4679936B2 (ja) * 2005-03-10 2011-05-11 パナソニック株式会社 プラズマディスプレイパネルの駆動方法

Also Published As

Publication number Publication date
US7209100B1 (en) 2007-04-24
JP3630584B2 (ja) 2005-03-16

Similar Documents

Publication Publication Date Title
JP3805126B2 (ja) ディスプレイパネルの駆動方法
JP2000242229A (ja) プラズマディスプレイパネルの駆動方法
JP2001337646A (ja) プラズマディスプレイパネルの駆動方法
JP2000227778A (ja) プラズマディスプレイパネルの駆動方法
JP3738890B2 (ja) プラズマディスプレイパネルの駆動方法
JP2002023693A (ja) プラズマディスプレイパネルの駆動方法
JP4170713B2 (ja) 表示パネルの駆動方法
JP4146126B2 (ja) プラズマディスプレイパネルの駆動方法
JP3961171B2 (ja) ディスプレイ装置の多階調処理回路
JP3761132B2 (ja) ディスプレイパネルの駆動方法
JP2000231362A (ja) プラズマディスプレイパネルの駆動方法
KR100781214B1 (ko) 표시 패널의 구동 방법
JP3578323B2 (ja) プラズマディスプレイパネルの駆動方法
JP3630584B2 (ja) ディスプレイパネルの駆動方法
JP2001056665A (ja) プラズマディスプレイパネルの駆動方法
JP2001350447A (ja) プラズマディスプレイパネルの駆動方法
JP4071382B2 (ja) プラズマディスプレイパネルの駆動方法
JP4703892B2 (ja) ディスプレイパネルの駆動方法
JP4434639B2 (ja) 表示パネルの駆動方法
JP3644838B2 (ja) プラズマディスプレイパネルの駆動方法
JP3734244B2 (ja) ディスプレイパネルの駆動方法
JP2003022045A (ja) プラズマディスプレイパネルの駆動方法
JP3868461B2 (ja) プラズマディスプレイパネルの駆動方法
JP2001306030A (ja) プラズマディスプレイパネルの駆動方法
JP4679932B2 (ja) 表示パネルの駆動方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees