JP2001306030A - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法Info
- Publication number
- JP2001306030A JP2001306030A JP2000124236A JP2000124236A JP2001306030A JP 2001306030 A JP2001306030 A JP 2001306030A JP 2000124236 A JP2000124236 A JP 2000124236A JP 2000124236 A JP2000124236 A JP 2000124236A JP 2001306030 A JP2001306030 A JP 2001306030A
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- discharge
- light emission
- data writing
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2037—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with specific control of sub-frames corresponding to the least significant bits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
- G09G3/2935—Addressed by erasing selected cells that are in an ON state
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
- G09G3/2948—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by increasing the total sustaining time with respect to other times in the frame
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 良好な表示品質を得ることが可能なプラズマ
ディスプレイパネルの駆動方法を提供することを目的と
する。 【解決手段】 重み付けの小なるサブフィールドでの画
素データ書込行程ではプラズマディスプレイパネルの放
電セル各々を複数表示ライン単位で走査しながら、画素
データに応じた発光セル状態又は非発光セル状態のいず
れか一方に設定して行く。
ディスプレイパネルの駆動方法を提供することを目的と
する。 【解決手段】 重み付けの小なるサブフィールドでの画
素データ書込行程ではプラズマディスプレイパネルの放
電セル各々を複数表示ライン単位で走査しながら、画素
データに応じた発光セル状態又は非発光セル状態のいず
れか一方に設定して行く。
Description
【０００１】
【発明が属する技術分野】本発明は、プラズマディスプ
レイパネルの駆動方法に関する。
レイパネルの駆動方法に関する。
【０００２】
【従来の技術】現在、薄型表示装置として、ＡＣ型(交
流放電型)のプラズマディスプレイパネルが製品化され
てきている。かかるプラズマディスプレイパネルは、放
電現象を利用して発光を行うものである為、最高輝度レ
ベルに対応した"発光"状態、及び最低輝度レベルに対応
した"非発光"状態の２つの状態しかもたない。そこで、
このようなプラズマディスプレイパネルに対して、入力
映像信号に対応した中間調の表示輝度を得るべく、サブ
フィールド法を用いた階調駆動を実施する。サブフィー
ルド法では、入力映像信号に対応したＮビットの画素デ
ータの各ビット桁に対応させて、１フィールドの表示期
間をＮ個のサブフィールドに分割する。そして、これら
Ｎ個のサブフィールド各々に、画素データの各ビット桁
の重み付けに対応した発光回数(発光期間)を割り当て、
上記画素データビットに応じて各放電セルを選択的に発
光せしめる。
流放電型)のプラズマディスプレイパネルが製品化され
てきている。かかるプラズマディスプレイパネルは、放
電現象を利用して発光を行うものである為、最高輝度レ
ベルに対応した"発光"状態、及び最低輝度レベルに対応
した"非発光"状態の２つの状態しかもたない。そこで、
このようなプラズマディスプレイパネルに対して、入力
映像信号に対応した中間調の表示輝度を得るべく、サブ
フィールド法を用いた階調駆動を実施する。サブフィー
ルド法では、入力映像信号に対応したＮビットの画素デ
ータの各ビット桁に対応させて、１フィールドの表示期
間をＮ個のサブフィールドに分割する。そして、これら
Ｎ個のサブフィールド各々に、画素データの各ビット桁
の重み付けに対応した発光回数(発光期間)を割り当て、
上記画素データビットに応じて各放電セルを選択的に発
光せしめる。
【０００３】図１は、かかるサブフィールド法を用いて
ＰＤＰを階調駆動するようにしたプラズマディスプレイ
装置の概略構成を示す図である。図１において、プラズ
マディスプレイパネルとしてのＰＤＰ１０は、アドレス
電極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極各
々と交叉して配列されている夫々ｎ個の行電極Ｘ1〜Ｘn
及び行電極Ｙ1〜Ｙnを備えている。この際、行電極Ｘ及
び行電極Ｙは、これら一対にてＰＤＰ１０における１表
示ライン分の表示を担う行電極を形成している。列電極
Ｄ、行電極Ｘ及びＹは放電空間に対して誘電体層で被覆
されている。そして、各行電極対と列電極との各交叉部
に、放電セルとしての放電セルが形成される構造となっ
ている。
ＰＤＰを階調駆動するようにしたプラズマディスプレイ
装置の概略構成を示す図である。図１において、プラズ
マディスプレイパネルとしてのＰＤＰ１０は、アドレス
電極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極各
々と交叉して配列されている夫々ｎ個の行電極Ｘ1〜Ｘn
及び行電極Ｙ1〜Ｙnを備えている。この際、行電極Ｘ及
び行電極Ｙは、これら一対にてＰＤＰ１０における１表
示ライン分の表示を担う行電極を形成している。列電極
Ｄ、行電極Ｘ及びＹは放電空間に対して誘電体層で被覆
されている。そして、各行電極対と列電極との各交叉部
に、放電セルとしての放電セルが形成される構造となっ
ている。
【０００４】駆動装置１００は、図２に示される発光駆
動フォーマットに従ってＰＤＰ１０を階調駆動する。
尚、図２に示される発光駆動フォーマットでは、１フィ
ールドの表示期間を６つのサブフィールドＳＦ１〜ＳＦ
６に分割し、各サブフィールド内において、一斉リセッ
ト行程Ｒc、画素データ書込行程Ｗc、発光維持行程Ｉc
及び消去行程Ｅを夫々実行する。
動フォーマットに従ってＰＤＰ１０を階調駆動する。
尚、図２に示される発光駆動フォーマットでは、１フィ
ールドの表示期間を６つのサブフィールドＳＦ１〜ＳＦ
６に分割し、各サブフィールド内において、一斉リセッ
ト行程Ｒc、画素データ書込行程Ｗc、発光維持行程Ｉc
及び消去行程Ｅを夫々実行する。
【０００５】図３は、これら各行程を実施すべく、駆動
装置１００がＰＤＰ１０の列電極及び行電極対に印加す
る各種駆動パルスの印加タイミング(１サブフィールド
内での)を示す図である。先ず、一斉リセット行程Ｒcに
おいて、駆動装置１００は、負極性のリセットパルスＲ
Ｐx及び正極性のリセットパルスＲＰYを行電極Ｘ1〜Ｘn
及びＹ1〜Ｙn各々に同時に印加する。これらリセットパ
ルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０中の全
ての放電セルがリセット放電されて、各放電セル内には
一様に所定量の壁電荷が形成される。これにより、全て
の放電セルは一旦、"発光セル"に初期設定される。
装置１００がＰＤＰ１０の列電極及び行電極対に印加す
る各種駆動パルスの印加タイミング(１サブフィールド
内での)を示す図である。先ず、一斉リセット行程Ｒcに
おいて、駆動装置１００は、負極性のリセットパルスＲ
Ｐx及び正極性のリセットパルスＲＰYを行電極Ｘ1〜Ｘn
及びＹ1〜Ｙn各々に同時に印加する。これらリセットパ
ルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０中の全
ての放電セルがリセット放電されて、各放電セル内には
一様に所定量の壁電荷が形成される。これにより、全て
の放電セルは一旦、"発光セル"に初期設定される。
【０００６】次に、画素データ書込行程Ｗcにおいて、
駆動装置１００は、先ず、入力された映像信号を各画素
毎の６ビットの画素データに変換する。尚、かかる画素
データの第１ビット目がサブフィールドＳＦ１、第２ビ
ット目がＳＦ２、第３ビット目がＳＦ３、第４ビット目
がＳＦ４、第５ビット目がＳＦ５、第６ビット目がＳＦ
６各々中の画素データ書込行程Ｗcにて用いられる。す
なわち、駆動装置１００は、画素データにおける各ビッ
トの論理レベルに応じた画素データパルスを発生し、こ
れを、列電極Ｄ1〜Ｄmに印加するのである。例えば、サ
ブフィールドＳＦ１の画素データ書込行程Ｗcでは、駆
動装置１００は、上記画素データの第１ビットのみに着
目し、その論理レベルが"１"である場合には高電圧、論
理レベル"０"である場合には低電圧(０ボルト)の画素デ
ータパルスを発生する。そして、駆動装置１００は、Ｐ
ＤＰ１０の第１〜第ｎ表示ライン各々に対応した、夫々
がｍ個の画素データパルスからなる画素データパルス群
ＤＰ1、ＤＰ2、ＤＰ3、・・・・、ＤＰnを図３に示されるが
如く順次列電極Ｄ1〜Ｄmに印加して行く。更に、駆動装
置１００は、かかる画素データパルス群ＤＰの各印加タ
イミングと同一タイミングにて、図３に示されるが如き
負極性の走査パルスＳＰを発生しこれを行電極Ｙ1〜Ｙn
へと順次印加して行く。ここで、上記走査パルスＳＰが
印加された"行"と、高電圧の画素データパルスが印加さ
れた"列"との交差部の放電セルにのみ放電(選択消去放
電)が生じ、その放電セル内に残存していた壁電荷は選
択的に消去される。かかる選択消去放電により、上記一
斉リセット行程Ｒcにて"発光セル"の状態に初期化され
た放電セルは"非発光セル"に推移する。一方、上記走査
パルスＳＰと同時に低電圧の画素データパルスが印加さ
れた放電セルには上記選択消去放放電が生起されず"発
光セル"の状態が維持される。
駆動装置１００は、先ず、入力された映像信号を各画素
毎の６ビットの画素データに変換する。尚、かかる画素
データの第１ビット目がサブフィールドＳＦ１、第２ビ
ット目がＳＦ２、第３ビット目がＳＦ３、第４ビット目
がＳＦ４、第５ビット目がＳＦ５、第６ビット目がＳＦ
６各々中の画素データ書込行程Ｗcにて用いられる。す
なわち、駆動装置１００は、画素データにおける各ビッ
トの論理レベルに応じた画素データパルスを発生し、こ
れを、列電極Ｄ1〜Ｄmに印加するのである。例えば、サ
ブフィールドＳＦ１の画素データ書込行程Ｗcでは、駆
動装置１００は、上記画素データの第１ビットのみに着
目し、その論理レベルが"１"である場合には高電圧、論
理レベル"０"である場合には低電圧(０ボルト)の画素デ
ータパルスを発生する。そして、駆動装置１００は、Ｐ
ＤＰ１０の第１〜第ｎ表示ライン各々に対応した、夫々
がｍ個の画素データパルスからなる画素データパルス群
ＤＰ1、ＤＰ2、ＤＰ3、・・・・、ＤＰnを図３に示されるが
如く順次列電極Ｄ1〜Ｄmに印加して行く。更に、駆動装
置１００は、かかる画素データパルス群ＤＰの各印加タ
イミングと同一タイミングにて、図３に示されるが如き
負極性の走査パルスＳＰを発生しこれを行電極Ｙ1〜Ｙn
へと順次印加して行く。ここで、上記走査パルスＳＰが
印加された"行"と、高電圧の画素データパルスが印加さ
れた"列"との交差部の放電セルにのみ放電(選択消去放
電)が生じ、その放電セル内に残存していた壁電荷は選
択的に消去される。かかる選択消去放電により、上記一
斉リセット行程Ｒcにて"発光セル"の状態に初期化され
た放電セルは"非発光セル"に推移する。一方、上記走査
パルスＳＰと同時に低電圧の画素データパルスが印加さ
れた放電セルには上記選択消去放放電が生起されず"発
光セル"の状態が維持される。
【０００７】次に、発光維持行程Ｉcにおいて、駆動装
置１００は、図３に示されるが如き維持パルスＩＰX及
びＩＰYを行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して交互に
印加する。ここで、各発光維持行程Ｉc内において維持
パルスＩＰX及びＩＰYを印加する回数(期間)は、各サブ
フィールドの重み付けに対応して設定されている。例え
ば、図２に示されるように、 ＳＦ１：１ ＳＦ２：２ ＳＦ３：４ ＳＦ４：８ ＳＦ５：１６ ＳＦ６：３２ なる回数(期間)分だけ繰り返し維持パルスＩＰX及びＩ
ＰYを印加し続けるのである。この際、上記画素データ
書込行程Ｗcの終了後、壁電荷が残留したままとなって
いる放電セル、すなわち"発光セル"の状態にある放電セ
ルのみが維持パルスＩＰX及びＩＰYが印加される度に放
電(維持放電)し、上述した如き回数(期間)分だけその維
持放電に伴う発光が生じる。一方、"非発光セル"の状態
にある放電セルでは、例え維持パルスが印加されても上
述した如き維持放電は生起されず、この間、非発光状態
にある。
置１００は、図３に示されるが如き維持パルスＩＰX及
びＩＰYを行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して交互に
印加する。ここで、各発光維持行程Ｉc内において維持
パルスＩＰX及びＩＰYを印加する回数(期間)は、各サブ
フィールドの重み付けに対応して設定されている。例え
ば、図２に示されるように、 ＳＦ１：１ ＳＦ２：２ ＳＦ３：４ ＳＦ４：８ ＳＦ５：１６ ＳＦ６：３２ なる回数(期間)分だけ繰り返し維持パルスＩＰX及びＩ
ＰYを印加し続けるのである。この際、上記画素データ
書込行程Ｗcの終了後、壁電荷が残留したままとなって
いる放電セル、すなわち"発光セル"の状態にある放電セ
ルのみが維持パルスＩＰX及びＩＰYが印加される度に放
電(維持放電)し、上述した如き回数(期間)分だけその維
持放電に伴う発光が生じる。一方、"非発光セル"の状態
にある放電セルでは、例え維持パルスが印加されても上
述した如き維持放電は生起されず、この間、非発光状態
にある。
【０００８】次に、消去行程Ｅにおいて、駆動装置１０
０は、図３に示されるが如き消去パルスＥＰを行電極Ｙ
1〜Ｙnに印加することにより、全放電セルを一斉に消去
放電せしめ、各放電セル内に残留している壁電荷を消去
する。上述した如き階調駆動において、例えば輝度レベ
ル"１８"に対応した映像信号(画素データ"１０１１０
１"に対応)が供給された場合には、サブフィールドＳＦ
１〜ＳＦ６の内のＳＦ２及びＳＦ５各々の発光維持行程
Ｉcにおいてのみで発光が実施される。これにより、１
フィールド内においてＳＦ２で２回、ＳＦ５で１６回の
合計１８回分の発光が為され、輝度"１８"に対応した中
間輝度が視覚されるのである。従って、上述した如き６
つのサブフィールドＳＦ１〜ＳＦ６を用いた階調駆動に
よれば、輝度レベル"０"〜輝度"６３"なる輝度範囲にお
いて６４階調分の中間輝度表示が可能となるのである。
０は、図３に示されるが如き消去パルスＥＰを行電極Ｙ
1〜Ｙnに印加することにより、全放電セルを一斉に消去
放電せしめ、各放電セル内に残留している壁電荷を消去
する。上述した如き階調駆動において、例えば輝度レベ
ル"１８"に対応した映像信号(画素データ"１０１１０
１"に対応)が供給された場合には、サブフィールドＳＦ
１〜ＳＦ６の内のＳＦ２及びＳＦ５各々の発光維持行程
Ｉcにおいてのみで発光が実施される。これにより、１
フィールド内においてＳＦ２で２回、ＳＦ５で１６回の
合計１８回分の発光が為され、輝度"１８"に対応した中
間輝度が視覚されるのである。従って、上述した如き６
つのサブフィールドＳＦ１〜ＳＦ６を用いた階調駆動に
よれば、輝度レベル"０"〜輝度"６３"なる輝度範囲にお
いて６４階調分の中間輝度表示が可能となるのである。
【０００９】ここで、分割するサブフィールドの数を増
やすほど階調数も増加し、より高品質な表示画像が得ら
れるようになる。又、各サブフィールド内の発光維持行
程Ｉcにおいて実施すべき発光の回数を増加すれば、よ
り高輝度な表示が可能となる。しかしながら、１フィー
ルドの表示期間は規定されている為、分割するサブフィ
ールドの数、並びに各サブフィールド内の発光維持行程
Ｉcにおいて実施すべき発光の回数をむやみに増やすこ
とは出来ない。よって、これらの方法によって、高輝
度、高階調な表示品質を得るのは困難であった。
やすほど階調数も増加し、より高品質な表示画像が得ら
れるようになる。又、各サブフィールド内の発光維持行
程Ｉcにおいて実施すべき発光の回数を増加すれば、よ
り高輝度な表示が可能となる。しかしながら、１フィー
ルドの表示期間は規定されている為、分割するサブフィ
ールドの数、並びに各サブフィールド内の発光維持行程
Ｉcにおいて実施すべき発光の回数をむやみに増やすこ
とは出来ない。よって、これらの方法によって、高輝
度、高階調な表示品質を得るのは困難であった。
【００１０】
【発明が解決しようとする課題】本発明は、サブフィー
ルド法を用いてプラズマディスプレイパネルを階調駆動
するにあたり、良好な表示品質を得ることが可能な駆動
方法を提供することを目的とする。
ルド法を用いてプラズマディスプレイパネルを階調駆動
するにあたり、良好な表示品質を得ることが可能な駆動
方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明によるプラズマデ
ィスプレイパネルの駆動方法は、表示ラインに対応する
複数の行電極と前記行電極に交叉して配列された複数の
列電極との各交差部に画素を担う放電セルを形成してい
るプラズマディスプレイパネルを映像信号に応じて階調
駆動するプラズマディスプレイパネルの駆動方法であっ
て、前記映像信号における１フィールドの表示期間を複
数のサブフィールドに分割した際の前記サブフィールド
の各々において、前記映像信号に対応した画素データに
応じて前記放電セルの各々を発光セルの状態又は非発光
セルの状態のいずれか一方に設定する画素データ書込行
程と、前記発光セルの状態にある前記放電セルのみを前
記サブフィールド各々の重み付けに対応して割り当てた
発光回数だけ発光せしめる発光維持行程と、を実行し、
前記重み付けの小なるサブフィールドでの前記画素デー
タ書込行程では前記放電セルの各々を複数表示ライン単
位で走査しながら前記設定を行う一方、その他のサブフ
ィールドでの前記画素データ書込行程では前記放電セル
の各々を１表示ライン単位で走査しながら前記設定を行
う。
ィスプレイパネルの駆動方法は、表示ラインに対応する
複数の行電極と前記行電極に交叉して配列された複数の
列電極との各交差部に画素を担う放電セルを形成してい
るプラズマディスプレイパネルを映像信号に応じて階調
駆動するプラズマディスプレイパネルの駆動方法であっ
て、前記映像信号における１フィールドの表示期間を複
数のサブフィールドに分割した際の前記サブフィールド
の各々において、前記映像信号に対応した画素データに
応じて前記放電セルの各々を発光セルの状態又は非発光
セルの状態のいずれか一方に設定する画素データ書込行
程と、前記発光セルの状態にある前記放電セルのみを前
記サブフィールド各々の重み付けに対応して割り当てた
発光回数だけ発光せしめる発光維持行程と、を実行し、
前記重み付けの小なるサブフィールドでの前記画素デー
タ書込行程では前記放電セルの各々を複数表示ライン単
位で走査しながら前記設定を行う一方、その他のサブフ
ィールドでの前記画素データ書込行程では前記放電セル
の各々を１表示ライン単位で走査しながら前記設定を行
う。
【００１２】
【発明の実施の形態】以下、本発明の実施例を図を参照
しつつ説明する。図４は、本発明による駆動方法に基づ
いてプラズマディスプレイパネルを階調駆動する駆動部
を備えたプラズマディスプレイ装置の概略構成を示す図
である。図４に示されるように、かかるプラズマディス
プレイ装置は、プラズマディスプレイパネルとしてのＰ
ＤＰ１０と、以下に説明するが如き各種機能モジュール
からなる駆動部とから構成されている。
しつつ説明する。図４は、本発明による駆動方法に基づ
いてプラズマディスプレイパネルを階調駆動する駆動部
を備えたプラズマディスプレイ装置の概略構成を示す図
である。図４に示されるように、かかるプラズマディス
プレイ装置は、プラズマディスプレイパネルとしてのＰ
ＤＰ１０と、以下に説明するが如き各種機能モジュール
からなる駆動部とから構成されている。
【００１３】図４において、ＰＤＰ１０は、アドレス電
極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極各々
と交叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行
電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ及び行電極
Ｙの一対にて、ＰＤＰ１０における１表示ライン分に対
応した行電極を形成している。列電極Ｄ、行電極Ｘ及び
Ｙは放電空間に対して誘電体層で被覆されており、各行
電極対と列電極との交点にて１画素に対応した放電セル
が形成される構造となっている。
極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極各々
と交叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行
電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ及び行電極
Ｙの一対にて、ＰＤＰ１０における１表示ライン分に対
応した行電極を形成している。列電極Ｄ、行電極Ｘ及び
Ｙは放電空間に対して誘電体層で被覆されており、各行
電極対と列電極との交点にて１画素に対応した放電セル
が形成される構造となっている。
【００１４】駆動部は、同期検出回路１、駆動制御回路
２、Ａ／Ｄ変換器３、メモリ４、アドレスドライバ６、
第１サスティンドライバ７及び第２サスティンドライバ
８から構成される。尚、かかる駆動部は、サブフィール
ド法に基づき、１フィールドの表示期間を６つのサブフ
ィールドＳＦ１〜ＳＦ６に分割して上記ＰＤＰ１０を階
調駆動するものとする。
２、Ａ／Ｄ変換器３、メモリ４、アドレスドライバ６、
第１サスティンドライバ７及び第２サスティンドライバ
８から構成される。尚、かかる駆動部は、サブフィール
ド法に基づき、１フィールドの表示期間を６つのサブフ
ィールドＳＦ１〜ＳＦ６に分割して上記ＰＤＰ１０を階
調駆動するものとする。
【００１５】同期検出回路１は、入力映像信号中から垂
直同期信号を検出した場合には垂直同期検出信号Ｖ、水
平同期信号を検出した場合には水平同期検出信号Ｈを発
生してこれらを駆動制御回路２に供給する。Ａ／Ｄ変換
器３は、入力映像信号をサンプリングしてこれを１画素
毎の輝度レベルを表す例えば４ビットの画素データＰＤ
に変換してメモリ４に供給する。
直同期信号を検出した場合には垂直同期検出信号Ｖ、水
平同期信号を検出した場合には水平同期検出信号Ｈを発
生してこれらを駆動制御回路２に供給する。Ａ／Ｄ変換
器３は、入力映像信号をサンプリングしてこれを１画素
毎の輝度レベルを表す例えば４ビットの画素データＰＤ
に変換してメモリ４に供給する。
【００１６】駆動制御回路２は、画素データＰＤの書込
を実施させるべき書込信号をメモリ４に供給すると共
に、このメモリ４に書き込まれた画素データを第１表示
ラインに属するものから第ｎ表示ラインに属するものへ
と順次読み出させるべき読出アドレス及び読出信号をメ
モリ４に供給する。メモリ４は、駆動制御回路２から供
給された書込信号に従って上記Ａ／Ｄ変換器３から供給
された画素データＰＤを順次書き込む。そして、１画面
分、つまり第１行・第１列の画素に対応した画素データ
ＰＤ11から、第ｎ行・第ｍ列の画素に対応した画素デー
タＰＤnmまでの(ｎ×ｍ)個分の画素データＰＤの書き込
みが終了すると、メモリ４は、以下の如き読み出し動作
を行う。
を実施させるべき書込信号をメモリ４に供給すると共
に、このメモリ４に書き込まれた画素データを第１表示
ラインに属するものから第ｎ表示ラインに属するものへ
と順次読み出させるべき読出アドレス及び読出信号をメ
モリ４に供給する。メモリ４は、駆動制御回路２から供
給された書込信号に従って上記Ａ／Ｄ変換器３から供給
された画素データＰＤを順次書き込む。そして、１画面
分、つまり第１行・第１列の画素に対応した画素データ
ＰＤ11から、第ｎ行・第ｍ列の画素に対応した画素デー
タＰＤnmまでの(ｎ×ｍ)個分の画素データＰＤの書き込
みが終了すると、メモリ４は、以下の如き読み出し動作
を行う。
【００１７】先ず、メモリ４は、先頭のサブフィールド
ＳＦ１において、画素データＰＤ11〜ＰＤnm各々の第１
ビット目を駆動画素データビットＤＢ１11〜ＤＢ１nmと
捉え、これらを駆動制御回路２から供給された読出アド
レスに従って１表示ライン分ずつ読み出してアドレスド
ライバ６に供給する。この際、駆動制御回路２は、第１
表示ライン及び第２表示ラインに対応した読出アドレス
を順次、メモリ４に供給し、それ以降は、第４表示ライ
ン、第６表示ラインの如く１つ飛びに読出アドレスを発
生して順次メモリ４に供給して行く。従って、メモリ４
は、上記駆動画素データビットＤＢ１11〜ＤＢ１nmの内
から、先ず、第１表示ラインに属するＤＢ１11〜ＤＢ１
1mを読み出し、次に、第２表示ラインに属するＤＢ１21
〜ＤＢ１ 2mを読み出す。そして、それ以降、メモリ４
は、偶数表示ラインに属する駆動画素データビットＤＢ
１を１表示ライン分ずつ順次読み出す。
ＳＦ１において、画素データＰＤ11〜ＰＤnm各々の第１
ビット目を駆動画素データビットＤＢ１11〜ＤＢ１nmと
捉え、これらを駆動制御回路２から供給された読出アド
レスに従って１表示ライン分ずつ読み出してアドレスド
ライバ６に供給する。この際、駆動制御回路２は、第１
表示ライン及び第２表示ラインに対応した読出アドレス
を順次、メモリ４に供給し、それ以降は、第４表示ライ
ン、第６表示ラインの如く１つ飛びに読出アドレスを発
生して順次メモリ４に供給して行く。従って、メモリ４
は、上記駆動画素データビットＤＢ１11〜ＤＢ１nmの内
から、先ず、第１表示ラインに属するＤＢ１11〜ＤＢ１
1mを読み出し、次に、第２表示ラインに属するＤＢ１21
〜ＤＢ１ 2mを読み出す。そして、それ以降、メモリ４
は、偶数表示ラインに属する駆動画素データビットＤＢ
１を１表示ライン分ずつ順次読み出す。
【００１８】次のサブフィールドＳＦ２では、メモリ４
は、画素データＰＤ11〜ＰＤnm各々の第２ビット目を駆
動画素データビットＤＢ２11〜ＤＢ２nmと捉え、これら
を駆動制御回路２から供給された読出アドレスに従って
１表示ライン分ずつ読み出してアドレスドライバ６に供
給する。この際、駆動制御回路２は、第１表示ライン及
び第２表示ラインに対応した読出アドレスを順次、メモ
リ４に供給し、それ以降は、第４表示ライン、第６表示
ラインの如く１つ飛びに読出アドレスを発生して順次メ
モリ４に供給して行く。従って、メモリ４は、上記駆動
画素データビットＤＢ２11〜ＤＢ２nmの内から、先ず、
第１表示ラインに属するＤＢ２11〜ＤＢ２1mを読み出
し、次に、第２表示ラインに属するＤＢ２21〜ＤＢ２2m
を読み出す。そして、それ以降、メモリ４は、偶数表示
ラインに属する駆動画素データビットＤＢ２を１表示ラ
イン分ずつ順次読み出す。
は、画素データＰＤ11〜ＰＤnm各々の第２ビット目を駆
動画素データビットＤＢ２11〜ＤＢ２nmと捉え、これら
を駆動制御回路２から供給された読出アドレスに従って
１表示ライン分ずつ読み出してアドレスドライバ６に供
給する。この際、駆動制御回路２は、第１表示ライン及
び第２表示ラインに対応した読出アドレスを順次、メモ
リ４に供給し、それ以降は、第４表示ライン、第６表示
ラインの如く１つ飛びに読出アドレスを発生して順次メ
モリ４に供給して行く。従って、メモリ４は、上記駆動
画素データビットＤＢ２11〜ＤＢ２nmの内から、先ず、
第１表示ラインに属するＤＢ２11〜ＤＢ２1mを読み出
し、次に、第２表示ラインに属するＤＢ２21〜ＤＢ２2m
を読み出す。そして、それ以降、メモリ４は、偶数表示
ラインに属する駆動画素データビットＤＢ２を１表示ラ
イン分ずつ順次読み出す。
【００１９】次のサブフィールドＳＦ３では、メモリ４
は、画素データＰＤ11〜ＰＤnm各々の第３ビット目を駆
動画素データビットＤＢ３11〜ＤＢ３nmと捉え、これら
を駆動制御回路２から供給された読出アドレスに従って
１表示ライン分ずつ読み出してアドレスドライバ６に供
給する。この際、駆動制御回路２は、第１表示ライン〜
第ｎ表示ライン各々に対応した読出アドレスを順次、メ
モリ４に供給して行く。従って、メモリ４は、上記駆動
画素データビットＤＢ３11〜ＤＢ３nmを、１表示ライン
分ずつ順次読み出す。
は、画素データＰＤ11〜ＰＤnm各々の第３ビット目を駆
動画素データビットＤＢ３11〜ＤＢ３nmと捉え、これら
を駆動制御回路２から供給された読出アドレスに従って
１表示ライン分ずつ読み出してアドレスドライバ６に供
給する。この際、駆動制御回路２は、第１表示ライン〜
第ｎ表示ライン各々に対応した読出アドレスを順次、メ
モリ４に供給して行く。従って、メモリ４は、上記駆動
画素データビットＤＢ３11〜ＤＢ３nmを、１表示ライン
分ずつ順次読み出す。
【００２０】次のサブフィールドＳＦ４では、メモリ４
は、画素データＰＤ11〜ＰＤnm各々の第４ビット目を駆
動画素データビットＤＢ４11〜ＤＢ４nmと捉え、これら
を駆動制御回路２から供給された読出アドレスに従って
１表示ライン分ずつ読み出してアドレスドライバ６に供
給する。この際、駆動制御回路２は、第１表示ライン〜
第ｎ表示ライン各々に対応した読出アドレスを順次、メ
モリ４に供給して行く。従って、メモリ４は、上記駆動
画素データビットＤＢ４11〜ＤＢ４nmを、１表示ライン
分ずつ順次読み出す。
は、画素データＰＤ11〜ＰＤnm各々の第４ビット目を駆
動画素データビットＤＢ４11〜ＤＢ４nmと捉え、これら
を駆動制御回路２から供給された読出アドレスに従って
１表示ライン分ずつ読み出してアドレスドライバ６に供
給する。この際、駆動制御回路２は、第１表示ライン〜
第ｎ表示ライン各々に対応した読出アドレスを順次、メ
モリ４に供給して行く。従って、メモリ４は、上記駆動
画素データビットＤＢ４11〜ＤＢ４nmを、１表示ライン
分ずつ順次読み出す。
【００２１】次のサブフィールドＳＦ５では、メモリ４
は、画素データＰＤ11〜ＰＤnm各々の第５ビット目を駆
動画素データビットＤＢ５11〜ＤＢ５nmと捉え、これら
を駆動制御回路２から供給された読出アドレスに従って
１表示ライン分ずつ読み出してアドレスドライバ６に供
給する。この際、駆動制御回路２は、第１表示ライン〜
第ｎ表示ライン各々に対応した読出アドレスを順次、メ
モリ４に供給して行く。従って、メモリ４は、上記駆動
画素データビットＤＢ５11〜ＤＢ５nmを、１表示ライン
分ずつ順次読み出す。
は、画素データＰＤ11〜ＰＤnm各々の第５ビット目を駆
動画素データビットＤＢ５11〜ＤＢ５nmと捉え、これら
を駆動制御回路２から供給された読出アドレスに従って
１表示ライン分ずつ読み出してアドレスドライバ６に供
給する。この際、駆動制御回路２は、第１表示ライン〜
第ｎ表示ライン各々に対応した読出アドレスを順次、メ
モリ４に供給して行く。従って、メモリ４は、上記駆動
画素データビットＤＢ５11〜ＤＢ５nmを、１表示ライン
分ずつ順次読み出す。
【００２２】そして、最後尾のサブフィールドＳＦ６で
は、メモリ４は、画素データＰＤ11〜ＰＤnm各々の第６
ビット目を駆動画素データビットＤＢ６11〜ＤＢ６nmと
捉え、これらを駆動制御回路２から供給された読出アド
レスに従って１表示ライン分ずつ読み出してアドレスド
ライバ６に供給する。この際、駆動制御回路２は、第１
表示ライン〜第ｎ表示ライン各々に対応した読出アドレ
スを順次、メモリ４に供給して行く。従って、メモリ４
は、上記駆動画素データビットＤＢ６11〜ＤＢ６nmを、
１表示ライン分ずつ順次読み出す。
は、メモリ４は、画素データＰＤ11〜ＰＤnm各々の第６
ビット目を駆動画素データビットＤＢ６11〜ＤＢ６nmと
捉え、これらを駆動制御回路２から供給された読出アド
レスに従って１表示ライン分ずつ読み出してアドレスド
ライバ６に供給する。この際、駆動制御回路２は、第１
表示ライン〜第ｎ表示ライン各々に対応した読出アドレ
スを順次、メモリ４に供給して行く。従って、メモリ４
は、上記駆動画素データビットＤＢ６11〜ＤＢ６nmを、
１表示ライン分ずつ順次読み出す。
【００２３】駆動制御回路２は、図５に示されるが如き
発光駆動フォーマットに従ってＰＤＰ１０を階調駆動す
べき各種タイミング信号を発生してアドレスドライバ
６、第１サスティンドライバ７及び第２サスティンドラ
イバ８各々に供給する。図５に示される発光駆動フォー
マットでは前述した如き６つのサブフィールドＳＦ１〜
ＳＦ６各々内において、一斉リセット行程Ｒc、発光維
持行程Ｉc及び消去行程Ｅを夫々実行する。更に、サブ
フィールドＳＦ１及びＳＦ２各々では第１画素データ書
込行程Ｗc１、サブフィールドＳＦ３〜ＳＦ６の各々で
は第２画素データ書込行程Ｗc２を夫々実行する。
発光駆動フォーマットに従ってＰＤＰ１０を階調駆動す
べき各種タイミング信号を発生してアドレスドライバ
６、第１サスティンドライバ７及び第２サスティンドラ
イバ８各々に供給する。図５に示される発光駆動フォー
マットでは前述した如き６つのサブフィールドＳＦ１〜
ＳＦ６各々内において、一斉リセット行程Ｒc、発光維
持行程Ｉc及び消去行程Ｅを夫々実行する。更に、サブ
フィールドＳＦ１及びＳＦ２各々では第１画素データ書
込行程Ｗc１、サブフィールドＳＦ３〜ＳＦ６の各々で
は第２画素データ書込行程Ｗc２を夫々実行する。
【００２４】図６は、図５に示される発光駆動フォーマ
ットに従ってアドレスドライバ６、第１サスティンドラ
イバ７及び第２サスティンドライバ８各々がＰＤＰ１０
の列電極及び行電極対に印加する各種駆動パルスと、そ
の印加タイミングを示す図である。尚、サブフィールド
ＳＦ１及びＳＦ２各々内で印加される駆動パルス及びそ
の印加タイミングは互いに同一であり、又、サブフィー
ルドＳＦ３〜ＳＦ８各々内で印加される駆動パルス及び
その印加タイミングも互いに同一である。よって、図６
においては、サブフィールドＳＦ１及びＳＦ８内での動
作のみを抜粋して示している。
ットに従ってアドレスドライバ６、第１サスティンドラ
イバ７及び第２サスティンドライバ８各々がＰＤＰ１０
の列電極及び行電極対に印加する各種駆動パルスと、そ
の印加タイミングを示す図である。尚、サブフィールド
ＳＦ１及びＳＦ２各々内で印加される駆動パルス及びそ
の印加タイミングは互いに同一であり、又、サブフィー
ルドＳＦ３〜ＳＦ８各々内で印加される駆動パルス及び
その印加タイミングも互いに同一である。よって、図６
においては、サブフィールドＳＦ１及びＳＦ８内での動
作のみを抜粋して示している。
【００２５】図６において、一斉リセット行程Ｒcで
は、第１サスティンドライバ７が負極性のリセットパル
スＲＰx、第２サスティンドライバ８が正極性のリセッ
トパルスＲＰYを発生して夫々ＰＤＰ１０の行電極Ｘ及
びＹに同時に印加する。これにより、ＰＤＰ１０中の全
ての放電セルをリセット放電せしめ、各放電セル内に強
制的に壁電荷を形成させる。これにより、ＰＤＰ１０に
おける全ての放電セルは"発光セル"の状態に初期化され
る。
は、第１サスティンドライバ７が負極性のリセットパル
スＲＰx、第２サスティンドライバ８が正極性のリセッ
トパルスＲＰYを発生して夫々ＰＤＰ１０の行電極Ｘ及
びＹに同時に印加する。これにより、ＰＤＰ１０中の全
ての放電セルをリセット放電せしめ、各放電セル内に強
制的に壁電荷を形成させる。これにより、ＰＤＰ１０に
おける全ての放電セルは"発光セル"の状態に初期化され
る。
【００２６】サブフィールドＳＦ１及びＳＦ２内におい
てのみで実施される第１画素データ書込行程Ｗc１で
は、アドレスドライバ６は、上記メモリ４から供給され
た駆動画素データビットＤＢに応じたパルス電圧を有す
る画素データパルスを生成する。例えば、アドレスドラ
イバ６は、駆動画素データビットＤＢの論理レベルが"
１"である場合には高電圧の画素データパルスを生成
し、"０"である場合には低電圧(０ボルト)の画素データ
パルスを生成する。そして、アドレスドライバ６は、上
記画素データパルスを１表示ライン分毎にグループ化し
た画素データパルス群ＤＰを順次、列電極Ｄ1〜Ｄmに印
加して行く。この際、前述したように、サブフィールド
ＳＦ１及びＳＦ２各々内では、メモリ４からは、先ず、
第１表示ライン及び第２表示ラインに対応した駆動画素
データビットＤＢが１表示ライン分ずつ順次読み出され
る。そして、それ以降、メモリ４からは、第４表示ライ
ン、第６表示ライン、第８表示ラインの如く１表示ライ
ン飛びにて駆動画素データビットＤＢが１表示ライン分
ずつ順次読み出される。従って、上記第１画素データ書
込行程Ｗc１において、アドレスドライバ６は、第１、
第２、第４、第６、第８、・・・・、第ｎ表示ライン各々に
対応した画素データパルス群ＤＰ1、ＤＰ2、ＤＰ 4、Ｄ
Ｐ6、ＤＰ8・・・・、ＤＰn各々を図６に示されるが如く順
次、ＰＤＰ１０の列電極Ｄ1〜Ｄmに印加して行くことに
なる。更に、上記第１画素データ書込行程Ｗc１では、
第２サスティンドライバ８は、上記画素データパルス群
ＤＰ1、ＤＰ2、ＤＰ4、ＤＰ6、ＤＰ8・・・・、ＤＰn各々の
印加タイミングと同一タイミングにて負極性の走査パル
スＳＰを発生する。この際、第２サスティンドライバ８
は、先ず、図６に示されるように、上記画素データパル
ス群ＤＰ1と同一タイミングで発生した走査パルスＳＰ
を行電極Ｙ1に印加する。次に、第２サスティンドライ
バ８は、上記画素データパルス群ＤＰ2と同一タイミン
グで発生した走査パルスＳＰを図６に示されるように行
電極Ｙ2及びＹ3の各々に同時印加する。それ以降、第２
サスティンドライバ８は、上記画素データパルス群ＤＰ
4、ＤＰ6、ＤＰ8・・・・、ＤＰn各々と同一タイミングで発
生した上記走査パルスＳＰを、図６に示されるが如く行
電極Ｙ3〜Ｙnへと、互いに連続した２つの行電極に対し
て同時に順次印加して行く。
てのみで実施される第１画素データ書込行程Ｗc１で
は、アドレスドライバ６は、上記メモリ４から供給され
た駆動画素データビットＤＢに応じたパルス電圧を有す
る画素データパルスを生成する。例えば、アドレスドラ
イバ６は、駆動画素データビットＤＢの論理レベルが"
１"である場合には高電圧の画素データパルスを生成
し、"０"である場合には低電圧(０ボルト)の画素データ
パルスを生成する。そして、アドレスドライバ６は、上
記画素データパルスを１表示ライン分毎にグループ化し
た画素データパルス群ＤＰを順次、列電極Ｄ1〜Ｄmに印
加して行く。この際、前述したように、サブフィールド
ＳＦ１及びＳＦ２各々内では、メモリ４からは、先ず、
第１表示ライン及び第２表示ラインに対応した駆動画素
データビットＤＢが１表示ライン分ずつ順次読み出され
る。そして、それ以降、メモリ４からは、第４表示ライ
ン、第６表示ライン、第８表示ラインの如く１表示ライ
ン飛びにて駆動画素データビットＤＢが１表示ライン分
ずつ順次読み出される。従って、上記第１画素データ書
込行程Ｗc１において、アドレスドライバ６は、第１、
第２、第４、第６、第８、・・・・、第ｎ表示ライン各々に
対応した画素データパルス群ＤＰ1、ＤＰ2、ＤＰ 4、Ｄ
Ｐ6、ＤＰ8・・・・、ＤＰn各々を図６に示されるが如く順
次、ＰＤＰ１０の列電極Ｄ1〜Ｄmに印加して行くことに
なる。更に、上記第１画素データ書込行程Ｗc１では、
第２サスティンドライバ８は、上記画素データパルス群
ＤＰ1、ＤＰ2、ＤＰ4、ＤＰ6、ＤＰ8・・・・、ＤＰn各々の
印加タイミングと同一タイミングにて負極性の走査パル
スＳＰを発生する。この際、第２サスティンドライバ８
は、先ず、図６に示されるように、上記画素データパル
ス群ＤＰ1と同一タイミングで発生した走査パルスＳＰ
を行電極Ｙ1に印加する。次に、第２サスティンドライ
バ８は、上記画素データパルス群ＤＰ2と同一タイミン
グで発生した走査パルスＳＰを図６に示されるように行
電極Ｙ2及びＹ3の各々に同時印加する。それ以降、第２
サスティンドライバ８は、上記画素データパルス群ＤＰ
4、ＤＰ6、ＤＰ8・・・・、ＤＰn各々と同一タイミングで発
生した上記走査パルスＳＰを、図６に示されるが如く行
電極Ｙ3〜Ｙnへと、互いに連続した２つの行電極に対し
て同時に順次印加して行く。
【００２７】一方、サブフィールドＳＦ３〜ＳＦ６各々
内において実施される第２画素データ書込行程Ｗc２で
は、メモリ４からは、駆動画素データビットＤＢが１表
示ライン分ずつ順次読み出される。アドレスドライバ６
は、かかる駆動画素データビットＤＢの論理レベルが"
１"である場合には高電圧の画素データパルスを生成
し、"０"である場合には低電圧(０ボルト)の画素データ
パルスを生成する。そして、アドレスドライバ６は、上
記画素データパルスを１表示ライン分毎にグループ化し
た画素データパルス群ＤＰ1〜ＤＰnの各々を順次、列電
極Ｄ1〜Ｄmに印加して行く。更に、上記第２画素データ
書込行程Ｗc２では、第２サスティンドライバ８は、上
記画素データパルス群ＤＰ1〜ＤＰn各々の印加タイミン
グと同一タイミングにて走査パルスＳＰを発生し、これ
を図６に示されるが如く行電極Ｙ1〜Ｙnへと順次印加し
て行く。
内において実施される第２画素データ書込行程Ｗc２で
は、メモリ４からは、駆動画素データビットＤＢが１表
示ライン分ずつ順次読み出される。アドレスドライバ６
は、かかる駆動画素データビットＤＢの論理レベルが"
１"である場合には高電圧の画素データパルスを生成
し、"０"である場合には低電圧(０ボルト)の画素データ
パルスを生成する。そして、アドレスドライバ６は、上
記画素データパルスを１表示ライン分毎にグループ化し
た画素データパルス群ＤＰ1〜ＤＰnの各々を順次、列電
極Ｄ1〜Ｄmに印加して行く。更に、上記第２画素データ
書込行程Ｗc２では、第２サスティンドライバ８は、上
記画素データパルス群ＤＰ1〜ＤＰn各々の印加タイミン
グと同一タイミングにて走査パルスＳＰを発生し、これ
を図６に示されるが如く行電極Ｙ1〜Ｙnへと順次印加し
て行く。
【００２８】上記第１画素データ書込行程Ｗc１又は第
２画素データ書込行程Ｗc２において、上記走査パルス
ＳＰが印加された"行"と、高電圧の画素データパルスが
印加された"列"との交差部の放電セルにのみ放電(選択
消去放電)が生じる。かかる選択消去放電により、その
放電セル内に形成されていた壁電荷は消滅し、この放電
セルは"非発光セル"の状態に推移する。一方、上記走査
パルスＳＰが印加されたものの低電圧の画素データパル
スが印加された放電セルには上述のような選択消去放電
は生起されず、上記一斉リセット行程Ｒcにて初期化さ
れた状態、つまり"発光セル"の状態が保持される。
２画素データ書込行程Ｗc２において、上記走査パルス
ＳＰが印加された"行"と、高電圧の画素データパルスが
印加された"列"との交差部の放電セルにのみ放電(選択
消去放電)が生じる。かかる選択消去放電により、その
放電セル内に形成されていた壁電荷は消滅し、この放電
セルは"非発光セル"の状態に推移する。一方、上記走査
パルスＳＰが印加されたものの低電圧の画素データパル
スが印加された放電セルには上述のような選択消去放電
は生起されず、上記一斉リセット行程Ｒcにて初期化さ
れた状態、つまり"発光セル"の状態が保持される。
【００２９】つまり、これら第１画素データ書込行程Ｗ
c１、第２画素データ書込行程Ｗc２の実行によれば、入
力映像信号に対応した各画素毎の画素データが各放電セ
ルに対して、表示ライン単位で走査されつつ書き込まれ
て行くのである(以下、かかる動作を画素データ書込走
査と称する)。この際、図６に示されるように、上記第
２画素データ書込行程Ｗc２では第１表示ライン〜第ｎ
表示ラインへと１表示ラインずつ上記画素データ書込走
査が為される。一方、上記第１画素素データ書込行程Ｗ
c１では２表示ラインずつ上記画素データ書込走査が為
される。
c１、第２画素データ書込行程Ｗc２の実行によれば、入
力映像信号に対応した各画素毎の画素データが各放電セ
ルに対して、表示ライン単位で走査されつつ書き込まれ
て行くのである(以下、かかる動作を画素データ書込走
査と称する)。この際、図６に示されるように、上記第
２画素データ書込行程Ｗc２では第１表示ライン〜第ｎ
表示ラインへと１表示ラインずつ上記画素データ書込走
査が為される。一方、上記第１画素素データ書込行程Ｗ
c１では２表示ラインずつ上記画素データ書込走査が為
される。
【００３０】各サブフィールド内の発光維持行程Ｉcで
は、第１サスティンドライバ７及び第２サスティンドラ
イバ８各々が、図６に示されるが如く行電極Ｘ1〜Ｘn及
びＹ 1〜Ｙnに対して交互に正極性の維持パルスＩＰX及
びＩＰYを印加する。この際、各発光維持行程Ｉcにおい
て印加すべき維持パルスＩＰの回数は、サブフィールド
ＳＦ１〜ＳＦ６毎に、 ＳＦ１：２ ＳＦ２：４ ＳＦ３：８ ＳＦ４：１６ ＳＦ５：３２ ＳＦ６：６４ となっている。
は、第１サスティンドライバ７及び第２サスティンドラ
イバ８各々が、図６に示されるが如く行電極Ｘ1〜Ｘn及
びＹ 1〜Ｙnに対して交互に正極性の維持パルスＩＰX及
びＩＰYを印加する。この際、各発光維持行程Ｉcにおい
て印加すべき維持パルスＩＰの回数は、サブフィールド
ＳＦ１〜ＳＦ６毎に、 ＳＦ１：２ ＳＦ２：４ ＳＦ３：８ ＳＦ４：１６ ＳＦ５：３２ ＳＦ６：６４ となっている。
【００３１】かかる動作により、壁電荷が残留したまま
となっている放電セル、すなわち"発光セル"が、上記維
持パルスＩＰX及びＩＰYが印加される度に維持放電し、
上記回数(期間)分だけその維持放電に伴う発光状態を維
持する。そして、各サブフィールドの最後尾の消去行程
Ｅでは、第２サスティンドライバ８が図９に示されるが
如き消去パルスＥＰを行電極Ｙ1〜Ｙnに印加することに
より、全放電セルを一斉に消去放電せしめる。これによ
り、各放電セル内に残留していた壁電荷は全て消滅す
る。
となっている放電セル、すなわち"発光セル"が、上記維
持パルスＩＰX及びＩＰYが印加される度に維持放電し、
上記回数(期間)分だけその維持放電に伴う発光状態を維
持する。そして、各サブフィールドの最後尾の消去行程
Ｅでは、第２サスティンドライバ８が図９に示されるが
如き消去パルスＥＰを行電極Ｙ1〜Ｙnに印加することに
より、全放電セルを一斉に消去放電せしめる。これによ
り、各放電セル内に残留していた壁電荷は全て消滅す
る。
【００３２】ここで、上述した如き図５及び図６に示さ
れる階調駆動にて、全てのサブフィールドＳＦ１〜ＳＦ
６各々内の発光維持行程Ｉcで発光を実施すれば、ＳＦ
１で２回、ＳＦ２で４回、ＳＦ３で８回、ＳＦ４で１６
回、ＳＦ５で３２回、ＳＦ６で６４回の合計１２７回分
の発光が為され、最高輝度レベル"１２７"が得られる。
よって、かかる階調駆動によれば、最高輝度レベルが"
６３"となる図２及び図３に示される階調駆動に比して
高輝度な６４階調表示が可能となるのである。
れる階調駆動にて、全てのサブフィールドＳＦ１〜ＳＦ
６各々内の発光維持行程Ｉcで発光を実施すれば、ＳＦ
１で２回、ＳＦ２で４回、ＳＦ３で８回、ＳＦ４で１６
回、ＳＦ５で３２回、ＳＦ６で６４回の合計１２７回分
の発光が為され、最高輝度レベル"１２７"が得られる。
よって、かかる階調駆動によれば、最高輝度レベルが"
６３"となる図２及び図３に示される階調駆動に比して
高輝度な６４階調表示が可能となるのである。
【００３３】すなわち、発光回数の割り当てが比較的少
ないサブフィールドＳＦ１、ＳＦ２では２表示ラインず
つ画素データの書込走査を行うことにより、画素データ
書込行程に費やす時間を短縮し、その時間短縮分だけ各
発光維持行程に割り当てる発光回数(発光維持期間)を増
加して高輝度化を図っているのである。この際、２表示
ラインに対して同一の画素データによる書き込みが為さ
れるので解像度が低下することになるが、発光回数の割
り当てが少ないサブフィールドでの発光は、階調表示に
おける重み付けも小さいので視覚的にその解像度の低下
を感じることはない。
ないサブフィールドＳＦ１、ＳＦ２では２表示ラインず
つ画素データの書込走査を行うことにより、画素データ
書込行程に費やす時間を短縮し、その時間短縮分だけ各
発光維持行程に割り当てる発光回数(発光維持期間)を増
加して高輝度化を図っているのである。この際、２表示
ラインに対して同一の画素データによる書き込みが為さ
れるので解像度が低下することになるが、発光回数の割
り当てが少ないサブフィールドでの発光は、階調表示に
おける重み付けも小さいので視覚的にその解像度の低下
を感じることはない。
【００３４】尚、上記実施例においては、発光回数の割
り当てが比較的少ないサブフィールでは、２表示ライン
ずつ画素データ書込走査を行うようにしているが、３表
示ライン以上の数の表示ライン単位で画素データ書込走
査を行うようにしても良い。尚、上記実施例において
は、画素データ書込行程での時間短縮分だけ各発光維持
行程に割り当てる発光回数(発光維持期間)を増加して高
輝度化を図るようにしているが、この時間短縮分だけサ
ブフィールドの数を増加すれば高階調化を図ることも可
能である。
り当てが比較的少ないサブフィールでは、２表示ライン
ずつ画素データ書込走査を行うようにしているが、３表
示ライン以上の数の表示ライン単位で画素データ書込走
査を行うようにしても良い。尚、上記実施例において
は、画素データ書込行程での時間短縮分だけ各発光維持
行程に割り当てる発光回数(発光維持期間)を増加して高
輝度化を図るようにしているが、この時間短縮分だけサ
ブフィールドの数を増加すれば高階調化を図ることも可
能である。
【００３５】要するに、本発明は、発光回数の割り当て
が比較的少ないサブフィールド、すなわち階調表示にお
ける重み付けの小なるサブフィールドでは、複数の表示
ラインに対して同時に画素データの書き込みを行うこと
により、画素データ書込行程に費やされる時間を短縮す
る。そして、その時間短縮分だけ、各発光維持行程に割
り当てる発光回数(発光維持期間)を増加、又は、サブフ
ィールドの数を増やすことにより高輝度表示化、又は高
階調表示化を図るものなのである。
が比較的少ないサブフィールド、すなわち階調表示にお
ける重み付けの小なるサブフィールドでは、複数の表示
ラインに対して同時に画素データの書き込みを行うこと
により、画素データ書込行程に費やされる時間を短縮す
る。そして、その時間短縮分だけ、各発光維持行程に割
り当てる発光回数(発光維持期間)を増加、又は、サブフ
ィールドの数を増やすことにより高輝度表示化、又は高
階調表示化を図るものなのである。
【００３６】又、上記実施例においては、画素データの
書込方法として、画素データに応じて選択的に放電セル
を放電(選択消去放電)させて壁電荷を消滅せしめること
により画素データの書き込みを為す、いわゆる選択消去
アドレス法を採用した場合について述べた。しかしなが
ら、本発明においては、画素データの書込方法として、
画素データに応じて選択的に各放電セルを放電(選択書
込放電)せしめてその放電セル内に壁電荷を形成させる
ようにした、いわゆる選択書込アドレス法を採用した場
合についても同様に適用可能である。
書込方法として、画素データに応じて選択的に放電セル
を放電(選択消去放電)させて壁電荷を消滅せしめること
により画素データの書き込みを為す、いわゆる選択消去
アドレス法を採用した場合について述べた。しかしなが
ら、本発明においては、画素データの書込方法として、
画素データに応じて選択的に各放電セルを放電(選択書
込放電)せしめてその放電セル内に壁電荷を形成させる
ようにした、いわゆる選択書込アドレス法を採用した場
合についても同様に適用可能である。
【００３７】又、上記実施例においては、図５に示され
るように各サブフィールド内で一斉リセット行程Ｒc、
第１画素データ書込行程Ｗc１(又は第２画素データ書込
行程Ｗc２)、発光維持行程Ｉc、及び消去行程Ｅを夫々
実行するようにした階調駆動に、本発明を適用した場合
を例にとってその動作を説明した。しかしながら、本発
明は、かかる図５に示される駆動以外の他の駆動にも適
用可能である。
るように各サブフィールド内で一斉リセット行程Ｒc、
第１画素データ書込行程Ｗc１(又は第２画素データ書込
行程Ｗc２)、発光維持行程Ｉc、及び消去行程Ｅを夫々
実行するようにした階調駆動に、本発明を適用した場合
を例にとってその動作を説明した。しかしながら、本発
明は、かかる図５に示される駆動以外の他の駆動にも適
用可能である。
【００３８】図７は、本発明による駆動方法に基づく他
の発光駆動フォーマットを示す図である。図７に示され
る駆動では、１フィールドの表示期間を８個のサブフィ
ールドＳＦ１〜ＳＦ８に分割し、上述した如き選択消去
アドレス法を用いてＰＤＰ１０に対する階調駆動を行
う。各サブフィールド内では、図５に示されるものと同
様に、第１画素データ書込行程Ｗc１(又は第２画素デー
タ書込行程Ｗc２)と、発光維持行程Ｉcとを実行する。
この際、発光回数の割り当てが少ないサブフィールドＳ
Ｆ１〜ＳＦ３各々で上記第１画素データ書込行程Ｗc１
を実行し、残りのサブフィールドＳＦ４〜ＳＦ８各々で
上記第２画素データ書込行程Ｗc２を実行する。ただ
し、一斉リセット行程Ｒcは先頭のサブフィールドＳＦ
１のみで実行し、消去行程Ｅは最後尾のサブフィールド
ＳＦ８のみで実行する。
の発光駆動フォーマットを示す図である。図７に示され
る駆動では、１フィールドの表示期間を８個のサブフィ
ールドＳＦ１〜ＳＦ８に分割し、上述した如き選択消去
アドレス法を用いてＰＤＰ１０に対する階調駆動を行
う。各サブフィールド内では、図５に示されるものと同
様に、第１画素データ書込行程Ｗc１(又は第２画素デー
タ書込行程Ｗc２)と、発光維持行程Ｉcとを実行する。
この際、発光回数の割り当てが少ないサブフィールドＳ
Ｆ１〜ＳＦ３各々で上記第１画素データ書込行程Ｗc１
を実行し、残りのサブフィールドＳＦ４〜ＳＦ８各々で
上記第２画素データ書込行程Ｗc２を実行する。ただ
し、一斉リセット行程Ｒcは先頭のサブフィールドＳＦ
１のみで実行し、消去行程Ｅは最後尾のサブフィールド
ＳＦ８のみで実行する。
【００３９】一斉リセット行程Ｒcでは、ＰＤＰ１０中
の全ての放電セルをリセット放電せしめて各放電セル内
に壁電荷を形成させる。これにより、全放電セルを"発
光セル"の状態に初期化する。サブフィールドＳＦ１〜
ＳＦ３においてのみで実行される第１画素データ書込行
程Ｗc１では、図６に示される第１画素データ書込行程
Ｗc１内での動作と同様に、２表示ライン分ずつ画素デ
ータ書込走査を実施する。一方、サブフィールドＳＦ４
〜ＳＦ８において実行される第２画素データ書込行程Ｗ
c２では、図６に示される第２画素データ書込行程Ｗc２
内での動作と同様に、１表示ライン分ずつ画素データ書
込走査を実施する。上記画素データ書込走査により、走
査パルスＳＰが印加された表示ラインと、高電圧の画素
データパルスが印加された"列"との交差部の放電セルに
のみ選択消去放電が生じ、その放電セル内に残存してい
た壁電荷が選択的に消去される。かかる選択消去放電に
より、上記一斉リセット行程Ｒｃにて"発光セル"の状態
に初期化された放電セルは、"非発光セル"に推移する。
一方、高電圧の画素データパルスが印加されなかった"
列"に属する放電セルには上述した如き選択消去放電は
生起されず、上記一斉リセット行程Ｒcにて初期化され
た状態、つまり"発光セル"の状態が維持される。ただ
し、実際にサブフィールドＳＦ１〜ＳＦ８各々を通じ
て、各放電セル内において選択消去放電が生起されるの
は１回だけである。つまり、各放電セルは、一斉リセッ
ト行程Ｒcが実行されてから上記選択消去放電が実施さ
れるまでの間、"発光セル"の状態を保ち、それ以降、次
のフィールドの一斉リセット行程Ｒcが実行されるま
で、"非発光セル"の状態固定となるのである。この際、
サブフィールドＳＦ１〜ＳＦ８各々の内のいずれの画素
データ書込行程で選択消去放電を生起させるのかは、入
力映像信号に対応した画素データによって示される輝度
レベルに応じて決まる。
の全ての放電セルをリセット放電せしめて各放電セル内
に壁電荷を形成させる。これにより、全放電セルを"発
光セル"の状態に初期化する。サブフィールドＳＦ１〜
ＳＦ３においてのみで実行される第１画素データ書込行
程Ｗc１では、図６に示される第１画素データ書込行程
Ｗc１内での動作と同様に、２表示ライン分ずつ画素デ
ータ書込走査を実施する。一方、サブフィールドＳＦ４
〜ＳＦ８において実行される第２画素データ書込行程Ｗ
c２では、図６に示される第２画素データ書込行程Ｗc２
内での動作と同様に、１表示ライン分ずつ画素データ書
込走査を実施する。上記画素データ書込走査により、走
査パルスＳＰが印加された表示ラインと、高電圧の画素
データパルスが印加された"列"との交差部の放電セルに
のみ選択消去放電が生じ、その放電セル内に残存してい
た壁電荷が選択的に消去される。かかる選択消去放電に
より、上記一斉リセット行程Ｒｃにて"発光セル"の状態
に初期化された放電セルは、"非発光セル"に推移する。
一方、高電圧の画素データパルスが印加されなかった"
列"に属する放電セルには上述した如き選択消去放電は
生起されず、上記一斉リセット行程Ｒcにて初期化され
た状態、つまり"発光セル"の状態が維持される。ただ
し、実際にサブフィールドＳＦ１〜ＳＦ８各々を通じ
て、各放電セル内において選択消去放電が生起されるの
は１回だけである。つまり、各放電セルは、一斉リセッ
ト行程Ｒcが実行されてから上記選択消去放電が実施さ
れるまでの間、"発光セル"の状態を保ち、それ以降、次
のフィールドの一斉リセット行程Ｒcが実行されるま
で、"非発光セル"の状態固定となるのである。この際、
サブフィールドＳＦ１〜ＳＦ８各々の内のいずれの画素
データ書込行程で選択消去放電を生起させるのかは、入
力映像信号に対応した画素データによって示される輝度
レベルに応じて決まる。
【００４０】次に、図７に示される維持発光行程Ｉcで
は、壁電荷が残留したままとなっている放電セル、すな
わち"発光セル"のみを繰り返し発光させる。この際、そ
の発光回数(発光時間)は、各サブフィールド毎に、 ＳＦ１：２ ＳＦ２：１２ ＳＦ３：３２ ＳＦ４：４８ ＳＦ５：７０ ＳＦ６：９２ ＳＦ７：１１４ ＳＦ８：１４０ に設定されている。
は、壁電荷が残留したままとなっている放電セル、すな
わち"発光セル"のみを繰り返し発光させる。この際、そ
の発光回数(発光時間)は、各サブフィールド毎に、 ＳＦ１：２ ＳＦ２：１２ ＳＦ３：３２ ＳＦ４：４８ ＳＦ５：７０ ＳＦ６：９２ ＳＦ７：１１４ ＳＦ８：１４０ に設定されている。
【００４１】従って、図７に示される階調駆動によれ
ば、輝度レベル"０"〜"５１０"なる範囲にて９階調の中
間輝度表示が為される。この際、図７に示される階調駆
動では、発光回数の割り当てが比較的少ないサブフィー
ルドＳＦ１〜ＳＦ３において、図６に示される第１画素
データ書込行程Ｗc１内での動作と同様に、２表示ライ
ン分ずつ画素データ書込走査を行っている。よって、第
１画素データ書込行程Ｗc１は、１表示ライン分ずつ画
素データ書込走査を行うようにした第２画素データ書込
行程Ｗc２に比してその実行に費やされる時間が短い。
従って、その時間短縮分だけサブフィールドＳＦ１〜Ｓ
Ｆ８各々の発光維持行程Ｉcに割り当てる発光回数(発光
時間)を増加すれば、図８に示されるが如き全サブフィ
ールドで第２画素データ書込行程Ｗc２を実行する場合
に比して高輝度な画像表示が為されるようになる。
ば、輝度レベル"０"〜"５１０"なる範囲にて９階調の中
間輝度表示が為される。この際、図７に示される階調駆
動では、発光回数の割り当てが比較的少ないサブフィー
ルドＳＦ１〜ＳＦ３において、図６に示される第１画素
データ書込行程Ｗc１内での動作と同様に、２表示ライ
ン分ずつ画素データ書込走査を行っている。よって、第
１画素データ書込行程Ｗc１は、１表示ライン分ずつ画
素データ書込走査を行うようにした第２画素データ書込
行程Ｗc２に比してその実行に費やされる時間が短い。
従って、その時間短縮分だけサブフィールドＳＦ１〜Ｓ
Ｆ８各々の発光維持行程Ｉcに割り当てる発光回数(発光
時間)を増加すれば、図８に示されるが如き全サブフィ
ールドで第２画素データ書込行程Ｗc２を実行する場合
に比して高輝度な画像表示が為されるようになる。
【００４２】又、図７に示されるが如き駆動を選択書込
アドレス法を採用したものに変形させても良い。図９
は、図７に示されるが如き駆動を選択書込アドレス法を
用いて実現する際の発光駆動フォーマットを示す図であ
る。図９に示される駆動では、図７に示されているサブ
フィールドＳＦの配列を反転させている。すなわち、サ
ブフィールドＳＦ８を先頭サブフィールドにし、サブフ
ィールドＳＦ１を最後尾のサブフィールドにするのであ
る。そして、先頭のサブフィールドＳＦ８のみで全ての
放電セルを"非発光セル"の状態に初期化する一斉リセッ
ト行程Ｒc'を実行し、最後尾のサブフィールドＳＦ１の
みで消去行程Ｅを実行する。尚、サブフィールドＳＦ１
〜ＳＦ３各々で第２画素データ書込行程Ｗc２、ＳＦ４
〜ＳＦ８各々で第１画素データ書込行程Ｗc１を実行す
る点は、図７の場合と同様である。この際、これら第１
画素データ書込行程Ｗc１及び第２画素データ書込行程
Ｗc２各々の画素データ書込走査では、走査パルスＳＰ
が印加された表示ラインと、高電圧の画素データパルス
が印加された"列"との交差部の放電セルにのみ選択書込
放電が生じ、その放電セル内に壁電荷が選択的に形成さ
れる。かかる選択書込放電により、上記一斉リセット行
程Ｒc'にて"非発光セル"の状態に初期化された放電セル
は、"発光セル"に推移する。一方、高電圧の画素データ
パルスが印加されなかった"列"に属する放電セルには上
述した如き選択書込放電は生起されず、上記一斉リセッ
ト行程Ｒc'にて初期化された状態、つまり"非発光セル"
の状態が維持される。ただし、実際にサブフィールドＳ
Ｆ１〜ＳＦ８各々を通じて、各放電セル内において選択
書込放電が生起されるのは１回だけである。つまり、各
放電セルは、一斉リセット行程Ｒc'が実行されてから上
記選択書込放電が実施されるまでの間は"非発光セル"の
状態を保ち、それ以降、次のフィールドの一斉リセット
行程Ｒc'が実行されるまで、"発光セル"の状態固定とな
るのである。この際、サブフィールドＳＦ１〜ＳＦ８各
々の内のいずれの画素データ書込行程で選択書込放電を
生起させるのかは、入力映像信号に対応した画素データ
によって示される輝度レベルに応じて決まる。
アドレス法を採用したものに変形させても良い。図９
は、図７に示されるが如き駆動を選択書込アドレス法を
用いて実現する際の発光駆動フォーマットを示す図であ
る。図９に示される駆動では、図７に示されているサブ
フィールドＳＦの配列を反転させている。すなわち、サ
ブフィールドＳＦ８を先頭サブフィールドにし、サブフ
ィールドＳＦ１を最後尾のサブフィールドにするのであ
る。そして、先頭のサブフィールドＳＦ８のみで全ての
放電セルを"非発光セル"の状態に初期化する一斉リセッ
ト行程Ｒc'を実行し、最後尾のサブフィールドＳＦ１の
みで消去行程Ｅを実行する。尚、サブフィールドＳＦ１
〜ＳＦ３各々で第２画素データ書込行程Ｗc２、ＳＦ４
〜ＳＦ８各々で第１画素データ書込行程Ｗc１を実行す
る点は、図７の場合と同様である。この際、これら第１
画素データ書込行程Ｗc１及び第２画素データ書込行程
Ｗc２各々の画素データ書込走査では、走査パルスＳＰ
が印加された表示ラインと、高電圧の画素データパルス
が印加された"列"との交差部の放電セルにのみ選択書込
放電が生じ、その放電セル内に壁電荷が選択的に形成さ
れる。かかる選択書込放電により、上記一斉リセット行
程Ｒc'にて"非発光セル"の状態に初期化された放電セル
は、"発光セル"に推移する。一方、高電圧の画素データ
パルスが印加されなかった"列"に属する放電セルには上
述した如き選択書込放電は生起されず、上記一斉リセッ
ト行程Ｒc'にて初期化された状態、つまり"非発光セル"
の状態が維持される。ただし、実際にサブフィールドＳ
Ｆ１〜ＳＦ８各々を通じて、各放電セル内において選択
書込放電が生起されるのは１回だけである。つまり、各
放電セルは、一斉リセット行程Ｒc'が実行されてから上
記選択書込放電が実施されるまでの間は"非発光セル"の
状態を保ち、それ以降、次のフィールドの一斉リセット
行程Ｒc'が実行されるまで、"発光セル"の状態固定とな
るのである。この際、サブフィールドＳＦ１〜ＳＦ８各
々の内のいずれの画素データ書込行程で選択書込放電を
生起させるのかは、入力映像信号に対応した画素データ
によって示される輝度レベルに応じて決まる。
【００４３】以上の如く、図９に示されるが如き選択書
込アドレス法を採用した階調駆動においても、発光回数
の割り当てが比較的少ないサブフィールドＳＦ１〜ＳＦ
３にて複数表示ライン分ずつ画素データ書込走査を行う
ことにより、画素データ書込に費やされる時間を短縮す
ることができる。従って、その時間短縮分だけサブフィ
ールドＳＦ１〜ＳＦ８各々の発光維持行程Ｉcに割り当
てる発光回数(発光時間)を増加すれば高輝度表示が為さ
れ、又、上記時間短縮分だけ１フィールド内で実行する
サブフィールドの数を増加すれば、高階調表示が為され
る。
込アドレス法を採用した階調駆動においても、発光回数
の割り当てが比較的少ないサブフィールドＳＦ１〜ＳＦ
３にて複数表示ライン分ずつ画素データ書込走査を行う
ことにより、画素データ書込に費やされる時間を短縮す
ることができる。従って、その時間短縮分だけサブフィ
ールドＳＦ１〜ＳＦ８各々の発光維持行程Ｉcに割り当
てる発光回数(発光時間)を増加すれば高輝度表示が為さ
れ、又、上記時間短縮分だけ１フィールド内で実行する
サブフィールドの数を増加すれば、高階調表示が為され
る。
【００４４】
【発明の効果】以上詳述した如く、本発明においては、
発光回数(発光時間)の割り当てが比較的少ない、いわゆ
る階調表示における重み付けの小なるサブフィールドの
画素データ書込行程では、複数の表示ライン単位で画素
データの書込走査を実施するようにしている。
発光回数(発光時間)の割り当てが比較的少ない、いわゆ
る階調表示における重み付けの小なるサブフィールドの
画素データ書込行程では、複数の表示ライン単位で画素
データの書込走査を実施するようにしている。
【００４５】よって、本発明によれば、画素データ書込
行程に費やされる時間が短縮されるので、その時間短縮
分だけ各発光維持行程に割り当てる発光回数(発光時間)
を増加、又はサブフィールドの数を増加すれば、高輝度
又は高階調な良好な表示が得られるようになる。
行程に費やされる時間が短縮されるので、その時間短縮
分だけ各発光維持行程に割り当てる発光回数(発光時間)
を増加、又はサブフィールドの数を増加すれば、高輝度
又は高階調な良好な表示が得られるようになる。
【図１】プラズマディスプレイ装置の概略構成を示す図
である。
である。
【図２】サブフィールド法に基づく従来の発光駆動フォ
ーマットの一例を示す図である。
ーマットの一例を示す図である。
【図３】図２に示される発光駆動フォーマットに従って
ＰＤＰ１０に印加される各種駆動パルスと、その印加タ
イミングを示す図である。
ＰＤＰ１０に印加される各種駆動パルスと、その印加タ
イミングを示す図である。
【図４】本発明による駆動方法に基づいてプラズマディ
スプレイパネルを階調駆動するプラズマディスプレイ装
置の構成を示す図である。
スプレイパネルを階調駆動するプラズマディスプレイ装
置の構成を示す図である。
【図５】本発明による駆動方法に基づく発光駆動フォー
マットを示す図である。
マットを示す図である。
【図６】図５に示される発光駆動フォーマットに従って
ＰＤＰ１０に印加される各種駆動パルスと、その印加タ
イミングを示す図である。
ＰＤＰ１０に印加される各種駆動パルスと、その印加タ
イミングを示す図である。
【図７】本発明による駆動方法に基づく他の発光駆動フ
ォーマット(選択消去アドレス法を採用)を示す図であ
る。
ォーマット(選択消去アドレス法を採用)を示す図であ
る。
【図８】従来の発光駆動フォーマットを示す図である。
【図９】本発明による駆動方法に基づく他の発光駆動フ
ォーマット(選択書込アドレス法を採用)を示す図であ
る。
ォーマット(選択書込アドレス法を採用)を示す図であ
る。
２ 駆動制御回路 ６ アドレスドライバ ７ 第１サスティンドライバ ８ 第２サスティンドライバ １０ ＰＤＰ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 本田 広史 山梨県中巨摩郡田富町西花輪2680番地 パ イオニア株式会社内 Ｆターム(参考） 5C058 AA11 BA02 BA05 BA35 5C080 AA05 BB05 CC10 DD30 EE28 FF09 HH01 JJ02 JJ04 KK02
Claims (3)
- 【請求項１】 表示ラインに対応する複数の行電極と前
記行電極に交叉して配列された複数の列電極との各交差
部に画素を担う放電セルを形成しているプラズマディス
プレイパネルを映像信号に応じて階調駆動するプラズマ
ディスプレイパネルの駆動方法であって、 前記映像信号における１フィールドの表示期間を複数の
サブフィールドに分割した際の前記サブフィールドの各
々において、前記映像信号に対応した画素データに応じ
て前記放電セルの各々を発光セルの状態又は非発光セル
の状態のいずれか一方に設定する画素データ書込行程
と、前記発光セルの状態にある前記放電セルのみを前記
サブフィールド各々の重み付けに対応して割り当てた発
光回数だけ発光せしめる発光維持行程と、を実行し、 前記重み付けの小なるサブフィールドでの前記画素デー
タ書込行程では前記放電セルの各々を複数表示ライン単
位で走査しながら前記設定を行う一方、その他のサブフ
ィールドでの前記画素データ書込行程では前記放電セル
の各々を１表示ライン単位で走査しながら前記設定を行
うことを特徴とするプラズマディスプレイパネルの駆動
方法。 - 【請求項２】 １フィールドの表示期間内における先頭
の前記サブフィールドにおいてのみで前記放電セルの全
てを一斉に前記発光セルの状態に初期化せしめるリセッ
ト行程を実行し、 前記サブフィールド各々の内のいずれか１の前記画素デ
ータ書込行程においてのみで前記発光セルの状態にある
前記放電セルを前記非発光セルの状態に設定せしめるこ
とを特徴とする請求項１記載のプラズマディスプレイパ
ネルの駆動方法。 - 【請求項３】 １フィールドの表示期間内における先頭
の前記サブフィールドにおいてのみで前記放電セルの全
てを一斉に前記非発光セルの状態に初期化せしめるリセ
ット行程を実行し、 前記サブフィールド各々の内のいずれか１の前記画素デ
ータ書込行程においてのみで前記非発光セルの状態にあ
る前記放電セルを前記発光セルの状態に設定せしめるこ
とを特徴とする請求項１記載のプラズマディスプレイパ
ネルの駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000124236A JP2001306030A (ja) | 2000-04-25 | 2000-04-25 | プラズマディスプレイパネルの駆動方法 |
| US09/836,234 US6472825B2 (en) | 2000-04-25 | 2001-04-18 | Method for driving a plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000124236A JP2001306030A (ja) | 2000-04-25 | 2000-04-25 | プラズマディスプレイパネルの駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001306030A true JP2001306030A (ja) | 2001-11-02 |
Family
ID=18634400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000124236A Pending JP2001306030A (ja) | 2000-04-25 | 2000-04-25 | プラズマディスプレイパネルの駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6472825B2 (ja) |
| JP (1) | JP2001306030A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002182606A (ja) * | 2000-12-14 | 2002-06-26 | Hitachi Ltd | 表示装置および表示方法 |
| JP2007078946A (ja) * | 2005-09-13 | 2007-03-29 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6630796B2 (en) * | 2001-05-29 | 2003-10-07 | Pioneer Corporation | Method and apparatus for driving a plasma display panel |
| EP1271459A1 (en) * | 2001-06-27 | 2003-01-02 | Deutsche Thomson-Brandt Gmbh | Method and device for compensating burning effects on display panel |
| US7525513B2 (en) * | 2002-12-26 | 2009-04-28 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel having operation mode selection based on motion detected |
| CN102714006A (zh) * | 2009-12-14 | 2012-10-03 | 松下电器产业株式会社 | 等离子显示装置的驱动方法、等离子显示装置及等离子显示系统 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3618024B2 (ja) * | 1996-09-20 | 2005-02-09 | パイオニア株式会社 | 自発光表示器の駆動装置 |
| SG64446A1 (en) * | 1996-10-08 | 1999-04-27 | Hitachi Ltd | Plasma display driving apparatus of plasma display panel and driving method thereof |
| JP3348610B2 (ja) * | 1996-11-12 | 2002-11-20 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法及び装置 |
| TW371386B (en) * | 1996-12-06 | 1999-10-01 | Matsushita Electric Ind Co Ltd | Video display monitor using subfield method |
| US6114348A (en) * | 1999-03-10 | 2000-09-05 | Weber; Paul J. | Method of treating warts using tazarotene |
-
2000
- 2000-04-25 JP JP2000124236A patent/JP2001306030A/ja active Pending
-
2001
- 2001-04-18 US US09/836,234 patent/US6472825B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002182606A (ja) * | 2000-12-14 | 2002-06-26 | Hitachi Ltd | 表示装置および表示方法 |
| JP4633920B2 (ja) * | 2000-12-14 | 2011-02-16 | 株式会社日立製作所 | 表示装置および表示方法 |
| JP2007078946A (ja) * | 2005-09-13 | 2007-03-29 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020005823A1 (en) | 2002-01-17 |
| US6472825B2 (en) | 2002-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3767791B2 (ja) | ディスプレイパネルの駆動方法 | |
| JP3585369B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3736671B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2000259118A (ja) | ディスプレイパネルの駆動方法 | |
| JP2001296833A (ja) | ディスプレイパネルの駆動方法 | |
| JP3738890B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4170713B2 (ja) | 表示パネルの駆動方法 | |
| JP4146126B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4731939B2 (ja) | 表示パネルの駆動方法 | |
| JP2000259121A (ja) | ディスプレイパネルの駆動方法 | |
| JP2001350447A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4146129B2 (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
| JP4434639B2 (ja) | 表示パネルの駆動方法 | |
| JP4698076B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3630584B2 (ja) | ディスプレイパネルの駆動方法 | |
| JP2002023689A (ja) | プラズマディスプレイ装置 | |
| JP4703892B2 (ja) | ディスプレイパネルの駆動方法 | |
| JP3734244B2 (ja) | ディスプレイパネルの駆動方法 | |
| JP2000221941A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2001306030A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2002006800A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4679932B2 (ja) | 表示パネルの駆動方法 | |
| JP4828994B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2005266709A (ja) | 表示パネルの駆動方法 | |
| JP4679936B2 (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041028 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051019 |