JP3585369B2 - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法 Download PDFInfo
- Publication number
- JP3585369B2 JP3585369B2 JP11224598A JP11224598A JP3585369B2 JP 3585369 B2 JP3585369 B2 JP 3585369B2 JP 11224598 A JP11224598 A JP 11224598A JP 11224598 A JP11224598 A JP 11224598A JP 3585369 B2 JP3585369 B2 JP 3585369B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- subfield
- discharge
- subfields
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0266—Reduction of sub-frame artefacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明が属する技術分野】
本発明は、マトリクス表示方式のプラズマディスプレイパネル(以下、PDPと称する)の駆動方法に関する。
【0002】
【従来の技術】
かかるマトリクス表示方式のディスプレイパネルの一つとしてAC(交流放電)型のPDPが知られている。
AC型のPDPは、複数の列電極(アドレス電極)と、これら列電極と直交して配列されておりかつ一対にて1走査ラインを形成する複数の行電極対とを備えている。これら各行電極対及び列電極は、放電空間に対して誘電体層で被覆されており、行電極対と列電極との交点にて1画素に対応した放電セルが形成される構造となっている。
【0003】
ここで、かかるPDPに対して中間調表示を実施させる方法の一つとして、1フィールド期間を、Nビットの画素データの各ビット桁の重み付けに対応した時間だけ発光するN個のサブフィールドに分割して表示する、いわゆるサブフィールド法が例えば特開平4−195087号公報に提示されている。
図1は、かかるサブフィールド法による1フィールド期間中での発光駆動フォーマットを示す図である。
【0004】
図1に示される一例においては、供給される画素データが6ビットの場合を想定し、1フィールドの期間をSF1、SF2...、SF6なる6個のサブフィールドに分割して発光駆動を行う。これら6個のサブフィールドによる発光を1通り実行することにより、1フィールド分の画像に対する64階調表現が可能となるのである。
【0005】
各サブフィールドは、一斉リセット行程Rc、画素データ書込行程Wc、及び維持発光行程Icにて構成される。一斉リセット行程Rcでは、上記PDPの全放電セルを一斉に放電励起(リセット放電)せしめることにより、全放電セル内に一様に壁電荷を形成させる。次の画素データ書込行程Wcでは、各放電セル毎に、画素データに応じた選択的な消去放電を励起せしめる。この際、かかる消去放電が実施された放電セル内の壁電荷は消滅して”非発光セル”となる。一方、消去放電が実施されなかった放電セルは壁電荷が残留したままとなっているので”発光セル”となる。維持発光行程Icでは、上記発光セルに対してのみ各サブフィールドの重み付けに対応した時間だけ放電発光状態を継続させる。これにより、各サブフィールドSF1〜SF6では、順に1:2:4:8:16:32なる発光期間比の重み付けをもって維持発光を行うのである。
【0006】
しかしながら、かかる駆動方法により、例えば平坦な物体が移動するような画像を表示すると、その輝度階調レベルが”32”又は”16”の如き2のn乗境界を横切る付近で、あたかも階調が失われた映像のような縞状の偽輪郭が視認されるという問題があった。
これは、輝度階調レベルが”32”の場合は、図1に示されるが如き1フィールド期間中のサブフィールドSF6のみで発光が実施され、一方、輝度階調レベルが”31”の場合には、このSF6での発光は実施されず、SF1〜SF5において発光が実施されることから生じるものである。つまり、輝度階調レベル”32”の発光を行うべき放電セルが点灯している期間中は、輝度階調レベル”31”の発光を行うべき放電セルは必ず消灯状態にある為、これら放電セルの境界上に画像とは無関係な縞状の輪郭が視認されてしまうのである。
【0007】
そこで、かかる偽輪郭を抑制して表示品質を向上せんとして、比較的発光期間の長いサブフィールドを更に複数のサブフィールドに分割し、これらを1フィールド期間中に分散して配列するようにした駆動方法が提案されている。かかる駆動方法によれば、サブフィールドの数を多くして1フィールド期間内での発光パターンを均一化するほど偽輪郭の抑制効果が高くなる。
【0008】
しかしながら、サブフィールドの数が増加するほど、各サブフィールドに対応して生成する駆動データのビット数もこれに合わせて増加させなければならず、このビット数の増加に伴い装置規模が大になるという問題があった。
【0009】
【発明が解決しようとする課題】
本発明は、上記の問題を解決するためになされたものであり、偽輪郭の抑制された高品質な画像表示を維持しつつも、駆動データのビット数を抑えてその装置規模を小さくすることが出来るプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明によるプラズマディスプレイパネルの駆動方法は、走査ライン毎に配列された複数の行電極と前記行電極に交叉して配列された複数の列電極との各交叉部に画素に対応した放電セルが形成されているプラズマディスプレイパネルを、映像信号に基づく画素データに応じて、各フィールドを構成する複数のサブフィールド毎に駆動するプラズマディスプレイパネルの駆動方法であって、各フィールドは、発光期間の割り当てが小なるサブフィールドの複数が連続してなる第1サブフィールド群と、発光期間の割り当てが大なる複数のサブフィールドが連続してなる第2サブフィールド群と、を含み、前記第1サブフィールド群に属するサブフィールドの各々は、全ての前記放電セルの状態を初期化する一斉リセット行程と、そのサブフィールドに対応した画素データビットに応じて前記放電セルを発光セルの状態又は非発光セルの状態のいずれか一方に設定する画素データ書込行程と、前記発光セルの状態にある前記放電セルのみをそのサブフィールドに割り当てられている発光期間に亘り発光させる維持発光行程と、を含み、前記第2サブフィールド群に属するサブフィールドの各々は、そのサブフィールドに対応した画素データビットに応じて前記放電セルを前記非発光セルの状態に設定する画素データ書込行程と、前記発光セルの状態にある前記放電セルのみをそのサブフィールドに割り当てられている発光期間に亘り発光させる維持発光行程とを含み、前記第2サブフィールド群に属するサブフィールド各々の内の先頭のサブフィールドのみが前記画素データ書込行程の直前に全ての前記放電セルの状態を前記発光セルの状態に初期化する一斉リセット行程を更に含み、前記第1サブフィールド群に属する少なくとも1のサブフィールドに対応した前記画素データビットと、前記第2サブフィールド群に属する少なくとも1のサブフィールドに対応した前記画素データビットとが互いに同一であることを特徴とする。
【0011】
【発明の実施の形態】
以下、本発明の実施例を図を参照しつつ説明する。
図2は、本発明による駆動方法に基づいてプラズマディスプレイパネル(以下、PDPと称する)を駆動する駆動装置を備えたプラズマディスプレイ装置の概略構成を示す図である。
【0012】
図2において、A/D変換器1は、駆動制御回路2から供給されるクロック信号に応じて、アナログの入力映像信号をサンプリングしてこれを1画素毎に例えば6ビットの画素データDに変換し、これをデータ変換回路3にする。
データ変換回路3は、かかる画素データを図3及び図4に示されるが如き変換テーブルに従って8ビットの変換画素データHDに変換し、これをメモリ4に供給する。尚、これら図3及び図4に示されるが如き変換テーブルは、64階調の中間調表示を行う際の一例を示すものである。
【0013】
メモリ4は、上記駆動制御回路2から供給されてくる書込信号に従って上記変換画素データHDを順次書き込む。
かかる書込動作により1画面(n行、m列)分の書き込みが終了すると、メモリ4は、この1画面分の変換画素データHD11−nm各々を各ビット桁毎(第0ビット〜第7ビット)に分割し、夫々以下の順で読み出してこれを1行分毎に順次アドレスドライバ5に供給して行く。
【0014】
変換画素データHD11−nm各々の第0ビット
変換画素データHD11−nm各々の第1ビット
変換画素データHD11−nm各々の第2ビット
変換画素データHD11−nm各々の第3ビット
変換画素データHD11−nm各々の第4ビット
変換画素データHD11−nm各々の第5ビット
変換画素データHD11−nm各々の第6ビット
変換画素データHD11−nm各々の第7ビット
変換画素データHD11−nm各々の第0ビット
変換画素データHD11−nm各々の第1ビット
すなわち、メモリ4は、変換画素データHD11−nm各々の第0ビット〜第7ビットまでの読出終了後、再び第0ビット及び第1ビットに対する読み出しを行い、これらを1フィールド期間内にアドレスドライバ6に供給して行くのである。
【0015】
アドレスドライバ6は、かかるメモリ4から読み出された変換画素データHD中の各データビットを1行分毎に、その論理レベルに対応した電圧を有する画素データパルスDP1〜DPmに変換し、これらをPDP10の列電極D1〜Dmに夫々印加する。
駆動制御回路2は、入力された映像信号中の水平及び垂直同期信号に同期して、上記A/D変換器1に対するクロック信号、及びメモリ4に対する書込・読出信号を生成する。更に、駆動制御回路2は、かかる水平及び垂直同期信号に同期して、画素データタイミング信号、リセットタイミング信号、走査タイミング信号、及び維持タイミング信号を夫々発生する。
【0016】
第1サスティンドライバ7は、上記駆動制御回路2から供給された各種タイミング信号に応じて、残留電荷量を初期化するためのリセットパルスRPX、放電発光状態を維持するための維持パルスIPX各々を発生し、これらをPDP10の行電極X1〜Xnに印加する。第2サスティンドライバ8は、上記駆動制御回路2から供給された各種タイミング信号に応じて、残留電荷量を初期化するためのリセットパルスRPY、画素データを書き込むための走査パルスSP、画素データ書き込みを良好に実施させる為のプライミングパルスPP、及び放電発光状態を維持するための維持パルスIPY各々を発生し、これらをPDP10の行電極Y1〜Ynに印加する。
【0017】
尚、PDP10は、行電極X及び行電極Yの一対にて、画面の1行分に対応した行電極を形成している。例えば、PDP10における第1行目の行電極対は行電極X1及びY1であり、第n行目の行電極対は行電極Xn及びYnとなる。又、PDP10では、かかる行電極対と各列電極との交差部に1つの放電セルが形成される。
【0018】
次に、図2に示されるが如きプラズマディスプレイ装置によって実施されるPDP10の駆動動作について説明する。
図5は、データ変換回路3において用いる変換テーブルが図3及び図4に示されるが如きものである場合に実施される1フィールド期間内での発光駆動フォーマットを示す図である。
【0019】
かかる図5に示される発光駆動フォーマットでは、1フィールド期間を10個の分割期間に区切る。この際、最初の分割期間にてサブフィールドSF1による放電発光を実行し、次の分割期間でサブフィールドSF2、更に次の分割期間にてサブフィールドSF3による放電発光を実行する。かかるサブフィールドSF3の後の残りの7つの分割期間では、夫々サブフィールドSF4a〜4gによる放電発光を順次実行する。
【0020】
これらサブフィールドSF1〜SF3、SF4a〜4g各々では、上述した如くメモリ4から読み出された変換画素データHD中の各データビットの書き込みを行って発光セル及び非発光セルの設定を行う画素データ書込行程Wcと、上記発光セルに対してのみ放電発光状態を維持させる維持発光行程Icとを実施する。
【0021】
各サブフィールドにおいて実施する画素データ書込行程Wcでは、図5に示されるが如く、
SF1:変換画素データHD中の第0ビットの書込
SF2:変換画素データHD中の第1ビットの書込
SF3:変換画素データHD中の第2ビットの書込
SF4a:変換画素データHD中の第3ビットの書込
SF4b:変換画素データHD中の第4ビットの書込
SF4c:変換画素データHD中の第5ビットの書込
SF4d:変換画素データHD中の第6ビットの書込
SF4e:変換画素データHD中の第7ビットの書込
SF4f:変換画素データHD中の第0ビットの書込
SF4g:変換画素データHD中の第1ビットの書込
を夫々実行する。
【0022】
図6及び図7は、図1に示されるA/D変換器1にて得られた6ビットの画素データDの全データパターンと、これら各データパターンに対応してメモリ4から読み出される変換画素データHDの各ビット(第0〜第7ビット)と、サブフィールドとの対応関係を示す図である。
上記画素データ書込行程Wcでの書込処理により、例えば論理レベル”0”のデータビットが書き込まれた放電セルは放電励起し(消去放電)、その放電セル内に残留していた壁電荷は消滅する。一方、論理レベル”1”のデータビットが書き込まれた放電セルは放電励起せず、その壁電荷は残留したままとなる。この際、壁電荷が消滅した放電セルは非発光セル、壁電荷が残留したままとなっている放電セルは発光セルとなる。
【0023】
サブフィールドSF1〜SF3、SF4a〜4g各々の維持発光行程Icでは、かかる画素データ書込行程Wcにおいて発光セルに設定された放電セルに対してのみ放電発光の維持を行う。
尚、各サブフィールド毎の維持発光行程Icによる発光時間は、サブフィールドSF1での発光時間を”1”とした場合、
SF1:1
SF2:2
SF3:4
SF4a〜4e:8
SF4f:7
SF4g:6
である。
【0024】
ここで、上記画素データ書込行程Wcを実行する前に、全放電セルを一斉に放電励起(リセット放電)せしめて全放電セル内に壁電荷を形成せしめる一斉リセット行程Rcを実行する。この際、図5の斜線部にて示されるように、かかる一斉リセット行程Rcは、サブフィールドSF1、SF2、SF3、及びSF4aにおいてのみ実行する。すなわち、サブフィールドSF4a〜4gなるサブフィールド系列中では、その先頭部のSF4aにおいてのみ、上記一斉リセット行程Rcを実施する。
【0025】
図8は、上記サブフィールドSF4a〜4gなるサブフィールド系列内において、実際にPDP10の各電極に印加する各種駆動パルスの印加タイミングを示す図である。
図8において、先ず、第1サスティンドライバ7及び第2サスティンドライバ8は、PDP10の行電極X及びYに夫々リセットパルスRPx及びRPYを同時に印加してPDP10中の全ての放電セルをリセット放電せしめる。かかるリセット放電により、PDP10中の全ての放電セル内に強制的に壁電荷を形成させる(一斉リセット行程Rc)。
【0026】
次に、アドレスドライバ6は、各行に対応したデータパルスDP31〜DP3mを順次列電極D1〜Dmに印加して行く。尚、この時点で列電極D1〜Dmに印加されるデータパルスDP31〜DP3m各々は、図3に示されるが如き変換画素データHD中の第3ビット目に対応したものである。第2サスティンドライバ8は、上記各データパルスDPの各印加タイミングと同一タイミングにて、走査パルスSPを行電極Y1〜Ynへと順次印加して行く。この際、走査パルスSPが印加された”行”と、高電圧の画素データパルスが印加された”列”との交差部の放電セルにのみ放電が生じて、その放電セル内に残存していた壁電荷が選択的に消去される。かかる選択消去により、後述するが如き維持発光行程において放電発光が実施される発光放電セルと、放電発光しない非発光放電セルとが設定される。
【0027】
尚、各走査パルスSPを各行電極Yに印加する直前に、正極性のプライミングパルスPPを行電極Y1〜Ynに順次印加しておく。かかるプライミングパルスPPの印加に応じて励起したプライミング放電により、PDP10の放電空間内には上記一斉リセット行程Rcにて形成されたものの時間経過と共に減少してしまった荷電粒子が再形成される。よって、かかる荷電粒子が存在する内に、上記走査パルスSPの印加による画素データの書き込みが為されることになる(画素データ書込行程Wc1)。
【0028】
次に、第1サスティンドライバ7及び第2サスティンドライバ8は、行電極X及びYに対して交互に維持パルスIPX及びIPYを印加する。この際、上記画素データ書込行程Wc1によって壁電荷が残留したままとなっている放電セル、すなわち発光放電セルは、かかる維持パルスIPX及びIPYが交互に印加されている期間中、放電発光を繰り返しその発光状態を維持する(維持発光行程Ic1)。
【0029】
よって、上述した如き一斉リセット行程Rc、画素データ書込行程Wc1、維持発光行程Ic1からなるサブフィールドSF4aにより、変換画素データHD中の第3ビットに対応した放電発光が、図5に示されるが如く、”8”なる期間に亘って実施されるのである。尚、かかる一斉リセット行程Rc、画素データ書込行程Wc1、維持発光行程Ic1なる一連の動作は、図5に示されるサブフィールドSF1、SF2、及びSF3においても同様に実施されるものである。
【0030】
サブフィールドSF4aが終了すると、次に、アドレスドライバ6は、各行に対応したデータパルスDP41〜DP4mを順次列電極D1〜Dmに印加して行く。尚、この時点で列電極D1〜Dmに印加されるデータパルスDP41〜DP4m各々は、図3に示されるが如き変換画素データHD中の第4ビット目に対応したものである。第2サスティンドライバ8は、上記各データパルスDPの各印加タイミングと同一タイミングにて、走査パルスSPを行電極Y1〜Ynへと順次印加して行く。この際、走査パルスSPが印加された”行”と、高電圧の画素データパルスが印加された”列”との交差部の放電セルにのみ放電が生じて、その放電セル内に残存していた壁電荷が選択的に消去される。かか選択消去により、後述する維持発光行程Ic2において放電発光を実施することが出来る発光放電セルと、放電発光しない非発光放電セルとが得られる。尚、各走査パルスSPを各行電極Yに印加する直前に、正極性のプライミングパルスPPを行電極Y1〜Ynに順次印加しておく。かかるプライミングパルスPPの印加により、PDP10の放電空間内に荷電粒子が再形成される。よって、かかる荷電粒子が存在する内に、上記走査パルスSPの印加による画素データの書き込みが為されることになる(画素データ書込行程Wc2)。
【0031】
次に、第1サスティンドライバ7及び第2サスティンドライバ8は、行電極X及びYに対して交互に維持パルスIPX及びIPYを印加する。この際、上記画素データ書込行程Wc2によって壁電荷が残留したままとなっている放電セル、すなわち発光放電セルは、かかる維持パルスIPX及びIPYが交互に印加されている期間中、放電発光を繰り返しその発光状態を維持する(維持発光行程Ic2)。
【0032】
よって、これら画素データ書込行程Wc2、維持発光行程Ic2からなるサブフィールドSF4bにより、変換画素データHD中の第4ビットに対応した放電発光が、図5に示されるが如く、”8”なる期間に亘って実施されるのである。
かかるサブフィールドSF4bの後、このSF4bと同様な動作にて順次、サブフィールドSF4c、4d、4eを実行する。よって、これらサブフィールドSF4c、4d、4eにより、変換画素データHD中の第5〜7ビット各々に対応した放電発光が、図5に示されるが如く、”8”なる期間に亘って実施されるのである。
【0033】
サブフィールドSF4eの後、このSF4eと同様な動作にて、サブフィールドSF4fを実行する。尚、かかるサブフィールドSF4fにおいては、図5に示されるように、変換画素データHD中の第0ビットに対応した放電発光が”7”なる期間に亘って実施される。この際、かかる変換画素データHDの第0ビットに対応した放電発光は、既にサブフィールドSF1にて実施されたものであるが、その発光時間はサブフィールドSF1での”1”よりも長い”7”に設定してあるのである。
【0034】
かかるサブフィールドSF4fの後、このSF4fと同様な動作にて、サブフィールドSF4gを実行する。かかるサブフィールドSF4gの実行により、変換画素データHD中の第1ビットに対応した放電発光が、図5に示されるが如く、”6”なる期間に亘って実施される。この際、かかる変換画素データHDの第1ビットに対応した放電発光は、既にサブフィールドSF2にて実施されたものである。しかしながら、その発光時間はサブフィールドSF2での”2”よりも長い”6”に設定してある。
【0035】
このように、サブフィールドSF4a〜4gなるサブフィールド系列中では、壁電荷を形成せしめるべき一斉リセット行程Rcをその先頭部のSF4aにおいてのみ実施するようにしている。従って、サブフィールドSF4a〜4gのいずれか1の画素データ書込行程において壁電荷が消滅してしまった放電セルは、例えその後のサブフィールドの画素データ書込行程において発光を指定すべき論理レベル”1”の変換画素データが供給されても発光放電セルにはならない。よって、図6及び図7に示されるが如き変換画素データHDの各データパターンに基づいて為される発光パターンは、図9及び図10に示されるが如きものとなる。尚、これら図9及び図10においては、丸印が付されているサブフィールドにおいてのみ発光が生じることを示している。例えば、画素データDが輝度レベル”15”を示す[0,0,1,1,1,1]である場合、その変換画素データHDは図3に示されるが如く[1,1,1,1,0,0,0,0]となり、この際、メモリ4から読み出される変換画素データは図6に示されるが如く[1,1,1,1,0,0,0,0,1,1]となる。つまり、サブフィールドSF4f及び4g各々では、発光を指定すべき論理レベル”1”の変換画素データ(第0及び第1ビット)が供給されることになる。しかしながら、その第4ビット目が非発光を指定する論理レベル”0”であるので、サブフィールドSF4bの実行段階において放電セル内に残留していた壁電荷は消滅してしまう。従って、図9に示されるように、その後のサブフィールドSF4c〜4gでは発光は起こらないのである。この際、サブフィールドSF1、SF2、SF3、及びSF4においてのみ発光が生じるので、その発光時間の合計により輝度レベル”15”の表示輝度が得られることになる。
【0036】
尚、サブフィールドSF4fで発光動作が生じるのは、図10に示されるが如く、少なくともサブフィールドSF1及びサブフィールドSF4a〜SF4eの全てが発光状態となる場合である。又、サブフィールドSF4gで発光動作が生じるのは、図10に示されるが如く、少なくともサブフィールドSF1、SF2及びサブフィールドSF4a〜SF4fの全てが発光状態となる場合である。
【0037】
この際、図10に示されるように、画素データDにて指定される輝度レベルが”40”を越えると、実際に表示される表示輝度は画素データDにて指定される輝度レベルに対して多少のズレが出てくる。しかしながら、64階調の内の”40”を越える高輝度部分における輝度の多少のズレは視覚上において問題とはならない。
【0038】
よって、かかる駆動方法によれば、図5に示されるが如く1フィールド期間をサブフィールドSF1〜SF3、及びSF4a〜SF4gにて10分割して駆動を行う際にも、駆動データ(変換画素データHD)のビット数は、図3及び図4に示されるように8ビットで済ませることが可能となるのである。更に、1フィールド期間中に実行する一斉リセット行程Rcの回数は、サブフィールドの数10に対して4回と少ないので、画像表示時のコントラストが高められる。
【0039】
尚、上記実施例においては、入力された画素データDが6ビット、すなわち、64階調の中間調表示を行う際の動作を一例にとって説明したが、その階調数は64に限定されるものではない。例えば、8ビットの画素データDに応じて、256階調の中間調表示を実施する場合にも同様に適用可能である。
図11は、かかる256階調にてPDP10を発光駆動する際の駆動フォーマットの一例を示す図であり、図12及び図13は、8ビットの画素データDに応じて変換された8ビットの変換画素データHD(第0〜第7ビット)と、各サブフィールドとの対応関係を示す図である。
【0040】
図11〜図13に示されように、かかる駆動方法では各サブフィールドの発光期間比を、
SF1:1
SF2:2
SF3:4
SF4:8
SF5:16
SF6a〜6c:32
SF6d:31
SF6e:30
SF6f:28
SF6g:24
とし、サブフィールドSF1〜SF5各々の先頭部にて、全放電セルに対して一様に壁電荷を形成せしめる一斉リセット行程Rc(斜線部にて示す)を実行する。この際、発光期間の重み付けがほぼ同一であるサブフィールドSF6a〜SF6gを連続して実行し、その先頭のサブフィールドSF6aのみで斜線部に示されるが如き一斉リセット行程Rcを実施する。更に、サブフィールドSF6d〜SF6g各々の画素データ書込行程Wcでは、変換画素データHD中の第0ビット〜第3ビットを再び用いて、発光放電セル及び非発光放電セルの設定を行う。
【0041】
従って、かかる駆動方法によれば、1フィールド期間を図11に示されるが如く12分割して駆動を行う際にも、駆動データ(変換画素データHD)のビット数は、8ビットで済ませることが可能となるのである。
この際、図12及び図13に示されるように、入力された256階調分の画素データにほぼ対応した表示輝度が得られる。
【0042】
【発明の効果】
以上詳述した如く、本発明においては、1フィールド期間を複数のサブフィールドに分割して発光駆動を行うにあたり、発光期間が比較的短いサブフィールドでの発光を司る駆動データを、そのまま発光期間が比較的長いサブフィールドでの発光を司る駆動データとして用いる構成としている。
【0043】
よって、かかる駆動方法によれば、1フィールド期間中のサブフィールドの数に比して駆動データのビット数を少なくすることが出来るので、偽輪郭に対する表示品質を落とすことなく装置規模の小規模化を実現可能になるのである。
【図面の簡単な説明】
【図1】64階調の中間調表示を実施する為の従来の発光駆動フォーマットを示す図である。
【図2】本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【図3】データ変換回路3における変換テーブルの一例を示す図である。
【図4】データ変換回路3における変換テーブルの一例を示す図である。
【図5】本発明による発光駆動フォーマットの一例を示す図である。
【図6】画素データDと、メモリ4から読み出される変換画素データHDの各ビットと、各サブフィールドとの対応関係を示す図である。
【図7】画素データDと、メモリ4から読み出される変換画素データHDの各ビットと、各サブフィールドとの対応関係を示す図である。
【図8】サブフィールドSF4a〜SF4gにおいてPDP10に印加される各種駆動パルスの印加タイミングの一例を示す図である。
【図9】各画素データD毎の発光パターンを示す図である。
【図10】各画素データD毎の発光パターンを示す図である。
【図11】256階調にてPDP10を発光駆動する際の発光駆動フォーマットの一例を示す図である。
【図12】図11に示される発光駆動フォーマットを適用する場合における変換画素データHDと、各サブフィールドとの対応関係を示す図である。
【図13】図11に示される発光駆動フォーマットを適用する場合における変換画素データHDと、各サブフィールドとの対応関係を示す図である。
【主要部分の符号の説明】
1 A/D変換器
2 駆動制御
3 データ変換回路
4 メモリ
6 アドレスドライバ
7 第1サスティンドライバ
8 第2サスティンドライバ
10 PDP(プラズマディスプレイパネル)
Claims (5)
- 走査ライン毎に配列された複数の行電極と前記行電極に交叉して配列された複数の列電極との各交叉部に画素に対応した放電セルが形成されているプラズマディスプレイパネルを、映像信号に基づく画素データに応じて、各フィールドを構成する複数のサブフィールド毎に駆動するプラズマディスプレイパネルの駆動方法であって、
各フィールドは、発光期間の割り当てが小なるサブフィールドの複数が連続してなる第1サブフィールド群と、発光期間の割り当てが大なる複数のサブフィールドが連続してなる第2サブフィールド群と、を含み、
前記第1サブフィールド群に属するサブフィールドの各々は、全ての前記放電セルの状態を初期化する一斉リセット行程と、そのサブフィールドに対応した画素データビットに応じて前記放電セルを発光セルの状態又は非発光セルの状態のいずれか一方に設定する画素データ書込行程と、前記発光セルの状態にある前記放電セルのみをそのサブフィールドに割り当てられている発光期間に亘り発光させる維持発光行程と、を含み、
前記第2サブフィールド群に属するサブフィールドの各々は、そのサブフィールドに対応した画素データビットに応じて前記放電セルを前記非発光セルの状態に設定する画素データ書込行程と、前記発光セルの状態にある前記放電セルのみをそのサブフィールドに割り当てられている発光期間に亘り発光させる維持発光行程とを含み、前記第2サブフィールド群に属するサブフィールド各々の内の先頭のサブフィールドのみが前記画素データ書込行程の直前に全ての前記放電セルの状態を前記発光セルの状態に初期化する一斉リセット行程を更に含み、
前記第1サブフィールド群に属する少なくとも1のサブフィールドに対応した前記画素データビットと、前記第2サブフィールド群に属する少なくとも1のサブフィールドに対応した前記画素データビットとが互いに同一であることを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記第2サブフィールド群内では、サブフィールド各々の内の1のサブフィールドの前記画素データ書込行程のみで前記放電セルを前記発光セルの状態から前記非発光セルの状態に推移させるべき設定が為されることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 前記第2サブフィールド群は、各フィールドの後尾に配置されることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 前記映像信号を、各フィールドを構成するN個(Nは自然数)の前記サブフィールド各々に対応したNビットの前記画素データに変換する行程を更に含むことを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 前記第2サブフィールド群内においては、サブフィールド各々の内の1のサブフィールドの前記画素データ書込行程で前記放電セルの状態が前記非発光セルの状態に推移した後はその状態が前記画素データビットに拘わらずに維持されることを特徴とする請求項2記載のプラズマディスプレイパネルの駆動方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11224598A JP3585369B2 (ja) | 1998-04-22 | 1998-04-22 | プラズマディスプレイパネルの駆動方法 |
US09/294,032 US6448960B1 (en) | 1998-04-22 | 1999-04-20 | Driving method of plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11224598A JP3585369B2 (ja) | 1998-04-22 | 1998-04-22 | プラズマディスプレイパネルの駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11305726A JPH11305726A (ja) | 1999-11-05 |
JP3585369B2 true JP3585369B2 (ja) | 2004-11-04 |
Family
ID=14581884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11224598A Expired - Fee Related JP3585369B2 (ja) | 1998-04-22 | 1998-04-22 | プラズマディスプレイパネルの駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6448960B1 (ja) |
JP (1) | JP3585369B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1758072A2 (en) | 2005-08-24 | 2007-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US7755651B2 (en) | 2006-01-20 | 2010-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of display device |
US8115788B2 (en) | 2006-05-31 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method of display device, and electronic appliance |
US8564625B2 (en) | 2005-12-09 | 2013-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving thereof |
US9449543B2 (en) | 2005-07-04 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method of display device |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3424587B2 (ja) * | 1998-06-18 | 2003-07-07 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法 |
JP3762568B2 (ja) | 1998-08-18 | 2006-04-05 | 日本碍子株式会社 | ディスプレイの駆動装置及びディスプレイの駆動方法 |
JP3741417B2 (ja) * | 2000-04-18 | 2006-02-01 | パイオニア株式会社 | ディスプレイパネルの駆動方法 |
JP3767791B2 (ja) * | 2000-04-18 | 2006-04-19 | パイオニア株式会社 | ディスプレイパネルの駆動方法 |
TW518555B (en) * | 2000-04-21 | 2003-01-21 | Matsushita Electric Ind Co Ltd | Gray-scale image display device that can reduce power consumption when writing data |
JP2002023692A (ja) * | 2000-07-04 | 2002-01-23 | Matsushita Electric Ind Co Ltd | 表示装置および表示方法 |
US6791515B2 (en) * | 2000-08-23 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Image display apparatus for writing display information with reduced electric consumption |
JP2002221934A (ja) * | 2001-01-25 | 2002-08-09 | Fujitsu Hitachi Plasma Display Ltd | 表示装置の駆動方法及びプラズマディスプレイ装置 |
JP5077860B2 (ja) * | 2001-05-31 | 2012-11-21 | 株式会社日立プラズマパテントライセンシング | Pdpの駆動方法および表示装置 |
JP5049445B2 (ja) * | 2002-03-15 | 2012-10-17 | 株式会社日立製作所 | 表示装置およびその駆動方法 |
JP4030863B2 (ja) * | 2002-04-09 | 2008-01-09 | シャープ株式会社 | 電気光学装置、それを用いた表示装置、その駆動方法、並びに、その重みの設定方法 |
CN100397458C (zh) * | 2002-10-21 | 2008-06-25 | 株式会社半导体能源研究所 | 显示器件及其驱动方法 |
US7928937B2 (en) * | 2004-04-28 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US7339554B2 (en) * | 2004-06-04 | 2008-03-04 | Au Optronics Corporation | Plasma display panel and its driving method |
JP4754192B2 (ja) * | 2004-07-01 | 2011-08-24 | パナソニック株式会社 | 表示パネルの駆動方法および駆動装置 |
JP2006154830A (ja) * | 2004-12-01 | 2006-06-15 | Lg Electronics Inc | プラズマディスプレイパネルの駆動方法及び駆動装置 |
US20060139265A1 (en) * | 2004-12-28 | 2006-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of display device |
US20060158399A1 (en) * | 2005-01-14 | 2006-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of display device |
US20060227253A1 (en) * | 2005-04-07 | 2006-10-12 | Kim Nam J | Plasma display apparatus and driving method thereof |
US8633919B2 (en) | 2005-04-14 | 2014-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method of the display device, and electronic device |
US7719526B2 (en) | 2005-04-14 | 2010-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device, and driving method and electronic apparatus of the display device |
EP1720148A3 (en) | 2005-05-02 | 2007-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and gray scale driving method with subframes thereof |
TWI417844B (zh) * | 2005-07-27 | 2013-12-01 | Semiconductor Energy Lab | 顯示裝置,和其驅動方法和電子裝置 |
CN101578646B (zh) * | 2007-01-12 | 2011-09-28 | 松下电器产业株式会社 | 等离子显示装置及等离子面板的驱动方法 |
JP2009258465A (ja) | 2008-04-18 | 2009-11-05 | Panasonic Corp | プラズマディスプレイ装置 |
JP2009259669A (ja) * | 2008-04-18 | 2009-11-05 | Panasonic Corp | プラズマディスプレイ装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6097357A (en) * | 1990-11-28 | 2000-08-01 | Fujitsu Limited | Full color surface discharge type plasma display device |
JP3891499B2 (ja) * | 1995-04-14 | 2007-03-14 | パイオニア株式会社 | プラズマディスプレイパネルにおける輝度調整装置 |
JP3417246B2 (ja) * | 1996-09-25 | 2003-06-16 | 日本電気株式会社 | 階調表示方法 |
US6127991A (en) * | 1996-11-12 | 2000-10-03 | Sanyo Electric Co., Ltd. | Method of driving flat panel display apparatus for multi-gradation display |
JP2994630B2 (ja) * | 1997-12-10 | 1999-12-27 | 松下電器産業株式会社 | 明るさによるサブフィールド数調整可能な表示装置 |
-
1998
- 1998-04-22 JP JP11224598A patent/JP3585369B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-20 US US09/294,032 patent/US6448960B1/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9449543B2 (en) | 2005-07-04 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method of display device |
EP1758072A2 (en) | 2005-08-24 | 2007-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US7928929B2 (en) | 2005-08-24 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US8564625B2 (en) | 2005-12-09 | 2013-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving thereof |
US7755651B2 (en) | 2006-01-20 | 2010-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of display device |
US8659520B2 (en) | 2006-01-20 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of display device |
US8115788B2 (en) | 2006-05-31 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method of display device, and electronic appliance |
Also Published As
Publication number | Publication date |
---|---|
US6448960B1 (en) | 2002-09-10 |
JPH11305726A (ja) | 1999-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3585369B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3750889B2 (ja) | ディスプレイパネルの中間調表示方法 | |
JP3730826B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3736671B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3708754B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
JP3761132B2 (ja) | ディスプレイパネルの駆動方法 | |
KR100781214B1 (ko) | 표시 패널의 구동 방법 | |
JP4146129B2 (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
JP2001350447A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3644838B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2000347619A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4434639B2 (ja) | 表示パネルの駆動方法 | |
JP4698076B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3734244B2 (ja) | ディスプレイパネルの駆動方法 | |
JP2000305517A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3585090B2 (ja) | ディスプレイパネルの中間調表示方法 | |
JP3868461B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4689314B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2002006800A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2001306030A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3825793B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3678940B2 (ja) | ディスプレイパネルの駆動方法 | |
JP3868462B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3868463B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3868460B2 (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040803 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |