JP2001337646A - プラズマディスプレイパネルの駆動方法 - Google Patents

プラズマディスプレイパネルの駆動方法

Info

Publication number
JP2001337646A
JP2001337646A JP2000153130A JP2000153130A JP2001337646A JP 2001337646 A JP2001337646 A JP 2001337646A JP 2000153130 A JP2000153130 A JP 2000153130A JP 2000153130 A JP2000153130 A JP 2000153130A JP 2001337646 A JP2001337646 A JP 2001337646A
Authority
JP
Japan
Prior art keywords
pixel data
field
discharge
driving
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000153130A
Other languages
English (en)
Other versions
JP3736671B2 (ja
Inventor
Tetsuro Nagakubo
哲朗 長久保
Tetsuya Shigeta
哲也 重田
Koji Honda
広史 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP2000153130A priority Critical patent/JP3736671B2/ja
Priority to US09/863,757 priority patent/US6465970B2/en
Publication of JP2001337646A publication Critical patent/JP2001337646A/ja
Application granted granted Critical
Publication of JP3736671B2 publication Critical patent/JP3736671B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Abstract

(57)【要約】 【課題】 表示画像のコントラストを改善する。 【解決手段】 プラズマディスプレイ装置は、各表示ラ
インに対応して対をなす行電極と、行電極に交差して配
列されて１対の行電極との交点毎に１画素に対応した放
電セルを形成する列電極と、行電極及び列電極の駆動を
制御する駆動制御部と、からなる。入力画素データの階
調表示は、１フィールドの表示期間を複数のサブフィー
ルドに分割して行われる。駆動制御部は、１フィールド
の入力画素データを表示する際、直前の１フィールドの
入力画素データの平均輝度値に応じて、全放電セルを初
期化するリセット放電の回数を変更する。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、マトリクス表示方
式のプラズマディスプレイパネル（以下、ＰＤＰと称す
る）の駆動方法に関する。
【０００２】
【従来の技術】かかるマトリクス表示方式のディスプレ
イパネルの１つとしてＡＣ（交流放電）型のＰＤＰが知
られている。ＡＣ型のＰＤＰは、複数の列電極（アドレ
ス電極）と、これら列電極と直交して配列されて且つ一
対にて１走査ラインを形成する複数の行電極とを備えて
いる。これら各行電極及び列電極は、放電空間に対して
誘電体層で被覆されており、１対の行電極と列電極との
交点にて１画素に対応した放電セルが形成される構造を
採る。
【０００３】ここで、かかるＰＤＰに対して中間調表示
を実施させる方法の一つとして、１フィールド期間を、
Ｎビットの画素データの各ビット桁の重み付けに対応し
た時間だけ発光するＮ個のサブフィールドに分割して表
示する、いわゆるサブフィールド法が例えば特開平４−
１９５０８７号公報に提示されている。サブフィールド
法を用いる場合、例えば供給される画素データが６ビッ
トで構成されると想定すると、１フィールドの期間をＳ
Ｆ１、ＳＦ２...、ＳＦ６なる６個のサブフィールドに
分割して各サブフィールド毎に発光駆動を行う。これら
６個のサブフィールドによる発光を一通り実行すること
により、１フィールド分の画像に対する６４階調表現が
可能となるのである。
【０００４】各サブフィールドは、一斉リセット行程Ｒ
ｃ、画素データ書込行程Ｗｃ、維持発光行程Ｉｃにて構
成される。一斉リセット行程Ｒｃでは、上記ＰＤＰの全
放電セルを一斉に放電励起（リセット放電）せしめるこ
とにより、全放電セルの壁電荷を一様に消去する。次の
画素データ書込行程Ｗｃでは、各放電セル毎に、画素デ
ータに応じた選択的な書込み放電を生起せしめる。この
時、かかる書込み放電が実施された放電セルでは壁電荷
が生成されて「発光セル」となる。一方、書込み放電が
実施されなかった放電セルは壁電荷が形成されないまま
となっているので「非発光セル」となる。維持発光行程
Ｉｃでは、上記発光セルに対してのみ各サブフィールド
の重み付けに対応した時間だけ放電発光状態を継続させ
る。これにより、各サブフィールドＳＦ１〜ＳＦ６で
は、順に１：２：４：８：１６：３２なる発光期間比に
て維持発光が行われるのである。
【０００５】ところが、かかる一斉リセット行程Ｒｃに
て全放電セルに対して実施されるリセット放電は、比較
的強い放電、すなわち輝度レベルの高い発光を伴うもの
である。また、このリセット放電によって画素データと
は何等関与しない発光が起きるので、画像のコントラス
トを低下させてしまうという問題があった。また、かか
る発光による電力消費は、ＰＤＰの消費電力の低減を妨
げる一因にもなっている。
【０００６】
【発明が解決しようとする課題】本発明の目的は、低消
費電力にてコントラストの向上を図ることができるプラ
ズマディスプレイ装置の駆動方法を提供することであ
る。
【０００７】
【課題を解決するための手段】本発明の請求項１記載の
プラズマディスプレイパネルの駆動方法は、複数の表示
ラインの各々に対応して対をなす複数の行電極と、前記
行電極に交差して配列されて１対の前記行電極との交点
毎に１画素に対応した放電セルを形成する複数の列電極
と、前記行電極を駆動する行電極駆動パルスを発生する
行電極駆動回路と、前記列電極を駆動する列電極駆動パ
ルスを発生する列電極駆動回路とを備え、プラズマディ
スプレイパネルをフィールド毎の入力画素データに基づ
いて駆動する方法であって、前記フィールド毎に前記放
電セルの全てを初期化するリセット放電を行う行程と、
前記入力画素データの各フィールドの表示期間を複数の
サブフィールドに分割して階調表示を行う行程と、を含
むプラズマディスプレイパネルの駆動方法であって、前
記入力画素データの１フィールドを表示する際、前記１
フィールドの直前の１フィールドの入力画素データの輝
度情報に応じて、前記リセット放電行程における放電の
回数を変更するものである。
【０００８】本発明の請求項３記載のプラズマディスプ
レイパネルの駆動方法は、複数の表示ラインの各々に対
応して対をなす複数の行電極と、前記行電極に交差して
配列されて１対の前記行電極との交点毎に１画素に対応
した放電セルを形成する複数の列電極と、前記行電極を
駆動する行電極駆動パルスを発生する行電極駆動回路
と、前記列電極を駆動する列電極駆動パルスを発生する
列電極駆動回路とを備え、プラズマディスプレイパネル
をフィールド毎の入力画素データに基づいて駆動する方
法であって、前記入力画素データの各フィールドの表示
期間を複数のサブフィールドに分割して階調表示を行う
行程と、前記サブフィールド毎に前記放電セルの全てを
初期化するリセット放電を行う行程と、を含むプラズマ
ディスプレイパネルの駆動方法であって、前記入力画素
データを表示する際、直前の１フィールドの入力画素デ
ータの輝度情報に応じて、前記リセット放電の回数を変
更するものである。
【０００９】本発明の請求項５記載のプラズマディスプ
レイパネルの駆動方法は、複数の表示ラインの各々に対
応して対をなす複数の行電極と、前記行電極に交差して
配列されて１対の前記行電極との交点毎に１画素に対応
した放電セルを形成する複数の列電極と、前記行電極を
駆動する行電極駆動パルスを発生する行電極駆動回路
と、前記列電極を駆動する列電極駆動パルスを発生する
列電極駆動回路とを備え、プラズマディスプレイパネル
をフィールド毎の入力画素データに基づいて駆動する方
法であって、前記入力画素データの各フィールドの表示
期間を複数のサブフィールドに分割して階調表示を行う
行程と、前記フィールド毎に最初のサブフィールドにて
前記放電セルの全てを初期化するリセット放電を行う行
程と、を含むプラズマディスプレイパネルの駆動方法で
あって、前記入力画素データを表示する際、直前の１フ
ィールドの入力画素データの輝度情報に応じて、前記リ
セット放電の回数を変更するものである。
【００１０】
【発明の実施の形態】以下、本発明の実施例を図面を参
照しつつ説明する。図１は、本発明による駆動方法に基
づいてプラズマディスプレイパネル(以下、ＰＤＰと称
す)を駆動する駆動装置を備えたプラズマディスプレイ
装置の概略構成を示す図である。
【００１１】図１に示すように、かかるプラズマディス
プレイ装置は、プラズマディスプレイパネルとしてのＰ
ＤＰ１０と、各種機能モジュールからなる駆動部とから
構成されている。図１において、ＰＤＰ１０は、アドレ
ス電極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極
の各々と交叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn
及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜
Ｘn及び行電極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i
≦n)及びＹi(1≦i≦n)にてＰＤＰ１０における第１表示
ライン乃至第ｎ表示ラインを担っている。列電極Ｄと、
行電極Ｘ及びＹとの間には、放電ガスが封入されている
放電空間が形成される。そして、この放電空間を含む各
行電極対と列電極との交差部に、１画素に対応した画素
セルが形成される構造となっている。つまり、１表示ラ
イン上には列電極Ｄの数、すなわちｍ個の画素セルが存
在する。
【００１２】駆動部は、同期検出回路１、駆動制御回路
２、Ａ／Ｄ変換器３、輝度情報検出器４、メモリ５、ア
ドレスドライバ６、第１サスティンドライバ７、第２サ
スティンドライバ８から構成される。尚、かかる駆動部
は、１フィールドの表示期間を図２に示すように例えば
６つのサブフィールドＳＦ１〜ＳＦ６に分割して、前述
のサブフィールド法に基づいて上記ＰＤＰ１０を階調駆
動する。この時、駆動部は、各サブフィールド内におい
て一斉リセット行程Ｒc、画素データ書込み行程Ｗc、発
光維持行程Ｉc及び消去行程Ｅを夫々実行する。
【００１３】同期検出回路１は、入力映像信号中から垂
直同期信号を検出して垂直同期検出信号Ｖを生成し、水
平同期信号を検出して水平同期検出信号Ｈを生成して、
これらを駆動制御回路２に供給する。駆動制御回路２
は、水平及び垂直同期信号に同期して、Ａ／Ｄ変換器３
へのクロック信号と、メモリ５への書込・読出信号とを
生成する。水平及び垂直同期信号に同期して、Ａ／Ｄ変
換器３、メモリ５、アドレスドライバ６、第１サスティ
ンドライバ７、第２サスティンドライバ８の各々を制御
する各種タイミング信号を発生する。
【００１４】Ａ／Ｄ変換器３は、駆動制御回路２から供
給されるクロック信号に応じて、アナログの入力映像信
号をサンプリングして、サンプリングされた信号を１画
素毎の輝度レベルを表す６ビットの画素データＰＤに変
換してメモリ５に供給する。輝度検出器４は、画素デー
タＰＤの６ビットからなる輝度情報を取り込み、かかる
画素データの輝度情報から、１フィールド毎に平均輝度
レベルＬＤを算出する。次に、平均輝度レベルＬＤを駆
動制御回路２に供給する。
【００１５】輝度検出器４から平均輝度レベルＬＤが入
力されると、駆動制御回路２は、平均輝度レベルＬＤに
応じてＰＤＰの発光駆動を制御する１フィールドの構成
パターンを、詳細を後述する３つの構成パターンから選
択する。そして、駆動制御回路２は、選択された１フィ
ールドの構成パターンに応じて、ＰＤＰの実際の駆動に
必要な信号、すなわち、画素データタイミング信号、リ
セットタイミング信号、走査タイミング信号、及び維持
タイミング信号を夫々発生するのである。
【００１６】メモリ５は、駆動制御回路２から供給され
る書込信号に従って、上記Ａ／Ｄ変換器３から供給され
る画素データＰＤを順次書き込む。そして、１画面分、
つまり第１行・第１列の画素に対応した画素データＰＤ
11から、第ｎ行・第ｍ列の画素に対応した画素データＰ
Ｄnmまでの(ｎ×ｍ)個分の画素データＰＤの書き込みが
終了する度に、メモリ５は、駆動制御回路２からの読出
し信号に応じて、以下の如き読み出し動作を行うもので
ある。
【００１７】メモリ５は、先頭のサブフィールドＳＦ１
において、画素データＰＤ11〜ＰＤ nm各々の第１ビット
を駆動画素データビットＤＢ１11〜ＤＢ１nmと捉え、こ
れらを１表示ライン分ずつ読み出してアドレスドライバ
６に供給する。次のサブフィールドＳＦ２において、メ
モリ５は、画素データＰＤ11〜ＰＤnm各々の第２ビット
を駆動画素データビットＤＢ２11〜ＤＢ２nmと捉え、こ
れらを１表示ライン分ずつ読み出してアドレスドライバ
６に供給する。すなわち、上記の如く、各サブフィール
ドＳＦｉ(1≦i≦6)毎に、画素データＰＤ11〜ＰＤnm各
々の対応するビットのデータを１表示ライン分ずつ読み
出してアドレスドライバ６に供給する。そして、最後尾
のサブフィールドＳＦ６において、メモリ５は、画素デ
ータＰＤ 11〜ＰＤnm各々の第６ビットを駆動画素データ
ビットＤＢ４11〜ＤＢ４nmと捉え、これらを１表示ライ
ン分ずつ読み出してアドレスドライバ６に供給してい
く。
【００１８】アドレスドライバ６は、メモリ５から読み
出された１行分毎の画素データビット群各々の論理レベ
ルに対応した電圧を有する画素データパルスＤＰ1〜Ｄ
Ｐmを発生し、これらをＰＤＰ１０の列電極Ｄ1〜Ｄmに
夫々印加する。第１サスティンドライバ７は、駆動制御
回路２から供給される各種タイミング信号に応じて、残
留電荷量を制御するためのリセットパルスＲＰX、放電
発光状態を維持するための維持パルスＩＰX、維持放電
を停止するための消去パルスＥＰの各々を発生し、これ
らをＰＤＰ１０の行電極Ｘ1〜Ｘnに印加する。
【００１９】第２サスティンドライバ８は、上記駆動制
御回路２から供給された各種タイミング信号に応じて、
残留電荷量を制御するためのリセットパルスＲＰY、画
素データを書き込むための走査パルスＳＰ、放電発光状
態を維持するための維持パルスＩＰYの各々を発生し、
これらをＰＤＰ１０の行電極Ｙ1〜Ｙnに印加する。尚、
ＰＤＰ１０は、行電極Ｘ及び行電極Ｙの一対にて、画面
の１行分に対応した行電極を形成している。例えば、Ｐ
ＤＰ１０における第１行目の行電極対は行電極Ｘ1及び
Ｙ1であり、第ｎ行目の行電極対は行電極Ｘn及びＹnと
なる。又、ＰＤＰ１０では、かかる行電極対と各列電極
との交差部に１つの放電セルが形成される。
【００２０】次に、上記ＰＤＰの動作の第１の実施例を
図３を参照しながら説明する。１フィールド分の画素デ
ータＰＤの平均輝度レベルＬＤに応じて選択される１フ
ィールドにおけるサブフィールドの構成は、３つ存在す
る。１フィールドは、図２に示すように、順に６つのサ
ブフィールドＳＦ１〜ＳＦ６からなり、駆動部は、サブ
フィールド法に基づいてＰＤＰ１０の階調駆動を行う。
【００２１】各サブフィールドは、基本的には、一斉リ
セット行程Ｒcと、画素データ書込み行程Ｗcと、発光維
持行程Ｉcと、消去行程Ｅとからなり、サブフィールド
の開始から順に、一斉リセット行程Ｒc、画素データ書
込み行程Ｗc、発光維持行程Ｉc、消去行程Ｅが実施され
る。なお、一斉リセット行程Ｒcは、サブフィールドに
よっては省略されることがある。
【００２２】次に、各行程での動作について説明する。
図３において、一斉リセット行程Ｒcでは、第１サステ
ィンドライバ７は、例えば負極性のリセットパルスＲＰ
xを発生して行電極Ｘ1〜Ｘnに印加する。更に、かかる
リセットパルスＲＰxと同時に、第２サスティンドライ
バ８は、正極性のリセットパルスＲＰYを発生して行電
極Ｙ1〜Ｙnに印加する。これらリセットパルスＲＰx及
びＲＰYの同時印加に応じて、ＰＤＰ１０の全放電セル
内でリセット放電が生起して、各放電セル内に壁電荷と
空間電荷とを生成する。その直後、第２サスティンドラ
イバ８は、負極性の消去パルスＥＰを発生して行電極Ｙ
1〜Ｙnに印加する。かかる消去パルスＥＰの印加に応じ
て、全放電セル内に消去放電が生起し、放電セル内に形
成された壁電荷を消滅させる。これにより、全ての放電
セルが「非発光セル」の状態に設定される。
【００２３】次に、画素データ書込行程Ｗcでは、アド
レスドライバ６が、上記メモリ５から供給された駆動画
素データビットＤＢに応じたパルス電圧を有する画素デ
ータパルスを生成する。例えば、アドレスドライバ６
は、駆動画素データビットＤＢの論理レベルが「１」で
ある場合には高電圧の画素データパルスを生成し、
「０」である場合には低電圧(０ボルト)の画素データパ
ルスを生成する。そして、アドレスドライバ６は、上記
画素データパルスを第１〜第ｎ表示ライン各々に対応づ
けして１表示ライン分毎にグループ化した画素データパ
ルス群ＤＰ1〜ＤＰnを、順次列電極Ｄ1〜Ｄmに印加す
る。
【００２４】更に、画素データ書込行程Ｗcでは、第２
サスティンドライバ８が、上記画素データパルス群ＤＰ
1〜ＤＰn各々の印加タイミングと同一タイミングにて負
極性の走査パルスＳＰを発生し、これを順次行電極Ｙ1
〜Ｙnへと印加して行く。ここで、上記走査パルスＳＰ
が印加された表示ラインと、高電圧の画素データパルス
が印加された「列」との交差部の放電セルにのみ放電が
生じる(選択書込放電)。この選択書込放電の終息後も、
引き続き上記走査パルスＳＰ及び画素データパルス群Ｄ
Ｐによって電圧が印加されるので、放電セル内には徐々
に壁電荷が形成されて、この放電セルは「発光セル」に
設定される。一方、上記走査パルスＳＰが印加されたも
のの低電圧の画素データパルスが印加された放電セルに
は上述のような選択書込放電が生起されず、すなわち
「非発光セル」のままである。従って、この画素データ
書込行程Ｗcによれば、ＰＤＰ１０の各放電セルは、上
記画素データＰＤに応じた状態(「発光セル」又は「非
発光セル」)に設定される。
【００２５】次に、発光維持行程Ｉcでは、第１サステ
ィンドライバ７及び第２サスティンドライバ８が、交互
に行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して正極性の維持パ
ルスＩＰX及びＩＰYを印加する。この時、発光維持行程
Ｉcにおける維持パルスＩＰの印加回数(又は期間)は、
１フィールド内でのサブフィールド毎に異なる。すなわ
ち、サブフィールドＳＦ１での回数を「１」とした場
合、他のサブフィールドＳＦ２〜ＳＦ６での維持パルス
ＩＰの印加回数は、 ＳＦ１： １ ＳＦ２： ２ ＳＦ３： ４ ＳＦ４： ８ ＳＦ５：１６ ＳＦ６：３２ となる。
【００２６】かかる維持パルスの印加により、壁電荷が
存在する放電セル、すなわち「発光セル」に設定された
放電セルのみが上記維持パルスＩＰX及びＩＰYが印加さ
れる度に維持放電し、上記回数(又は期間)分だけその維
持放電に伴う発光状態を維持する。一方、「非発光セ
ル」に設定された放電セルは、かかる維持パルスの印加
では放電を生じ得ないので、全く発光しない。
【００２７】さらに、消去行程Ｅでは、第２サスティン
ドライバ８は、負極性の消去パルスＥＰを発生し、これ
を全行電極Ｙ1〜Ｙnに一斉に印加する。この消去パルス
の印加により「発光」に設定されていた放電セルに放電
が生じ、放電セル内に残留する壁電荷が消滅する。この
ようにして、各サブフィールド毎に、各放電セルを入力
映像信号に応じて選択的に放電せしめてデータを書き込
み、その放電セル内に壁電荷を形成する。次に、各サブ
フィールドの発光維持行程Ｉcにて、壁電荷が形成され
た放電セル(「発光セル」)のみを、そのサブフィールド
に割り当てられた回数(又は期間)だけ維持放電せしめて
この維持放電に伴う発光状態を継続させるのである。従
って、６つのサブフィールドを順次実行することによっ
て、１フィールド毎に、入力映像信号の輝度レベルに応
じた回数(期間)分だけ繰り返し発光が生じ、その入力映
像信号に対応した中間輝度を表示できる。
【００２８】次に、３種類の１フィールドの構成パター
ンを図４を参照しながら説明する。第１の構成パターン
は、図４(a)に示すように、１フィールドを構成する全
サブフィールドＳＦ１〜ＳＦ６の各々にて、必ず一斉リ
セット行程Ｒcを実施するものである。第２の構成パタ
ーンは、図４(b)に示すように、１フィールドにおい
て、ほぼ等時間間隔で３回の一斉リセット行程Ｒcを行
うように、１フィールドの最初のサブフィールドＳＦ１
にて一斉リセット行程Ｒcを実施し、次に２つのサブフ
ィールドＳＦ４、ＳＦ６の各々にて、一斉リセット行程
Ｒcを実施するものである。
【００２９】第３の構成パターンは、図４(c)に示すよ
うに、１フィールドにおいて、ほぼ等時間間隔で２回の
一斉リセット行程Ｒcを行うように、１フィールドの最
初のサブフィールドＳＦ１にて一斉リセット行程Ｒcを
実施し、次にサブフィールドＳＦ４にて、一斉リセット
行程Ｒcを実施するものである。次に、上記１フィール
ドの構成パターンの選択方法について説明する。１フィ
ールドの構成パターンは、表示を試みる１フィールド分
の画素データの平均輝度レベルＬＤに応じて選択され
る。
【００３０】一般に、放電セルでの放電による発光強度
は、印加される電圧パルスの他に、放電セルに残留して
いる壁電荷と空間電荷とにも依存する。従って、放電を
生起させるために印加されるパルスの電圧レベルが同一
であっても、放電セル内に残留している壁電荷及び空間
電荷の電荷量に応じて放電時の発光強度は変化する。ま
た、残留電荷量も、所定時間内の放電回数と、放電終息
後の経過時間とにそれぞれ応じて変化する。故に、所定
時間内の放電回数が少ない場合は、回数の多い場合に比
較して残留電荷量は少なくなる。また、残留電荷は、放
電終息後の時間の経過とともに消滅する傾向がある。
【００３１】そこで、輝度むらがなく、画素データＰＤ
に対応した光強度の表示を安定して得るためには、常
時、所定量の空間電荷を常時放電セル内に存在せしめる
ことが望ましい。従って、１フィールドの平均輝度レベ
ルＬＤが高い場合は、低い場合に比較して、１フィール
ドでの発光維持行程での放電回数が多いので、放電セル
に残留する空間電荷量が多くなっている。そこで、平均
輝度レベルＬＤが高い場合は、ＬＤが低い場合に比較し
て、１フィールドでのリセット放電の回数を減らすこと
ができる。このように、１フィールドにおけるリセット
放電回数の減少は、画素データに関係しない発光を減ら
すことになるので、表示される画像のコントラストを改
善することができる。
【００３２】以下に、１フィールドの構成パターンの選
択を、具体的に図４及び図５に基づき説明する。駆動制
御回路２は、輝度検出器４から供給される１フィールド
分の平均輝度レベルＬＤを、２つの異なる所定レベルＬ
１，Ｌ２(但し、Ｌ１＜Ｌ２)と比較して、１フィールド
の構成パターンを選択する。まず、駆動制御回路２は、
平均輝度レベルＬＤを所定レベルＬ１と比較する(ステ
ップＳ１)。平均輝度レベルＬＤの方が小さい場合は、
この１フィールドでの維持放電の回数が所定回数よりも
少なかったことを意味するので、ステップＳ２に進み、
次の１フィールドとして、図４(a)に示す構成パターン
を選択し、１フィールドに６回の一斉リセット放電を行
う。すなわち、各サブフィールド毎に一斉リセット放電
を行い、積極的に空間電荷を放電セル内に形成する。
【００３３】平均輝度レベルＬＤが所定レベルＬ１より
も大なる場合は、さらに、平均輝度レベルＬＤを所定レ
ベルＬ２と比較する(ステップＳ３)。平均輝度レベルＬ
Ｄの方が小さい場合は、ステップＳ４に進み、次の１フ
ィールドとして、図４(b)に示す構成パターンを選択す
る。すなわち、１サブフィールドに４回の一斉リセット
放電を行う。この場合、維持放電が比較的多数回数で行
われたことを意味するので、ＬＤがＬ１よりも小なる場
合に比較して、放電セルに残留する空間電荷量が多いの
で、次の１フィールドにおける一斉リセット放電の回数
を減らすことができる。
【００３４】平均輝度レベルＬＤが所定レベルＬ２より
も大なる場合は、ステップＳ５に進み、次の１フィール
ドとして、図４(c)に示す構成パターンを選択する。す
なわち、１サブフィールドに２回の一斉リセット放電を
行う。この場合、維持放電が多数回数で行われたことを
意味するので、相当量の空間電荷量が放電セルに残留し
ていると判断できるので、次の１フィールドにおける一
斉リセット放電の回数をさらに減らすことができる。
【００３５】上記のようにして、１フィールドの平均輝
度レベルに応じて、１フィールドの構成パターンを選択
できる。このように、直前の１フィールドでの維持放電
の回数が多い場合は、放電セルに残留する空間電荷量が
多くなっているので、次の１フィールドにて一斉リセッ
ト放電の回数を減らしても、画素データ書込み行程にお
いて画素データ書込みが誤って行われることはない。
【００３６】このように、直前の１フィールドにおける
放電セルの放電回数に応じて、次の１フィールドにおけ
る一斉リセット放電の回数を変更することにより、一斉
リセット放電を最小限に抑制して、表示される画像のコ
ントラストを向上させることができる。次に、本発明の
第２の実施例を、図４(a)及び図６を参照しながら説明
する。
【００３７】１フィールドは、第１の実施例と同様に、
６つのサブフィールドからなり、各サブフィールドは、
図６に示すように、一斉リセット行程Ｒｃ、画素データ
書込み行程Ｗｃ、発光維持行程Ｉｃ、消去行程Ｅからな
る。発光維持行程Ｉｃ、消去行程Ｅは、それぞれ第１の
実施例と同様である。一斉リセット行程Ｒｃは、第１サ
スティンドライバ７から、例えば立ち上がりが緩やかな
正極性のリセットパルスＲＰX1を発生して行電極Ｘ1〜
Ｘnに印加する。更に、かかるリセットパルスＲＰX1と
同時に、第２サスティンドライバ８は、立ち下がりが緩
やかな負極性のリセットパルスＲＰY1を発生して行電極
Ｙ1〜Ｙnに印加する。これらリセットパルスＲＰX1及び
ＲＰY1の同時印加に応じて、ＰＤＰ１０の全放電セル内
で第１リセット放電が生起して、各放電セル内に壁電荷
と空間電荷とを生成する。その後、３回のリセット放
電、すなわち、サスティンドライバ８からの第２リセッ
トパルスＲＰY2による第２リセット放電、サスティンド
ライバ７からの第３リセットパルスＲＰX3による第３リ
セット放電、サスティンドライバ８からの第４リセット
パルスＲＰY4による第４リセット放電を実行する。上記
リセット放電によって、放電セル内に空間電荷を確実に
形成することができる。
【００３８】さらに、上記リセット放電は、直前の１フ
ィールドにおける平均輝度レベルＬＤに応じて、回数が
増減する。すなわち、平均輝度レベルＬＤが所定レベル
より低い場合は、第１乃至第４リセット放電の全ての放
電を実行するものである。これは、直前の１フィールド
での維持放電回数が少ないために放電セル内に残留する
空間電荷量が少なく、より多くの空間電荷を安定して供
給する必要があるからである。
【００３９】一方、平均輝度レベルＬＤが所定レベルよ
り大きい場合は、第１リセット放電と第２リセット放電
とを実行するのみである。これは、直前の１フィールド
での維持放電回数が多いので放電セル内に残留する空間
電荷量が多く、複数回の放電を必要としないからであ
る。画素データ書込み行程Ｗｃは、画素データビットＤ
Ｂに応じて、放電セルの壁電荷を消滅せしめ、放電セル
の「発光」ないし「非発光」を設定する。
【００４０】このように、一斉リセット行程Ｒｃにおけ
るリセット放電回数を、直前の１フィールドの維持放電
回数に応じて減らすことによって、表示される画像のコ
ントラストを改善することができる。次に、本発明の第
３の実施例を、図４(a)及び図７を参照しながら説明す
る。１フィールドは、第１の実施例と同様に、６つのサ
ブフィールドからなり、各サブフィールドは、図７に示
すように、一斉リセット行程Ｒｃ、画素データ書込み行
程Ｗｃ、発光維持行程Ｉｃ、消去行程Ｅからなる。画素
データ書込み行程Ｗｃ、発光維持行程Ｉｃ、消去行程Ｅ
は、それぞれ第１の実施例と同様である。
【００４１】一斉リセット行程Ｒｃでは、第１サスティ
ンドライバ７は、例えば立ち上がりが緩やかな正極性の
リセットパルスＲＰXを発生して行電極Ｘ1〜Ｘnに印加
する。更に、かかるリセットパルスＲＰXと同時に、第
２サスティンドライバ８は、立ち下がりが緩やかな負極
性のリセットパルスＲＰYを発生して行電極Ｙ1〜Ｙnに
印加する。これらリセットパルスＲＰX及びＲＰYの同時
印加に応じて、ＰＤＰ１０の全放電セル内で第１リセッ
ト放電が生起して、各放電セル内に壁電荷と空間電荷と
を生成する。その後に、第２サスティンドライバ８は、
負極性の消去パルスＥＰを発生して行電極Ｙ1〜Ｙnに印
加する。かかる消去パルスＥＰの印加に応じて、全放電
セル内に放電が生起し、放電セル内に形成された壁電荷
が消滅する。さらに、リセットパルスＲＰX、ＲＰYの印
加及び消去パルスＥＰを再度繰り返して、空間電荷を放
電セルに安定して供給するとともに、全ての放電セルを
「非発光セル」の状態に設定する。
【００４２】また、リセットパルスの印加及び消去パル
スの印加よりなるリセット放電セットは、直前の１フィ
ールドにおける平均輝度レベルＬＤに応じて、回数が増
減する。すなわち、平均輝度レベルＬＤが所定レベルよ
り低い場合は、かかる放電セットを２回実行するもので
ある。これは、直前の１フィールドでの維持放電回数が
少ないために放電セル内に残留する空間電荷量が少な
く、より多くの空間電荷を安定して供給する必要がある
からである。
【００４３】一方、平均輝度レベルＬＤが所定レベルよ
り大きい場合は、１回のリセット放セットを実行するの
みである。これは、直前の１フィールドでの維持放電回
数が多いので放電セル内に残留する空間電荷量が多く、
複数回の放電を必要としないからである。このように、
一斉リセット行程Ｒｃにおけるリセット放電セットの回
数を、直前の１フィールドの維持放電回数に応じて減ら
すことによって、表示される画像のコントラストを改善
することができる。
【００４４】次に、本発明の第４の実施例を図８乃至図
１３に基づき説明する。図８に示すように、本実施例の
プラズマディスプレイ装置は、プラズマディスプレイパ
ネルとしてのＰＤＰ１０と、各種機能モジュールからな
る駆動部とから構成されている。ＰＤＰ１０は、第１実
施例のものと同様に構成されている。駆動部は、同期検
出回路１、駆動制御回路２、Ａ／Ｄ変換器３、輝度情報
検出器４、データ変換回路３０、メモリ５、アドレスド
ライバ６、第１サスティンドライバ７、第２サスティン
ドライバ８から構成される。尚、かかる駆動部は、１フ
ィールドの表示期間を図２に示すように例えば６つのサ
ブフィールドＳＦ１〜ＳＦ６に分割して、前述のサブフ
ィールド法に基づいて上記ＰＤＰ１０を階調駆動する。
この時、駆動部は、各サブフィールド内において一斉リ
セット行程Ｒc、画素データ書込み行程Ｗc、発光維持行
程Ｉc及び消去行程Ｅを夫々実行する。
【００４５】同期検出回路１は、入力映像信号中から垂
直同期信号を検出して垂直同期検出信号Ｖを生成し、水
平同期信号を検出して水平同期検出信号Ｈを生成して、
これらを駆動制御回路２に供給する。Ａ／Ｄ変換器３
は、駆動制御回路２から供給されるクロック信号に応じ
て、アナログの入力映像信号をサンプリングしてこれを
１画素毎に例えば８ビットの画素データ(入力画素デー
タ)Ｄに変換し、これをデータ変換回路３０に供給す
る。
【００４６】駆動制御回路２は、上記入力映像信号中の
水平及び垂直同期信号に同期して、上記Ａ／Ｄ変換器３
に対するクロック信号、及びメモリ５に対する書込・読
出信号を発生する。更に、駆動制御回路２は、かかる水
平及び垂直同期信号に同期して、アドレスドライバ６、
第１サスティンドライバ７及び第２サスティンドライバ
８各々を駆動制御すべき各種タイミング信号を発生す
る。
【００４７】データ変換回路３０は、８ビットの画素デ
ータＤを、８ビットの変換画素データ(表示画素データ)
ＨＤに変換し、これをメモリ５に供給する。このデータ
変換回路３０は、図２に示すように多階調化処理回路３
１とデータ変換回路３２とで構成される。多階調化処理
回路３１は、８ビットの画素データＰＤに対して誤差拡
散処理及びディザ処理等の多階調化処理を施す。これに
より、多階調化処理回路３１は、視覚上における輝度の
階調表現数を略２５６階調に維持しつつもそのビット数
を例えば図１３に示すような４ビットに圧縮した多階調
化画素データＤSを生成する。一方、データ変換回路３
２は、かかる多階調化画素データＤSを図１３に示す変
換テーブルに従って図１０のサブフィールドＳＦ１〜Ｓ
Ｆ８の各々に対応した第１〜第８ビットからなる変換画
素データ(表示画素データ)ＨＤに変換する。尚、図１３
において、変換画素データＨＤにおける第１〜第８ビッ
トの内の論理レベル「１」のビットは、そのビットに対
応したサブフィールドＳＦでの画素データ書込行程Ｗｃ
において選択消去放電を実施することを示すものである
(黒丸にて示す)。
【００４８】メモリ５は、駆動制御回路２から供給され
てくる書込信号に従って上記変換画素データＨＤを順次
書き込む。かかる書込動作により１画面（ｎ行、ｍ列）
分の書き込みが終了すると、メモリ５は、この１画面分
の変換画素データＨＤ11-nmを、各ビット桁毎に分割し
て読み出し、これを１行分毎に順次アドレスドライバ６
に供給する。
【００４９】アドレスドライバ６は、駆動制御回路２か
ら供給されたタイミング信号に応じて、かかるメモリ５
から読み出された１行分の変換画素データビット各々の
論理レベルに対応した電圧を有するｍ個の画素データパ
ルスを発生し、これらをＰＤＰ１０の列電極Ｄ1〜Ｄmに
夫々印加する。ＰＤＰ１０は、アドレス電極としての上
記列電極Ｄ1〜Ｄmと、これら列電極と直交して配列され
ている行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えてい
る。ＰＤＰ１０では、これら行電極Ｘ及び行電極Ｙの一
対にて１行分に対応した行電極を形成している。すなわ
ち、ＰＤＰ１０における第１行目の行電極対は行電極Ｘ
1及びＹ1であり、第ｎ行目の行電極対は行電極Ｘn及び
Ｙnである。上記行電極対及び列電極は放電空間に対し
て誘電体層で被覆されており、各行電極対と列電極との
交点にて１画素に対応した放電セルが形成される構造と
なっている。
【００５０】第１サスティンドライバ７及び第２サステ
ィンドライバ８各々は、駆動制御回路２から供給された
タイミング信号に応じて、以下に説明するが如き各種駆
動パルスを発生し、これらをＰＤＰ１０の行電極Ｘ1〜
Ｘn及びＹ1〜Ｙnに印加する。図９は、上記アドレスド
ライバ６、第１サスティンドライバ７及び第２サスティ
ンドライバ８各々がＰＤＰ１０の列電極Ｄ1〜Ｄm、行電
極Ｘ1〜Ｘn及びＹ1〜Ｙnに印加する各種駆動パルスの印
加タイミングを示す図である。
【００５１】図１０に示す例では、１フィールドの表示
期間を８個のサブフィールドＳＦ１〜ＳＦ８に分割して
ＰＤＰ１０に対する駆動を行う。各サブフィールド内で
は、ＰＤＰ１０の各放電セルに対して画素データの書き
込みを行って発光セル及び非発光セルの設定を行う画素
データ書込行程Ｗｃと、上記発光セルのみを各サブフィ
ールドの重み付けに対応した期間(回数)だけ発光維持さ
せる維持発光行程Ｉｃとを実施する。又、先頭のサブフ
ィールドＳＦ１のみで、ＰＤＰ１０の全放電セルを初期
化せしめる一斉リセット行程Ｒｃを実行し、最後尾のサ
ブフィールドＳＦ８のみで、消去行程Ｅを実行する。
【００５２】先ず、一斉リセット行程Ｒｃでは、第１サ
スティンドライバ７及び第２サスティンドライバ８から
のリセットパルスの印加により、放電セルをリセット放
電せしめて各放電セル内に一様に所定の壁電荷及び空間
電荷を形成するものであるが、その詳細は後述する。次
に、画素データ書込行程Ｗｃでは、アドレスドライバ６
が、各行毎の画素データパルス群ＤＰ１1〜n、ＤＰ２
1〜n、ＤＰ３1〜n、・・・・、ＤＰ８1〜nを図９に示すよう
に、順次列電極Ｄ1〜Ｄmに印加して行く。つまり、アド
レスドライバ６は、サブフィールドＳＦ１内では、上記
変換画素データＨＤ11-nm各々の第１ビット目に基づい
て生成した第１行〜第ｎ行各々に対応した画素データパ
ルス群ＤＰ１1〜nを、１行分毎に順次列電極Ｄ1〜Ｄmに
印加して行く。又、サブフィールドＳＦ２内では、上記
変換画素データＨＤ11-nm各々の第２ビット目に基づい
て生成した画素データパルス群ＤＰ２1〜nを、１行分毎
に順次列電極Ｄ1〜Ｄmに印加して行くのである。この
際、アドレスドライバ６は、変換画素データのビット論
理が例えば論理レベル「１」である場合に限り高電圧の
画素データパルスを発生して列電極Ｄに印加する。かか
る各画素データパルス群ＤＰの印加タイミングと同一タ
イミングにて、第２サスティンドライバ８は、走査パル
スＳＰを発生してこれを行電極Ｙ1〜Ｙnへと順次印加し
て行く。ここで、上記走査パルスＳＰが印加された
「行」と、高電圧の画素データパルスが印加された
「列」との交差部の放電セルにのみ放電（選択消去放
電）が生じ、その放電セル内に残存していた壁電荷が選
択的に消去される。かかる選択消去放電により、上記一
斉リセット行程Ｒｃにて発光セルの状態に初期化された
放電セルは、非発光セルに推移する。尚、上記高電圧の
画素データパルスが印加されなかった「列」に形成され
ている放電セルには放電が生起されず、上記一斉リセッ
ト行程Ｒｃにて初期化された状態、つまり発光セルの状
態を維持する。
【００５３】すなわち、画素データ書込行程Ｗｃの実行
によれば、後述する維持発光行程において発光状態が維
持される発光セルと、消灯状態のままの非発光セルとが
画素データに応じて択一的に設定され、いわゆる画素デ
ータの書き込みが行われる。又、維持発光行程Ｉｃで
は、第１サスティンドライバ７及び第２サスティンドラ
イバ８が、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して交互に
維持パルスＩＰX及びＩＰYを印加する。この際、上記画
素データ書込行程Ｗｃによって壁電荷が残留したままと
なっている放電セル、すなわち発光セルは、かかる維持
パルスＩＰX及びＩＰYが交互に印加されている期間中、
放電発光を繰り返しその発光状態を維持する。その発光
維持期間(回数)は、各サブフィールドの重み付けに対応
して設定されている。
【００５４】図１０は、各サブフィールド毎の発光維持
期間(回数)が記述されている発光駆動フォーマットを示
す図である。すなわち、１フィールドの表示期間中にお
いては、各サブフィールドＳＦ１〜８毎の維持発光行程
Ｉｃでの発光期間は、 ＳＦ１：１ ＳＦ２：６ ＳＦ３：１６ ＳＦ４：２４ ＳＦ５：３５ ＳＦ６：４６ ＳＦ７：５７ ＳＦ８：７０ に設定されている。
【００５５】すなわち、各維持発光行程Ｉｃでは、その
直前に実行された画素データ書込行程Ｗｃにて発光セル
に設定された放電セルのみにて放電が生成され、１フィ
ールドの表示期間中は図１０に示す発光期間に亘り発光
するのである。消去行程Ｅでは、アドレスドライバ６
が、消去パルスＡＰを発生してこれを列電極Ｄ1-mの各
々に印加する。更に、第２サスティンドライバ８が、か
かる消去パルスＡＰの印加タイミングと同時に消去パル
スＥＰを発生してこれを行電極Ｙ 1〜Ｙn各々に印加す
る。これら消去パルスＡＰ及びＥＰの同時印加により、
ＰＤＰ１０における全放電セル内において消去放電が生
起され、全ての放電セル内に残存している壁電荷が消滅
する。
【００５６】すなわち、かかる消去行程Ｅの実行によ
り、ＰＤＰ１０における全ての放電セルが非発光セルと
なるのである。図１１は、図１０に示す発光駆動フォー
マットに基づいて実施される発光駆動の全パターンを示
す図である。図１１に示すように、サブフィールドＳＦ
１〜ＳＦ８の内の１つのサブフィールドでの画素データ
書込行程Ｗｃにおいてのみで、各放電セルに対して選択
消去放電を実施する(黒丸にて示す)。すなわち、一斉リ
セット行程Ｒｃの実行によってＰＤＰ１０の全放電セル
内に形成された壁電荷は、上記選択消去放電が実施され
るまでの間残留し、その間に存在するサブフィールドＳ
Ｆ各々での維持発光行程Ｉｃにおいて放電発光を促す
(白丸にて示す)。よって、各放電セルは、図１０の黒丸
に示すサブフィールドにおいて上記選択消去放電が為さ
れるまでの間、発光セルとなり、その間に存在するサブ
フィールド各々での維持発光行程Ｉｃにおいて、図１０
に示すような発光期間比にて発光を行うのである。
【００５７】この時、図１１に示すように、各放電セル
が発光セルから非発光セルへと推移する回数は、１フィ
ールド期間内において必ず１回以下となるようにしてい
る。すなわち、１フィールド期間内において一旦、非発
光セルに設定した放電セルを再び発光セルに復帰させる
ような発光駆動パターンを禁止したのである。よって、
画像表示に関与していないにも拘わらず強い発光を伴う
上記一斉リセット動作は、図９及び図１０に示すよう
に、１フィールド期間内において１回だけ実施しておけ
ば良いので、コントラストの低下を抑えることが出来
る。
【００５８】又、１フィールド期間内において実施する
選択消去放電は、図１１の黒丸にて示すように最高でも
１回なので、その消費電力を抑えることが可能となるの
である。更に、図１１に示されるように、１フィールド
期間内において、放電セルが発光状態にある期間(白丸
にて示す)と、非発光状態にある期間とが互いに反転す
る発光パターンは存在しないので、偽輪郭を防止するこ
とが出来る。
【００５９】この時、図１１に示す発光駆動パターンに
よると、１フィールドの表示期間では、｛0：1：7：2
3：47：82：128：185：255｝なる発光輝度比からなる９
階調の輝度を表現し得る発光駆動が為される。すなわ
ち、各サブフィールドで実施すべき発光期間が互いに異
なる２種類の９階調の発光駆動をフィールド(フレーム)
毎に交互に実施するのである。かかる駆動によれば、視
覚上における表示階調数は時間方向に積分すると９階調
よりも増加する。従って、後述する多階調化処理による
ディザ及び誤差拡散のパターンが目立ちにくくなりＳ／
Ｎ感が向上する。
【００６０】次に、一斉リセット行程Ｒｃについて詳細
に説明する。本実施例で実施される一斉リセット行程
は、図６に示す一斉リセット行程と同じである。図６に
示すように、一斉リセット行程Ｒｃでは、第１サスティ
ンドライバ７から、例えば立ち上がりが緩やかな正極性
のリセットパルスＲＰX1を発生して行電極Ｘ1〜Ｘnに印
加する。更に、かかるリセットパルスＲＰX1と同時に、
第２サスティンドライバ８は、立ち下がりが緩やかな負
極性のリセットパルスＲＰY1を発生して行電極Ｙ 1〜Ｙn
に印加する。これらリセットパルスＲＰX1及びＲＰY1の
同時印加に応じて、ＰＤＰ１０の全放電セル内で第１リ
セット放電が生起して、各放電セル内に壁電荷と空間電
荷とを生成する。その後、３回のリセット放電、すなわ
ち、サスティンドライバ８からの第２リセットパルスＲ
ＰY2による第２リセット放電、サスティンドライバ７か
らの第３リセットパルスＲＰX3による第３リセット放
電、サスティンドライバ８からの第４リセットパルスＲ
ＰY4による第４リセット放電を実行する。上記リセット
放電によって、放電セル内に空間電荷を確実に形成する
ことができる。
【００６１】さらに、上記リセット放電は、直前の１フ
ィールドにおける平均輝度レベルＬＤに応じて、回数が
増減せしめられる。すなわち、平均輝度レベルＬＤが所
定レベルより低い場合は、第１乃至第４リセット放電の
全ての放電を実行するものである。これは、直前の１フ
ィールドでの維持放電回数が少ないために放電セル内に
残留する空間電荷量が少なく、より多くの空間電荷を安
定して供給する必要があるからである。
【００６２】一方、平均輝度レベルＬＤが所定レベルよ
り大きい場合は、第１リセット放電と第２リセット放電
とを実行するのみである。これは、直前の１フィールド
での維持放電回数が多いので放電セル内に残留する空間
電荷量が多く、複数回の放電を必要としないからであ
る。このように、一斉リセット行程Ｒｃにおけるリセッ
ト放電セットの回数を、直前の１フィールドの維持放電
回数に応じて減らすことによって、表示される画像のコ
ントラストを改善することができる。
【００６３】なお、上記実施例は、選択消去放電により
放電セルの発光または非発光を設定したが、画素データ
を書き込んだが、本発明は、選択書込み放電により放電
セルの発光または非発光を設定する場合にも同様に適用
できる。
【００６４】
【発明の効果】本発明によれば、１フィールドの入力画
素データを表示する際、この１フィールドの直前の１フ
ィールドの入力画素データの輝度情報に応じて、１フィ
ールドの表示期間毎に全放電セルを初期化するリセット
放電の回数を変更するので、直接表示と関係しない放電
による発光を抑制して、画面のコントラストを向上させ
ることができる。
【図面の簡単な説明】
【図１】本発明による駆動方法に従ってプラズマディス
プレイパネルを駆動するプラズマディスプレイ装置を示
す構成図である。
【図２】中間調表示を実施する発光駆動フォーマットを
示す図である。
【図３】ＰＤＰ１０に印加される各種駆動パルスの印加
タイミングの一例を示す図である。
【図４】本発明の駆動方法に基づく発光駆動フォーマッ
トを示す図である。
【図５】本発明の駆動方法によりリセット放電回数を判
別する行程のフローチャートである。
【図６】ＰＤＰ１０に印加される各種駆動パルスの印加
タイミングの第２の実施例を示す図である。
【図７】ＰＤＰ１０に印加される各種駆動パルスの印加
タイミングの第３の実施例を示す図である。
【図８】本発明による駆動方法に従ってプラズマディス
プレイパネルを駆動するプラズマディスプレイ装置の他
の実施例の構成図である。
【図９】ＰＤＰ１０に印加される各種駆動パルスの印加
タイミングの一例を示す図である。
【図１０】本発明の駆動方法に基づく発光駆動フォーマ
ットを示す図である。
【図１１】図１０に示す発光駆動フォーマットに基づい
て実施される発光駆動のパターンの一例を示す図であ
る。
【図１２】データ変換回路３０の内部構成を示す図であ
る。
【図１３】図１０に示す発光駆動フォーマットに基づい
て実施される発光駆動の全パターン、及びこの発光駆動
を実施する際の変換テーブルの一例を示す図である。
【符号の説明】
２ 駆動制御回路 ４ 輝度情報検出回路 ６ アドレスドライバ ７ 第１サスティンドライバ ８ 第２サスティンドライバ １０ ＰＤＰ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 本田 広史 山梨県中巨摩郡田富町西花輪2680番地 パ イオニア株式会社内 Ｆターム(参考） 5C080 AA05 BB05 DD01 DD26 EE29 FF12 HH02 JJ02 JJ04 JJ05 JJ07

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 複数の表示ラインの各々に対応して対を
    なす複数の行電極と、前記行電極に交差して配列されて
    １対の前記行電極との交点毎に１画素に対応した放電セ
    ルを形成する複数の列電極と、前記行電極を駆動する行
    電極駆動パルスを発生する行電極駆動回路と、前記列電
    極を駆動する列電極駆動パルスを発生する列電極駆動回
    路とを備え、プラズマディスプレイパネルをフィールド
    毎の入力画素データに基づいて駆動する方法であって、
    前記フィールド毎に前記放電セルの全てを初期化するリ
    セット放電を行う行程と、前記入力画素データの各フィ
    ールドの表示期間を複数のサブフィールドに分割して階
    調表示を行う行程と、を含むプラズマディスプレイパネ
    ルの駆動方法であって、 前記入力画素データの１フィールドを表示する際、前記
    １フィールドの直前の１フィールドの入力画素データの
    輝度情報に応じて、前記リセット放電行程における放電
    の回数を変更することを特徴とするプラズマディスプレ
    イパネルの駆動方法。
  2. 【請求項２】 前記輝度情報は、前記直前の１フィール
    ドの入力画素データの平均輝度であり、 前記平均輝度を所定レベルと比較して、前記平均輝度が
    前記所定レベルよりも大なる場合は、前記リセット放電
    の回数を減らすことを特徴とする請求項１記載のプラズ
    マディスプレイパネルの駆動方法。
  3. 【請求項３】 複数の表示ラインの各々に対応して対を
    なす複数の行電極と、前記行電極に交差して配列されて
    １対の前記行電極との交点毎に１画素に対応した放電セ
    ルを形成する複数の列電極と、前記行電極を駆動する行
    電極駆動パルスを発生する行電極駆動回路と、前記列電
    極を駆動する列電極駆動パルスを発生する列電極駆動回
    路とを備え、プラズマディスプレイパネルをフィールド
    毎の入力画素データに基づいて駆動する方法であって、
    前記入力画素データの各フィールドの表示期間を複数の
    サブフィールドに分割して階調表示を行う行程と、前記
    サブフィールド毎に前記放電セルの全てを初期化するリ
    セット放電を行う行程と、を含むプラズマディスプレイ
    パネルの駆動方法であって、 前記入力画素データを表示する際、直前の１フィールド
    の入力画素データの輝度情報に応じて、前記リセット放
    電の回数を変更することを特徴とするプラズマディスプ
    レイパネルの駆動方法。
  4. 【請求項４】 前記輝度情報は、前記直前の１フィール
    ドの入力画素データの平均輝度であり、 前記平均輝度を所定レベルと比較して、前記平均輝度が
    前記所定レベルよりも大なる場合は、前記リセット放電
    の回数を減らすことを特徴とする請求項３記載のプラズ
    マディスプレイパネルの駆動方法。
  5. 【請求項５】 複数の表示ラインの各々に対応して対を
    なす複数の行電極と、前記行電極に交差して配列されて
    １対の前記行電極との交点毎に１画素に対応した放電セ
    ルを形成する複数の列電極と、前記行電極を駆動する行
    電極駆動パルスを発生する行電極駆動回路と、前記列電
    極を駆動する列電極駆動パルスを発生する列電極駆動回
    路とを備え、プラズマディスプレイパネルをフィールド
    毎の入力画素データに基づいて駆動する方法であって、
    前記入力画素データの各フィールドの表示期間を複数の
    サブフィールドに分割して階調表示を行う行程と、前記
    フィールド毎に最初のサブフィールドにて前記放電セル
    の全てを初期化するリセット放電を行う行程と、を含む
    プラズマディスプレイパネルの駆動方法であって、 前記入力画素データを表示する際、直前の１フィールド
    の入力画素データの輝度情報に応じて、前記リセット放
    電の回数を変更することを特徴とするプラズマディスプ
    レイパネルの駆動方法。
  6. 【請求項６】 前記輝度情報は、前記直前の１フィール
    ドの入力画素データの平均輝度であり、 前記平均輝度を所定レベルと比較して、前記平均輝度が
    前記所定レベルよりも大なる場合は、前記リセット放電
    の回数を減らすことを特徴とする請求項５記載のプラズ
    マディスプレイパネルの駆動方法。
JP2000153130A 2000-05-24 2000-05-24 プラズマディスプレイパネルの駆動方法 Expired - Fee Related JP3736671B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000153130A JP3736671B2 (ja) 2000-05-24 2000-05-24 プラズマディスプレイパネルの駆動方法
US09/863,757 US6465970B2 (en) 2000-05-24 2001-05-24 Plasma display panel driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000153130A JP3736671B2 (ja) 2000-05-24 2000-05-24 プラズマディスプレイパネルの駆動方法

Publications (2)

Publication Number Publication Date
JP2001337646A true JP2001337646A (ja) 2001-12-07
JP3736671B2 JP3736671B2 (ja) 2006-01-18

Family

ID=18658450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000153130A Expired - Fee Related JP3736671B2 (ja) 2000-05-24 2000-05-24 プラズマディスプレイパネルの駆動方法

Country Status (2)

Country Link
US (1) US6465970B2 (ja)
JP (1) JP3736671B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005148746A (ja) * 2003-11-12 2005-06-09 Lg Electronics Inc プラズマディスプレイパネルの初期化を制御するための方法および装置
JP2005321500A (ja) * 2004-05-07 2005-11-17 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2006084623A (ja) * 2004-09-15 2006-03-30 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR100589248B1 (ko) 2004-11-05 2006-06-19 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 구동장치
WO2006103961A1 (ja) * 2005-03-25 2006-10-05 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネル装置およびその駆動方法
WO2006112233A1 (ja) * 2005-04-13 2006-10-26 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネル装置とその駆動方法
JP2006317857A (ja) * 2005-05-16 2006-11-24 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR100650120B1 (ko) * 2000-09-08 2006-11-24 파이오니아 가부시키가이샤 표시 패널 구동용 구동 장치
JP2006317856A (ja) * 2005-05-16 2006-11-24 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR100786128B1 (ko) 2006-01-05 2007-12-18 엘지전자 주식회사 잔상 제거 방법 및 잔상 제거 기능을 갖는 플라즈마디스플레이 장치
JP2008533506A (ja) * 2005-02-08 2008-08-21 松下電器産業株式会社 プラズマディスプレイにおける画素のセットアップ
JP2008216556A (ja) * 2007-03-02 2008-09-18 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
US7642991B2 (en) 2004-01-16 2010-01-05 Hitachi Plasma Patent Licensing Co., Inc. Method for driving plasma display panel

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3514205B2 (ja) * 2000-03-10 2004-03-31 日本電気株式会社 プラズマディスプレイパネルの駆動方法
JP2002023689A (ja) * 2000-06-30 2002-01-23 Pioneer Electronic Corp プラズマディスプレイ装置
KR100551589B1 (ko) * 2000-10-19 2006-02-13 엘지.필립스 엘시디 주식회사 액정표시장치의 잔상측정 방법
KR100385216B1 (ko) * 2001-05-16 2003-05-27 삼성에스디아이 주식회사 리셋 안정화를 위한 플라즈마 디스플레이 패널의 구동방법및 그 장치
US6630796B2 (en) * 2001-05-29 2003-10-07 Pioneer Corporation Method and apparatus for driving a plasma display panel
JP2003043991A (ja) * 2001-08-02 2003-02-14 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
KR100452688B1 (ko) * 2001-10-10 2004-10-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
JP2005031136A (ja) * 2003-07-07 2005-02-03 Pioneer Electronic Corp パネル表示装置
US20050200291A1 (en) * 2004-02-24 2005-09-15 Naugler W. E.Jr. Method and device for reading display pixel emission and ambient luminance levels
US7339554B2 (en) * 2004-06-04 2008-03-04 Au Optronics Corporation Plasma display panel and its driving method
KR100563467B1 (ko) 2004-12-09 2006-03-23 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
US20090009436A1 (en) * 2005-03-25 2009-01-08 Keiji Akamatsu Plasma display panel device and drive method thereof
KR100667539B1 (ko) * 2005-04-07 2007-01-12 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100705807B1 (ko) * 2005-06-13 2007-04-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
US20090128542A1 (en) * 2006-02-24 2009-05-21 Minoru Takeda Plasma Display Panel Driving Method and Plasma Display Apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891499B2 (ja) * 1995-04-14 2007-03-14 パイオニア株式会社 プラズマディスプレイパネルにおける輝度調整装置
JP2994630B2 (ja) * 1997-12-10 1999-12-27 松下電器産業株式会社 明るさによるサブフィールド数調整可能な表示装置
JP3421578B2 (ja) * 1998-06-11 2003-06-30 富士通株式会社 Ｐｄｐの駆動方法
JP3644838B2 (ja) * 1999-03-04 2005-05-11 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP3511495B2 (ja) * 2000-03-13 2004-03-29 富士通株式会社 Ａｃ型ｐｄｐの駆動方法および駆動装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650120B1 (ko) * 2000-09-08 2006-11-24 파이오니아 가부시키가이샤 표시 패널 구동용 구동 장치
JP2005148746A (ja) * 2003-11-12 2005-06-09 Lg Electronics Inc プラズマディスプレイパネルの初期化を制御するための方法および装置
US7642991B2 (en) 2004-01-16 2010-01-05 Hitachi Plasma Patent Licensing Co., Inc. Method for driving plasma display panel
JP2005321500A (ja) * 2004-05-07 2005-11-17 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2006084623A (ja) * 2004-09-15 2006-03-30 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP4706214B2 (ja) * 2004-09-15 2011-06-22 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
KR100589248B1 (ko) 2004-11-05 2006-06-19 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 구동장치
JP2008533506A (ja) * 2005-02-08 2008-08-21 松下電器産業株式会社 プラズマディスプレイにおける画素のセットアップ
WO2006103961A1 (ja) * 2005-03-25 2006-10-05 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネル装置およびその駆動方法
WO2006112233A1 (ja) * 2005-04-13 2006-10-26 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネル装置とその駆動方法
JP2006317857A (ja) * 2005-05-16 2006-11-24 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2006317856A (ja) * 2005-05-16 2006-11-24 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP4736530B2 (ja) * 2005-05-16 2011-07-27 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
KR100786128B1 (ko) 2006-01-05 2007-12-18 엘지전자 주식회사 잔상 제거 방법 및 잔상 제거 기능을 갖는 플라즈마디스플레이 장치
JP2008216556A (ja) * 2007-03-02 2008-09-18 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法

Also Published As

Publication number Publication date
US20020014847A1 (en) 2002-02-07
JP3736671B2 (ja) 2006-01-18
US6465970B2 (en) 2002-10-15

Similar Documents

Publication Publication Date Title
JP3736671B2 (ja) プラズマディスプレイパネルの駆動方法
JP2000242229A (ja) プラズマディスプレイパネルの駆動方法
JP4698070B2 (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JPH11305726A (ja) プラズマディスプレイパネルの駆動方法
JP2002023693A (ja) プラズマディスプレイパネルの駆動方法
JP3708754B2 (ja) プラズマディスプレイパネルの駆動装置
JP4146126B2 (ja) プラズマディスプレイパネルの駆動方法
JP3761132B2 (ja) ディスプレイパネルの駆動方法
JP2001337648A (ja) プラズマディスプレイパネルの駆動方法
JP4180828B2 (ja) プラズマディスプレイパネルの駆動方法及び駆動装置
JP2000231362A (ja) プラズマディスプレイパネルの駆動方法
JP2001350447A (ja) プラズマディスプレイパネルの駆動方法
JP4731939B2 (ja) 表示パネルの駆動方法
JP2001056665A (ja) プラズマディスプレイパネルの駆動方法
JP2008116894A (ja) ディスプレイパネルの駆動方法
JP4434639B2 (ja) 表示パネルの駆動方法
JP4703892B2 (ja) ディスプレイパネルの駆動方法
JP3644838B2 (ja) プラズマディスプレイパネルの駆動方法
JP4698076B2 (ja) プラズマディスプレイパネルの駆動方法
JP3734244B2 (ja) ディスプレイパネルの駆動方法
JP2002023689A (ja) プラズマディスプレイ装置
JP2000347619A (ja) プラズマディスプレイパネルの駆動方法
JP2003216096A (ja) プラズマディスプレイパネルの駆動方法及び駆動装置
JP2000221941A (ja) プラズマディスプレイパネルの駆動方法
JP2000276102A (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees