WO2006103961A1

WO2006103961A1 - プラズマディスプレイパネル装置およびその駆動方法

Info

Publication number: WO2006103961A1
Application number: PCT/JP2006/305417
Authority: WO
Inventors: Keiji Akamatsu; Kenji Ogawa; Mitsuo Ueda
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2005-03-25
Filing date: 2006-03-17
Publication date: 2006-10-05
Also published as: KR20070116215A; CN101010713A; JPWO2006103961A1; KR101193396B1; JP5214238B2; CN100550099C

Abstract

　パネル面内における特性バラツキや長期の駆動によって放電開始電圧の低下領域が発生した場合、高精細化に伴うデータ電極への印加電圧の上昇に際してにも、全セル初期化期間における誤放電の発生および低階調でのチラツキの発生を抑制しうるＰＤＰ装置およびその駆動方法を提供する。　データ電極ＤａｔへのパルスＰｕｌ．３をタイミングｔ０、即ち、スキャン電極Ｓｃｎの電位をＶｑ（Ｖ）へと上昇させるタイミングｔ１に対して先行した時間的関係を以って実施する。このため、この駆動方法では、データ電極Ｄａｔに対して電圧Ｖｘ（Ｖ）を印加し、これによって放電Ｄｉｓ．３を生じるタイミングｔ０においては、スキャン電極Ｓｃｎとサスティン電極Ｓｕｓとの間に電位差は存在せず、放電開始電圧の低下を要因としてデータ電極Ｄａｔとサスティン電極Ｓｕｓとの間で生じた放電Ｄｉｓ．３がトリガーとなってスキャン電極Ｓｃｎの側に広がり、誤放電を発生することがない。

Description

明細書

プラズマディスプレイパネル装置およびその駆動方法

技術分野

[0001] 本発明は、プラズマディスプレイパネル装置およびその駆動方法に関し、特に駆動時における初期化期間での誤放電の発生抑制技術に関する。

背景技術

[0002] プラズマディスプレイパネルの中でも現在主流となって!/、る交流面放電型のもの（以下では、単に「!^0?」と記載する。）は、 2枚のパネルが間に間隙をあけて対向配置され、外周部で封止され、内方にキセノン (Xe)などを含む放電ガスが充填された構成を有する。 2枚のパネルの内の一方（前面パネル）は、ガラス基板の一方の主面に複数の表示電極対が形成され、これを覆うように誘電体層と保護層とが順に積層された構成となっている。

[0003] また、もう一方のパネル（背面パネル）は、ガラス基板の前面パネルに対向する側の主面に、複数のデータ電極が形成され、これを覆うように誘電体層が積層された構成となっている。また、背面パネルは、データ電極に並行し、且つ、隣り合うデータ電極とデータ電極との間に立設された隔壁を有する。この隔壁が前面パネルに対するギヤップ材として機能する。隔壁間には、赤色、緑色、青色の各蛍光体層が色毎に塗り分けられて形成されている。なお、前面パネルと背面パネルとは、互いに形成された電極対とデータ電極とが交差する方向に配される。

[0004] PDPを表示パネルとする PDP装置は、上記各電極に対してドライバが接続され、また、各ドライバには、サブフィールド法 (フィールド内時分割階調表示方式）によって駆動信号を発する駆動制御部が接続された構成となっている。 PDP装置の駆動においては、フィールドを重み付けされた複数のサブフィールドに分割し、その各サブフィールドの点灯 Z非点灯を制御することで階調表示する。各サブフィールドには、選択した放電セルにぉ、て、電極対の一方であるスキャン電極とデータ電極との間で書き込み放電を生じさせる書き込み期間と、全放電セルにおいて、電極対を構成するスキャン電極とサスティン電極との間に交流電圧を印加し、書き込みの行われた放電セルで維持放電を生じさせる維持期間とが割り当てられている (例えば、特許文献 1参照)。

[0005] また、 1フィールド中には、全ての放電セルにぉ、て、一斉に初期化放電を生じさせてそれ以前のサブフィールドでの壁電荷の履歴消去および書き込み動作のための壁電荷形成を行う全セル初期化期間が設定されている。

図 1に示すように、全セル初期化期間を時間的な観点から前半部と後半部とに分けるとき、前半部では、サスティン電極およびデータ電極の電位を O (V)に設定し、スキヤン電極に対して電位 Vq (V)力も電位 Vr (V)に向かって緩やかに上昇する上りランプ波形の電圧を印加する。そして、この電圧変化により、スキャン電極を陽極、サステイン電極およびデータ電極を陰極とする微弱な 1回目の初期化放電を生じる。次に、後半部では、サスティン電極を電位 Vh(V)に設定し、この状態でスキャン電極に電位 Vg (V)力も電位 Va (V)に向力つて緩やかに下降する下りランプ波形の電圧を印加する。この電圧変化により、スキャン電極を陰極、サスティン電極およびデータ電極を陽極とする微弱な 2回目の初期化放電を生じる。全セル初期化期間では、この 2回の微弱な放電を以つて、全放電セルの初期化を実行する。

[0006] ところで、近年では、 PDPの発光効率のための一手法として放電ガス中における X e分圧を上昇させるという方法が採られている。この Xe分圧を上昇させた場合には、図 1に示すような従来の駆動方法での全セル初期化期間にお、て、前半部で生じる強放電の発生が顕著になり、その影響で後半部でも強放電が発生することがある。図 1に示すような全セル初期化期間で発生の強放電は、恰も書き込みが行われたのと同一の壁電荷を形成してしまい、画像劣化に繋がる。

[0007] これに対して、図 2に示すように、全セル初期化期間の前半部において、スキャン電極の電位を Vq (V)にした直後に、データ電極の電位を Vx(V)とする方法が開発されている。この方法では、スキャン電極とデータ電極との間で発生する放電よりも先行して、スキャン電極とサスティン電極との間で放電を生じさせて、安定した初期化放電を発生させようとしている (改良従来技術)。これは、保護層と蛍光体層との 2次電子放出係数の差異により、データ電極を陰極とする放電よりもサスティン電極を陰極とする放電のほうが安定するというメカニズム解析に基づくものである。特許文献 1：特開 2000— 242224号公報

発明の開示

発明が解決しょうとする課題

[0008] し力しながら、 PDP装置では、パネル面内における特性バラツキや長期の駆動などで、スキャン電極、サスティン電極およびデータ電極などの相互間での放電開始電圧が他の領域に比べて低下する領域が面内で発生することがあり、放電ガス中における Xe分圧の上昇によりこの現象が顕著なものとなる。このような要因により、上記改良従来技術を用いた PDP装置であっても、図 2に示すように、データ電極への電圧印加によりスキャン電極側にも波及した強放電を発生し、この前半部で生じた放電の影響により後半部でも強放電を生じてしまうことがある。

[0009] このように、放電開始電圧が低下した領域が存在する場合には、上記改良従来技術のような全セル初期化期間の前半部でデータ電極へ電圧 Vx (V)を印加すると、う方法では十分に画像品質を維持することができない。

また、近年では、フルノヽイビジョンへの対応などのために行われる高精細化に伴い、書き込み期間にデータ電極に従来よりも高い電圧が印加される傾向にある。これは、高精細化に伴って隣接する放電セル間での放電干渉の増加に対して、当該干渉に影響されることなく書き込み動作が確実に実行できるようにする必要があるためである。

[0010] 全セル初期化期間の前半において、データ電極に印加する電圧 V (V)は、コスト

X

および回路構成といったような観点から、書き込み期間にデータ電極に印加される電圧値と共通化しておくことが望ましい。このため、隣接する放電セル間での放電干渉に対する方策としての書き込み期間におけるデータ電極への印加電圧の上昇力全セル初期化期間におけるデータ電極への印加電圧 V (V)の上昇をも招くことになる

X

。よって、このような場合においては、放電開始電圧が低下した領域だけでなぐ初期力上記電圧で放電を開始する傾向が生じ、この放電が低階調での放電干渉を引き起こす。従って、 PDP装置では、高精細化をすすめるほどに低階調域でのチラツキといった問題を生じ易くなる。

[0011] 本発明は、このような問題を解決しょうとなされたものであって、パネル面内における特性バラツキや長期の駆動によって放電開始電圧の低下領域が発生した場合や、高精細化に伴うデータ電極への印加電圧の上昇に際しても、全セル初期化期間における誤放電の発生および低階調でのチラツキの発生を抑制しうる PDP装置およびその駆動方法を提供することを目的とする。

課題を解決するための手段

[0012] 本発明者が上記データ電極への Vx (V)の電圧印加により生じる強放電のメカ-ズムを解析したところ、図 2の初期化発光 2に示すように、放電開始電圧が低下した領域においては、データ電極に印加される電圧 Vx (V)によりデータ電極とサスティン電極間で放電が発生し、このときにスキャン電極とサスティン電極との間には電位差 Vq (V)があるために上記放電がトリガとなってスキャン電極側にも放電が広がるに至り、強放電へと成長してしまうものであることを究明した。

[0013] 本発明は、このような知見に基づきなされたものであって、次のような構成を採用することで上記目的を達成するものである。

本発明に係る PDP装置の駆動方法は、第 1電極と第 2電極とからなる電極対と、当該電極対に対して放電空間を間に挟んで交差する方向に配される第 3電極との各々を複数有し、電極対と第 3電極との各立体交差部分に対応して放電セルが構成されてなるパネル部に対して、それぞれ輝度重み付けされた複数のサブフィールドで構成される 1フィールド中に、全ての放電セルに対しその壁電荷状態の初期化を実行する全セル初期化期間が割り当てられてなる方法であって、全セル初期化期間を、第 1電極に正の傾斜を有するランプ波形電圧を印加し 1回目の初期化放電を発生させる期間前半部と、第 1電極に負の傾斜を有するランプ波形電圧を印加し 2回目の初期化放電を発生させる期間後半部とに分けるとき、期間前半部において、 1回目の初期化放電の発生に先行するタイミングで第 2電極に対して正極性となる波形の電圧を第 3電極に印加することを特徴とする。

[0014] 具体的には、次の 2方法、およびそれらを複合した方法を採ることができる。

(1) 期間前半部において第 3電極に対し印加される電圧波形を、正の傾斜の上りランプ波形部分を有する波形とする。

(2) 期間前半部において第 3電極に対し印加される電圧波形を、その上りランプ波形部分の開始タイミングが第 1電極へ印加の電圧波形における立ち上がり開始タイミングよりも先行したタイミングで設定する。

[0015] また、本発明に係る PDP装置は、駆動部が上記駆動方法を以つて、パネル部の表示駆動を実行することを特徴とする。

発明の効果

[0016] 本発明に係る PDP装置およびその駆動方法では、全セル初期化期間の期間前半部において、 1回目の初期化放電の発生に先行するタイミングで、第 2電極に対して正極性となる波形の電圧を第 3電極に印加する構成を採用する。これにより、本発明に係る PDP装置および駆動方法では、パネル面内のバラツキおよび長期の駆動により放電開始電圧が低下した場合にも、全セル初期化期間の前半部で書き込み期間および維持期間にまで影響を及ぼすような強放電を生じることがない。具体的には、上記（1)および（2)、さらにはそれら 2方法を複合した方法を採用することができる。

[0017] 例えば、上記（1)の方法を採用した場合には、立ち上がり部分にランプ波形を適用することで、第 3電極への電圧印加の際に第 2電極との間で放電を生じた場合にも、その放電を弱放電とすることができ、第 1電極の側へと波及するのを抑制することができる。これより、本発明に係る方法では、全セル初期化期間の期間前半部における第 1電極の側に波及して書き込み期間にまで影響を及ぼすような強放電が発生するのを効果的に抑制することが可能である。よって、本方法を採用する場合には、パネル面内のバラツキや駆動が長期に及んだ等の原因により、パネルの一部領域での放電開始電圧が低下した場合にも、全セル初期化期間での誤放電を効果的に抑制することが可能である。ここで、ランプ波形については、" ASIA DISPLAY ，98、 p. p. 23〜27"などに詳細されており、また、波形の傾きについては、日本特許第 3394 010号公報などに詳細（例えば、 9VZ sec. )されているので、ここでの説明を省略する。

[0018] 上記（1)の方法では、期間前半部における第 3電極への電圧印加を第 1電極への電圧印加と同時あるいはその後に実施する場合にも、誤放電の発生を抑制することが可能である。この場合には、全セル初期化期間における誤放電の発生の抑制という作用効果に加えて、第 3電極の電位変化によるリンギングによってデータドライバの耐圧を余分に確保する必要がないという優位性も有する。このため、この方法を採用すれば、装置全体のコストの低減を図ることが可能である。

[0019] 上記（1)の方法では、期間前半部に第 3電極に印加する電圧波形における上りランプ波形部分の傾斜を、書き込み期間において第 3電極に印加する電圧波形の立ち上がり部分の傾斜よりも緩やかに設定することが、誤放電の発生抑制という観点からより望ましい。

また、上記（2)の方法を採用した場合には、第 3電極に電圧を印加するタイミングを第 1電極への電圧印加開始タイミングに先行させるので、仮に第 3電極への電圧印加により第 2電極との間で放電が発生した場合にも、その時点で第 1電極と第 2電極との間に電位差が存在しないので、この放電をトリガーとして強放電へと成長することはない。よって、本方法を採用する場合にも、パネル面内のノツキや駆動が長期に及んだことにより一部領域の放電開始電圧が低下した場合にも、全セル初期化期間における誤放電の発生を抑制することができる。

[0020] 上記（2)の方法を採用する場合には、第 3電極への印加電圧波形における上りランプ波形部分の開始タイミングを、この電圧印加によって第 2電極との間に放電が生じた場合にあっても、その放電の影響が第 1電極への印加電圧波形における立ち上がり開始タイミングまでに減衰するだけの時間をあけて設定することが望ましい。

上記（1)および（2)の両方法においては、期間後半部が開始されるタイミングにおいて、第 2電極へ電圧印加を開始するとともに、第 3電極への印加電圧を立ち下げるように波形を設定することが望まし、。

[0021] また、上記（1)および（2)の両方法においては、期間前半部に第 3電極へ印加の電圧波形を、その振幅が駆動時間およびパネル温度の少なくとも一方に基づいて設定することが望ましい。このように設定すれば、駆動時間やパネル温度などの放電の不安定要因に対しても、安定した初期化放電を生じさせることが可能となる。例えば、駆動時間が長くなるに従い第 3電極への印加電圧波形の振幅を大きくするように設定することができる。

[0022] また、上記（1)および（2)の両方法では、 1フィールド中に全セル初期化期間を有する第 1サブフィールドと、全セル初期化期間を有さない第 2サブフィールドとの両サブフィールドを含むように設定し、 1フィールド中における第 1サブフィールドが占める割合を、当該フィールドの画像における平均ピクチャーレベル (APL)に応じて設定することが望ましい。即ち、 APL力高いフィールドでは、黒の画像表示領域が狭いと考えられるので、全セル初期化期間を含むサブフィールドを増やし、これによつて書き込み期間における書き込み放電を安定化させるとともに、プライミング量を増やすことにより、放電の安定ィ匕を図ることが可能となる。一方、 APL力低いフィールドでは、黒の画像表示領域が広、と考えられるので、全セル初期化期間を含むサブフィールドを減らし、黒表示品質を向上させることが可能となる。

[0023] また、本発明に係る PDP装置およびその駆動方法では、全セル初期化期間の期間前半部における第 3電極への印加電圧波形を、その電位変化のタイミングが駆動時間およびパネル温度の少なくとも一方に基づいて設定される構成を採用することができる。また、本発明に係る PDP装置およびその駆動方法では、全セル初期化期間の期間前半部における第 3電極への印加電圧波形を、 APLに応じて、 "High"とするタイミングが設定される構成を採用することもできる。また、本発明に係る PDP装置およびその駆動方法では、全セル初期化期間の期間前半部における第 3電極への印加電圧波形を、 APLに応じて、その振幅が設定されることとしてもよい。

[0024] さらに、本発明に係る PDP装置およびその駆動方法は、パネル部が" HD"以上の解像度を有するような装置に対して適用する場合には、より効果的である。即ち、フルノヽイビジョン対応などの高精細化を実現するのに伴い、データ電極に印加される電圧を高くする必要が生じた場合にあっても、本発明に係る PDP装置および駆動方法を採用すれば、全セル初期化期間におけるデータ電極への電圧印加 (High)による放電の発生を抑制できる。よって、本発明に係る PDP装置およびその駆動方法は、高精細化に対しても、低階調域でのチラツキを防止することができる。

[0025] 以上のように、本発明に係る PDP装置およびその駆動方法では、パネル面内における特性バラツキや長期の駆動によって放電開始電圧の低下領域が発生した場合や、高精細化に伴うデータ電極への印加電圧の上昇に際してにも、全セル初期化期間における誤放電の発生および低階調でのチラツキに発生を確実に抑制することができる。図面の簡単な説明

[0026] [図 1]従来技術に係る PDP装置の駆動において、全セル初期化期間に各電極 Scn、 Sus、 Datに印加される電圧波形を示す波形図である。

[図 2]従来技術の内、誤放電の発生を抑制しょうとなされた技術に係る PDP装置の駆動において、全セル初期化期間に各電極 Scn、 Sus、 Datに印加される電圧波形を示す波形図である。

[図 3]実施の形態 1に係る PDP装置 1の構成の内、パネル部 10の要部を抜き出して示す要部斜視図である。

[図 4]PDP装置 1の概略構成を示すブロック図である。

[図 5]PDP装置 1の駆動に際して、各期間 T〜Tに各電極 Scn、 Sus、 Datに対して

1 4

印加される電圧波形を示す波形図である。

[図 6]PDP装置 1の駆動において、全セル初期化期間 Tに各電極 Scn、 Sus、 Datに印加される電圧波形を示す詳細波形図である。

[図 7]PDP装置 1において、全セル初期化期間 Tに表示駆動部 20が実行するステツプ S1〜S16を示すフロー図である。

[図 8]全セル初期化期間 Tにおいて、タイミング発生部 24が刻むカウンタ値と、各電極 Scn、 Sus、 Datへの印加電圧波形との関係を示す模式図である。

[図 9]PDP装置 1の駆動において、 1フィールド内でのサブフィールド SF〜SF の構

1 10 成を示すサブフィールド構成図である。

[図 10]実施の形態 2に係る PDP装置の駆動において、全セル初期化期間 Tに各電

5 極 Scn、 Sus、 Datに印加される電圧波形を示す詳細波形図である。

符号の説明

[0027] 1.プラズマディスプレイパネル装置

10.パネル部

11.前面パネノレ

12.背面パネル

20.表示駆動部

21.データドライバ 22.スキャンドライノ

23.サスティンドライバ

24.タイミング発生部

25. AZD変換部

26.走査数変換部

27.サブフィールド変換部

28. APL検出部

111.目 U面基板

112.表示電極対

113、 122.誘電体層

114.保護層

121.背面基板

123.隔壁

124.蛍光体層

1121、 1122、透明電極部

1123、 1124. ノス電極部

1231.隔壁主部

1232.隔壁副部

Sen.スキャン電極

Sus.サスティン電極

Dat.データ電極

発明を実施するための最良の形態

以下では、本発明を実施するための最良の形態について、一例をもって説明する。なお、以下で説明する実施の形態はあくまでも一例であって、本発明がこれに限定されるものではない。

(実施の形態 1)

1.パネル 10の構成

本発明の実施の形態 1に係る PDP装置 1の構成の内、パネル部 10の構成について、図 3を用いて説明する。図 3は、実施の形態 1に係るパネル部 10の構造を示す要部斜視図 (一部断面図)である。

[0029] 1 1.前面パネル 11の構成

前面パネル 11は、前面基板 111における背面パネル 12と対向する側の面（図 3では下面）に、スキャン電極 Senとサスティン電極 Susからなる表示電極対 112力互いに平行に複数対配設され、この表示電極対 112を覆うように、誘電体層 113および保護膜 114が順に被覆形成されてヽる。

[0030] 前面基板 111は、例えば、高歪点ガラスあるいはソーダライムガラス力も構成されている。また、スキャン電極 Senおよびサスティン電極 Susの各々は、 ITO (錫ドープ酸ィ匕インジウム）、 SnO (酸化錫）、 ZnO (酸化亜鉛)など力もなる幅広の透明電極部 1

2

121、 1122と、電気抵抗を下げるための Cr (クロム） Cu (銅） Cr (クロム）や Ag ( 銀)など力も形成されたノス電極部 1123、 1124とをそれぞれ積層した状態で構成されている。

[0031] また、誘電体層 113は、 Pb— B系の低融点ガラス材料力も形成され、保護膜 114については、 MgO (酸化マグネシウム）あるいは MgF (弗化マグネシウム）などを主材

2

料として構成されている。

なお、前面基板 111の表面において、隣り合う表示電極対 112と表示電極対 112との間には、隣り合う放電セルの光が互いに漏れ出るのを防止するためのブラックストライプが設けられることもある。

[0032] 1 - 2.背面パネル 12の構成

背面パネル 12は、背面基板 121における前面パネル 11と対向する側の面（図 3では上面）に、表示電極対 112と略直交する方向において、データ電極 Datが複数配置されており、このデータ電極 Datを覆うように、誘電体層 122が形成されている。また、この誘電体層 122上には、隣り合うデータ電極 Dat間に主隔壁 1231が立設され、さらに、この主隔壁 1231と略直行する方向に補助隔壁 1232が形成されている。 P DP10では、これら主隔壁 1231と補助隔壁 1232をもって背面パネル 12における隔壁 123を構成している。なお、図面上では詳細に示していないが、 z方向において、補助隔壁 1232の上端は、主隔壁 1231の上端よりも若干低く設定されている。 [0033] 誘電体層 122と隣り合う 2条の主隔壁 1231および 2条の補助隔壁 1232とで囲まれた窪み部分の内壁面には、蛍光体層 124が設けられている。蛍光体層 124は、色毎に赤色 (R)蛍光体層 124R、緑色 (G)蛍光体層 124G、青色（B)蛍光体層 124Bの各々に分けられ、図 3における y方向に主隔壁 1231で仕切られた窪み部分毎に色分けされて形成されている。なお、図 3の X方向においては、隣り合う主隔壁 1231間で構成される列毎に同じ色の蛍光体層 124R、 124G、 124Bが形成されている。

[0034] 背面パネル 12における背面基板 121についても、上記前面基板 111と同様に、高歪点ガラスある、はソーダライムガラスなど力も構成されて、る。データ電極 Datは、例えば、銀 (Ag)などの金属材料から形成されており、背面基板 121の表面上に Ag ペーストをスクリーン印刷して形成されている。なお、データ電極 Datの形成材料としては、 Agの他に、金 (Au)、クロム（Cr)、銅（Cu)、ニッケル (Ni)、白金（Pt)等の金属材料や、例えば、これらを積層するなどの方法で組み合わせたものも用いることもできる。

[0035] 誘電体層 122は、基本的に前面パネル 11の誘電体層 113と同じぐ Pb— B系の低融点ガラス材料力も形成されている力酸ィ匕アルミニウム (Al O )や酸化チタン (TiO

2 3

)が含まれたものでもよい。また、隔壁 123は、例えば、鉛ガラス材料を用い形成され

2

ている。

蛍光体層 124R、 124G、 124Bの各々は、例えば、次に示すような各色蛍光体を用い形成されている。

[0036] R蛍光体；（Y、 Gd) BO： Eu、 Y O： Eu、 YVO： Euなどをそれぞれ単独で使用し

3 2 3 3

たり、あるいは、これらを混合した材料を使用する。

G蛍光体； Zn SiO： Mn、（Y、Gd) BO： Tb, BaAl O ： Mnなどをそれぞれ単独

2 4 3 12 19

で使用したり、あるいは、これらを混合した材料を使用する。

B蛍光体； BaMgAl O ： Eu、 CaMgSi O :Euなどをそれぞれ単独で使用したり

10 17 2 6

、あるいは、これらを混合した材料を使用する。

[0037] 1 - 3.前面パネル 11と背面パネル 12との配置

パネル部 10は、前面パネル 11と背面パネル 12と力ギャップ材として背面パネル 1 2に形成された隔壁 123を間に挟み、且つ、表示電極対 112とデータ電極 Datとが略直交する方向に配され、この状態で各々のパネル 11、 12の外周部どうしが封止されて構成されている。これによつて、前面パネル 11と背面パネル 12との間には、各隔壁 123によって仕切られた放電空間 13が形成され、両パネル 11、 12が密閉容器を形成することになる。パネル部 10における放電空間 13には、 Ne、 Xe、 He等が混合されてなる放電ガスが充填され構成されている。放電ガスの封入圧力は、例えば、 50-80 (kPa)程度である。

[0038] なお、放電ガス中における全圧に対する Xe分圧の比率については、従来、 7 (%) 未満に設定されていたものである力パネルの発光輝度向上を目的として 7 (%)以上、さらには 10 (%)以上と、所謂、高 Xe化の傾向にある。

パネル部 10では、表示電極対 112とデータ電極 Datとが立体交差する各箇所が放電セル (不図示）に対応する。そして、パネル部 10には、複数の放電セルがマトリックス配列された状態となって、る。

2. PDP装置 1の構成

上記パネル部 10を備える PDP装置 1について、図 4を用いて説明する。図 4は、 P DP装置 1の構成を模式的に表したブロック図である。なお、図 4では、パネル部 10については電極 Scn、 Sus、 Datの配列のみを示している。

[0039] 図 4に示すように、本実施の形態に係る PDP装置 1は、上記パネル部 10とこの各電極 Scn、 Sus、 Datに対して所要のタイミングおよび波形で電圧を印加する表示駆動部 20とから構成されている。パネル部 10には、行方向に n本のスキャン電極 Sen (1) 〜Scn (n)および n本のサスティン電極 Sus (1)〜Sus (n)力互いに交互に配設されている。また、パネル部 10には、列方向に m本のデータ電極 Dat (l)〜Dat (m)が配設されている。そして、放電セルは、隣り合う一対のスキャン電極 Scnk (k= l〜n) およびサスティン電極 Susk(k= l〜n)と 1本のデータ電極 Datl (1= l〜m)との交差部分に対応して設けられ、パネル部 10全体として (m X n)個の放電セルを有する。

[0040] 図 4に示すように、表示駆動部 20は、パネル部 10における各電極 Scn、 Sus、 Dat に接続されるデータドライバ 21、スキャンドライバ 22およびサスティンドライバ 23を有する。そして、表示駆動部 20には、各ドライバ 21〜22の他に、タイミング発生部 24、 A/D変換部 25、操作変換部 26、サブフィールド変換部 27および APL (平均ピクチャレベル)検出部 28を有する。また、図示を省略している力表示駆動部 20には、電源回路も有している。映像信号 VDは、 AZD変換部 25に入力され、また、水平同期信号 Hおよび垂直同期信号 Vは、タイミング発生部 24、 AZD変換部 25、走査数変換部 26およびサブフィールド変換部 27に対して入力される。

[0041] 表示駆動部 20の AZD変換部 25は、入力された映像信号 VDをデジタル信号の画像データへと変換し、変換後の画像データを走査数変換部 26および APL検出部 28へと出力する。 APL検出部 28は、 AZD変換部 25から転送されてくる 1画面毎の各放電セルの各階調値を示す表示画面データに基づき、当該 1画面の全ての階調値を積算し、これを全放電セルの数で割った値を求める。そして、 APL検出部 28は、求めた値力も最大階調値 (例えば、 256階調）に対する百分率を算出して平均ピクチヤレベルを求め、その値をタイミング発生部 24へと出力する。平均ピクチャレベルの値が低、ほど黒つぽ、画面となり、値が高ければ白つぽ、画面となる。

[0042] 走査数変換部 26は、 AZD変換部 25から受け付けた画像データをパネル部 10の画素数に応じた画像データへと変換し、サブフィールド変換部 27へと出力する。サブフィールド変換部 27は、サブフィールドメモリ（不図示）を備え、走査数変換部 26から転送されてくる画像データをパネル部 10に階調表示させるための各サブフィールドでの放電セルの点灯 Z非点灯を示す 2値データの集合であるサブフィールドデータに変換し、ー且サブフィールドメモリに格納する。そして、タイミング発生部 24からのタイミング信号に基づきサブフィールドデータをデータドライバ 21へと出力する。

[0043] データドライバ 21は、サブフィールド毎の画像データを各データ電極 Dat(l)〜Da t (m)に対応する信号に変換し、各データ電極 Datを駆動するものである。データドラィバ 21には、公知のドライバ ICなどが備えられて、る。

タイミング発生部 24は、水平同期信号 Hおよび垂直同期信号 Vに基づ、てタイミング信号を生成し、各ドライバ 21〜23に信号を出力する。ここで、タイミング発生部 24 は、 APL検出部 28から入力される APL値に基づいて 1フィールドを構成するサブフィールドの各々の初期化期間を全セル初期化期間であるか選択初期化期間であるかを決定し、 1フィールド内での全セル初期化期間の適用回数を制御する。

[0044] スキャンドライバ 22は、タイミング発生部 24から送られてくるタイミング信号に基づいて、スキャン電極3₍¾(1)〜3₍¾ (11)に駆動電圧を印加する。スキャンドライバ 22についても、上記データドライバ 21と同様に、公知のドライバ ICを備えて構成されている。サスティンドライバ 23は、公知のドライバ ICを備えて構成されており、タイミング発生部 24力送られてくるタイミング信号に基づいて、サスティン電極3115 (1)〜3115 (11) に駆動電圧を印加する。

3. PDP装置 1の駆動方法

次に、上記構成を有する PDP装置 1の駆動方法について、図 5を用いて説明する。図 5は、フィールド内時分割階調表示方式 (サブフィールド法)を用いて PDP装置 1 の駆動を実行する方法を示して、る。

[0045] 図 5に示すように、 PDP装置 1の駆動においては、 1フィールドを X個のサブフィールド SF〜SFに分割し、サブフィールド SF〜SFの各々の輝度相対比率が 1 : 2 :4

I X 1 X

：〜： 2^{(x_ 1)}となるように維持パルス Pul. 6、 Pul. 7の数が設定されている。そして、各サブフィールド SF

1〜SF

Xでの点灯 Z非点灯を表示輝度のデータに従って制御することにより、 X個のサブフィールドの組み合わせを以つて 2^X階調が表示可能となっている。なお、本実施の形態では、サブフィールド SF〜SFの各々 SFiに対して、 2"_

1 X

"の維持パルスを割り当てることとしている力本発明はこれに限定を受けるものではない。

[0046] 図 5に示すように、サブフィールド SF〜SFは、書き込み期間 Tと維持期間 Tとを

I X 2 3 有するとともに、全セル初期化期間 Tあるいは選択初期化期間 Tの何れかを有して

1 4

いる。全セル初期化期間 τと選択初期化期間 τと、および書き込み期間

1 4 τ、維持期

2 間 T3の各期間について説明する。

3- 1.全セル初期化期間 T

全セル初期化期間 Tでは、パネル部 10の全ての放電セルにおいて一斉に初期化放電を生じさせ、それ以前のサブフィールド SFでの壁電荷の履歴を消去し、且つ、この後に続く書き込み期間 Tでの書き込み動作に必要となる壁電荷の分布状態を形

2

成するという動作を行う。図 5に示すように、全セル初期化期間 Tでは、スキャン電極 Scn (l)〜Scn (n)に対して、緩やかな上りランプ波形部分 (Vq (V)→Vr (V)の正の傾斜を有する部分)と緩や力な下りランプ波形部分 (Vg (V)→Va (V)の負の傾斜を有する部分）とが組み合わされた初期ィ匕パルス Pul. 1が印加される。この初期化パルス Pul. 1の上りランプ波形部分を含む期間を前半部 T と規定し、下りランプ波形

11

部分を含む期間を後半部 τ と規定する。

12

[0047] 全セル初期化期間 Tの前半部 T では、データ電極 Dat (l)〜Dat (m)に対して、

1 11

振幅 Vx (V)を有する正極性の矩形波パルス Pul. 3が印加される。そして、前半部 T では、サスティン電極 Sus (l)〜Sus (n)の電位は O (V)に維持されている。

後半部 T では、サスティン電極 Sus (1)〜Sus (n)に対して、振幅 Vh(V)を有する

12

正極性の矩形波パルス Pul. 2が印加される。そして、後半部 T においては、データ

12

電極 Dat (1)〜Dat (m)の電位は 0 (V)に維持される。

[0048] 以上のような各電極 Scn、 Sus、 Datへの電圧印加により、全セル初期化期間 Tでは、前半部 T において、スキャン電極 Senを陽極としサスティン電極 Susおよびデー

11

タ電極 Datを陰極とする微弱な 1回目の初期化放電を生じさせ、後半部 T において

12

、スキャン電極 Senを陰極としサスティン電極 Susおよびデータ電極 Datを陽極とする 2回目の微弱な初期化放電を生じさせる。このような 2回の初期化放電により、全セル初期化期間 Tでは、上記壁電荷の履歴消去および壁電荷分布状態の調整がなされるとともに、放電遅れを小さくして書き込み期間 Tでの書き込み放電を安定化させる

2

ためのプライミング (放電のための起爆剤 =励起粒子)を発生させる働きも有する。

[0049] 3- 2.選択初期化期間 T

4

一方、本実施の形態では、サブフィールド SFに選択初期化期間 Tを適用してい

2 4

る力この選択初期化期間 Tでは、直前のサブフィールド SFにおいて維持放電が生

4

じた放電セルに対して選択的に初期化放電を生じさせる。

図 5に示すように、選択初期化期間 Tでは、サスティン電極3113 (1)〜3113 (11)の電

4

位を Vh(V)に維持するとともに、データ電極0&1; (1)〜0&1; (111)の電位を0 )に維持した状態とする。そして、スキャン電極 Scn(l)〜Scn (n)に対しては、電位 Vq (V) 力電位 Va (V)へと緩やかに下降する下りランプ波形の電圧を印加する。

[0050] 選択初期化期間 Tでは、上記初期化動作により、直前のサブフィールド SFで維持

4

放電が生じた放電セルに対して選択的に微弱な初期化放電を発生させることができる。この初期化放電によりスキャン電極 Senおよびサスティン電極 Susの上、即ち、前面パネル 11における保護層 114表面の壁電荷が減衰され、データ電極 Datの上、即ち、蛍光体層 124表面の壁電荷も書き込み動作に適した値へと調整される。

[0051] 3- 3.書き込み期間 T

2

書き込み期間 Tでは、スキャン電極3«1 (1)〜3«1 (11)の電位をー且¥5 )に保

2

持する。次に、データ電極 Dat (l)〜Dat (m)の内、 1行目に表示すべき放電セルのデータ電極 Dat (i)に振幅 Vw(V)の書き込みパルス Pul. 5を印加するとともに、 1行目のスキャン電極 Scn(l)〖こ振幅 Vb (V)の負極性の書き込みパルス Pul. 4を印カロする。このとき、データ電極 Dat (i)とスキャン電極 Sen (1)との交差部分での電圧は、外部印加電圧 (Vw-Vb)にデータ電極 Dat (i)上の壁電荷およびスキャン電極 Sen (1)上の壁電荷が加算されたものとなり、放電開始電圧を超える。

[0052] 上記のような書き込み放電によって、選択された放電セルにお!、ては、データ電極 Dat (i)とスキャン電極 Sen (1)との間、およびスキャン電極 Sen (1)とサスティン電極 Sus (l)との間に書き込み放電を生じ、スキャン電極 Sen (1)上に正の壁電荷、サスティン電極 Sus (1)上に負の壁電荷、データ電極 Dat (i)上に負の壁電荷が形成される。以上のようにして、 1行目に表示すべき放電セルにおいて、書き込み放電により各電極 Sen (1)、 Sus (1)、 Dat (i)上に壁電荷の形成を行う書き込み動作が実行される。

[0053] 一方、書き込みパルス Pul. 5を印加しなかったデータ電極 Datとスキャン電極 Sen ( 1)との交差部分における電圧は、放電開始電圧を超えないので、書き込み放電を生じない。書き込み期間 Tでは、上記一連の書き込み動作を n行目の放電セルに至る

2

まで順次実行し、終了する。

3-4.維持期間 T

3

維持期間 Tでは、先ずサスティン電極 Sus (1)〜Sus (n)の電位を 0 (V)に戻し、ス

3

キャン電極 Scn (l)〜（n)に対して振幅 Vm(V)の維持パルス Pul. 6を印加する。このとき、書き込み放電を生じた放電セルにおいて、スキャン電極 Sen (j)上とサスティン電極 Sus (j)との間には、維持パルス Pul. 6の振幅 Vm (V)にスキャン電極 Scn (j) 上およびサスティン電極 Sus (j)上の壁電荷の大きさとが加算されたものとなり、放電開始電圧を超える。そして、スキャン電極 Sen (j)とサスティン電極 Sus (j)との間で維持放電が生じ、スキャン電極 Sen (j)上に負の壁電荷、サスティン電極 Sus (j)上に正の壁電荷が各々蓄積される。このとき、当該放電セルにおいては、データ電極 Dat上にも正の壁電荷が蓄積される。

[0054] 書き込み期間 Tにおいて書き込み放電を生じな力つた放電セルでは、維持パルス

2

Pul. 6が印加されても維持放電を生じない。このため、この放電セルでは、初期化期間 T、 T終了時点での壁電荷状態が維持される。

1 4

続いて、スキャン電極 Scn(l)〜（n)の電位を O (V)に戻し、代ってサスティン電極 S 115 (1)〜3115 (11)に対して振幅¥111 (¥)の維持パルス1³111. 7を印加する。この印加によって、上記スキャン電極3₍¾(1)〜3₍¾ (11)への印加パルス1³111. 6によって維持放電を生じた放電セルでは、スキャン電極 Sen (j)とサスティン電極 Sus (j)との間での電圧が放電開始電圧を超え、維持放電を生じる。なお、上記スキャン電極 Scn(l)〜 Sen (n)への印加パルス Pul. 6によって維持放電を生じなかった放電セルでは、当該サブフィールド SFで維持放電を生じな、。

[0055] 維持期間 Tでは、上記スキャン電極3₍¾ (1)〜3₍¾ (11)へのパルス1³111. 6の印加と

3

、サスティン電極 Sus (l)〜Sus (n)へのパルス Pul. 7の印加とを交互に繰り返すことで、維持放電が継続的に発生する。そして、この維持放電の発生回数を以つて各サブフィールド SF〜SFの輝度重み付けがなされている。

1 X

なお、維持期間 Tの最後には、スキャン電極3₍¾ (1)〜3₍¾ (11)とサスティン電極3

3

us (l)〜Sus (n)との間に、所謂、細幅パルスを印加する。この細幅パルスの印加によって、データ電極 Dat (i)上における正の壁電荷を維持したまま、スキャン電極 Sen (1)〜Scn (n)上およびサスティン電極 Sus (1)〜Sus (n)上の壁電荷が消去される。 4.全セル初期化期間 Tでの各電極 Scn、 Sus、 Datへの印加電圧波形の詳細本実施の形態に係る PDP装置 1の駆動方法の中で最も特徴となる全セル初期化期間 Tについて、図 6を用いて詳しく説明する。

[0056] 図 6に示すように、全セル初期化期間 Tの前半部 T では、サスティン電極 Sus (1)

1 11

〜Sus (n)の電位を 0 (V)に維持した状態で、スキャン電極 SCN (1)〜SCN (n)に上りランプ波形電圧を印加するとともに、データ電極0_& 1)〜0_&1; (111)に正極性の矩形波パルス Pul. 3を印加するのであるが、本実施の形態に係る駆動方法では、データ電極 Dat (1)〜Dat (m)への矩形波ノルス Pul. 3の印加開始タイミングに特徴を有している。

[0057] 先ず、前半部 T の開始タイミング tにおいて、データ電極 Dat (l)〜Dat (m)の電

11 0

位が 0 (V)力 Vx (V)へと急激に上昇する立ち上げ部分 P31が設定される。その後に一定の時間をあけたタイミング tにおいて、スキャン電極3₍¾ (1)〜3₍¾ (11)の電位が 0 (V)から Vq (V)へと急激に上昇する立ち上げ部分 P11が設定される。そして、スキャン電極3₍¾ (1)〜3₍¾ (11)に対して印加されるパルス1³111. 1は、タイミング tからタイミング tまでの間で、電位 Vq (V)力も電位 Vr (V)へと緩やかに上昇する上りラン

3

プ波形部分 P 12が設定されている。

[0058] 放電開始電圧が通常の領域、即ち、パネル面内のバラツキや長期の駆動などによつて放電開始電圧の低下が生じた部分を除く領域や、高解像度化によるデータ電極 Dat (1)〜Dat (m)への印加電圧の上昇がな!、場合などでは、スキャン電極 Sen (1) 〜Scn (n)に対して上りランプ波形電圧 P12が印加されている途中のタイミング tで 1

2 回目の初期化放電 Dis. 1が発生し始め、タイミング tまで続く。ここで、前半部 T で

3 11 発生する 1回目の初期化放電 Dis. 1は、上述のょぅに、スキャン電極3₍¾ (1)〜3₍¾ ( n)を陽極としサスティン電極 Sus (1)〜Sus (n)およびデータ電極 Dat (1)〜Dat (m )を陰極とする微弱な放電である。

[0059] 一方、面内に放電開始電圧の低い領域が生じた場合や、高解像度化によりデータ電極 Dat (1)〜Dat (m)への印加電圧を上昇させた場合などにぉ、ては、スキャン ¾Scn (l)〜Scn (n)に上りランプ波形電圧 P12を印加する途中であって、上記タイミング tよりも先行するタイミング t力も 1回目の初期化放電 Dis. 4が発生する。な

2 7

お、データ電極 Dat (l)〜Dat (m)に対して印加されるパルス PuL 3は、前半部 T

11 の間、電位 Vx(V)に維持される維持部分 P32を有し設定されている。

[0060] スキャン電極 Sen (1)〜Scn (n)に印加のパルス Pul. 1は、タイミング t力もタイミン

3

グ tに至るまでの間に電位 Vr (V)で維持する維持部分 PI 3を有し、後半部 T の開

4 12 始と同時に、電位 Vr (V)カゝら電位 Vg (V)まで急激に下降する下降部分 P14を有する。そして、後半部 T の開始時点、即ち、タイミング tでは、データ電極 Dat (l)〜D

12 4

at (m)の電位が Vx (V)力も 0 (V)へと急激にされ（下降部分 P33)、サスティン電極 S us (1)〜Sus (n)の電位が 0 (V)力も Vh (V)へと急激に上昇される（上昇部分 P21)

。なお、全セル初期化期間 Tにサスティン電極3115 (1)〜3115 (11)に印加されるパルス Pul. 2は、書き込み期間 Tに至るまで電位 Vh (V)が維持される（維持部分 P22)。

2

[0061] 次に、後半部 T では、スキャン電極 Scn (l)〜Scn(n)に印加のパルス PuL 1は、

12

タイミング t力タイミング tに至るまでの間に電位 Vg (V)から電位 Va (V)に緩やか

4 6

に下降する下りランプ波形部分 P15が設定されている。そして、放電開始電圧が通常の場合には、下りランプ波形部分 P15の途中、即ち、タイミング t力も 2回目の初期

5

化放電 Dis. 2が開始される。 2回目の初期化放電 Dis. 2は、スキャン電極 Scn(l)〜 Scn (n)の電位が Va (V)に到達し、スキャン電極 Scn(l)〜Scn (n)の電位が 0 (V) に戻される上昇部分 P16が実行されるタイミング tで終了する。ここで、 2回目の初期

6

化放電 Dis. 2は、上述のように、スキャン電極 Sen (l)〜Scn (n)を陰極としサスティン電極 Sus (l)〜Sus (n)およびデータ電極 Dat (l)〜Dat (m)を陽極とする微弱な放電である。

[0062] 一方、面内に放電開始電圧の低い領域が生じた場合や、高解像度化によりデータ電極 Dat (1)〜Dat (m)への印加電圧を上昇させた場合などにぉ、ては、前半部 T での 1回目の初期化放電 Dis. 4と同様に、スキャン電極 Scn (l)〜Scn (n)に下りランプ波形電圧 P15を印加する途中であって、上記タイミング tよりも先行するタイミン

5

グ t力 2回目の初期化放電 Dis. 5が発生する。

8

5. PDP装置 1およびその駆動方法が有する優位性

本実施の形態に係る PDP装置 1およびその駆動方法が有する優位性について、図 2の駆動方法 (改良従来技術における駆動方法)との比較で説明する。

[0063] 上述のように、図 2に示す改良従来技術に係る駆動方法では、スキャン電極 Sen (1 ；)〜 Scn (n)に電圧 Vq (V)が印加された後に、データ電極 Dat (l)〜Dat (m)に電圧 Vx (V)が印加されているので、面内に放電開始電圧の低い領域が生じた場合や、高解像度化によりデータ電極 Dat (l)〜Dat (m)への印加電圧を上昇させた場合などにおいては、データ電極 Dat (l)〜Dat (m)に印加された電圧 Vx (V)によって、データ電極 Dat (1)〜Dat (m)とサスティン電極 Sus (1)〜Sus (n)との間で放電が生じてしまう。 [0064] このとき、スキャン電極3₍¾(1)〜3₍¾ (11)の電位が¥ )になっているため、上記データ電極 Dat (l)〜Dat (m)とサスティン電極 Sus (1)〜Sus (n)との間で発生した放電がトリガーとなってスキャン電極 Sen (l)〜Scn (n)にも広がり、放電セルにおける強放電へと成長してしまう。

即ち、改良従来技術では、パネル部において放電開始電圧にバラツキを有さない場合には、全セル初期化期間での偶発的な強放電の発生するのに効果を有するものの、パネル面内でのバラツキや長期の駆動などによって面内に放電開始電圧の低 V、領域が生じた場合や、高解像度化によりデータ電極 Dat (1)〜Dat (m)への印加電圧を上昇させた場合などには、その領域においてデータ電極 Dat (1)〜Dat (m) への印加電圧 Vx (V)が強放電を誘発させてしまう結果となる。

[0065] これに対して、本実施の形態に係る PDP装置 1の駆動方法では、図 6に示すように、データ電極0& 1)〜0& !11)へのパルス1³111. 3をタイミング t、即ち、スキャン電

0

極 Sen (1)〜Scn (n)の電位を Vq (V)へと上昇させるタイミング tに対して先行した時間的関係を以つて実施する。このため、図 6に示す本実施の形態に係る駆動方法では、データ電極0& 1)〜0& 111)に対して電圧 Vx(V)を印加し、これによつて放電 Dis. 3を生じるタイミング tにぉぃてはスキャン電極3₍¾ (1)〜3₍：11 (11)とサスティン

0

電極3115 (1)〜3115 (11)との間に電位差は存在しなぃ。よって、この方法では、データ電極 Dat (1)〜Dat (m)とサスティン電極 Sus (1)〜Sus (n)との間で生じた放電 Dis . 3がトリガーとなってスキャン電極 Sen (l)〜Scn (n)の側に放電が広がることがない

[0066] また、本実施の形態に係る駆動方法では、全セル初期化期間 Tの前半部 T でデ

1 11 ータ電極 Dat (l)〜Dat (m)に正極性のパルス Pul. 3を印加しているので、上記改良従来技術と同様に、安定した初期化放電を生じさせることができる。

以上のように、本実施の形態に係る PDP装置 1およびその駆動方法では、面内に放電開始電圧の低い領域が生じた場合や、高解像度化によりデータ電極 Dat (l)〜 Dat (m)への印加電圧を上昇させた場合などにおいても、全セル初期化期間 Tで不所望の強放電が発生することはなぐ高い画質性能が確保される。

[0067] なお、本実施の形態に係る PDP装置 1の駆動方法では、データ電極 Dat (1)〜Da t (m)に対して印加するパルス Pul. 3、 Pul. 5の各振幅 Vx (V)、 Vw(V)については、必ずしも同一値とする必要はないが、電源数およびこれに係る回路構成などの簡易性を確保するという観点力も同じ電圧値とすることが望ましい。

6.全セル初期化期間 Tにおいて、表示駆動部 20が実行するステップ

以下では、全セル初期化期間 Tにおいて、表示駆動部 20がパネル部 10に対して実行する駆動制御処理について、図 7および図 8を用いて説明する。

[0068] 先ず、図 4では図示を省略した力タイミング発生部 24には、図 6の各タイミング t

0

〜tの各間の差分よりも短い間隔の細幅クロックパノレスを刻むクロックパノレス部 CLK

8

と、クロックパルス CLKで刻まれたクロックパルスを積算カウントするカウンタ部とを有する。

図 7に示すように、全セル初期化期間 Tの駆動制御では、カウンタ部のカウンタ値 CTがリセットされる（ステップ Sl)。同時に、データ電極0& 1)〜0& 111)の電位を Vx (V)にセットする（ステップ S 2)。

[0069] 次に、カウンタ部がカウンタ値 CTの積算を開始し (ステップ S3)、カウンタ値 CT=a に到達するまでこの状態を続ける (ステップ S4 :N)。そして、カウンタ値 CT=aとなつた時点（図 6のタイミング tに相当。）でスキャン電極3«1 (1)〜3«1 (11)の電位を¥ （ V)にセットする（ステップ S5)。

図 8に示すように、カウンタ値 CT= aとなったタイミング tを以つてスキャン電極 Sen ( 1)〜Scn (n)の電位を 0 (V)力ら Vq (V)へと立ち上げる。

[0070] 図 7に戻って、スキャン電極 Sen (l)〜Scn(n)の電位が Vq (V)となったタイミング t から、正の傾き（（Vr—Vq) Z (t -t；) )で電圧を上昇させていく（ステップ S6)。この

1 3 1

部分の波形は、図 8に示す電位 Vq (V)から電位 Vr(V)に至る傾斜部分である。そして、カウンタ値 CT=cとなったタイミング tで (ステップ S9 :Y)、スキャン電極 Scn (l)

3

〜Scn (n)の電位を Vr (V)から Vg (V)へと下降させる（ステップ S10)。また、これと同時あるいは略同時に、サスティン電極3115 (1)〜3115 (11)の電位を¥11 )に上昇させ (ステップ S 11)、データ電極 Dat (1)〜Dat (m)の電位を 0 (V)に下降させる（ステップ S12)。

[0071] 次に、図 7に示すように、スキャン電極 Scn(l)〜Scn (n)の電位を負の傾き（（Va -Vg) / (t -t；) )で電圧を下降させていく（ステップ SI 3)。このスキャン電極 Scn(l

6 4

；)〜 Scn (n)の印加パルス Pul. 1における下りランプ波形部分は、カウンタ値 CT= d になるまで続く（ステップ S14 :N)。この部分を図 8で説明すると、電位 Vg (V)から電位 Va (V)へと緩やかに下降する部分に相当する。

[0072] カウンタ値 CT= dになったタイミング t (ステップ S 14 : Y)で、スキャン電極 Sen (1)

6

〜Scn (n)の電位を Vs (V)にセットし (ステップ S15)、カウンタ積算を終了して (ステップ S 16)、全セル初期化期間 Tの制御処理が終了する。

7.全セル初期化期間 Tを備えるサブフィールド SFの設定

次に、本実施の形態に係る駆動方法において、 1フィールド中におけるサブフィールド SFの設定について、図 9を用いて説明する。図 9は、 PDP装置 1の駆動において、 1フィールドでのサブフィールドの構成を模式的に示すサブフィールド構成図である。なお、図 9では、 1フィールドを 10のサブフィールド SF するもの

1〜SF で構成

10

としている。

[0073] 本実施の形態に係る PDP装置 1の駆動においては、 APL検出部 28により検出された APLに関するデータに基づいて、サブフィールド SFの構成が規定されている。

PDP装置 1の駆動においては、 1フィールド中に全セル初期化期間 Tを備えるサブフィールド SFと、選択初期化期間 Tを備えるサブフィールド SFとをともに含んでい

4

る。そして、 1フィールド中のどの部分に全セル初期化期間 Tを有するサブフィールド SFを適用する力が、 APLデータに基づ!/、て決定されて、る。

[0074] 図 9 (a)は、 APLの値が 0[%]〜： L 5 [%]の範囲にあるときに適用されるサブフィ一ルド SF〜SF が設定される。具体的には、第 1サブフィールド SFに全セル初期

1 10 1

化期間 Tを備えるサブフィールドが割り付けられている。そして、第 2サブフィールド S F力も第 10サブフィールド SF には、選択初期化期間 Tを備えるサブフィールドが

2 10 4

割り付けられる。

[0075] 同様にして、図 9 (b)に示すように、 APLの値が 1. 5 [%]〜5 [%]の範囲にあるときには、第 1サブフィールド SFに加えて、第 4サブフィールド SFに対して全セル初期

1 4

化期間 Tを備えるサブフィールドが適用される。また、図 9 (c)に示すように、 APLの値が 5 [%]〜10[%]のときには、図 9 (b)の場合に比べて、第 10サブフィールド SF が加えて全セル初期化期間を有するサブフィールドに設定される。

[0076] 図 9 (d)に示すように、 APLの値が 10[%]〜15 [%]のときには、第 1、第 4、第 8、第 10サブフィールド SF、 SF、 SF、 SF が全セル初期化期間 Tを有するサブフィ

1 4 8 10 1

一ルドに設定され、図 9 (e)に示すように、 APLの値が 15 [%]〜： LOO[%]のときには、第 1、第 4、第 6、第 8、第 10サブフィールド SF、 SF、 SF、 SF、 SF 0力全セル

1 4 6 8 1

初期化期間 τを有するサブフィールドに設定される。

[0077] 以上のように、本実施の形態に係る PDP装置 1の駆動方法では、 APL検出部 28 ( 図 4を参照。）で検出される APLの値に基づいて全セル初期化期間 Tを有するサブフィールド SFの数が規定されている。ここで、 APLの値が高い場合には、黒表示領域が狭い画像であると考えられるが、本実施の形態に係る駆動方法では、このような状態において、全セル初期化期間 Tを備えるサブフィールド SFの数を増力！]させているので、プライミングの像かを図ることが可能であって、放電の安定ィ匕を図ることができる。

[0078] 一方、 APLの値が低、場合には、黒表示領域が広!、画像であると考えられる力このような状態に対しては、全セル初期化期間 Tを備えるサブフィールド SFの数を減らして、るので、高、黒表示品質を確保することができる。

従って、本実施の形態に係る PDP装置 1の駆動方法では、高い輝度領域があっても APLの値が低ければ、黒表示領域の輝度が低ぐコントラストの高い画像表示が可能となる。

[0079] また、本実施の形態に係る駆動方法では、全セル初期化期間 Tにお、て、スキヤン電極 Scn(l)〜Scn (n)への電圧印加開始タイミング tに先行させてデータ電極 D at (l)〜Dat (m)に電圧 Vx (V)を印加しているので、上述のように、パネル面内のバラツキや長期の駆動によって部分的に放電開始電圧が低下した領域が存在することになる場合や、高解像度化によりデータ電極 Dat ( 1 )〜Dat (m)への印加電圧を上昇させる場合などでも、安定した初期化放電を生じさせることができる。

[0080] さらに、本実施の形態に係る PDP装置 1では、パネル 10における蛍光体層 124R、 124G、 124Bの構成材料として、上記のような蛍光体材料を選択的に用いている。このように示す蛍光体材料の内、特に、各蛍光体層 124R、 124G、 124Bの構成中に、 Y Ο ： Eu、 Ζη SiO ： Μη、 CaMgSi O ： Euなどの，，パネルの駆動に際して、負

2 3 2 4 2 6

に帯電しやすい蛍光体材料を存在させる場合には、全セル初期化期間 τにおける誤放電 (強放電)の発生がより顕著になることが確認されている。これに対し、本実施の形態に係る駆動方法を採用する場合には、蛍光体層 124R、 124G、 124Bなどの構成中に上記"負に帯電しやすい蛍光体材料"を含む場合にも全セル初期化期間 T における誤放電の発生を効果的に抑制できる。

[0081] 図 9では、 APLの値に基づ!/、て、全セル初期化期間 Tを備えるサブフィールド SF の設定の仕方を 5つのパターンに分ける例を示したが、本発明は、これに限定を受けるものではない。全セル初期化期間 Tを備えるサブフィールド SFの設定のしかたにつ、てのバリエーションを以下で紹介する。

(バリエーション 1)

先ず、全セル初期化期間 Tを備えるサブフィールド SFの設定を、 APLの値に基づいて 4パターンとする例を、表 1に示す。

[0082] [表 1]

表 1に示すように、本バリエーションに係るサブフィールド SFの設定方法では、 AP Lの値により 4パターンで、全セル初期化期間 Tを備えるサブフィールド SFを設定している。具体的には、 APLの値が 0〜1. 5 (%)のときには、第 1サブフィールド SFだけを全セル初期化期間 Tを有するサブフィールドに設定し、他のサブフィールド SF

1 2

〜SF を選択初期化期間 Tを備えるサブフィールドとしている。そして、 APLの値が

10 4

1. 5〜5 (%)のときには、第 1、第 9サブフィールド SF、 SFの 2つのサブフィールド

1 9

に対してを全セル初期化期間 Tを有するサブフィールドを設定し、 APLの値が 5〜1 0 (%)のときには、第 1、第 4、第 9サブフィールド SF、 SF、 SFの 3つのサブフィールドに対してを全セル初期化期間を有するサブフィールドを設定する。そして、 AP Lの値が 10〜100 (%)のときには、第 1、第 4、第 8、第 10サブフィールド SF

1、 SF 4、

SF、 SF の 4つのサブフィールドに対してを全セル初期化期間 Tを有するサブフィ

8 10 1

一ルドを設する。

[0083] 本バリエーションの設定方法で全セル初期化期間 Tを備えるサブフィールド SFを割り付けることとしても、図 9に示す方法と同様の効果を得ることができる。

(バリエーション 2)

次に、全セル初期化期間 Tを備えるサブフィールド SFの設定を、 APLの値に基づいて 3パターンとする例を、表 2に示す。

[0084] [表 2]

表 2に示すように、本バリエーションに係る設定方法では、 APLの値力^〜 1. 5 (% )のときには、第 1サブフィールドだけを全セル初期化期間 Tを有するサブフィールドを設定し、 APLの値が 1. 5〜5 (%)のときには、第 1、第 4サブフィールド SF、 S Fの 2つのサブフィールドに対してを全セル初期化期間 Tを有するサブフィールドを

4 1

設定し、 APLの値が 5〜100 (%)のときには、第 1、第 4、第 6サブフィールド SF、 S F、 SFの 3つのサブフィールドに対してを全セル初期化期間 Tを有するサブフィー

4 6 1

ルドを設定する。本バリエーションでは、フィールド内における先頭に近いサブフィールド SFに対して全セル初期化期間 Tを備えるサブフィールドを割り付けるように制御している。

[0085] このように、フィールド内の先頭に近いサブフィールド SFに全セル初期化期間 Tを備えるサブフィールドを割り付けることとすれば、次のような優位性を有することとなる例えば、維持放電回数が多く設定されたサブフィールドでは、その維持放電によつて隣接する放電セルに対してクロストークを生じ易い。このため、影響を受ける隣接する放電セルにおいては、壁電荷の減少を生じてしまい、次のサブフィールドで書き込み放電を生じず、画質劣化を生じてしまうことがある。特に、低階調のサブフィールドにクロストークの影響が及んだ場合には、画質劣化の影響が大き、。

[0086] 上記理由から、通常、 PDPの駆動においては、各フィールドにおける先頭近くに配される低階調のサブフィールドに対して全セル初期化期間を設定する方法が採られており、直前のサブフィールドにおけるクロストークの影響を受けた場合にも、確実に放電セル内の壁電荷状態をリセットしている。このような事項を考慮するとき、表 2に示すようなサブフィールドの割り付け方法を採用する場合には、クロストークによる書き込み不良を抑制することができ、確実に画質劣化を抑制することができる。

(実施の形態 2)

実施の形態 2に係る PDP装置の駆動方法について、図 10を用いて説明する。図 1 0は、本実施の形態に係る PDP装置の駆動方法の内、全セル初期化期間 Tにおい

5 て各電極3«1 (1)〜3«1 (11)、 3115 (1)〜3115 (11)、 0&1; (1)〜0&1; (111)に対して印加される電圧波形を示す波形図である。

[0087] 本実施の形態に係る PDP装置については、上記 PDP装置 1と同様の構成を有し、また、その駆動方法は、全セル初期化期間 Tを除いて図 5に示す実施の形態 1に係

5

る方法と同一であるので、その説明を省略する。以下では、駆動方法の中でも全セル初期化期間 τだけに絞って説明する。

5

図 10に示すように、本実施の形態に係る駆動方法では、全セル初期化期間 Tに

5 おけるスキャン電極 Scn(l)〜Scn (n)に対する印加パルス Pul. 1、およびサスティン電極3115 (1)〜3115 (11)に対する印加パルス1³111. 2の波形については、上記実施の形態 1に係る駆動方法を同一である。本実施の形態に係る駆動方法で特徴となる部分は、データ電極0&1; (1)〜0&1; (111)に対するパルス1³111. 8の波形およびその印加開始タイミング t にある。

10

[0088] データ電極 Dat (l)〜Dat (m)に対するパルス Pul. 8は、その立ち上げ部分 P81 の開始タイミング t がスキャン電極3₍¾ (1)〜3₍¾ (11)に対するパルス1³111. 1の立ち上げ部分 PI 1の開始タイミングと同時に設定されている。そして、パルス Pul. 8における立ち上げ部分 P81は、正の傾き (VxZ (t — t ) )を有するランプ波形となって

12 10

いる。ここで、立ち上げ部分 P81における傾きについては、書き込み期間 Tに印加さ

2 れるパルス Pul. 5の立ち上げ部分（図 5を参照。）の傾きよりも小さく設定するものとする。

[0089] パルス Pul. 8における維持部分 P82および立ち下がり部分 P83については、上記実施の形態と同様である。

パネル面内で放電開始電圧が低下したような領域が存在しないような場合には、本実施の形態に係る駆動方法では、スキャン電極 Scn(l)〜Scn (n)への印加パルス P ul. 1の上りランプ波形部分 P12の途中のタイミング t 力も 1回目の初期化放電 Dis.

13

11が発生し、下りランプ波形部分 P15の途中のタイミング t 力 2回目の初期化放

16

電 Dis. 12が発生する。

[0090] 一方、パネル面内のバラツキや長期の駆動などの要因により、面内に放電開始電圧が低下した領域が生じた場合には、全セル初期化期間 Tの前半部 T において、

5 51 データ電極 Dat (l)〜Dat (m)へのパルス PuL 8の印カ卩により、立ち上げ部分 P81 の途中のタイミング t でサスティン電極 Sus (l)〜Sus (n)との間に放電 Dis. 13を生

11

じることがある。ただし、この場合に生じる放電 Dis. 13は、立ち上げ部分 P81が上記傾きを有するものであるので、強放電ではなく弱放電となる。そのため、スキャン電極 Sen (1)〜Scn (n)とデータ電極 Dat (1)〜Dat (m)との両方に対して、同時タイミング t でパルス Pul. 1, Pul. 8を印加開始しても、スキャン電極 Scn(l)〜Scn (n)に

10

まで波及するような放電をパルス Pul. 8の印加により生じることはない。よって、本実施の形態に係る駆動方法では、放電開始電圧が低下した領域が発生し、その領域においてパルス Pul. 8の印加によって放電 Dis. 13が生じても、誤放電を生じることはなく 2回の初期化放電 Dis. 14、 Dis. 15を生じさせることができる。

[0091] 以上のことから、本実施の形態に係る PDP装置およびその駆動方法においても、上記実施の形態 1に係る PDP装置 1およびその駆動方法が有する優位性を同様に有するものである。また、本実施の形態においても、パルス Pul. 8の振幅 Vx (V)を書き込み期間 Tにおけるパルス Pul. 5の振幅 Vm (V)と同一値に設定すれば、上述のように、装置コストの低減に寄与する。

[0092] また、本実施の形態に係る駆動方法では、スキャン電極 Scn(l)〜Scn (n)の電位が Vq (V)に変化した後に、データ電極0&1; (1)〜0&1; (111)の電位を¥ )とするので、電位変化によるリンギングによってデータドライバ 21の耐圧を余分に確保する必要がない。よって、本実施の形態に係る PDP装置では、上記実施の形態 1に係る PD P装置 1にも増して装置コストの低減を図ることが可能となる。

[0093] なお、本実施の形態についても、上記実施の形態 1と同様に、全セル初期化期間 T を備えるサブフィールド SFの設定を、 APL検出部 28が検出する APLの値に基づ

5

V、て実行することとすることち可會である。

(その他の事項）

上記では、 2つの実施の形態を以つて本発明の構成および作用'効果について説明したが、本発明はこれに限定を受けるものではない。例えば、上記実施の形態では、タイミング t において、スキャン電極3«1 (1)〜3«1 (11)に対するパルス Pul. 1と

10

、データ電極0& 1)〜0&1; (111)に対するパルス1³111. 8とを同時に印加開始することとしたが、必ずしも同時に行う必要はない。即ち、ノレス Pul. 8の立ち上げ部分 P81 の傾きをそのままとし、上記実施の形態 1に係る駆動方法のようにパルス Pul. 1の印加開始タイミング tよりも先行させてパルス Pul. 8を印加することとしてもよい。

[0094] また、パルス Pul. 8の印加開始タイミングをパルス Pul. 1の印加開始タイミングに対して先行させるなどの場合には、立ち上げ部分 P81の傾きを、書き込み期間 Tにお

2 ける印加パルス Pul. 5の立ち上げ部分の傾きと同じ力、あるいは大きくすることとしてもよい。この場合にも、上記実施の形態 1のように、先行するタイミングでノルス Pul. 8を印加し、これによつて全セル初期化期間における誤放電の発生を効果的に抑制することが可能である。

[0095] 全セル初期化期間 T、 Tにおけるパルス Pul. 3、 Pul. 8の振幅 Vx (V)と書き込み

1 5

期間 Tにおけるパルス Pul. 5の振幅 Vw(V)とを必ずしも同一の値として設定する必

2

要はない。

また、図 4に示す装置構成の他に装置駆動時間をカウントする時間計測部を設け、この時間計測部で計測した時間データをタイミング発生部 24に出力する構成としてもよい。このような構成の場合には、時間計測部からの時間データに基づいてパルス

Pul. 3、Pul. 8の振幅 Vx(V)を制御することが可能となり、例えば、駆動時間が長期になるに従、振幅 Vx (V)の値を大きくするようにすれば、初期化放電をより一層安定化させることが可能となる。ここで、駆動時間の定義としては、全点灯時間を想定したものであっても、電源をオンにしてカゝらオフにするまでの時間を想定したもの、さらにはその両方を想定してきめ細かな制御を実行することができる。

[0096] また、上記実施の形態では、背面パネル 12におけるデータ電極 Datを用いて全セル初期化期間 T、 Tを実行することとした力必ずしもパルス Pul. 3、 Pul. 8の引火

1 5

対象は、データ電極 Datに限定されるものではない。例えば、背面パネル 12にデータ電極 Datとは異なる第 4の電極を設けておき、この電極に対してパルス Pul. 3、 Pul . 8を印加することとしてもよい。これにより、全セル初期化期間 T、 Tによる壁電荷の

1 5

分布状態の操作に対して、自由度をより高くすることができる。

[0097] また、上記実施の形態では、全セル初期化期間 T、Tの前半部 T 、Τ における

1 5 11 51

データ電極 Dat (1)〜Dat (m)への印加電圧波形を、その振幅が駆動時間およびパネル温度の少なくとも一方に基づいて設定されることとした力次のような設定を行うことも可能である。

本発明に係る PDP装置およびその駆動方法では、全セル初期化期間 T、 Tの前

1 5 半部 T 、T におけるデータ電極 Dat (l)〜Dat (m)への印加電圧波形を、その電

11 51

位変化のタイミングが駆動時間およびパネル温度の少なくとも一方に基づいて設定される構成を採用することができる。また、本発明に係る PDP装置およびその駆動方法では、全セル初期化期間 T、 Tの前半部 T 、 T におけるデータ電極 Dat (1)〜

1 5 11 51

Dat (m)への印加電圧波形を、 APLに応じて、 "High"とするタイミングが設定される構成を採用することもできる。また、本発明に係る PDP装置およびその駆動方法では、全セル初期化期間 T、 Tの前半部 T 、 T にぉけるデータ電極0&1; (1)〜0& 111

1 5 11 51

)への印加電圧波形を、 APLに応じて、その振幅が設定されることとしてもよい。

[0098] また、本発明は、 HD以上の解像度を有するプラズマディスプレイパネル装置およびその駆動方法に適用することができ、その場合には、上述のように、全セル初期化期間におけるデータ電極 Datの電位を" High"としたときの放電の発生を抑制できることから、低階調域でのチラツキを防止でき、効果的である。ここで、 HD (High Def inition)以上の解像度を有するパネルとは、例えば、次のようなものを指している。

[0099] ·パネルサイズが 37インチの場合； 1024 X 720 (画素）の HDパネルよりも高解像度のノネノレ

•パネルサイズ力 S42インチの場合； 1024 X 768 (画素）の HDパネルよりも高解像度のノネノレ

•パネルサイズが 50インチの場合； 1366 X 768 (画素）の HDパネルよりも高解像度のノネノレ

また、 HD以上の解像度を有するパネルには、フル HDノネル（1920 X 1080 (画素)）も含んでいる。

[0100] さらに、蛍光体層 124R、 124G、 124Bの各々を構成する蛍光体材料としては、上記の材料以外にも、例えば、次に示すような各色蛍光体を用いることができる。

R蛍光体；（Y、 Gd) BO ： Eu

3

G蛍光体；（Y、 Gd) BO ： Tbと Zn SiO ： Mnとの混合物

3 2 4

B蛍光体； BaMg Al O ： Eu

2 14 24

産業上の利用可能性

[0101] 本発明は、テレビジョン及びコンピュータ用モニタなどの高精細で高品質が要求されるディスプレイデバイスに適用が可能である。

Claims

請求の範囲

[1] 第 1電極と第 2電極とからなる電極対と、当該電極対に対して放電空間を間に挟んで交差する方向に配される第 3電極との各々を複数有し、前記電極対と第 3電極との各立体交差部分に対応して放電セルが構成されてなるパネル部に対して、それぞれ輝度重み付けされた複数のサブフィールドで構成される 1フィールド中に、前記全ての放電セルに対しその壁電荷状態の初期化を実行する全セル初期化期間が割り当てられてなるプラズマディスプレイパネル装置の駆動方法であって、

前記全セル初期化期間を、前記第 1電極に正の傾斜を有するランプ波形電圧を印加し 1回目の前記初期化放電を発生させる期間前半部と、前記第 1電極に負の傾斜を有するランプ波形電圧を印加し 2回目の前記初期化放電を発生させる期間後半部とに分けるとき、

前記期間前半部において、前記 1回目の初期化放電の発生に先行するタイミングで、前記第 2電極に対して正極性となる波形の電圧を前記第 3電極に印加するブラズマディスプレイパネル装置の駆動方法。

[2] 前記期間前半部において前記第 3電極に対し印加される電圧波形は、正の傾斜の上りランプ波形部分を有する請求項 1に記載のプラズマディスプレイパネル装置の駆動方法。

[3] 前記複数のサブフィールドの各々には、

一部の放電セルに対して選択的に、前記第 1電極と第 3電極との間に電圧を印加して書き込み放電を生じさせる書き込み期間と、

前記全ての放電セルの前記電極対間に電圧を印加して、前記選択的に書き込み放電を生じた一部の放電セルで維持放電を生じさせる維持期間とを有し、

前記期間前半部において前記第 3電極に印加される電圧波形の前記上りランプ波形部分の傾斜は、前記書き込み期間に第 3電極に印加される電圧波形における立ち上がり部分の傾斜よりも緩やかに設定されている請求項 2に記載のプラズマデイスプレイパネル装置の駆動方法。

[4] 前記期間前半部において前記第 3電極に対し印加される電圧波形は、前記上りランプ波形部分の開始タイミングが前記第 1電極へ印加の電圧波形における立ち上がり開始タイミングよりも先行して設定されて、る請求項 2に記載のプラズマディスプレイパネル装置の駆動方法。

[5] 前記第 3電極への印加電圧波形における前記上りランプ波形部分の開始タイミングは、当該第 3電極への電圧印加によって前記第 2電極との間に放電が生じた場合にあっても、放電の影響が前記第 1電極への印加電圧波形における前記立ち上がり開始タイミングまでに減衰する時間をあけて設定されている請求項 4に記載のプラズマディスプレイパネル装置の駆動方法。

[6] 前記期間後半部が開始されるタイミングにおいて、前記第 2電極へ電圧印加が開始されるとともに、前記第 3電極へ印加の電圧波形の立ち下がり部分が設定される請求項 1に記載のプラズマディスプレイパネル装置の駆動方法。

[7] 前記期間前半部における前記第 3電極への印加電圧波形は、その振幅が駆動時間およびパネル温度の少なくとも一方に基づ、て設定されて、る請求項 1に記載のプラズマディスプレイパネル装置の駆動方法。

[8] 前記期間前半部における前記第 3電極への印加電圧波形は、その電位変化のタイミングが駆動時間およびパネル温度の少なくとも一方に基づ、て設定されて!、る請求項 1に記載のプラズマディスプレイパネル装置の駆動方法。

[9] 前記期間前半部における前記第 3電極への印加電圧波形は、平均ピクチャーレべルに応じて、前記第 2電極に対して正極性となる波形の電圧の印加タイミングが設定されてヽる請求項 1に記載のプラズマディスプレイパネル装置の駆動方法。

[10] 前記期間前半部における前記第 3電極への印加電圧波形は、平均ピクチャーレべルに応じて、その振幅が設定されて、る請求項 1に記載のプラズマディスプレイパネル装置の駆動方法。

[11] 前記パネル部は、 HD以上の解像度を有するよう前記放電セルのサイズが規定されてヽる請求項 1に記載のプラズマディスプレイパネル装置の駆動方法。

[12] 前記 1フィールドには、前記全セル初期化期間を有する第 1サブフィールドと、前記全セル初期化期間を有さない第 2サブフィールドとが設定され、

前記 1フィールド中における第 1サブフィールドが占める割合は、当該フィールドの画像における平均ピクチャーレベルに応じて設定される請求項 1に記載のプラズマディスプレイパネル装置の駆動方法。

[13] 第 1電極と第 2電極とからなる電極対と、当該電極対に対して放電空間を間に挟んで交差する方向に配される第 3電極との各々を複数有し、前記電極対と第 3電極との各立体交差部分に対応して放電セルが構成されてなるパネル部と、それぞれ輝度重み付けされた複数のサブフィールドで構成される 1フィールド中に、前記全ての放電セルに対しその壁電荷状態の初期化を実行する全セル初期化期間が割り当てられてなる方法を以つて前記パネル部の表示駆動を行う駆動部とを有するプラズマデイスプレイパネル装置であって、

前記駆動部は、前記表示駆動の前記期間前半部において、前記 1回目の初期化放電の発生に先行するタイミングで、前記第 2電極に対して正極性となる波形の電圧を前記第 3電極に印加するプラズマディスプレイパネル装置。

[14] 前記駆動部が実行する前記表示駆動において、前記期間前半部における前記第 3電極に対し印加の電圧波形は、正の傾斜の上りランプ波形部分を有するよう設定されて、る請求項 13に記載のプラズマディスプレイパネル装置。

[15] 前記駆動部が実行する前記表示駆動において、

前記複数のサブフィールドの各々には、一部の放電セルに対して選択的に、前記第 1電極と第 3電極との間に電圧を印加して書き込み放電を生じさせる書き込み期間と、前記全ての放電セルの前記電極対間に電圧を印加して、前記選択的に書き込み放電を生じた一部の放電セルで維持放電を生じさせる維持期間とが設定されており、

前記期間前半部に前記第 3電極に印加される電圧波形の前記上りランプ波形部分の傾斜は、前記書き込み期間に第 3電極に印加される電圧波形における立ち上がり部分の傾斜よりも緩やかに設定されている請求項 14に記載のプラズマディスプレイパネル装置。

[16] 前記駆動部が実行する前記表示駆動において、

前記期間前半部に前記第 3電極に対し印加される電圧波形は、前記上りランプ波形部分の開始タイミングが前記第 1電極へ印加の電圧波形における立ち上がり開始タイミングよりも先行して設定されている請求項 14に記載のプラズマディスプレイパネル装置。

[17] 前記駆動部が実行する前記表示駆動において、

前記第 3電極への印加電圧波形における前記上りランプ波形部分の開始タイミングは、当該第 3電極への電圧印加によって前記第 2電極との間に放電が生じた場合にあっても、放電の影響が前記第 1電極への印加電圧波形における前記立ち上がり開始タイミングまでに減衰する時間をあけて設定されている請求項 16に記載のブラズマディスプレイパネル装置。

[18] 前記駆動部が実行する前記表示駆動において、

前記期間後半部が開始されるタイミングで、前記第 2電極へ電圧印加が開始されるとともに、前記第 3電極へ印加の電圧波形の立ち下がり部分が設定される請求項 13 に記載のプラズマディスプレイパネル装置。

[19] 前記駆動部が実行する前記表示駆動において、

前記期間前半部における前記第 3電極への印加電圧波形は、その振幅が駆動時間およびパネル温度の少なくとも一方に基づいて設定されている請求項 13に記載のプラズマディスプレイパネル装置。

[20] 前記駆動部が実行する前記表示駆動において、

前記期間前半部における前記第 3電極への印加電圧波形は、その電位変化のタイミングが駆動時間およびパネル温度の少なくとも一方に基づ、て設定されて!、る請求項 13に記載のプラズマディスプレイパネル装置。

[21] 前記駆動部が実行する前記表示駆動において、

前記期間前半部における前記第 3電極への印加電圧波形は、平均ピクチャーレべルに応じて、前記第 2電極に対して正極性となる波形の電圧の印加タイミングが設定されて!/、る請求項 13に記載のプラズマディスプレイパネル装置。

[22] 前記駆動部が実行する前記表示駆動において、前記期間前半部における前記第 3電極への印加電圧波形は、平均ピクチャーレべルに応じて、その振幅が設定されている請求項 13に記載のプラズマディスプレイパネル装置。

[23] 前記パネル部は、 HD以上の解像度を有するよう前記放電セルのサイズが規定されて、る請求項 13に記載のプラズマディスプレイパネル装置。

[24] 前記駆動部が実行する前記表示駆動において、

前記 1フィールドには、前記全セル初期化期間を有する第 1サブフィールドと、前記全セル初期化期間を有さない第 2サブフィールドとが設定され、

前記 1フィールド中における第 1サブフィールドが占める割合は、当該フィールドの画像における平均ピクチャーレベルに応じて設定される請求項 13に記載のプラズマディスプレイパネル装置。

[25] 前記放電空間には、少なくともキセノンを含む放電ガスが充填されており、

前記放電ガス中において前記キセノンは、全圧に対し 7%以上の比率をもって含まれて、る請求項 13に記載のプラズマディスプレイパネル装置。