KR101193394B1 - 플라스마 디스플레이 장치와 그 구동방법 - Google Patents

플라스마 디스플레이 장치와 그 구동방법 Download PDF

Info

Publication number
KR101193394B1
KR101193394B1 KR1020077005390A KR20077005390A KR101193394B1 KR 101193394 B1 KR101193394 B1 KR 101193394B1 KR 1020077005390 A KR1020077005390 A KR 1020077005390A KR 20077005390 A KR20077005390 A KR 20077005390A KR 101193394 B1 KR101193394 B1 KR 101193394B1
Authority
KR
South Korea
Prior art keywords
discharge
electrode
voltage
delete delete
period
Prior art date
Application number
KR1020077005390A
Other languages
English (en)
Other versions
KR20070120084A (ko
Inventor
게이지 아카마츠
겐지 오가와
미츠오 우에다
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20070120084A publication Critical patent/KR20070120084A/ko
Application granted granted Critical
Publication of KR101193394B1 publication Critical patent/KR101193394B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 소거기간 종료 후에 보조소거 펄스를 이용하지 않고, 초기화기간에서 발생하는 우발적인 강 방전에 의한 오 방전 및 기록방전지연의 문제를 억제함으로써, 깜박거림이 없는 양호한 품질로 화상표시를 할 수 있는 플라스마 디스플레이 패널과 그 구동방법을 제공한다. 이를 위해, 상향경사 파형의 전압에 의해 초기화기간 전반부와 하향경사 파형의 전압에 의해 초기화기간 후반부 사이에 주사 전극, 유지 전극 및 데이터 전극의 3 전극 중 적어도 하나의 전극에서 상하의 전위변화 파형(전압변화 펄스)을 인가한다.
상향경사 파형, 하향경사 파형, 초기화기간 전반부, 후반부, 전위변화 파형

Description

플라스마 디스플레이 장치와 그 구동방법{PLASMA DISPLAY PANEL APPARATUS AND METHOD FOR DRIVING THE SAME}
본 발명은 플라스마 디스플레이 장치와 그 구동방법에 관한 것으로, 특히, 초기화기간에서의 오 방전 발생의 방지기술에 관한 것이다.
플라스마 디스플레이 패널(이하 「PDP」라 한다)은 2매의 프런트 패널(front panel) 및 백 패널(back panel)을 복수의 격벽(barrier rib)을 사이에 두고 대향 시키고, 당해 복수의 격벽 사이에 각각 적(R), 녹(G), 청(B) 각 색의 형광체 층을 배치하며, 양 유리판(glass panel)의 간극인 방전공간에 방전가스를 봉입하여 이루어진다. 프런트 패널 측에는 별도의 패널유리 표면에 스캔 전극(scan electrode, 주사 전극) 및 서스테인 전극(sustain electrode, 유지 전극)을 한 쌍으로 하는 표시 전극(diplay electrode)이 복수 쌍 형성되어 있다. 또, 백 패널 측에는 별도의 패널유리표면에 상기 방전공간을 사이에 두고 표시 전극 쌍과 직교하도록 복수의 데이터전극(어드레스 전극)이 병설되어 있다. 이들 각 전극에는 후술하는 서브필드 법(sub-field method, 필드 내 시분할방식(in-field time division display method))에 의해서, 예를 들어 도 4에 도시하는 구동 파형 프로세스에 의해서, 초기화펄스, 주사펄스, 기록펄스, 유지펄스 및 소거펄스 등의 각 펄스가 인가되게 되 어 있으며, 방전가스 중에 발생한 방전에 의해서 형광 발광한다. 이와 같은 PDP를 구성으로 갖는 PDP장치는 대화면화 해도 종래의 디스플레이인 CRT와 같이 두께 사이즈 및 중량이 증가하지 않으며, 또 시야각이 한정되는 경우가 없다는 점에서 우수하다.
도 4는 대표적인 PDP의 각 전극에 인가하는 구동 파형의 패턴 예를 나타내는 도면이다. PDP장치에서는 구동시에 통상 1초당 50 내지 100매 정도의 화상이 연속적으로 표시되며, 그 화상 하나하나는 필드(field)라고 부른다. PDP 구동방법에서는, 이 필드를 몇 개의 서브필드(sub-field, SF)로 더 분할하여, 발광시키는 서브필드의 조합에 의해서 계조 표시를 행하는 방법이 일반적으로 되어 있다. 또, 서브필드 법 중에서도, 계조 표시에 관계하지 않는 발광을 극력 줄여서 흑 휘도(black luminance level)의 상승을 억제하여 콘트라스트(contrast) 비를 향상시키는 구동방법이 예를 들어 특허문헌 1에 개시되어 있다. 이하에 그 구동방법에 대해서 간단하게 설명한다.
각 서브필드는 각각 초기화기간, 기록기간 및 유지기간으로 구성되어 있다. 또, 초기화기간에서는 화상 표시를 행하는 모든 방전 셀(discharge cell)에 대해서 초기화 방전을 하도록 하는 전체 셀 초기화동작, 또는 직전의 서브필드에서 유지방전을 행한 방전 셀에 대해서 선택적으로 초기화 방전을 행하도록 하는 선택 초기화동작 중 어느 하나의 동작을 한다. 도 4는 예로서 1 필드를 x의 서브필드로 구성하고 있다.
다음에 도시하는 도 5는 상기 서브필드 중 전체 셀 초기화기간을 부분적으로 확대한 것이다.
초기화기간의 전반부에서 주사 전극(SCN 1~SCN n)에 완만하게 상승하는 램프 전압(ramp voltage)을 인가한 때, 통상은 주사 전극(SCN 1~SCN n)을 양극으로 하고 유지 전극(SUS 1 ~ SUS n) 및 데이터 전극(D1 ~ Dm)을 음극으로 하는 미약 방전(육안으로 보이지 않는 정상 초기화 발광)이 발생한다(도 5의 a).
여기서, 최근에는 봉입 되는 방전가스의 Xe 분압(Xe partial pressure)을 증가시켜서 PDP의 발광효율을 향상시키는 검토가 이루어지고 있으나, Xe 분압을 증가시키면 방전지연(discharge delay)이 커지며, 특히 플라이밍(priming, 방전용 기폭제=여기입자(excited particle))이 부족한 경우에는 미약 방전이 되지 않고 강한 방전(강 방전)이 임의의 셀에서 우발적으로 발생하게 된다(도 5의 b에서 d). 이와 같은 강 방전이 하향 램프 파형(descending ramp waveform)을 갖는 후반부에서 발생하면(도 5의 d), 실질적으로 기록방전을 하기 전에 이 강 방전이 기록방전과 동일한 효과가 되어버리므로, 유지방전이 제어불능이 되어 화상의 열화를 발생하게 된다.
또, 이 강 방전에 의한 문제는 가사 후반부에서 음극으로 작용하는 유지 전극(SUS 1 ~ SUS n)의 표면이 2차 전자 방출계수가 큰 보호층(7)으로 피복이 되어 있어도 발생한다. 또한, 이 이상 초기화발광은 상기 크세논 분압 이외의 이유, 예를 들어 형광체 층의 전자방출계수나 방전 셀 내의 벽 전압(wall voltage)의 상태 등의 이유에서도 발생할 수 있다.
그래서 이 강 방전의 대책으로, 예를 들어 특허문헌 2에서는 전체 셀 초기화 기간 종료 후에 주사 전극에 보조 소거펄스 전압(auxiliary erase pulse voltage)을 인가함으로써, 초기화기간에서 소거되지 않았던 과잉 벽 전압을 소거하여, 만일에 발생한 상기 강 방전이 미치는 기록기간 및 유지기간에 대한 악영향을 미리 회피하는 기술이 개시되어 있다.
특허문헌 1 : 일본국 특개 2000-242224호 공보
특허문헌 2 : 일본국 특개 2004-191530호 공보
그러나 특허문헌 2에 개시된 기술에서는 이하의 과제가 존재한다.
첫째로, 전체 셀 초기화 종료 후에 모든 방전 셀을 대상으로 하여 주사 전극에 일괄해서 보조 소거펄스 전압을 인가하는 것이므로, 정상으로 초기화된 방전 셀의 벽 전압에도 영향을 미쳐서, 그 후의 기록방전의 마진이 좁아진다고 하는 문제가 있다.
여기서 「마진」은 인가 가능한 기록전압에 의해 정상으로 기록방전이 가능한 전압의 범위 등을 가리킨다.
둘째로, 전체 셀 초기화기간에서 과잉 벽 전압에 의해 강 방전이 발생한 서브필드가 본래 유지방전을 갖는 서브필드인 경우, 상기 보조 소거펄스에 의해 과잉인 벽 전압은 소거할 수 있으나, 기록방전을 하도록 하기 위해 필요한 벽 전압도 소거되어 버려서 기록방전을 행할 수 없으므로, 이어지는 유지방전기간에서 유지방전을 하게 할 수 없다. 그러므로 현실적으로 이 기술을 이용하는 경우에는 계조 표시성능을 어느 정도 희생시키지 않을 수 없다.
셋째로, 특허문헌 2에서 이용되는 보조 소거펄스는 소거한 후의 재차 벽 전 압의 축적을 방지하기 위해서(축적하면 잘못된 유지방전을 일으킴) 좁은 폭(narrow width)의 펄스로 되어 있다. 그러나 이 좁은 폭의 펄스의 폭의 설정이 어려우며, 너무 좁으면 방전지연 때문에 과잉 벽 전압의 소거방전이 이루어지지 않거나, 역으로 펄스 폭이 너무 넓으면 벽 전압이 축적되어 오 유지방전(erroneous sustain discharge)이 발생해 버린다. 따라서 보조 소거펄스의 설계 마진의 확보가 어려우므로 당해 펄스에 의존하는 것은 바람직하지 않은 것으로 생각된다.
또, 넷째로, 특허문헌 2에 개시된 기술에 한정되는 것은 아니나, 풀 스펙 하이비전(pull-spec high-vision)인 HD(High Definition) 이상의 해상도를 갖는 고화질 PDP의 개발에서의 문제가 있다. PDP를 고해상도로 할 때에는 방전 셀의 사이즈를 종래보다도 좁은 피치로 할 필요가 있으므로, 방전공간과 격벽의 거리를 상대적으로 짧게 한 구성이 된다. 이와 같이 방전공간의 용적이 작아지는 구성에서는 PDP의 구동시에 방전공간 내에 부유하는 플라이밍 입자(priming particle)가 격벽의 전하와 결합할 확률이 종래 구성에 비해서 증가한다. 이에 의해 방전지연이 커지거나, 초기화기간에서 강 방전이 발생하는 문제도 증가한다고 하는 문제가 있다.
이와 같이, PDP의 구동방법에서는 상기 초기화기간에서의 이상 초기화 방전에 대해서 아직 해결하여야 할 과제가 남아있다.
본 발명은 이와 같은 과제를 감안하여 이루어진 것으로, 가사 고해상도 디스플레이 규격의 플라스마 디스플레이 패널이라도, 상기 소거기간 종료 후에 보조 소거펄스를 이용하지 않고, 초기화기간에서 발생하는 우발적인 강 방전에 의한 오 유지방전의 문제를 억제함으로써, 깜박거림(flickering)이 없는 양호한 품질로 화상 을 표시할 수 있는 플라스마 디스플레이패널과 그 구동방법을 제공함을 목적으로 한다.
상기 종래의 과제를 해결하기 위해서 본 발명은, 주사 전극 및 유지 전극으로 이루어지는 복수의 표시 전극 쌍과, 상기 표시 전극 쌍에 대해서 방전공간을 사이에 두고 교차하도록 배치된 데이터 전극을 가지며, 상기 교차부분에 대응하여 복수의 방전 셀이 배치된 구조의 플라스마 디스플레이 패널을 복수의 서브필드로 이루어지는 필드를 포함하는 구동 프로세스에 의거하여 구동하는 플라스마 디스플레이 패널의 구동방법으로, 상기 필드에 포함되는 서브필드 중 적어도 하나의 서브필드에는 전체 셀의 초기화 방전을 행하는 전체 셀 초기화기간이 존재하고, 당해 전체 셀 초기화기간 중에는, 상기 주사 전극에 상향경사 파형의 전압(ascending ramp waveform voltage)을 인가함으로써, 상기 주사 전극과, 상기 데이터 전극 및 상기 유지 전극의 양방 혹은 그 적어도 일방의 전극과의 사이에서 제 1 초기화 방전을 행하는 초기화기간 전반부와, 상기 주사 전극에 하향경사 파형의 전압(descending ramp waveform voltage)을 인가함으로써 상기 주사 전극과 상기 데이터 전극 및 상기 유지 전극 또는 적어도 그 일방의 전극과의 사이에서 제 2 초기화 방전을 행하는 초기화기간 후반부가 존재하며, 또한, 상기 초기화기간 전반부 종료 후에, 상기 주사 전극, 상기 데이터 전극, 상기 유지 전극 중 적어도 어느 전극에 대해서, 상기 주사 전극에 인가하는 상기 초기화기간 후반부의 하향 경사보다 경사가 급한 전위변화 파형(potential-change waveform)을 인가하여, 방전 셀 내의 과잉 벽 전압을 소거하기 위한 과잉 벽 전압 소거기간이 개재하고 있는 것으로 하였다.
여기서, 상기 전위변화 파형은 펄스 형상으로 할 수 있고, 또한, 상기 전위변화 파형을 상기 주사 전극에 인가할 수도 있다. 또, 상기 전위변화 파형의 인가 중, 또는 당해 파형 종료 후에 유지 전극의 전위를 변화시킬 수도 있다.
또, 상기 전위변화 파형은 상기 유지 전극에 인가할 수도 있다. 이 경우, 상기 전위변화 파형은 상기 초기화기간 전반부가 종료하고, 또한, 상기 주사 전극의 전위가 변화하기 전에 인가할 수도 있다. 또, 상기 전위변화 파형은 상기 초기화기간 전반부가 종료하고, 또한, 상기 주사 전극의 전위가 변화한 후에 인가할 수도 있다.
한편, 상기 전위변화 파형을 인가하는 전극을 상기 데이터 전극으로 할 수도 있다, 이 경우, 상기 전위변화 파형의 인가시에는 상기 데이터 전극을 양극으로 할 수도 있다.
상기 데이터 전극의 전위변화 파형은 상기 유지 전극의 전위가 변화하기 전 후 어느 때에도 인가할 수도 있다.
혹은 상기 전위변화 파형을 인가하는 전극을 상기 주사 전극 및 상기 유지 전극의 양방으로 할 수도 있다. 이 상기 전위변화 파형은 주사 전극의 전위변화 파형의 인가 중 혹은 그 종료 후에 상기 유지 전극에 인가할 수도 있다.
또, 상기 전위변화 파형을 인가하는 전극은 상기 주사 전극 및 상기 데이터 전극의 양방으로 할 수도 있다. 이 경우, 상기 전위변화 파형은 상기 주사 전극에 대한 전위변화 파형의 인가 중 및 상기 유지 전극에 대한 전위변화 파형 인가 전에 상기 데이터 전극에 상기 전위변화 파형을 인가하도록 할 수도 있다.
또한, 상기 전위변화 파형은 상기 데이터 전극이 양극 혹은 음극이 되도록 인가할 수도 있다. 이 상기 주사 전극의 전위변화 파형은 상기 주사 전극의 전위변화 파형의 인가 중 및 상기 유지 전극의 전위변화 파형의 인가 종료 후에 상기 데이터 전극의 전위를 변화시킬 수도 있다. 또, 이 데이터 전극의 전위변화 파형은 상기 데이터 전극이 양극 혹은 음극 중 어느 전위로도 인가할 수 있다.
또한, 상기 전위변화 파형을 인가하는 전극은 상기 유지 전극 및 상기 데이터 전극으로 할 수도 있다. 이 전위변화 파형은 상기 유지 전극의 전위변화 파형의 인가 중에 상기 데이터 전극의 전위를 변화시킬 수도 있다. 이 데이터 전극의 전위변화 파형은 상기 주사 전극 및 상기 유지 전극이 양극 혹은 음극 중 어느 전위가 되어도 인가할 수 있다.
또한, 상기 전위변화 파형은 상기 데이터 전극의 전위변화 파형의 인가 중에 상기 유지 전극의 전위를 변화시킬 수도 있다. 이 유지 전극의 전위변화 파형은 상기 주사 전극 및 상기 데이터 전극에 대해서 양극 혹은 음극 중 어느 것으로도 인가할 수 있다.
또, 본 발명의 구동방법에서는, 소정의 기준치에 대해서 표시하여야 하는 화상의 APL이 낮은 때에는 전체 셀 초기화동작을 행하는 초기화기간을 갖는 서브필드 수를 줄이고, 상기 소정의 기준치에 대해서 상기 표시하여야 하는 화상의 APL이 높은 때에는 전체 셀 초기화동작을 행하는 초기화기간을 갖는 서브필드 수를 증가시킬 수도 있다.
또한, 본 발명은, 플라스마 디스플레이 패널 본체와 이에 접속되는 구동회로를 구비하는 플라스마 디스플레이 패널장치로, 상기 구동회로는 상기 어느 하나의 구동방법에 의거하여 상기 플라스마 디스플레이 패널 본체를 구동하는 플라스마 디스플레이 패널장치로 하였다.
이상의 특징을 갖는 본 발명의 구동방법은, PDP에서, 구동시에 전체 셀 초기화기간을 대상으로 하여, 그 기간의 전반부와 후반부 사이에 설치된 과잉 벽 전압 소거기간에 주사 전극 등에 상하 전압변화를 수반하는 전위변화 파형(전압변화 펄스)을 인가하는 방법을 채용하는 것이다.
이 전위변화 파형을 이용하면 초기화기간 전반부에서 강 방전이 발생하여 방전 셀 내에 과잉 벽 전압이 축적되었다고 해도, 초기화기간의 후반부에 들어가기 전에 적극적으로 소거되므로, 전체 셀 초기화기간의 후반부에서 불필요한 강 방전이 발생하는 것이 방지된다. 즉, 전체 셀 초기화기간의 종료시점에서 마치 기록방전이 발생한 것과 동일한 오 방전을 발생할 우려가 없고, 당해 서브필드에서의 유지방전에서 불필요한 방전을 발생시키는 일이 없으므로, 깜박거림이 없는 양호한 화상표시성능을 얻을 수 있다.
또, 본 발명에 의하면, 종래기술과 같이 상기 초기화기간의 후반부 종료 후에 소거펄스를 인가하지 않으므로, 정상으로 초기화된 방전 셀의 벽 전압에 미치는 영향이 없고, 기록 마진을 좁히는 문제가 없으므로, 기록 미스에 기인하는 화상의 열화를 억제하여 양호한 화상표시성능을 얻을 수 있다.
또, 본 발명에 의하면, 상기 초기화기간의 후반부로 이행하기 전에 과잉 벽 전압을 소거할 수 있으므로, 상기 초기화기간의 후반부에서 정상적인 초기화가 가능해진다. 따라서 그 후의 기록방전도 가능해지므로, 상기 과잉 벽 전압을 소거할 수 있을 뿐 아니라, 계조도 희생시키지 않으므로, 훨씬 양호한 화상표시성능을 얻을 수 있다. 즉, 본 발명의 구동방법에서의 과잉 벽 전압 소거기간은 초기화기간의 전반부에서 강 방전이 발생하고, 이어지는 후반부에서 강 방전이 발생할 우려가 있는 방전 셀에서의 과잉 벽 전압을 미리 하향경사 파형(초기화기간 후반부)에 이르기 전에 확실하게 소거하는 것이며, 이를테면 초기화기간 후반부에서 발생하는 기록방전과 동일한 효과가 되어버리는 강 방전의 트랩(trap)으로 작용하는 것이다. 그러므로 당해 강 방전에 이르는 과잉 벽 전압을 갖지 않는 방전 셀에 당해 과잉전압 소거기간을 설치해도 전혀 벽 전압을 손상시키는 일이 없이 양호한 기록방전을 행할 수 있게 되어 있다.
따라서 후반부 이후에 이어지는 기록기간에서의 기록방전이 모든 방전 셀 내에서의 적절한 벽 전압에 의해서 원하는 타이밍으로 이루어질 수 있게 되어서, 방전지연을 문제를 해소하여 정상적인 유지방전을 발생시킬 수 있다. 이에 의해 본 발명에서는 양호하게 기록방전이 이루어지므로, 종래기술 2와 같이 계조 표시를 희생시키지 않고도, 비교적 용이하게 설계 마진이 확보되는 효과가 있다.
이와 같이 본 발명에서는 방전 셀 내의 벽 전압을 적절하게 조정할 수 있으나 이 효과는 방전공간의 용적이 종래 규격보다 작은 HD(High Definition) 이상의 해상도를 갖는 고해상도 PDP에서, 구동시에 플라이밍 입자가 격벽의 전하기 결합하기 쉬운 구성이라도 벽 전하를 적절하게 조정할 수 있다. 그러므로 어떤 규격의 PDP라도 방전지연이나 강 방전의 문제의 발생을 방지하여, 양호한 화상표시성능을 발휘할 수 있다.
도 1은 대표적인 교류 면 방전형 PDP의 사시 도이다.
도 2는 대표적인 PDP의 전극 배열 도이다.
도 3은 대표적인 PDP의 구동방법을 사용하는 PDP장치의 구성도이다.
도 4는 대표적인 PDP의 각 전극에 인가하는 구동 파형 도이다.
도 5는 대표적인 PDP의 구동시의 문제를 나타내는 구동 파형 도이다.
도 6은 본 발명의 실시 예 1의 PDP의 구동 파형 도이다.
도 7은 본 발명의 실시 예 1의 PDP의 구동방법의 서브필드 구성도이다.
도 8은 본 발명의 실시 예 2의 PDP의 구동 파형 도이다.
도 9는 본 발명의 실시 예 3의 PDP의 구동 파형 도이다.
도 10은 본 발명의 실시 예 4의 PDP의 구동 파형 도이다.
도 11은 본 발명의 실시 예 5의 PDP의 구동 파형 도이다.
도 12는 본 발명의 실시 예 6의 PDP의 구동 파형 도이다.
(부호의 설명)
1 PDP 2 전면 기판
3 배면 기판 6 유전체 층
7 보호층 8 절연체 층
10 격벽 11 형광체 층
12 데이터전극 구동회로 13 주사 전극 구동회로
14 유지 전극 구동회로 15 타이밍 발생회로
16 A/D컨버터 17 주사 수 변환부
18 서브필드 변환부 19 APL 검출부
D1~Dm 데이터 전극 SCN 1~SCN n 주사 전극
SUS 1~SUS n 유지 전극
이하 본 발명의 각 실시 예에 대하여 도면을 참조하면서 설명한다.
<실시 예 1>
(PDP장치의 전체 구성)
도 1은 PDP의 구성 예를 나타내는 부분적인 사시 도이다. 이 도면에 도시한 PDP(1)는 전체적으로는 앞에서 설명한 종래의 구성과 동일하며, 중복되는 설명은 적절하게 생략한다. 또한, 이 PDP와 그 구동장치의 구성은 이후에서 설명하는 각 실시 예에서 대략 공통이다.
PDP(1)에서는 패널 유리로 이루어지는 전면 기판(front panel, 2)과 배면 기판(back panel, 3)을 서로 대향 배치하여, 그 사이에 방전공간을 형성하도록 구성되어 있다.
전면 기판(2)의 일 측 주 면상에는 표시 전극 쌍을 구성하는 주사 전극(SCN 1~SCN n)과 유지 전극(SUS 1~SUS n)이 서로 평행하게 복수 쌍에 걸쳐서 배치되어 있다. 그리고 당해 복수의 주사 전극(SCN 1~SCN n) 및 유지 전극(SUS 1~SUS n)을 전체적으로 피복 하도록 유전체 층(6) 및 보호층(7)이 순차 적층이 되어 있다.
보호층(7)의 재료로는 안정된 방전을 발생시키기 위해 2차 전자 방출계수가 크면서도 내 스퍼터 특성(sputtering resistance)이 높은 재료가 바람직하며, 예를 들어 MgO 박막이 이용된다.
배면 기판(3) 상에는 복수의 데이터 전극(D1~Dm)이 병설되는 동시에, 당해 데이터 전극(D1~Dm)을 피복 하도록 절연체 층(8)이 피복이 되어 있다. 또한, 각 데이터 전극(D1~Dm)에 대응하는 절연체 층(8)의 위치에는 각 데이터 전극(D1~Dm)과 평행하게 격벽(10)이 설치되어 있다. 절연체 층(8)의 표면 및 인접하는 격벽(10) 사이에는 적색(R), 녹색(G), 청색(B) 중 어느 한 색의 형광체를 도포하고, 이들을 순차 병설해서 이루어지는 형광체 층(11)이 설치되어 있다.
적색 형광체로는, 예를 들어 (Y, Gd)BO3 : Eu, Y2O3 : Eu, YVO3 : Eu 등을 단독으로 사용한 것이나, 혹은 이들의 혼합 형광체가 사용된다.
녹색 형광체로는 Zn2SiO4 : Mn, (Y, Gd)BO3 : Tb, BaAl12O19 : Mn 등을 단독으로 사용한 것이나, 혹은 이들의 혼합 형광체가 사용된다.
청색 형광체로는 BaMgAl10O17 : Eu, CaMgSi2O6 : Eu 등을 단독으로 사용한 것이나, 혹은 이들의 혼합 형광체가 사용된다.
전면 기판(2)과 배면 기판(3)은 상기 주사 전극(SCN 1~SCN n) 및 상기 유지 전극(SUS 1~SUS n)과 상기 데이터 전극(D1~Dm)이 공간을 사이에 두고 교차하도록 대향 배치된다. 이 공간은 방전공간으로서 작용하는 것이며, 방전가스로, 예를 들 어 He, Ne, Xe 등의 성분의 혼합가스가 봉입 된다. 한 쌍의 표시 전극과 데이터 전극(D1~Dm)의 교차위치에 대응하여 복수의 방전 셀이 패널 평면을 따라서 매트릭스 형상으로 배치된다.
이와 같은 구성을 갖는 PDP(1)에서는 각 방전 셀 내에서 가스방전에 의해 자외선을 발생시켜서, 이 자외선에 의해서 형광체 층(11)을 여기(excite) 발광시킨다. 여기서, 인접하는 형광체 층(11)을 RGB 삼원색(three primary colors) 단위의 조합으로 함으로써 컬러 표시를 할 수 있다.
다음에 도시하는 도 2는 상기 PDP(1)의 모식적인 전극 배열 도이다. 이 도면에 도시된 바와 같이, PDP(1)에는 행 방향으로 n개의 주사 전극(SCN 1~SCN n) 및 n개의 유지 전극(SUS 1~SUS n)이 교대로 배열되고, 열 방향으로 m개의 데이터 전극(D1~Dm)이 배열되어 있다. 그리고 한 쌍의 주사 전극 SCN i 및 유지 전극 SUS i(i=1~n)와 하나의 데이터 전극 Dj(j=1~m)이 교차하는 부분에 방전 셀이 형성되며, 방전 셀은 방전공간 내에 m×n개 형성되어 있다.
도 3은 상기 PDP(1)와 상기 각 전극 SCN 1~SCN n, SUS 1~SUS n, D1~Dm에 접속되는 구동회로로 이루어지는 PDP장치의 구성을 나타내는 블록 도이다.
이 PDP장치는 전체적으로는 공지의 구성으로 이루어지며, 당해 도면에 도시하는 바와 같이, PDP(패널, 1), 데이터 전극 구동회로(12), 주사 전극 구동회로(13), 유지 전극 구동회로(14), 타이밍 발생회로(15), A/D 변환기(Analog to Digital converter, 16), 주사 수 변환부(scan number converter, 17), 서브필드 변환부(18), APL(Average Picture Level) 검출부(19) 및 전원회로(미 도시)로 구성 된다.
도 3에서 A/D 변환기(16)에는 화상 신호(VD)가 입력된다. 한편, 수평동기신호(H) 및 수직동기신호(V)는 타이밍 발생회로(15), A/D 변환기(16) 및 주사 수 변환부(17)에 입력된다.
A/D 변환기(16)는 화상 신호(VD)를 디지털 신호의 화상데이터로 변환하고, 그 화상데이터를 주사 수 변환부(17) 및 APL 검출부(19)에 출력하는 것이다.
주사 수 변환부(17)는 화상데이터를 PDP(1)의 화소 수에 따른 화상데이터로 변환하여 서브필드 변환부(18)에 출력한다. 서브필드 변환부(18)는 각 화소의 화상데이터를 복수의 서브필드에 대응하는 복수의 비트(bit)로 분할하여, 서브필드별 화상데이터를 데이터 전극 구동회로(12)에 출력한다.
APL 검출부(19)는 화상데이터의 평균 휘도 레벨을 검출하는 작용을 한다.
타이밍 발생회로(15)는 APL 검출부(19)에서 출력되는 APL에 의거하여 구동 파형을 제어한다. 구체적으로는, 후술하는 바와 같이, APL에 의거하여 1 필드를 구성하는 각각의 서브필드의 초기화동작을 전체 셀 초기화나 선택 셀 초기화 중 어느 하나로 결정하여, 1 필드 내의 전체 셀 초기화동작의 횟수를 제어한다. 이 타이밍 발생회로(15)는 합계 (a+b) 개의 배선에 의해서 주사 전극 구동회로(13)에 타이밍신호를 공급한다. 여기서, 상기 (a+b) 개 중 b개의 배선은 후술하는 과잉 벽 전압 소거기간(excessive wall voltage erase step)에서의 전위변화를 제어하기 위한 것이다.
주사 전극 구동회로(13)는 타이밍신호에 의거하여 주사 전극(SCN 1~SCN n)에 구동 파형을 공급하는 것이다. 이 주사 전극 구동회로(13) 내부에는, 도 3에 도시하는 바와 같이, 과잉 벽 전압 소거회로(131)가 구비되어 있다. 상기 b개의 배선에 의해 공급되는 각 타이밍신호에 의거하여, 과잉 벽 전압 소거기간에서 주사 전극(SCN 1~SCN n)에 대해서 상하의 전위변화 파형(전압변화 펄스)을 인가하게 되어 있다.
또한, 당해 과잉 벽 전압 소거회로(131)는 데이터 전극 구동회로(12) 혹은 유지 전극 구동회로(14) 중 어느 하나에 설치할 수도 있다.
유지 전극 구동회로(14)는 타이밍신호에 의거하여 유지 전극(SUS 1~SUS n)에 구동 파형을 공급한다.
데이터 전극 구동회로(12)는 서브필드별 화상데이터를 각 데이터 전극(D1~Dm)에 대응하는 신호로 변환하여 각 데이터 전극을 구동하는 것이다. 타이밍 발생회로(15)는 수평동기신호(H) 및 수직동기신호(V)를 기초로 하여 타이밍신호를 발생해서, 각각 주사 전극 구동회로(13) 및 유지 전극 구동회로(14)에 출력한다.
(PDP의 구동방법)
다음에, 본 PDP장치는 공지의 서브필드 법을 이용한 구동방법에 의해 초기화기간, 기록기간 및 유지기간의 순으로 구동된다. 따라서 여기에서는 각 기간을 순차 설명한다.
도 4는 당해 파형 도를 나타내는 도면이다.
(a) 초기화기간에 대해서
당해 초기화기간에 인가하는 구동 파형으로는 전체 셀 초기화 서브필드 구동 파형 및 선택 초기화 서브필드 구동 파형의 2종류가 존재한다.
(a-1) 전체 셀 초기화기간에 대해서
전체 셀 초기화 서브필드의 초기화동작은, 모든 방전 셀에서 일제히 초기화 방전을 행해서, 그 이전의 개개의 방전 셀에서의 벽 전압의 이력을 소거하는 동시에 기록동작을 위해 필요한 벽 전압의 형성을 행하는 것이다. 또, 방전지연을 작게 하여 기록방전을 안정적으로 발생시키기 위한 플라이밍(방전을 위한 기폭제=여기 입자)을 발생시키는 작용도 한다.
전체 셀 초기화기간은 이하와 같이 전반부 및 후반부의 2개의 기간으로 구분할 수 있다.
또한, 본 실시 예 1의 특징은 당해 전반부 및 후반부 사이에 별도의 기간을 설치한 점에 있으나, 이에 대해서는 별도로 상세하게 설명한다.
초기화기간의 전반부에서는, 도 4에 도시하는 바와 같이, 유지 전극(SUS 1~SUS n) 및 데이터 전극(D1~Dm)을 0(V)으로 유지하고, 주사 전극(SCN 1~SCN n)에 대해서 방전개시전압 이하가 되는 전압 Vp(V)에서 방전개시전압을 초과하는 전압 Vr(V)을 향해서 완만하게 상승하는 램프전압을 인가한다.
이 전압의 인가에 의해 주사 전극(SCN 1~SCN n)을 양극으로 하고 유지 전극(SUS 1~SUS n) 및 데이터 전극(D1~Dm)을 음극으로 하는 미약한 초기화 방전이 발생한다.
이렇게 하여 모든 방전 셀에서 1회째의 미약한 초기화 방전을 발생시켜서, 주사 전극(SCN 1~SCN n) 상에 부의 벽 전압을 축적하는 동시에 유지 전극(SUS 1~SUS n) 상 및 데이터 전극(D1~Dm) 상에 정의 벽 전압을 축적한다. 여기서, 전극 상의 벽 전압은 전극을 피복 하는 유전체 층 혹은 형광체 층상에 축적한 벽 전압에 의해 발생하는 전압을 말한다. 이 초기화기간의 전반부의 미약 방전은 앞의 서브필드(previous sub-field)에서의 유지방전의 유무에 관계없이 모든 방전 셀에서 발생하는 것이다.
한편, 초기화기간의 후반부에서는 유지 전극(SUS 1~SUS n)을 전압 Vh(V)로 유지하고, 주사 전극(SCN 1~SCN n)에 전압 Vg(V)에서 전압 Va(V)를 향해서 완만하게 하강하는 램프전압을 인가한다. 그렇게 하면, 모든 방전 셀에서 주사 전극(SCN 1~SCN n)을 음극으로 하고 유지 전극(SUS 1~SUS n) 및 데이터 전극(D1~Dm)을 양극으로 하는 2회째의 미약한 초기화 방전이 일어난다. 그리고 주사 전극(SCN 1~SCN n) 상의 벽 전압 및 유지 전극(SUS 1~SUS n) 상의 벽 전압이 약해지고, 데이터 전극(D1~Dm) 상의 벽 전압도 다음에 설명하는 기록기간에서의 기록동작에 적합한 값으로 조정된다.
(a-2) 선택 초기화 서브필드에 대해서
한편, 선택 초기화 서브필드의 초기화동작은 앞의 서브필드에서 유지방전을 행한 방전 셀에서 초기화 방전을 하게 하는 선택적인 초기화동작이 된다.
다음에, 선택 초기화 서브필드의 구동 파형과 그 동작에 대해서 설명한다.
선택 초기화기간에서는 유지 전극(SUS 1~SUS n)을 전압 Vh(V)로 유지하고 데이터 전극(D1~Dm)을 0(V)으로 유지하며, 주사 전극(SCN 1~SCN n)에 전압 Vq(V)에서 Va(V)를 향해서 완만하게 하강하는 램프전압을 인가한다. 이에 의해 앞의 서브필드 의 유지기간에서 유지방전을 행한 방전 셀에서는 미약한 초기화 방전이 발생하여, 주사 전극 SCN i 및 유지 전극 SUS i 상의 벽 전압이 약해지고, 데이터 전극 Dk 상의 벽 전압도 기록동작에 적합한 값으로 조정된다. 한편, 앞의 서브필드에서 기록방전 및 유지방전을 하지 않은 방전 셀에 대해서는 방전을 하지 않으며, 앞의 서브필드에서의 초기화기간 종료시의 벽 전압 상태가 그대로 유지된다.
여기서, 본 실시 예 1의 특징은, 도 6에 도시한 바와 같이, 전체 셀 초기화기간의 전반부와 후반부 사이에 주사 전극(SCN 1~SCN n)에 대해서 상하의 전위변화 파형(전압변화 펄스)을 인가하는 과잉 벽 전압 소거기간을 설치한 점에 있다. 이하, 이 특징을 도 6 (a)를 이용하여 설명한다.
일반적으로, 초기화기간의 후반부에서는 유지 전극(SUS 1~SUS n) 및 데이터 전극(D1~Dm)을 0(V)으로 유지하고, 주사 전극(SCN 1~SCN n)에 대해서 방전개시전압 이하가 되는 전압 Vp(V)에서 방전개시전압을 초과하는 전압 Vr(V)을 향해서 완만하게 상승하는 램프전압을 인가하는 동시에, 주사 전극(SCN 1~SCN n)을 양극으로 하고 유지 전극(SUS 1~SUS n) 및 데이터 전극(D1~Dm)을 음극으로 함으로써 미약한 초기화 방전이 발생한다. 이렇게 하여, 모든 방전 셀에서 1회째의 미약한 초기화 방전을 발생시켜서 주사 전극(SCN 1~SCN n) 상에 부의 벽 전압(negative wall voltage)을 축적하는 동시에 유지 전극(SUS 1~SUS n) 상 및 데이터 전극(D1~Dm) 상에 정의 벽 전압(positive wall voltage)을 축적한다.
또한, 최근에는 PDP에 봉입 되는 방전가스의 Xe 분압을 증가시켜서 PDP의 발광효율을 향상시키는 검토가 이루어지고 있으나, XE 분압을 증가시키면 방전지연이 커지며(예를 들어, 방전가스 중의 Xe 분압을 7% 이상의 높은 분압으로 설정하는 경우 등), 특히, 플라이밍이 부족한 경우에는 미약 방전이 되지 않고 강한 방전(강 방전)이 임의의 셀에서 우발적으로 발생하게 되는(이상 초기화 발광) 경우가 있다(도 5의 b 내지 d). 이와 같은 강 방전이 하향 램프 파형을 갖는 후반부에서 발생하면(도 5의 d), 실질적으로 기록방전을 행하기 전에 이 강 방전이 기록방전과 동일한 효과가 되어버리므로, 유지방전이 제어 불능이 되어 화상의 열화를 발생하게 된다.
또, 가사 후반부에서 음극으로 작용하는 유지 전극(SUS 1~SUS n)의 표면이 2차 전자 방출계수가 큰 보호층(7)으로 피복이 되어 있어도 이 강 방전에 의한 문제는 발생한다. 또한, 이 이상 초기화 발광은 상기 크세논 분압 이외의 이유, 예를 들어 형광체 층의 전자방출계수나 방전 셀 내의 벽 전압의 상태 등의 이유에서도 발생할 수 있다.
한편, 이 강 방전의 문제에 대해서는, 특허문헌 2에 제시된 것과 같이, 전체 셀 초기화기간 종료 후에 주사 전극에 보조 소거펄스를 인가하여, 이에 의해서 과잉 벽 전압을 삭제하는 대책도 강구되고 있으나, 이 방법에서는 보조 소거펄스가 정상으로 초기화된 방전 셀의 벽 전압에도 영향을 미치게 되므로, 기록 마진이 좁아지거나, 과잉 벽 전압은 소거할 수 있으나 계조 표시를 희생하게 되는 등의 문제가 있다.
그래서 본 발명에서는, 초기화기간의 전반부 종료 후에 과잉 벽 전압 소거기간을 설치하여, 이 과잉 벽 전압 소거기간에, 주사 전극(SCN 1~SCN n)에 대해서, 초기화기간 전반부에서 정상으로 초기화된 방전 셀이 방전개시전압을 만족하지 않는 전압 Vera(V)를 인가하고, 그 후에 초기화기간 후반부의 개시전압인 Vg(V)를 인가하는 것으로 하고 있다.
이와 같은 과잉 벽 전압 소거기간의 도입에 의해서, 전체 셀 초기화기간의 전반부에서 강 방전이 발생하여 과잉 벽 전압이 축적된 방전 셀만을, 전체 셀 초기화기간 후반부로 이행하기 전에 그 과잉 벽 전압을 소거하도록 할 수 있으므로, 초기화기간 후반부에서 실질적으로 조기에 기록방전이 발생하는 것을 방지할 수 있다.
또, 이 과잉 벽 전압 소거기간은 초기화기간 전반부에서 강 방전이 발생한 방전 셀에서 과잉 벽 전압을 소거하기 위한 소거방전을 행하는 기간이나, 초기화기간 전반부 직후에 배치되어 있으므로, 초기화기간 전반부에서의 강 방전이나 인접 셀의 미약 방전에 의해 발생한 충분한 플라이밍에 의해서 소거방전의 방전지연도 작아지므로, 확실하게 소거방전이 이루어지도록 하기 위한 기간을 비교적 짧게 할 수 있다. 즉, 소거기간의 설계 마진도 비교적 용이하게 확보할 수 있다.
이상과 같은 효과에 의해 방전가스 중의 분압이 7% 이상에 달하는 고 Xe 분압인 경우에도 양호하게 상기 방전지연의 문제를 해소할 수 있다.
한편, 본 발명에서는, 과잉 벽 전압 소거기간의 도입에 의해, 방전공간의 용적이 종래 규격보다 작은 HD(High Definition) 이상의 해상도를 갖는 고화질 PDP에서, 구동시에 플라이밍 입자가 격벽의 전하와 결합하기 쉬운 구성이라도 벽 전하를 적정하게 조정할 수 있다.
따라서 본 발명에 의하면, 고화질 PDP를 제조하는 경우에도 방전지연이나 강 방전 문제의 발생을 방지하여, 양호한 화상표시성능을 발휘할 수 있으므로 매우 바람직하다.
또한, 본 발명은, 상기 과잉 벽 전압 소거기간에서의 펄스가 초기화기간 후반부에서의 강 방전의 트랩으로서 작용하는 것이며, 당해 강 방전에 이르는 과잉 벽 전압을 갖지 않는 정상적인 방전 셀에는 영향을 미치지 않는다. 이에 의해, 본 발명에서는 전체 셀 초기화기간에 상기 과잉 벽 전압 소거기간을 설치해도, 종래기술 2와 같이 전체 셀 초기화기간 종료 후의 방전 셀의 벽 전압에 영향을 미치는 문제를 회피할 수 있으므로, 기록 마진이 저하하는 것을 방지할 수 있다.
또한, 본 발명은 전체 셀 초기화기간 전반부에서 강 방전이 발생한 방전 셀의 과잉 벽 전압을 후반부로 이행하기 전에 소거할 수 있으므로, 후반부에서 정상적인 초기화가 가능해지며, 그 후의 기록방전도 가능해지므로, 종래기술 2와 같이 계조를 희생하게 되는 일 없이 양질의 화상표시를 실현할 수 있다.
또, 본 발명의 실시 예에서 설명한 PDP와 같이, R, G, B 형광체 층을 구성하는 형광체 중에 YVO3 : Eu, Zn2SiO4 : Mn, CaMgSi2O6 : Eu 등의 음으로 대전하기 쉬운 형광체가 존재하는 경우에는 전체 셀 초기화기간에서의 강 방전의 발생이 보다 현저해지므로, 본 방법이 보다 효과적으로 작용한다는 사실을 본 발명자들의 실험에 의해 알게 되었다.
또한, 주사 전극 SCN i 상, 유지 전극 SUS i 상 및 데이터 전극 Dj 상에 과 잉 벽 전압이 축적되어 있는 방전 셀에 대해서는, 주사 전극(SCN 1~SCN n)에 전압 Vera(V)를 인가하면 방전개시전압 (Vf)를 초과하여 강 방전이 발생하고, 주사 전극 SCN i 상, 유지 전극 SUS i 상 및 데이터 전극 Dj 상의 벽 전압이 반전해서 방전 셀 내부의 벽 전압이 소거된다. 전압 Vera(V)는 Xe 분압에 의해서 변화하는 특성을 가지므로, 초기화 후반부에서 과잉 벽 전압이 축적된 방전 셀만이 방전하는 값으로 Xe 분압 값을 설정할 필요가 있다.
또, 이 과잉 벽 전압 소거기간의 적정기간은 방전지연에 의해서도 확실하게 소거방전을 일으킬 수 있는 시간(예를 들어, 0.5~50㎲ 정도)으로 설정하는 것이 바람직하다.
한편, 초기화기간의 후반부에서는 유지 전극(SUS 1~SUS n)을 전압 Vh(V)로 유지하고, 주사 전극(SCN 1~SCN n)에 전압 Vg(V)에서 전압 Va(V)를 향해서 완만하게 하강하는 램프 전압을 인가한다. 그러면 모든 방전 셀(과잉 벽 전압 소거기간에서 방전한 방전 셀도)에서 주사 전극(SCN 1~SCN n)을 음극으로 하고 유지 전극(SUS 1~SUS n) 및 데이터 전극(D1~Dm)을 양극으로 하는 2회째의 미약한 초기화방전이 일어난다. 그리고 주사 전극(SCN 1~SCN n) 상의 벽 전압 및 유지 전극(SUS 1~SUS n) 상의 벽 전압이 약해져서 데이터 전극(D1~Dm) 상의 벽 전압도 기록기간에서의 기록동작에 적합한 값으로 조정된다.
(b) 기록기간에 대해서
다음에, 기록기간의 구동 파형과 동작에 대해서 설명한다.
상기 초기화기간에 이어지는 기록기간에서는, 도 4에 도시한 바와 같이, 주 사 전극(SCN 1~SCN n)을 일단 Vs(V)로 유지한다. 다음에, 데이터 전극(D1~Dm) 중 1행째에 표시하여야 할 방전 셀의 데이터 전극 Dk에 기록펄스전압 Vw(V)를 인가하는 동시에 1행째의 주사 전극 SCN 1에 주사펄스전압 Vb(V)를 인가한다. 이에 의해, 데이터 전극 Dk와 주사 전극 SCN 1의 교차부분의 전압은 외부 인가전압 (Vw-Vb)에 데이터 전극 Dk 상의 벽 전압 및 주사 전극 SCN 1 상의 벽 전압의 크기가 가산된 것이 되어서, 방전개시전압을 초과한다. 그리고 데이터 전극 Dk와 주사 전극 SCN 1 사이 및 유지 전극 SUS 1과 주사 전극 SCN 1 사이에 기록방전이 일어나며, 이 방전 셀의 주사 전극 SCN 1 상에 정의 벽 전압이 축적되는 동시에 유지 전극 SUS 1 상에 부의 벽 전압이 축적되며, 또한, 데이터 전극 Dk 상에도 부의 벽 전압이 축적된다. 이렇게 하여 1행째에 표시하여야 할 방전 셀에서 기록방전이 일어나서 각 전극 상에 벽 전압을 축적하는 기록동작이 이루어진다.
한편, 기록펄스전압 Vw(V)를 인가하지 않은 데이터 전극과 주사 전극 SCN 1의 교차부분의 전압은 방전개시전압을 초과하지 않으므로 기록방전은 발생하지 않는다.
이상의 기록동작을 n행째의 방전 셀에 이를 때까지 순차 행하여 기록기간이 종료한다. 이와 같이 기록기간에서는 주사 전극에 순차 주사펄스를 인가하는 동시에 데이터 전극에는 표시하여야 할 화상 신호에 대응한 기록펄스전압을 인가하여, 주사 전극과 데이터 전극 사이에서 선택적으로 기록방전을 일으킴으로써 벽 전압을 형성한다.
(c) 유지기간에 대해서
다음에, 유지기간의 구동 파형과 동작에 대해서 설명한다.
기록기간에 이어지는 유지기간에서는, 도 4에 도시하는 바와 같이, 먼저 유지 전극(SUS 1~SUS n)을 0(V)으로 복귀하고, 주사 전극(SCN 1~SCN n)에 유지펄스전압 Vm(V)을 인가한다.
이때, 기록방전을 일으킨 방전 셀에서는, 주사 전극 SCN i 상과 유지 전극 SUS i 상 사이의 전압은 유지펄스전압 Vm(V)에 주사 전극 SCN i 상 및 유지 전극 SUS i 상의 벽 전압의 크기가 가산된 전압이 되어서, 방전개시전압을 초과한다. 이에 의해 주사 전극 SCN i와 유지 전극 SUS i 사이에 유지방전이 일어나서, 주사 전극 SCN i 상에 부의 벽 전압이 축적되고 유지 전극 SUS i 상에 정의 벽 전압이 축적된다. 이때, 데이터 전극 Dk 상에도 정의 벽 전압이 축적된다. 한편, 기록기간에서 기록방전이 일어나지 않았던 방전 셀에서는 유지방전은 발생하지 않으며, 초기화기간의 종료시의 벽 전압 상태가 유지된다.
이어서, 주사 전극(SCN 1~SCN n)을 0(V)으로 복귀하고, 유지 전극(SUS 1~SUS n)에 양의 유지펄스전압 Vm(V)을 인가한다. 이에 의해 유지방전을 일으킨 방전 셀에서는 주사 전극 SCN i와 유지 전극 SUS i 사이의 전압이 방전개시전압을 초과하므로, 재차 주사 전극 SCN i와 유지 전극 SUS i 사이에 유지방전이 일어서, 유지 전극 SUS i 상에 부의 벽 전압이 축적되고 주사 전극 SCN i 상에 정의 벽 전압이 축적된다. 이후 마찬가지로, 주사 전극(SCN 1~SCN n)과 유지 전극(SUS 1~SUS n)에 교대로 유지펄스를 인가함으로써 기록기간에서 기록방전을 일으킨 방전 셀에서 유지방전이 계속해서 이루어진다.
이때, 이 유지펄스의 횟수가 휘도의 가중이 되며, 각 서브필드에서 유지펄스 수를 변화시켜서, 이들의 조합에 의해 임의의 계조를 실현한다.
또한, 유지기간의 최후에는 주사 전극(SCN 1~SCN n)과 유지 전극(SUS 1~SUS n) 사이에 이른바 폭이 좁은 펄스를 인가하여, 데이터 전극 Dk 상의 벽 전압은 남긴 채로, 주사 전극(SCN 1~SCN n) 및 유지 전극(SUS 1~SUS n) 상의 벽 전압을 소거하고 있다. 이렇게 하여 유지기간에서의 유지동작이 종료한다.
이와 같이 유지기간에서는 주사 전극과 유지 전극 사이에 휘도 가중에 따른 소정 횟수의 유지펄스전압을 인가하여, 기록방전에 의해 벽 전압 형성을 한 방전 셀을 선택적으로 방전시켜서 발광시킨다.
또한, 본 실시 예 1에서는 각 구동 파형을 도 6 (a)를 이용하여 설명하였으나, 도 6 (b)와 같이, 유지 전극(SUS 1~SUS n)에 인가하는 전압 Vh(V)를 과잉 벽 전압 소거기간 중에 인가하는 구동으로 해도 된다. 이와 같이, 과잉 벽 전압 소거기간에서 주사 전극(SCN 1~SCN n) 및 유지 전극(SUS 1~SUS n) 양방에 전압을 인가함으로써, 각각의 전극 사이의 인가전압이 커지므로, 한층 확실하게 소거방전을 할 수 있다.
(실시 예에 대해서)
도 7은 앞에서 설명한 실시 예 1에서의 PDP(실시 예)의 구동방법에 관한 설정 예를 나타내는 도면이며, 표시하여야 할 화상 신호의 APL에 의거하여 서브필드의 구성을 전환(change)하는 설정을 나타내는 것이다. 당해 서브필드 구성의 전환은 구체적으로는 상기 서브필드 변환부(18)에 의해서 실현된다.
도 7의 a는 APL이 0~1.5%인 화상 신호일 때에 사용하는 구성이며, 제 1 SF의 초기화기간만 전체 셀 초기화동작을 행하고, 제 2 SF 내지 제 10 SF의 초기화기간은 선택 초기화동작을 하는 서브필드 구성이다.
도 7의 b는 APL이 1.5~5%인 화상 신호일 때에 사용하는 구성이며, 제 1 SF 및 제 4 SF의 초기화기간은 전체 셀 초기화동작을 행하고, 제 2 SF, 제 3 SF와 제 5 SF 내지 제 10 SF의 초기화기간은 선택 초기화기간인 서브필드로 구성되어 있다.
도 7의 c는 APL이 5~10%인 화상 신호일 때에 사용하는 구성이며, 제 1 SF, 제 4 SF 및 제 10 SF의 초기화기간은 전체 셀 초기화, 제 2 SF, 제 3 SF와 제 5 SF 내지 제 9 SF의 초기화기간은 선택 초기화기간인 서브필드로 구성되어 있다.
도 7의 d는 APL이 10~15%인 화상 신호일 때에 사용하는 구성이며, 제 1 SF, 제 4 SF, 제8 SF 및 제 10 SF의 초기화기간은 전체 셀 초기화기간, 제 2 SF, 제 3 SF, 제 5 SF 내지 제 7 SF 및 제 9 SF의 초기화기간은 선택 초기화기간인 서브필드로 구성되어 있다.
도 7의 e는 APL이 15~100%인 화상 신호일 때에 사용하는 구성이며, 제 1 SF, 제 4 SF, 제 6 SF, 제8 SF 및 제 10 SF의 초기화기간은 전체 셀 초기화기간, 제 2 SF, 제 3 SF, 제 5 SF, 제7 SF 및 제 9 SF의 초기화기간은 선택 초기화기간인 서브필드로 구성되어 있다.
다음 표 1에 상기 서브필드 구성과 APL과의 관계를 도시한다.
APL(%) 전체 셀 초기화 횟수(회) 전체 셀 초기화 SF의 위치
0~1.5 1 1
1.5~5 2 1, 4
5~10 3 1, 4, 10
10~15 4 1, 4, 8, 10
15~100 5 1, 4, 6, 8, 10
<고찰>
본 실시 예에서는 구동시의 1 필드당 전체 셀 초기화기간의 횟수는 APL에 의존하여 결정된다.
구체적으로는, 표 1과 같이, APL이 높은 화상 표시시에는 흑 표시영역(black area)이 좁다고 생각되므로, 전체 셀 초기화 횟수를 증가시켜서 플라이밍을 증가시켜서, 안정적인 초기화 방전 및 기록방전을 도모하고 있다. 또, 역으로, APL이 낮은 화상 표시시에는 흑 표시영역이 넓다고 생각되므로, 전체 셀 초기화 횟수를 줄여서 흑 표시품질(black display quality)을 향상시키고 있다.
이와 같은 설정을 함으로써, 실시 예의 PDP장치에서는 휘도가 높은 영역이 있어도, APL이 낮으면 흑 표시영역의 휘도를 낮게 하여, 콘트라스트가 높은 화상의 표시를 할 수 있게 되어 있다.
또한, 본 실시 예에서는 1 필드를 10 SF로 구성하고, 전체 셀 초기화 횟수를 1~5회로 제어하는 예에 대해서 설명을 하였으나, 본 발명은 이에 한정되는 것은 아니다.
다음 표 2, 표 3은 다른 실시 예의 데이터이다. 표 2에는 전체 셀 초기화 횟수를 1~4회 범위로 제어하고, 전체 셀 초기화를 하는 서브필드도 변화시킨 예를 제시한다.
또, 표 3에는 전체 셀 초기화 횟수를 1~3회 범위로 제어하고, 선두에 가까운 서브필드의 초기화를 우선하는 예이다.
APL(%) 전체 셀 초기화 횟수(회) 전체 셀 초기화 SF의 위치
0~1.5 1 1
1.5~5 2 1, 9
5~10 3 1, 4, 9
10~100 4 1, 4, 8, 10
APL(%) 전체 셀 초기화 횟수(회) 전체 셀 초기화 SF의 위치
0~1.5 1 1
1.5~5 2 1, 4
5~100 3 1, 4, 6
이와 같이 실시 예에 의하면, 과잉 벽 전압 소거기간의 도입에 의해 전체 셀 초기화기간 전반부에서 우발적으로 발생하는 강 방전에 의해서 발생한 과잉 벽 전압을 소거할 수 있으므로, 그 후에 이어지는 유지기간에서의 오 방전을 방지할 수 있다. 또, 본 실시 예에 의하면 초기화기간 후반부 종료 전에 확실하게 과잉 벽 전압을 소거할 수 있으므로, 정상으로 초기화된 방전 셀의 벽 전압에 대한 영향이 없어서, 종래기술 2와 같은 기록마진의 저하문제도 발생하지 않는다.
또한, 본 실시 예에서는 초기화기간 전반부 직후에 과잉으로 축적된 벽 전압을 소거하므로, 초기화기간 후반부에서 정상적인 초기화방전이 가능하다. 따라서 그 후에 이어지는 기록기간에서의 기록방전도 정상으로 할 수 있어서, 종래기술 2와 같이 계조를 희생하는 문제가 없어서 양질의 화상표시를 실현할 수 있다.
또, 과잉 벽 전압 소거기간에서의 소거방전은 초기화기간 전반부 직후이므로, 전반부에 발생한 강 방전이나 인접 셀의 미약 방전에 의해 발생한 충분한 플라이밍에 의해서 방전지연도 작아져 있으므로, 확실하게 소거방전을 할 수 있는 기간을 단축할 수 있다. 이와 같은 이유에서 종래기술 2와 같은 소거기간의 설계마진도 비교적 용이하게 확보할 수 있다.
<실시 예 2>
도 8은 본 발명의 실시 예 2의 PDP의 전체 셀 초기화기간에서의 구동 파형을 나타내는 도면이다.
본 실시 예 2의 특징은, 도 8에 도시한 바와 같이, 도 4의 대표적인 PDP의 각 전극에 인가하는 구동 파형에서의 전체 셀 초기화기간에, 전체 셀 초기화기간의 전반부와 후반부 사이에 유지 전극(SUS 1~SUS n)에 상하의 전위변화 파형(전압변화 펄스)을 인가하는 과잉 벽 전압 소거기간을 설치한 점에 있다.
본 실시 예 2에서의 초기화기간 전반부 및 후반부의 동작 및 서브필드 구성은 실시 예 1과 동일하므로 설명을 생략하고, 실시 예 1과 다른 과잉 벽 전압 소거기간에 대해서 설명한다.
도 8 (a)에서, 초기화기간 전반부 종료 후에 주사 전극(SCN 1~SCN n)에 전압 Vg(V)를 인가한 후, 초기화기간 전반부에서 정상으로 초기화된 방전 셀이 방전개시전압을 만족하지 않는 전압 Vera(V)를 유지 전극(SUS 1~SUS n)에 인가하고, 그 후, 후반부의 개시전압인 Vh(V)를 인가한다. 이 과잉 벽 전압 소거기간에서는 정상의 초기화 방전을 행한 방전 셀에서는 방전을 하지 않으며, 그 벽 전압도 초기화기간 후반부의 상태가 유지된다.
그러나 주사 전극 SCN i 상, 유지 전극 SUS i 상 및 데이터 전극 Dj 상에 과잉 벽 전압이 축적되어 있는 방전 셀에 대해서는, 주사 전극(SCN 1~SCN n)에 전압 Vera(V)를 인가하면 방전개시전압 (Vf)를 초과하여 강 방전이 발생하고, 주사 전극 SCN i, 유지 전극 SUS i 및 데이터 전극 Dj 상의 벽 전압이 반전하여 방전 셀 내부의 벽 전압이 소거된다.
전압 Vera(V)는 Xw 분압에 의해서 변화하므로, 상기와 같이, 초기화 후반부에서 과잉 벽 전압이 축적된 셀만이 방전 가능한 값으로 각 Xe 분압 값을 설정할 필요가 있다. 또, 이 과잉 벽 전압 소거기간은 만일 다른 이유에서 방전지연을 발생해도 확실하게 소거할 수 있는 기간으로 한다(예를 들어, 0.5~50㎲ 정도).
이와 같이, 본 실시 예 2에 의해서도 실시 예 1과 동일한 효과를 얻을 수 있다. 즉, 초기화기간 전반부에서 미약 방전에 의한 정상적인 초기화가 이루어지지 않고 강 방전이 되어서, 통상보다도 과잉 벽 전압이 형성된 방전 셀에 대해서도 과잉 벽 전압 소거기간에 의해 그 과잉 벽 전압을 소거할 수 있다. 그러므로 그 후에 이어지는 유지기간에서의 오 방전을 방지할 수 있다.
또, 초기화기간 후반부 종료 전에 확실하게 과잉 벽 전압을 소거할 수 있으므로, 정상으로 초기화된 방전 셀의 벽 전압에 대한 영향이 없으며, 종래기술 2와 같은 기록마진의 저하는 발생하지 않는다. 또한, 초기화기간 후반부 직후에 과잉으로 축적된 벽 전압을 소거하므로, 상기 초기화기간 후반부에서 정상적인 초기화가 가능해진다. 따라서 그 후에 이어지는 기록기간에서의 기록방전도 정상적으로 할 수 있으므로, 종래기술 2와 같이 계조를 희생시키는 일 없이 양질의 화상표시를 실현할 수 있게 된다.
또, 과잉 벽 전압 소거기간에서의 소거방전은 초기화기간 전반부 직후이므로, 전반부에 발생한 강 방전이나 인접 셀의 미약 방전에 의해 발생한 충분한 플라이밍에 의해 방전지연도 작아져 있다. 그러므로 확실하게 소거방전에 관한 기간을 짧게 할 수 있다. 이와 같은 효과에 의해, 종래기술 2에서 문제가 되어 있던 소거기간의 설계마진도 비교적 용이하게 확보할 수 있다.
또한, 본 실시 예에서는 도 8 (a)를 이용하여 설명을 하였으나, 도 8 (b)와 같이, 과잉 벽 전압 소거기간에서 전압 Vr(V)을 유지시키는 것에 의해서도 동일한 효과를 얻을 수 있다.
또, 도 8 (a) 및 (b) 모두 전압 Vera(V)는 정의 전압을 인가하고 있으나, 부의 전압을 인가하는 것에 의해서도 과잉 벽 전압을 소거할 수 있다.
<실시 예 3>
도 9는 본 발명의 실시 예 3의 PDP의 전체 셀 초기화기간에서의 구동 파형을 나타내는 도면이다.
본 실시 예 3의 특징은, 도 9에 도시한 바와 같이, 도 4의 대표적인 PDP의 각 전극에 인가하는 구동 파형에서의 전체 셀 초기화기간에, 전체 셀 초기화기간 전반부와 후반부 사이에 데이터 전극(D1~Dm)에 상하의 전위변화 파형을 인가하는 과잉 벽 전압 소거기간을 설치한 점에 있다.
본 실시 예 3에서의 초기화기간 전반부와 후반부의 동작 및 서브필드의 구성은 실시 예 1과 동일하므로 여기에서는 설명을 생략하고, 실시 예 1과 다른 과잉 벽 전압 소거기간에 대해서 설명한다.
도 9 (a)에서, 초기화 전반부가 종료하고, 주사 전극(SCN 1~SCN n)에 Vg(V) 및 유지 전극(SUS 1~SUS n)에 전압 Vh(V)를 인가한 후, 전반부에서 정상으로 초기화된 방전 셀이 방전개시전압을 만족하지 않는 전압 Vera(V)를 데이터 전극(D1~Dm)에 인가하고, 그 후, 0.5~20㎲ 동안 유지한 후에 0(V)을 인가한다. 이 과잉 벽 전압 소거기간에서는 정상적인 초기화 방전을 행한 방전 셀에서는 방전을 하지 않으며, 그 벽 전압도 초기화기간 전반부의 상태가 유지된다. 그러나 주사 전극 SCN i 상, 유지 전극 SUS i 상 및 데이터 전극 Dj 상에 과잉 벽 전압이 축적되어 있는 방전 셀에 대해서는, 주사 전극(SCN 1~SCN n)에 전압 Vera를 인가하면 방전개시전압 (Vf)를 초과하여 강 방전이 발생하고, 주사 전극 SCN i, 유지 전극 SUS i 및 데이터 전극 Dj 상의 벽 전압이 반전하여 방전 셀 내부의 벽 전압이 소거된다. 전압 Vera(V)는 Xe 분압에 의해서 변화하므로, 상기와 같이, 초기화 전반부에서 과잉 벽 전압이 축적된 셀만이 방전 가능한 값으로 각 Xe 분압 값을 설정할 필요가 있다. 또, 이 과잉 벽 전압 소거기간은 만일 다른 이유에서 방전지연을 발생해도 확실하게 소거방전이 가능한 시간으로 한다(예를 들어 0.5~50㎲ 정도).
이와 같은 구동방법에 의해서도 상기 실시 예 1 및 2와 대략 동일한 효과를 얻을 수 있다.
또한, 본 실시 예에서는 도 9 (a)를 이용하여 설명을 하였으나, 도 9 (b)와 같이, 과잉 벽 전압 소거기간에서 유지 전극(SUS 1~SUS n)을 0(V)으로 해도 동일한 효과를 얻을 수 있다.
또, 도 9 (a) 및 (b) 모두 전압 Vera(V)는 정의 전압을 인가하고 있으나, 부의 전압을 인가하는 것에 의해서도 과잉 벽 전압을 소거할 수 있다.
<실시 예 4>
도 10은 본 발명의 실시 예 4의 PDP의 전체 셀 초기화기간에서의 구동 파형을 나타내는 도면이다.
본 실시 예 4의 특징은, 도 10에 도시한 바와 같이, 도 4의 대표적인 PDP의 각 전극에 인가하는 구동 파형에서의 전체 셀 초기화기간에, 전체 셀 초기화기간 전반부와 후반부 사이에 주사 전극(SCN 1~SCN n) 및 유지 전극(SUS 1~SUS n)에 상하의 전위변화 파형을 인가하는 과잉 벽 전압 소거기간을 설치한 점에 있다.
본 실시 예 4에서의 초기화기간 전반부와 후반부의 동작 및 서브필드의 구성은 실시 예 1과 동일하므로 여기에서는 설명을 생략하고, 실시 예 1과 다른 과잉 벽 전압 소거기간에 대해서 설명한다.
도 10 (a)에서, 초기화 전반부가 종료한 후, 후반부에 정상으로 초기화된 방전 셀이 방전개시전압을 만족하지 않는 전압 Vera 1(V)을 주사 전극(SCN 1~SCN n)에 인가하고, 그 후에, 전압 Vg(V)를 인가하는 동시에, 전반부에서 정상으로 초기화된 방전 셀이 방전개시전압을 만족하지 않는 전압 Vera 2(V)를 유지 전극(SUS 1~SUS n)에 인가한다. 이 과잉 벽 전압 소거기간에서는 정상적인 초기화 방전을 행한 방전 셀에서는 방전을 하지 않으며, 그 벽 전압도 초기화기간 전반부의 상태가 유지된다. 그러나 주사 전극 SCN i 상, 유지 전극 SUS i 상 및 데이터 전극 Dj 상에 과잉 벽 전압이 축적되어 있는 방전 셀에 대해서는, 주사 전극(SCN 1~SCN n)에 전압 Vera를 인가하면 방전개시전압 (Vf)를 초과하여 강 방전이 발생하고, 주사 전극 SCN i, 유지 전극 SUS i 및 데이터 전극 Dj 상의 벽 전압이 반전하여 방전 셀 내부의 벽 전압이 소거된다. 전압 Vera(V)는 Xe 분압에 의해서 변화하므로, 상기와 같이, 초기화 전반부에서 과잉 벽 전압이 축적된 셀만이 방전 가능한 값으로 각 Xe 분압 값을 설정할 필요가 있다. 또, 이 과잉 벽 전압 소거기간은 만일 다른 이유에서 방전지연을 발생해도 확실하게 소거방전이 가능한 시간으로 한다(예를 들어 0.5~50㎲ 정도). 이와 같은 구동방법에 의해서도 상기 실시 예 1 내지 3과 대략 동일한 효과를 얻을 수 있다.
또한, 본 실시 예에서는 도 10 (a)를 이용하여 설명을 하였으나, 도 10 (b)와 같이, 주사 전극(SCN 1~SCN n)에 전압 Vera 1(V)을 인가하는 도중에 유지 전극(SUS 1~SUS n)에 전압 Vera 2(V)를 인가함으로써 한층 더 확실한 과잉 벽 전압의 소거가 가능해진다.
또, 도 10 (a) 및 (b) 모두 전압 Vera 2(V)는 정의 전압을 인가하고 있으나, 부의 전압을 인가하는 것에 의해서도 과잉 벽 전압을 소거할 수 있다.
<실시 예 5>
도 11은 본 발명의 실시 예 5의 PDP의 전체 셀 초기화기간에서의 구동 파형을 나타내는 도면이다.
본 실시 예 5의 특징은, 도 11에 도시한 바와 같이, 도 4의 대표적인 PDP의 각 전극에 인가하는 구동 파형에서의 전체 셀 초기화기간에, 전체 셀 초기화기간 전반부와 후반부 사이에 주사 전극(SCN 1~SCN n) 및 데이터 전극(D1~Dm)에 상하의 전위변화 파형을 인가하는 과잉 벽 전압 소거기간을 설치한 점에 있다.
본 실시 예 5에서의 초기화기간 전반부와 후반부의 동작 및 서브필드의 구성은 실시 예 1과 동일하므로 여기에서는 설명을 생략하고, 실시 예 1과 다른 과잉 벽 전압 소거기간에 대해서 설명한다.
도 11 (a)에서, 초기화 전반부가 종료한 후, 전반부에서 정상으로 초기화된 방전 셀이 방전개시전압을 만족하지 않는 전압 Vera 1(V)을 주사 전극(SCN 1~SCN n)에 인가하고, 전압 Vera 2(V)를 데이터 전극(D1~Dm)에 인가한다. 전압 Vera 1 및 Vera 2는 각각 0.5~20㎲ 동안 유지한다. 이 과잉 벽 전압 소거기간에서는 정상적인 초기화 방전을 행한 방전 셀에서는 방전을 하지 않으며, 그 벽 전압도 초기화기간 전반부의 상태가 유지된다. 그러나 주사 전극 SCN i 상, 유지 전극 SUS i 상 및 데이터 전극 Dj 상에 과잉 벽 전압이 축적되어 있는 방전 셀에 대해서는, 주사 전극(SCN 1~SCN n)에 전압 Vera를 인가하면 방전개시전압 (Vf)를 초과하여 강 방전이 발생하고, 주사 전극 SCN i, 유지 전극 SUS i 및 데이터 전극 Dj 상의 벽 전압이 반전하여 방전 셀 내부의 벽 전압이 소거된다. 전압 Vera(V)는 Xe 분압에 의해서 변화하므로, 상기와 같이, 초기화 전반부에서 과잉 벽 전압이 축적된 셀만이 방전 가능한 값으로 각 Xe 분압 값을 설정할 필요가 있다. 또, 이 과잉 벽 전압 소거기간은 만일 다른 이유에서 방전지연을 발생해도 확실하게 소거방전이 가능한 시간으로 한다(예를 들어 0.5~50㎲ 정도).
이와 같은 구동방법에 의해서도 상기 실시 예 1 내지 4와 대략 동일한 효과를 얻을 수 있다.
또한, 본 실시 예에서는 도 11 (a)를 이용하여 설명을 하였으나, 도 11 (b)와 같이, 데이터 전극(D1~Dm)에 인가하는 전압 Vera 2가 음의 전압이라도 동일한 효과를 얻을 수 있다.
또, 도 11 (a) 및 (b) 모두 과잉 벽 전압 소거기간 후에 유지 전극(SUS 1~SUS n)에 전압 Vh(V)를 인가하고 있으나, 과잉 벽 전압 소거기간 중에 인가하는 것으로 해도 과잉 벽 전압을 소거할 수 있다.
<실시 예 6>
도 12는 본 발명의 실시 예 6의 PDP의 전체 셀 초기화기간에서의 구동 파형을 나타내는 도면이다.
본 실시 예 6의 특징은, 도 12에 도시한 바와 같이, 도 4의 대표적인 PDP의 각 전극에 인가하는 구동 파형에서의 전체 셀 초기화기간에, 전체 셀 초기화기간 전반부와 후반부 사이에 유지 전극(SUS 1~SUS n) 및 데이터 전극(D1~Dm)에 상하의 전위변화 파형을 인가하는 과잉 벽 전압 소거기간을 설치한 점에 있다.
본 실시 예 6에서의 초기화기간 전반부와 후반부의 동작 및 서브필드의 구성은 실시 예 1과 동일하므로 여기에서는 설명을 생략하고, 실시 예 1과 다른 과잉 벽 전압 소거기간에 대해서 설명한다.
도 12 (a)에서, 초기화 전반부가 종료한 후, 전반부에서 정상으로 초기화된 방전 셀이 방전개시전압을 만족하지 않는 전압 Vera 1(V)을 유지 전극(SUS 1~SUS n)에 인가하고, 전압 Vera 2(V)를 데이터 전극(D1~Dm)에 인가한다. 이 과잉 벽 전압 소거기간에서는 정상적인 초기화 방전을 행한 방전 셀에서는 방전을 하지 않으며, 그 벽 전압도 초기화기간 전반부의 상태가 유지된다. 그러나 주사 전극 SCN i 상, 유지 전극 SUS i 상 및 데이터 전극 Dj 상에 과잉 벽 전압이 축적되어 있는 방전 셀에 대해서는, 주사 전극(SCN 1~SCN n)에 전압 Vera를 인가하면 방전개시전압 (Vf)를 초과하여 강 방전이 발생하고, 주사 전극 SCN i, 유지 전극 SUS i 및 데이터 전극 Dj 상의 벽 전압이 반전하여 방전 셀 내부의 벽 전압이 소거된다. 전압 Vera(V)는 Xe 분압에 의해서 변화하므로, 상기와 같이, 초기화 전반부에서 과잉 벽 전압이 축적된 셀만이 방전 가능한 값으로 각 Xe 분압 값을 설정할 필요가 있다. 또, 이 과잉 벽 전압 소거기간은 만일 다른 이유에서 방전지연을 발생해도 확실하게 소거방전이 가능한 시간으로 한다(예를 들어 0.5~50㎲ 정도).
이와 같은 구동방법에 의해서도 상기 실시 예 1 내지 5와 대략 동일한 효과를 얻을 수 있다.
또한, 본 실시 예 6에서는 도 12 (a)를 이용하여 설명을 하였으나, 도 12 (b)와 같이, 데이터 전극(D1~Dm)에 인가하는 전압 Vera 2(V)가 부의 전압이라도 동일한 효과를 얻을 수 있다.
또, 도 12 (a) 및 (b) 모두 전압 Vera 2(V)는 전압 Vera 1이 인가된 후에 인가되고 있으나, 인가 전에 인가하는 것에 의해서도 과잉 벽 전압을 소거할 수 있다.
<기타 사항>
상기 실시 예 1 내지 6에서는 과잉 벽 전압 소거기간에 인가하는 상하의 전위변화 파형은 펄스 전압으로 되어 있으나, 램프전압이나 시정수를 갖는 전압과 같이 시간과 함께 변화하는 전압으로 해도 된다.
상기 실시 예 1 내지 6에서는 APL에 따라서 전체 셀 초기화기간의 횟수를 변화시키는 구성으로 하고 있으나, 본 발명은 각 전체 셀 초기화기간별로 과잉 벽 전압 소거기간을 설치하는 구동방법에 한정되는 것은 아니며, 예를 들어 각 방전 셀 별로 다른 휘도 가중에 의해서 선택적으로 과잉 벽 전압 소거기간을 설치하도록 해도 된다.
또, 추가로 패널의 온도를 감시하는 패널온도 감시부를 설치하여, 그 온도정보에 의해 초기화 횟수나 선택적으로 설치하는 과잉 벽 전압 소거기간의 횟수를 변화시키도록 해도 된다.
또, 그 온도정보에 의해 과잉 벽 전압 소거기간의 시간이나 전압 Vera(V)를 변화시키도록 해도 된다.
또, 추가로 사용시간을 계측하는 전체 사용시간 계측부를 설치하여, 그 사용시간정보에 의해 초기화 횟수나 선택적으로 설치하는 과잉 벽 전압 소거기간의 횟수를 변화시키도록 해도 된다.
또, 그 사용시간정보에 의해 과잉 벽 전압 소거기간의 시간이나 전압 Vera(V)를 변화시키도록 해도 된다.
또, 각 실시 예에서는 3 전극 면 방전형의 PDP의 구성에 대해서 설명을 하였으나, 본 발명은 그 이외의 전극구조를 갖는 PDP에도 적용할 수 있다. 예를 들어, 각 주사 전극, 각 유지 전극, 각 데이터 전극 중 어느 1종과 평행으로 연장하여 보조전극을 배치하여, 상기 과잉 벽 전압 소거기간에서의 전위변화 파형을 인가하는 전용 전극으로서 이를 이용하는 구성으로 할 수도 있다.
또한, 본 명세서에서 언급하는 「HD(High Definition) 이상의 해상도를 갖는 고해상도 PDP」는 예를 들어 다음과 같은 것을 가리킨다.
a. 패널 사이즈가 37인치인 경우 : 1024×720화소의 HD 패널보다도 고해상도인 패널
b. 패널 사이즈가 42인치인 경우 : 1024×768화소의 HD 패널보다도 고해상도인 패널
c. 패널 사이즈가 50인치인 경우 : 1366×768화소의 HD 패널보다도 고해상도인 패널
또, HD 이상의 고해상도를 갖는 패널에는 풀 HD 패널(1920×1080화소)도 포함하고 있다.
본 발명은 예를 들어 가정 내에서의 텔레비전장치 혹은 공공시설에서의 대형 표시장치로 이용되는 플라스마 디스플레이 패널에 이용할 수 있다.

Claims (35)

  1. 주사 전극 및 유지 전극으로 이루어지는 복수의 표시 전극 쌍과, 상기 각 표시 전극 쌍에 대해서 방전공간을 사이에 두고 교차하도록 배치된 데이터 전극을 가지며, 상기 교차부분에 대응하여 복수의 방전 셀이 배치된 구조의 플라스마 디스플레이 패널을 복수의 서브필드로 이루어지는 필드를 포함하는 구동 프로세스에 의거하여 구동하는 플라스마 디스플레이 패널의 구동방법으로,
    상기 필드에 포함되는 서브필드의 전체 방전 셀의 초기화 방전을 행하는 전체 셀 초기화기간 중에 있어서,
    상기 주사 전극에 상승 경사 파형의 전압(ascending ramp waveform voltage)을 인가함으로써, 당해 주사 전극과, 상기 데이터 전극 및 상기 유지 전극의 양방 혹은 그 적어도 일방의 전극과의 사이에서 제 1 초기화 방전을 행하는 초기화기간 전반부와,
    상기 주사 전극에 하강 경사 파형의 전압(descending ramp waveform voltage)을 인가함으로써 상기 주사 전극과 상기 데이터 전극 및 상기 유지 전극 또는 적어도 그 일방의 전극과의 사이에서 제 2 초기화 방전을 행하는 초기화기간 후반부가 존재하며, 또한,
    상기 초기화기간 전반부 종료 후, 상기 초기화기간 후반부와의 사이에, 상기 초기화기간 전반부에서 정상으로 초기화된 방전 셀이 방전개시전압을 만족하지 않는 전압을 상기 주사 전극과 상기 데이터 전극에 인가하여 상기 방전 셀 내의 과잉 벽 전압을 소거하기 위한 과잉 벽 전압 소거기간이 개재하고 있는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동방법.
  2. 청구항 1에 있어서,
    상기 과잉 벽 전압 소거기간의 길이는 0.5㎲에서 50㎲ 사이인 것을 특징으로 하는 플라스마 디스플레이 패널의 구동방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 주사 전극 및 유지 전극으로 이루어지는 복수의 표시 전극 쌍과, 상기 각 표시 전극 쌍에 대해서 방전공간을 사이에 두고 교차하도록 배치된 데이터 전극을 가지며, 상기 교차부분에 대응하여 복수의 방전 셀이 배치된 구조의 플라스마 디스플레이 패널과, 복수의 서브필드로 이루어지는 필드를 포함하는 구동 프로세스에 의거하여 상기 주사 전극, 상기 유지 전극 및 상기 데이터 전극에 전압을 인가하여 구동하는 구동회로를 구비하는 플라스마 디스플레이 장치로,
    상기 구동회로는,
    서브필드의 전체 방전 셀의 초기화 방전을 행하는 전체 셀 초기화기간 중에 있어서,
    상기 주사 전극에 상승 경사 파형의 전압을 인가하여, 당해 주사 전극과, 상기 데이터 전극 및 상기 유지 전극의 양방 혹은 그 적어도 일방의 전극과의 사이에서 제 1 초기화 방전을 행하는 초기화기간 전반부와,
    상기 주사 전극에 하강 경사 파형의 전압을 인가하여, 상기 주사 전극과 상기 데이터 전극 및 상기 유지 전극 또는 적어도 그 일방의 전극과의 사이에서 제 2 초기화 방전을 행하는 초기화기간 후반부와,
    상기 초기화기간 전반부 종료 후, 상기 초기화기간 후반부와의 사이에, 상기 초기화기간 전반부에서 정상으로 초기화된 방전 셀이 방전개시전압을 만족하지 않는 전압을 상기 주사 전극과 상기 데이터 전극에 인가하여 상기 방전 셀 내의 과잉 벽 전압을 소거하기 위한 과잉 벽 전압 소거기간을 갖도록 상기 구동을 행하는 것을 특징으로 하는 플라스마 디스플레이 장치.
KR1020077005390A 2005-04-13 2006-03-23 플라스마 디스플레이 장치와 그 구동방법 KR101193394B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00115517 2005-04-13
JP2005115517 2005-04-13
PCT/JP2006/305802 WO2006112233A1 (ja) 2005-04-13 2006-03-23 プラズマディスプレイパネル装置とその駆動方法

Publications (2)

Publication Number Publication Date
KR20070120084A KR20070120084A (ko) 2007-12-21
KR101193394B1 true KR101193394B1 (ko) 2012-10-24

Family

ID=37114964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077005390A KR101193394B1 (ko) 2005-04-13 2006-03-23 플라스마 디스플레이 장치와 그 구동방법

Country Status (5)

Country Link
US (1) US20090015520A1 (ko)
JP (1) JP5081618B2 (ko)
KR (1) KR101193394B1 (ko)
CN (1) CN100585679C (ko)
WO (1) WO2006112233A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793087B1 (ko) * 2006-01-04 2008-01-10 엘지전자 주식회사 플라즈마 디스플레이 장치
CN101427293B (zh) * 2006-06-30 2010-12-01 日立等离子显示器股份有限公司 等离子体显示装置
KR100775383B1 (ko) 2006-11-29 2007-11-12 엘지전자 주식회사 플라즈마 디스플레이 장치
JP2008287237A (ja) 2007-04-18 2008-11-27 Panasonic Corp プラズマディスプレイ装置およびその駆動方法
WO2008129856A1 (ja) * 2007-04-18 2008-10-30 Panasonic Corporation プラズマディスプレイ装置およびその駆動方法
EP2012297A4 (en) * 2007-04-18 2011-02-16 Panasonic Corp METHOD FOR CONTROLLING A PLASMA DISPLAY
KR20090048072A (ko) * 2007-11-09 2009-05-13 엘지전자 주식회사 플라즈마 디스플레이 장치
US20100220115A1 (en) * 2007-12-17 2010-09-02 Tetsuya Sakamoto Method for driving plasma display panel, and plasma display device
US8184115B2 (en) 2008-02-14 2012-05-22 Panasonic Corporation Plasma display device and method for driving the same
JP5033681B2 (ja) * 2008-03-07 2012-09-26 株式会社日立製作所 プラズマディスプレイ装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002072957A (ja) 2000-08-24 2002-03-12 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3510072B2 (ja) * 1997-01-22 2004-03-22 株式会社日立製作所 プラズマディスプレイパネルの駆動方法
TW516014B (en) * 1999-01-22 2003-01-01 Matsushita Electric Ind Co Ltd Driving method for AC plasma display panel
JP2000227780A (ja) * 1999-02-08 2000-08-15 Mitsubishi Electric Corp 気体放電型表示装置およびその駆動方法
JP3736671B2 (ja) * 2000-05-24 2006-01-18 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP2002351383A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2002351395A (ja) * 2001-05-30 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP3683223B2 (ja) * 2002-02-26 2005-08-17 富士通株式会社 プラズマディスプレイパネルの駆動方法
JP2003295814A (ja) * 2002-03-29 2003-10-15 Nec Corp Ａｃ型プラズマディスプレイパネルの駆動方法
KR100458581B1 (ko) * 2002-07-26 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 방법
JP2004069734A (ja) * 2002-08-01 2004-03-04 Matsushita Electric Ind Co Ltd プラズマディスプレイの駆動方法
JP2004191530A (ja) * 2002-12-10 2004-07-08 Nec Plasma Display Corp プラズマディスプレイパネルの駆動方法
JP2004198776A (ja) * 2002-12-19 2004-07-15 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置の駆動方法
KR100525732B1 (ko) * 2003-05-23 2005-11-04 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100556735B1 (ko) * 2003-06-05 2006-03-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP4275472B2 (ja) * 2003-07-08 2009-06-10 株式会社日立製作所 プラズマディスプレイ装置
KR100488463B1 (ko) * 2003-07-24 2005-05-11 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100551125B1 (ko) * 2003-12-31 2006-02-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002072957A (ja) 2000-08-24 2002-03-12 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法

Also Published As

Publication number Publication date
WO2006112233A1 (ja) 2006-10-26
KR20070120084A (ko) 2007-12-21
JPWO2006112233A1 (ja) 2008-12-04
CN101031946A (zh) 2007-09-05
CN100585679C (zh) 2010-01-27
US20090015520A1 (en) 2009-01-15
JP5081618B2 (ja) 2012-11-28

Similar Documents

Publication Publication Date Title
KR101193394B1 (ko) 플라스마 디스플레이 장치와 그 구동방법
US7145582B2 (en) Plasma display panel display device and its driving method
EP1244088B1 (en) Method of driving a plasma display panel
JP4109098B2 (ja) プラズマディスプレイパネルの駆動方法
JP4636901B2 (ja) プラズマディスプレイ装置およびその駆動方法
US8031134B2 (en) Method of driving plasma display panel
US7446734B2 (en) Method of driving plasma display panel
JP2001005423A (ja) プラズマディスプレイパネルの駆動方法
US20070030214A1 (en) Plasma display apparatus and driving method thereof
US20070085766A1 (en) Method of driving plasma display apparatus
US7432880B2 (en) Method of driving plasma display panel
US8212745B2 (en) Method for driving a plasma display panel using subfield groups
KR100761120B1 (ko) 플라즈마 디스플레이 장치
JP2007333840A (ja) プラズマディスプレイパネルの駆動方法
JP2006284729A (ja) Ａｃ型プラズマディスプレイパネルの駆動方法
WO2011074213A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
US20070085773A1 (en) Plasma display apparatus
JP4682457B2 (ja) プラズマディスプレイ表示装置
JP4576475B2 (ja) プラズマディスプレイ装置及びその制御方法
KR20040018496A (ko) 플라즈마 디스플레이 패널 표시장치와 그 구동방법
KR100634689B1 (ko) 플라즈마 디스플레이 패널 및 구동방법
US20120081418A1 (en) Driving method for plasma display panel, and plasma display device
KR100784522B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동 방법
US20120299981A1 (en) Plasma display device and method for driving a plasma display panel
KR100719033B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee