KR101193396B1 - 플라스마 디스플레이 패널 장치 및 그 구동방법 - Google Patents

플라스마 디스플레이 패널 장치 및 그 구동방법 Download PDF

Info

Publication number
KR101193396B1
KR101193396B1 KR1020077002908A KR20077002908A KR101193396B1 KR 101193396 B1 KR101193396 B1 KR 101193396B1 KR 1020077002908 A KR1020077002908 A KR 1020077002908A KR 20077002908 A KR20077002908 A KR 20077002908A KR 101193396 B1 KR101193396 B1 KR 101193396B1
Authority
KR
South Korea
Prior art keywords
electrode
discharge
voltage
period
delete delete
Prior art date
Application number
KR1020077002908A
Other languages
English (en)
Other versions
KR20070116215A (ko
Inventor
게이지 아카마츠
겐지 오가와
미츠오 우에다
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20070116215A publication Critical patent/KR20070116215A/ko
Application granted granted Critical
Publication of KR101193396B1 publication Critical patent/KR101193396B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

패널 면 내에서의 특성의 편차나 장기간의 구동에 의해서 방전개시전압의 저하영역이 발생한 경우나, 고해상도화에 따라서 데이터 전극에 인가하는 전압이 상승한 때에도, 전체 셀 초기화기간에서의 오 방전의 발생 및 저 계조에서의 점멸의 발생을 억제할 수 있는 PDP장치 및 그 구동방법을 제공한다. 데이터 전극(Dat)에 인가하는 펄스 Pul. 3을 타이밍 t0, 즉, 스캔 전극(Scn)의 전위를 Vq(V)로 상승시키는 타이밍 t1에 대해서 선행하는 시간적 관계에 의해 실시한다. 그러므로 본 구동방법에서는 데이터 전극(Dat)에 대해서 전압 Vx(V)를 인가하고, 이에 의해서, 방전 Dis. 3을 발생하는 타이밍 t0에는 스캔 전극(Scn)과 서스테인 전극(Sus)의 사이에 전위차는 존재하지 않으며, 방전개시전압의 저하를 요인으로 하여 데이터 전극(Dat)과 서스테인 전극(Sus) 사이에서 발생한 방전 Dis. 3이 트리거가 되어서 스캔 전극(Scn) 측으로 확산되어 오 방전이 발생하지 않는다.
펄스, 인가, ㅇ타이밍, 전위, 상승, 선행, 방전

Description

플라스마 디스플레이 패널 장치 및 그 구동방법{PLASMA DISPLAY PANEL DEVICE AND DRIVE METHOD THEREOF}
본 발명은 플라스마 디스플레이 패널 장치 및 그 구동방법에 관한 것으로, 특히 구동시의 초기화기간에서의 오 방전의 발생을 억제하는 기술에 관한 것이다.
플라스마 디스플레이 패널 중에서도 현재 주류를 이루고 있는 교류 면 방전형의 플라스마 디스플레이 패널(이하에서는, 간단히 「PDP」라고 기재한다)은 2매의 패널의 사이에 간극을 두고 대향 배치되고, 외주부에서 밀봉되어서, 내부에 크세논(Xe) 등을 포함하는 방전가스가 충전된 구성을 구비한다. 2매의 패널 중 일 측(전면 패널(front panel))은 유리기판의 일 측 주면(主面)에 복수의 표시 전극 쌍이 형성되고, 이를 피복하도록 유전체 층과 보호층이 차례로 적층된 구성으로 되어 있다.
또, 다른 일 측의 패널(배면 패널(back panel))은 유리기판의 전면패널에 대향하는 측의 주 면에 복수의 데이터 전극이 형성되고, 이를 피복하도록 유전체 층이 적층된 구성으로 되어 있다. 또, 배면 패널은, 데이터 전극과 병행하면서, 서로 이웃하는 데이터 전극과 데이터 전극 사이에 입설(立設)된 격벽을 갖는다. 이 격벽이 전면 패널에 대한 갭(gap) 부재로서의 기능을 한다. 격벽 사이에는 적색, 녹색, 청색의 각 형광체 층이 색 별로 구분하여 도포 되어 있다. 또한, 전면 패널과 배면 패널은 전극 쌍과 데이터 전극이 교차하는 방향으로 서로 배치된다.
PDP를 표시 패널로 하는 PDP장치는, 상기 각 전극에 대하여 드라이버가 접속되고, 또, 각 드라이버에는 서브필드 법(sub-field method, 필드 내 시분할 계조 표시방식)에 의해서 구동신호를 발하는 구동제어부가 접속된 구성으로 되어 있다. PDP장치의 구동에서는, 필드를 가중된 복수의 서브필드로 분할하여, 그 각 서브필드의 점등/비 점등을 제어함으로써 계조 표시한다. 각 서브필드에는, 선택한 방전 셀에서 전극 쌍의 일 측인 스캔 전극과 데이터 전극 사이에서 기록방전을 발생시키는 기록기간(address period)과, 전체 방전 셀에서 전극 쌍을 구성하는 스캔 전극과 서스테인 전극 사이에 교류전압을 인가하여, 기록이 행해진 방전 셀에서 유지방전을 발생시키는 유지기간(sustain period)이 할당되어 있다(예를 들어, 특허문헌 1 참조).
또, 1 필드 중에는, 모든 방전 셀에서 일제히 초기화 방전을 발생시켜서, 그 이전의 서브필드에서의 벽 전하의 이력 소거 및 기록동작을 위한 벽 전하 형성을 행하는 전체 셀 초기화기간이 설정되어 있다.
도 1에 도시하는 바와 같이, 전체 셀 초기화기간을 시간적인 관점에서 전반부와 후반부로 나눌 때, 전반부에서는 서스테인 전극 및 데이터 전극의 전위를 0(V)으로 설정하고, 스캔 전극에 대해서 전위 Vq(V)에서 전위 Vr(V)을 향하여 완만하게 상승하는 상승램프 파형(rising ramp waveform)의 전압을 인가한다. 그리고 이 전압변화에 의해 스캔 전극을 양극으로 하고, 서스테인 전극 및 데이터 전극을 음극으로 하는 미약한 1회째의 초기화 방전을 발생한다. 다음에, 후반부에서는 서스테인 전극을 전위 Vh(V)로 설정하고, 이 상태에서 스캔 전극에 전위 Vg(V)에서 전위 Va(V)를 향하여 완만하게 하강하는 하강 램프 파형(falling ramp waveform)의 전압을 인가한다. 이 전압변화에 의해 스캔 전극을 음극으로 하고, 서스테인 전극 및 데이터 전극을 양극으로 하는 미약한 2회째의 초기화 방전을 발생한다. 전체 셀 초기화기간에서는 이 2회의 미약한 방전에 의해 전체 방전 셀의 초기화를 실행한다.
그런데 최근에는 PDP의 발광효율을 위한 한 방법으로 방전가스 중에서의 Xe 분압(partial pressure)을 상승시키는 방법이 채용되고 있다. 이 Xe 분압을 상승시킨 경우에는, 도 1에 도시한 것과 같은 종래의 구동방법에서의 전체 셀 초기화기간에서 전반부에 발생하는 강 방전(strong discharge)의 발생이 현저해져서, 그 영향으로 후반부에도 강 방전이 발생하는 경우가 있다. 도 1에 도시한 것과 같은 전체 셀 초기화기간에서 발생하는 강 방전은 마치 기록이 행해진 것과 동일한 벽 전하를 형성하게 되며, 이는 화상의 열화로 이어진다.
이에 대하여, 도 2에 도시하는 바와 같이, 전체 셀 초기화기간의 전반부에서 스캔 전극의 전위를 Vq(V)로 한 직후에, 데이터 전극의 전위를 Vx(V)로 하는 방법이 개발되고 있다. 이 방법에서는 스캔 전극과 데이터 전극 사이에서 발생하는 방전보다도 선행하여 스캔 전극과 서스테인 전극 사이에서 방전을 발생시켜서, 안정된 초기화 방전을 발생시키도록 하고 있다(개량 종래기술). 이는 보호층과 형광체 층의 2차 전자 방출계수의 차이에 따라서, 데이터 전극을 음극으로 하는 방전보다 도 서스테인 전극을 음극으로 하는 방전 쪽이 안정하다는 메커니즘 해석에 의거한 것이다.
특허문헌 1 : 일본국 특허공개 2000-242224호 공보
그러나 PDP장치에서는, 패널 면 내에서의 특성의 편차(variation of a property)나 장기간의 구동 등에 의해, 스캔 전극, 서스테인 전극 및 데이터 전극 등의 상호 간에서의 방전개시전압이 다른 영역에 비해서 저하되는 영역이 면 내에서 발생하는 경우가 있으며, 방전가스 중에서의 Xe 분압의 상승에 의해 이 현상이 현저해진다. 이와 같은 요인에 의해, 상기 개량 종래기술을 사용한 PDP장치도, 도 2에 도시하는 바와 같이, 데이터 전극에 대한 전압의 인가에 의해 스캔 전극 측에도 파급되는 강 방전이 발생하여, 이 전반부에서 발생한 방전의 영향에 의해 후반부에서도 강 방전을 발생시키는 경우가 있다.
이와 같이, 방전개시전압이 저하된 영역이 존재하는 경우에는, 상기 개량 종래기술과 같이, 전체 셀 초기화기간의 전반부에서 데이터 전극에 전압 Vx(V)를 인가하는 방법으로는 충분하게 화상의 품질을 유지할 수 없다.
또, 최근에는, 풀 하이비전(full high-vision)에 대응하는 등을 위해서 이루어지는 고해상도화에 수반하여, 기록기간에 데이터 전극에 종래보다도 높은 전압이 인가되는 경향에 있다. 이는 고정밀화에 수반하여 인접하는 방전 셀 사이에서의 방전간섭(discharge interference)의 증가에 대해서, 당해 간섭에 영향을 받지 않으면서 기록동작을 확실히 실행할 수 있도록 할 필요가 있기 때문이다.
전체 셀 초기화기간의 전반에서, 데이터 전극에 인가하는 전압 Vx(V)는 비용 및 회로구성이라는 관점에서, 기록기간에 데이터 전극에 인가되는 전압 값과 공통화해 두는 것이 바람직하다. 그러므로 인접하는 방전 셀 사이에서의 방전 간섭에 대한 방책으로서의 기록기간에서의 데이터 전극에 인가하는 전압의 상승이 전체 셀 초기화기간에서의 데이터 전극에 인가하는 전압 Vx(V)의 상승을 초래하게 된다. 따라서, 이와 같은 경우에는, 방전개시전압이 저하된 영역뿐 아니라, 초기부터 상기 전압으로 방전을 개시하는 경향이 발생하여, 이 방전이 저 계조(low gray scale level)에서의 방전간섭을 일으킨다. 따라서, PDP장치에서는 고정밀화를 할수록 저 계조 영역에서의 점멸(flicker)이라는 문제가 발생하기 쉬워진다.
본 발명은, 이와 같은 문제를 해결하기 위해 이루어진 것으로, 패널 면 내에서의 특성의 편차나 장기간의 구동에 의해서 방전개시전압의 저하영역이 발생한 경우, 및 고해상도화에 수반하여 데이터 전극에 인가하는 전압의 상승 시에도 전체 셀 초기화기간에서의 오 방전의 발생 및 저 계조에서의 점멸의 발생을 억제할 수 있는 PDP장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
본 발명자가 상기 데이터 전극에 Vx(V)의 전압을 인가함에 따라서 발생하는 강 방전의 메커니즘을 해석한바, 도 2의 초기화 발광 2에 도시하는 바와 같이, 방전개시전압이 저하된 영역에서는 데이터 전극에 인가되는 전압 Vx(V)에 의해 데이터 전극과 서스테인 전극 사이에서 방전이 발생하고, 이때에 스캔 전극과 서스테인 전극 사이에는 전위차 Vq(V)가 있으므로, 상기 방전이 트리거(trigger)가 되어서 스캔 전극 측에도 방전이 확산하게 되어, 강 방전으로 성장하는 것이라는 사실을 구명하였다.
본 발명은 이와 같은 식견에 의거하여 이루어진 것으로서, 다음과 같은 구성을 채용함으로써 상기 목적을 달성하는 것이다.
본 발명의 PDP장치의 구동방법은, 제 1 전극과 제 2 전극으로 이루어지는 전극 쌍과, 당해 전극 쌍에 대해서 방전공간을 사이에 두고 교차하는 방향에 배치되는 제 3 전극을 각각 복수 가지며, 상기 전극 쌍과 제 3 전극의 각 입체교차부분에 대응하여 방전 셀이 구성되어 이루어지는 패널유닛에 대해서, 각각 휘도 가중이 부여된 복수의 서브필드로 구성되는 1 필드 중에, 상기 모든 방전 셀에 대해 그 벽 전하 상태의 초기화를 실행하는 전체 셀 초기화기간이 할당되어 이루어지는 방법으로, 전체 셀 초기화기간을 상기 제 1 전극에 양의 기울기를 갖는 램프 파형의 전압을 인가하여 1회째의 초기화 방전을 발생시키는 기간 전반부와, 상기 제 1 전극에 음의 기울기를 갖는 램프 파형의 전압을 인가하여 2회째의 초기화 방전을 발생시키는 기간 후반부로 나눈 때에, 상기 표시구동의 상기 기간 전반부에 있어서 상기 제 1 전극에 인가하는 전압 파형에서의 상승개시 타이밍보다도 선행하여 제 2 전극에 대해서 양극성이 되는 파형의 전압을 제 3 전극에 인가하는 것을 특징으로 한다.
구체적으로는, 다음의 2가지 방법 및 그것을 복합한 방법을 채용할 수 있다.
(1) 기간 전반부에서 제 3 전극에 대해 인가되는 전압의 파형을 양의 기울기(positive slant)의 상승램프 파형 부분을 갖는 파형으로 한다.
(2) 기간 전반부에서 제 3 전극에 대해 인가되는 전압의 파형을 그 상승램프 파형 부분의 개시 타이밍이 제 1 전극에 인가하는 전압의 파형에서의 상승 개시 타이밍보다도 선행한 타이밍으로 설정한다.
또, 본 발명의 PDP장치는 구동부가 상기 구동방법에 의해 패널유닛의 표시구동을 실행하는 것을 특징으로 한다.
본 발명의 PDP장치 및 그 구동방법에서는, 전체 셀 초기화기간의 기간 전반부에서, 1회째의 초기화 방전의 발생에 선행하는 타이밍에, 제 2 전극에 대해서 양극성(positive polarity)이 되는 파형의 전압을 제 3 전극에 인가하는 구성을 채용한다. 이에 의해, 본 발명의 PDP장치 및 구동방법에서는, 패널 면 내의 편차 및 장기간의 구동에 의해 방전개시전압이 저하된 경우에도, 전체 셀 초기화기간의 전반부에서 기록기간 및 유지기간에까지 영향을 미치는 강 방전을 발생시키지 않는다. 구체적으로는, 상기 (1) 및 (2), 또는 이 2가지 방법을 복합한 방법을 채용할 수 있다.
예를 들어, 상기 (1)의 방법을 채용한 경우에는, 상승부분(rising portion)에 램프 파형을 적용함으로써, 제 3 전극에 전압인가시에 제 2 전극과의 사이에서 방전을 발생시킨 경우에도 그 방전을 약 방전(weak discharge)으로 할 수 있어서, 제 1 전극 측으로 파급되는 것을 억제할 수 있다. 이에 의해, 본 발명에 관한 방법에서는, 전체 셀 초기화기간의 기간 전반부에서 제 1 전극 측으로 파급되어 기록기간에까지 영향을 미치는 강 방전이 발생하는 것을 효과적으로 억제할 수 있다. 따라서, 본 방법을 채용하는 경우에는, 패널 면 내의 편차나 구동이 장기간에 이르는 등의 원인에 의해 패널의 일부 영역에서의 방전개시전압이 저하된 경우에도, 전체 셀 초기화기간에서의 오 방전을 효과적으로 억제할 수 있다. 여기서, 램프 파형에 대해서는 "ASIA DISPLAY '98, p.p. 23 ~ 27" 등에 상세하게 되어 있고, 또, 파형의 기울기에 대해서는 일본국 특허 제3394010호 공보 등에 상세(예를 들어, 9V/μsec)하게 되어 있으므로, 여기에서는 설명을 생략한다.
상기 (1)의 방법에서는, 기간 전반부에서 제 3 전극에 대한 전압인가를 제 1 전극에 대한 전압인가와 동시 혹은 그 후에 실시하는 경우에도 오 방전의 발생을 억제할 수 있다. 이 경우에는 전체 셀 초기화기간에서의 오 방전의 발생의 억제라는 작용효과와 더불어, 제 3 전극의 전위변화에 의한 링깅(wringing)에 의해서 데이터 드라이버의 내압(耐壓)을 여분으로 확보할 필요가 없다는 우위성도 갖는다. 그러므로 이 방법을 채용하면 장치 전체의 비용의 감소를 도모할 수 있다.
상기 (1)의 방법에서는, 기간 전반부에 제 3 전극에 인가하는 전압 파형에서의 상승램프 파형 부분의 경사를 기록기간에 제 3 전극에 인가하는 전압 파형의 상승부분의 경사보다도 완만하게 설정하는 것이 오 방전의 발생 억제라는 관점에서 더 바람직하다.
또, 상기 (2)의 방법을 채용한 경우에는, 제 3 전극에 전압을 인가하는 타이밍을 제 1 전극에 대한 전압인가개시 타이밍에 선행하도록 하므로, 만일 제 3 전극에 대한 전압의 인가에 의해 제 2 전극과의 사이에서 방전이 발생한 경우에도, 그 시점에서 제 1 전극과 제 2 전극 사이에 전위차가 존재하지 않으므로, 이 방전을 트리거로 하여 강 방전으로 성장하지는 않는다. 따라서, 본 방법을 채용하는 경우에도, 패널 면 내의 편차나 구동이 장기간에 이름에 따라서 일부 영역의 방전개시전압이 저하된 경우에도, 전체 셀 초기화기간에서의 오 방전의 발생을 억제할 수 있다.
상기 (2)의 방법을 채용하는 경우에는, 상기 제 3 전극에 인가하는 인가전압의 파형에서의 상승램프 파형 부분의 개시 타이밍을, 이 전압의 인가에 의해서 상기 제 2 전극과의 사이에 방전이 발생한 경우에도 그 방전의 영향이 제 1 전극에 인가하는 인가전압의 파형에서의 상기 상승 개시 타이밍까지 감쇠하는 만큼의 시간간격을 두고 설정하는 것이 바람직하다.
상기 (1) 및 (2)의 양 방법에서는, 기간 후반부가 개시되는 타이밍에서 제 2 전극에 전압인가를 개시하는 동시에, 제 3 전극에 대한 인가전압이 하강하도록 파형을 설정하는 것이 바람직하다.
또, 상기 (1) 및 (2)의 양 방법에서는, 기간 전반부에 상기 제 3 전극에 인가하는 전압의 파형의 진폭을 구동시간 및 패널온도 중 적어도 하나에 의거하여 설정하는 것이 바람직하다. 이와 같이 설정하면, 구동시간이나 패널온도 등의 방전의 불안정 요인에 대해서도 안정된 초기화 방전을 발생시킬 수 있게 된다. 예를 들어, 구동시간이 길어짐에 따라서 제 3 전극에 인가하는 인가전압의 파형의 진폭을 크게 하도록 설정할 수 있다.
또, 상기 (1) 및 (2)의 양 방법에서는, 1 필드 중에 전체 셀 초기화기간을 갖는 제 1 서브필드와, 전체 셀 초기화기간을 갖지 않는 제 2 서브필드의 양 서브필드를 포함하도록 설정하고, 1 필드 중에서 제 1 서브필드가 차지하는 비율을 당해 필드의 화상에서의 평균 픽쳐 레벨(Average Picture Level : APL)에 따라서 설정하는 것이 바람직하다. 즉, APL이 높은 필드에서는 흑색의 화상표시영역이 좁은 것으로 생각되므로 전체 셀 초기화기간을 포함하는 서브필드를 증가시키며, 이에 의해, 기록기간에서의 기록방전을 안정화시키는 동시에, 기폭제(priming)의 양을 증가시킴으로써 방전의 안정화를 도모할 수 있게 된다. 한편, APL이 낮은 필드에서는 흑색의 화상표시영역이 넓은 것으로 생각되므로, 전체 셀 초기화기간을 포함하는 서브필드를 감소시켜서 흑색표시의 품질을 향상시킬 수 있게 된다.
또, 본 발명의 PDP장치 및 그 구동방법에서는, 전체 셀 초기화기간의 기간 전반부에서의 제 3 전극에 인가하는 인가전압의 파형을, 그 전위변화의 타이밍이 구동시간 및 패널온도 중 적어도 하나에 의거하여 설정되는 구성을 채용할 수 있다. 또, 본 발명의 PDP장치 및 그 구동방법에서는, 전체 셀 초기화기간의 기간 전반부에서의 제 3 전극에 인가하는 인가전압의 파형을, APL에 따라서 "High"로 하는 타이밍이 설정되는 구성을 채용할 수 있다. 또, 본 발명의 PDP장치 및 그 구동방법에서는, 전체 셀 초기화기간의 기간 전반부에서의 제 3 전극에 인가하는 인가전압의 파형을, APL에 따라서 그 진폭이 설정되는 것으로 해도 된다.
또한, 본 발명의 PDP장치 및 그 구동방법은 패널유닛이 "HD" 이상의 해상도를 갖는 장치에 대해서 적용하는 경우에는 더 효과적이다. 즉, 풀 하이비전 대응 등의 고정밀화를 실현함에 따라서 데이터 전극에 인가되는 전압을 높게 할 필요가 발생한 경우에도, 본 발명의 PDP장치 및 구동방법을 채용하면, 전체 셀 초기화기간에서 데이터 전극에 대한 전압의 인가(High)에 따른 방전의 발생을 억제할 수 있다. 따라서, 본 발명의 PDP장치 및 그 구동방법은 고정밀화에 대해서도 저 계조 영역에서의 점멸을 방지할 수 있다.
이상과 같이, 본 발명의 PDP장치 및 그 구동방법에서는, 패널 면 내에서의 특성의 편차나 장기간의 구동에 의해서 방전개시전압의 저하영역이 발생한 경우나, 고정밀화에 수반하는 데이터 전극에 인가하는 전압의 상승시에도 전체 셀 초기화기간에서의 오 방전의 발생 및 저 계조에서의 점멸의 발생을 확실하게 억제할 수 있다.
도 1은 종래기술에 관한 PDP장치의 구동시에 전체 셀 초기화기간에 각 전극 Scn, Sus, Dat에 인가되는 전압의 파형을 나타내는 파형도이다.
도 2는 종래기술 중 오 방전의 발생을 억제하기 위한 기술에 관한 PDP장치의 구동시에 전체 셀 초기화기간에 각 전극 Scn, Sus, Dat에 인가되는 전압의 파형을 나타내는 파형도이다.
도 3은 제 1 실시 예의 PDP장치(1)의 구성 중 패널유닛(10)의 요부를 발췌하여 나타내는 요부 사시도이다.
도 4는 PDP장치(1)의 개략 구성을 나타내는 블록 도이다.
도 5는 PDP 장치(1)의 구동 시에 각 기간 T1 ~ T4에 각 전극 Scn, Sus, Dat에 대해서 인가되는 전압의 파형을 나타내는 파형도이다.
도 6은 PDP장치(1)의 구동시에 전체 셀 초기화기간 T1에 각 전극 Scn, Sus, Dat에 인가되는 전압의 파형을 나타내는 상세 파형도이다.
도 7은 PDP장치(1)에서 전체 셀 초기화기간 T1에 표시구동부(20)가 실행하는 스텝 S 1 ~ S 16을 나타내는 흐름도이다.
도 8은 전체 셀 초기화기간 T1에서 타이밍 발생부(24)가 카운트하는 카운터 값과 각 전극 Scn, Sus, Dat에 인가하는 인가전압의 파형과의 관계를 나타내는 모식도이다.
도 9는 PDP장치(1)의 구동시에 1 필드 내에서의 서브필드(SF)1 ~ SF10의 구성을 나타내는 서브필드 구성도이다.
도 10은 제 2 실시 예의 PDP장치의 구동시에 전체 셀 초기화기간 T5에 각 전극 Scn, Sus, Dat에 인가되는 전압의 파형을 나타내는 상세 파형도이다.
(부호의 설명)
1 플라스마 디스플레이 패널 장치 10 패널유닛
11 전면 패널 12 배면 패널
20 표시구동부 21 데이터 드라이버
22 스캔 드라이버 23 서스테인 드라이버
24 타이밍 발생부 25 A/D 변환부
26 주사 수 변환부 27 서브필드 변환부
28 APL 검출부 111 전면 기판
112 표시 전극 쌍 113, 122 유전체 층
114 보호층 121 배면 기판
123 격벽 124 형광체 층
1121, 1122 투명 전극부 1123, 1124 버스 전극부
1231 주 격벽 1232 보조격벽
Scn. 스캔 전극 Sus. 서스테인 전극
Dat. 데이터 전극
이하에서는, 본 발명의 실시를 위한 최선의 실시 예에 대하여 설명한다. 또한, 이하에서 설명하는 실시 예는 어디까지나 일 예이며, 본 발명이 이에 한정되는 것은 아니다.
(제 1 실시 예)
1. 패널(10)의 구성
본 발명의 제 1 실시 예의 PDP장치(1)의 구성 중 패널유닛(10)의 구성에 대해서 도 3을 이용하여 설명한다. 도 3은 제 1 실시 예에 관한 패널유닛(10)의 구조를 나타내는 요부 사시도(일부 단면도)이다.
1-1. 전면 패널(11)의 구성
전면 패널(11)은, 전면 기판(111)에서의 배면 패널(12)과 대향하는 측의 면(도 3에서는 하면)에 스캔 전극(Scn)과 서스테인 전극(Sus)으로 이루어지는 표시 전극 쌍(112)이 서로 평행하게 복수 쌍 배치되고, 이 표시 전극 쌍(112)을 피복하도록 유전체 층(113) 및 보호층(114)이 차례로 피복되어 형성되어 있다.
전면 기판(111)은, 예를 들어 고 장력 점 유리(high-strain-point glass) 혹은 소다 라임 유리(soda-lime glass)로 구성되어 있다. 또, 스캔 전극(Scn) 및 서 스테인 전극(Sus)의 각각은 ITO(주석 도프 산화인듐(tin-dope indium tin oxide)), SnO2(산화주석), ZnO(산화아연) 등으로 이루어지는 폭이 넓은 투명 전극부(1121, 1122)와 전기저항을 저하하기 위한 Cr(크롬)-Cu(구리)-Cr(크롬)이나 Ag(은) 등으로 형성된 버스 전극부(1123, 1124)를 각각 적층한 상태로 구성되어 있다.
또, 유전체 층(113)은 Pb-B계의 저 융점 유리재료로 형성되고, 보호층(114)에 대해서는 MgO(산화마그네슘) 혹은 MgF2(불화 마그네슘) 등을 주재료로 하여 구성되어 있다.
또한, 전면 기판(111)의 표면에서 서로 이웃하는 표시 전극 쌍(112)과 표시 전극 쌍(112)의 사이에는 서로 이웃하는 방전 셀의 광이 서로 누출되는 것을 방지하기 위한 블랙 스트라이프(black stripe)가 형성되는 경우도 있다.
1-2. 배면 패널(12)의 구성
배면 패널(12)은, 배면 기판(121)에서의 전면 패널(11)과 대향하는 측의 면(도 3에서는 상면)에, 표시 전극 쌍(112)과 대략 직교하는 방향에서 데이터 전극(Dat)이 복수 배치되어 있고, 이 데이터 전극(Dat)을 피복하도록 유전체 층(122)이 형성되어 있다. 또, 이 유전체 층(122) 상에는 서로 이웃하는 데이터 전극(Dat) 사이에 주 격벽(1231)이 입설되고, 이 주 격벽(1231)과 대략 직교하는 방향에 보조격벽(1232)이 더 형성되어 있다. PDP(10)에서는 이들 주 격벽(1231)과 보조격벽(1232)에 의해 배면 패널(12)에서의 격벽(123)을 구성하고 있다. 또한, 도면에서는 상세하게 도시하고 있지 않으나, z방향에서 보조격벽(1232)의 상단은 주 격 벽(1231)의 상단보다도 약간 낮게 설정되어 있다.
유전체 층(122)과 서로 이웃하는 2개의 주 격벽(1231) 및 2개의 보조격벽(1232)으로 둘러싸인 오목부분의 안쪽 벽면에는 형광체 층(124)이 형성되어 있다. 형광체 층(124)은 색깔별로 적색(R) 형광체 층(124R), 녹색(G) 형광체 층(124G), 청색(B) 형광체 층(124B)의 각각으로 구분되며, 도 3에서의 y방향으로 주 격벽(1231)에 의해 구분된 오목부분마다 색이 구분되어 형성되어 있다. 또한, 도 3의 x방향으로는, 서로 이웃하는 주 격벽(1231) 사이에 구성되는 열 별로 동일한 색의 형광체 층 124R, 124G, 124B가 형성되어 있다.
배면 패널(12)에서의 배면 기판(121)에 대해서도, 상기 전면 기판(111)과 마찬가지로, 고 장력 점 유리 혹은 소다 라임 유리 등으로 구성되어 있다. 데이터 전극(Dat)은, 예를 들어 은(Ag) 등의 금속재료로 형성되어 있고, 배면 기판(121)의 표면상에 Ag 페이스트를 스크린 인쇄하여 형성되어 있다. 또한, 데이터 전극(Dat)의 형성재료로는 Ag 외에 금(Au), 크롬(Cr), 구리(Cu), 니켈(Ni), 백금(Pt) 등의 금속재료나, 예를 들어, 이들을 적층하는 등의 방법으로 조합한 것도 사용할 수 있다.
유전체 층(122)은, 기본적으로는 전면 패널(11)의 유전체 층(113)과 동일하게 Pb-B계의 저 융점 유리재료로 형성되어 있으나, 산화 알루미늄(Al2O3)이나 산화 티탄(TiO2)이 포함된 것도 좋다. 또, 격벽(123)은, 예를 들어 납 유리(lead glass) 재료를 사용하여 형성되어 있다.
형광체 층 124R, 124G, 124B의 각각은, 예를 들어 다음에 제시하는 각 색의 형광체를 사용하여 형성되어 있다.
R 형광체 ; (Y, Gd)BO3 : Eu, Y2O3 : Eu, YVO3 : Eu 등을 각각 단독으로 사용하거나 혹은 이들을 혼합한 재료를 사용한다.
G 형광체 ; Zn2SiO4 : Mn, (Y, Gd)BO3 : Tb, BaAl12O19 : Mn 등을 각각 단독으로 사용하거나 혹은 이들을 혼합한 재료를 사용한다.
B 형광체 ; BaMgAl10O17 : Eu, CaMgSi2O6 : Eu 등을 각각 단독으로 사용하거나 혹은 이들을 혼합한 재료를 사용한다.
1-3. 전면 패널(11)과 배면 패널(12)의 배치
패널유닛(10)은, 갭 부재로 배면 패널(12)에 형성된 격벽(123)을 전면 패널(11)과 배면 패널(12)의 사이에 두고, 또한, 표시 전극 쌍(112)과 데이터 전극(Dat)이 대략 직교하는 방향으로 배치되며, 이 상태에서 각각의 패널(11, 12)의 외주부를 밀봉하여 구성되어 있다. 이에 의해, 전면 패널(11)과 배면 패널(12) 사이에는 각 격벽(123)에 의해서 구분된 방전공간(13)이 형성되고, 양 패널(11, 12)이 밀폐용기를 형성하게 된다. 패널유닛(10)에서의 방전공간(13)에는 Ne, Xe, He 등이 혼합되어 이루어지는 방전가스가 충전되어 구성되어 있다. 방전가스의 봉입 압력은, 예를 들어 50 ~ 80(kPa) 정도이다.
또한, 방전가스 내에서의 전체 압력에 대한 Xe 분압의 비율에 대해서는, 종래에는 7(%) 미만으로 설정되어 있었으나, 패널의 발광 휘도의 향상을 위해서 7(%) 이상, 더 나아가서는 10(%) 이상으로 하는, 이른바 고 Xe화의 경향에 있다.
패널유닛(10)에서는 표시 전극 쌍(112)과 데이터 전극(Dat)이 입체 교차하는 각 개소가 방전 셀(미 도시)에 대응한다. 그리고 패널유닛(10)에는 복수의 방전 셀이 매트릭스 형상으로 배열된 상태로 되어 있다.
2. PDP장치(1)의 구성
상기 패널유닛(10)을 구비하는 PDP장치(1)에 대해서 도 4를 사용하여 설명한다. 도 4는 PDP장치(1)의 구성을 모식적으로 나타낸 블록 도이다. 또한, 도 4에서는, 패널유닛(10)에 대해서는 전극 Scn, Sus, Dat의 배열만을 도시하고 있다.
도 4에 도시하는 바와 같이, 본 실시 예의 PDP장치(1)는 상기 패널유닛(10)과 상기 각 전극 Scn, Sus, Dat에 대해서 필요한 타이밍 및 파형으로 전압을 인가하는 표시구동부(20)로 구성되어 있다. 패널유닛(10)에는 행 방향으로 n개의 스캔 전극 Scn(l) ~ Scn(n) 및 n개의 서스테인 전극 Sus(l) ~ Sus(n)가 서로 교호로 배치되어 있다. 또, 패널유닛(10)에는 열 방향으로 m개의 데이터 전극 Dat(l) ~ Dat(m)가 배치되어 있다. 그리고 방전 셀은 서로 이웃하는 한 쌍의 스캔 전극 Scn k(k = 1 ~ n) 및 서스테인 전극 Sus k(k = 1 ~ n)와 한 개의 데이터 전극 Dat l(l = 1 ~ m)과의 교차부분에 대응하여 설치되며, 패널유닛(10) 전체로는 (m × n)개의 방전 셀을 갖는다.
도 4에 도시하는 바와 같이, 표시구동부(20)는 패널유닛(10)에서의 각 전극 Scn, Sus, Dat에 접속되는 데이터 드라이버(21), 스캔 드라이버(22) 및 서스테인 드라이버(23)를 구비한다. 그리고 표시구동부(20)에는, 각 드라이버(21 ~ 22) 외에 도, 타이밍 발생부(24), A/D 변환부(25), 조작 변환부(26), 서브필드 변환부(27) 및 APL(평균 픽쳐 레벨) 검출부(28)를 구비한다. 또, 도시를 생략하고 있으나, 표시구동부(20)에는 전원회로도 구비하고 있다. 영상신호(VD)는 A/D 변환부(25)에 입력되고, 또, 수평동기신호(H) 및 수직동기신호(V)는 타이밍 발생부(24), A/D 변환부(25), 주사 수 변환부(26) 및 서브필드 변환부(27)에 대해서 입력된다.
표시구동부(20)의 A/D 변환부(25)는 입력된 영상신호(VD)를 디지털 신호의 화상데이터로 변환하고, 변환 후의 화상데이터를 주사 수 변환부(26) 및 APL 검출부(28)에 출력한다. APL 검출부(28)는 A/D 변환부(25)에서 전송되어 오는 1 화면별 각 방전 셀의 각 계조 값을 나타내는 표시화면 데이터에 의거하여 당해 1 화면의 모든 계조 값을 적산(積算)하고, 이를 전체 방전 셀의 수로 나눈 값을 구한다. 그리고 APL 검출부(28)는 구한 값에서 최대 계조 값(예를 들어, 256 계조)에 대한 백분율을 산출하여 평균 픽쳐 레벨을 구하고, 그 값을 타이밍 발생부(24)에 출력한다. 평균 픽쳐 레벨의 값이 작을수록 화면이 검은색을 띄게 되며, 값이 크면 화면이 흰색을 띄게 된다.
주사 수 변환부(26)는 A/D 변환부(25)로부터 접수한 화상데이터를 패널유닛(10)의 화소 수에 따른 화상데이터로 변환하여, 서브필드 변환부(27)에 출력한다. 서브필드 변환부(27)는 서브필드 메모리(미 도시)를 구비하며, 주사 수 변환부(26)로부터 전송되어 오는 화상데이터를 패널유닛(10)에 계조 표시하도록 하기 위한 각 서브필드에서의 방전 셀의 점등/비 점등을 나타내는 2치 데이터(binary data)의 집합인 서브필드 데이터로 변환하여, 일단 서브필드 메모리에 저장한다. 그리고 타이밍 발생부(24)로부터의 타이밍 신호에 의거하여 서브필드 데이터를 데이터 드라이버(21)에 출력한다.
데이터 드라이버(21)는 서브필드별 화상데이터를 각 데이터 전극 Dat(l) ~ Dat(m)에 대응하는 신호로 변환하여 각 데이터 전극(Dat)을 구동하는 것이다. 데이터 드라이버(21)에는 공지의 드라이버 IC 등이 구비되어 있다.
타이밍 발생부(24)는 수평동기신호(H) 및 수직동기신호(V)에 의거하여 타이밍 신호를 생성하고, 각 드라이버(21 ~ 23)에 신호를 출력한다. 여기서, 타이밍 발생부(24)는, APL 검출부(28)로부터 입력되는 APL 값에 의거하여, 1 필드를 구성하는 서브필드의 각각의 초기화기간을 전체 셀 초기화기간인가 선택 초기화기간인가를 결정하여, 1 필드 내에서의 전체 셀 초기화기간의 적용 횟수를 제어한다.
스캔 드라이버(22)는 타이밍 발생부(24)에서 전송되어 오는 타이밍 신호에 의거하여 스캔 전극 Scn(l) ~ Scn(n)에 구동전압을 인가한다. 스캔 드라이버(22)에 대해서도, 상기 데이터 드라이버(21)와 마찬가지로, 공지의 드라이버 IC를 구비하여 구성되어 있다.
서스테인 드라이버(23)는 공지의 드라이버 IC를 구비하여 구성되어 있고, 타이밍 발생부(24)에서 전송되어 오는 타이밍 신호에 의거하여 서스테인 전극 Sus(l) ~ Sus(n)에 구동전압을 인가한다.
3. PDP장치(1)의 구동방법
이어서, 상기 구성을 구비하는 PDP장치(1)의 구동방법에 대해서 도 5를 사용하여 설명한다. 도 5는 필드 내 시분할 계조 표시방식(서브필드 법)을 사용하여 PDP장치(1)의 구동을 실행하는 방법을 나타내고 있다.
도 5에 도시하는 바와 같이, PDP장치(1)의 구동에서는 1 필드를 X개의 서브필드(SF)1 ~ SFX로 분할하고, 서브필드(SF)1 ~ SFX의 각각의 휘도상대비율이 1 : 2 : 4 : ~ : 2(X-1)이 되도록 유지 펄스 Pul. 6, Pul. 7의 수가 설정되어 있다. 그리고 각 서브필드(SF)1 ~ SFX에서의 점등/비 점등을 표시 휘도의 데이터에 따라서 제어함으로써 X개의 서브필드의 조합에 의해 2X 계조를 표시할 수 있게 되어 있다. 또한, 본 실시 예에서는 서브필드(SF)1 ~ SFX의 각각의 SFi에 대해서 2(i-1)의 유지 펄스를 할당하는 것으로 하고 있으나, 본 발명은 이에 한정을 받는 것은 아니다.
도 5에 도시하는 바와 같이, 서브필드(SF)1 ~ SFX는 기록기간 T2와 유지기간 T3을 구비하는 동시에, 전체 셀 초기화기간 T1 혹은 선택 초기화기간 T4 중 어느 하나를 구비하고 있다. 전체 셀 초기화기간 T1과 선택 초기화기간 T4 및 기록기간 T2와 유지기간 T3의 각 기간에 대하여 설명한다.
3-1. 전체 셀 초기화기간 T1
전체 셀 초기화기간 T1에서는 패널유닛(10)의 모든 방전 셀에서 일제히 초기화 방전을 발생시켜서, 그 이전의 서브필드(SF)에서의 벽 전하의 이력을 소거하며, 또한, 이후에 이어지는 기록기간 T2에서의 기록동작에 필요해지는 벽 전하의 분포상 태를 형성하는 동작을 행한다. 도 5에 도시하는 바와 같이, 전체 셀 초기화기간 T1에서는 스캔 전극 Scn(l) ~ Scn(n)에 대해서 완만한 상승램프 파형 부분(Vq(V) → Vr(V)의 양의 기울기를 갖는 부분)과 완만한 하강램프 파형 부분(Vg(V) → Va(V)의 음의 기울기(negative slant)를 갖는 부분)이 조합된 초기화 펄스 Pul. 1이 인가된다. 이 초기화 펄스 Pul. 1의 상승램프 파형 부분을 포함하는 기간을 전반부 T11로 규정하고, 하강램프 파형 부분을 포함하는 기간을 후반부 T12로 규정한다.
전체 셀 초기화기간 T1의 전반부 T11에서는 데이터 전극 Dat(l) ~ Dat(m)에 대해서 진폭 Vx(V)를 갖는 양극성의 구형파 펄스(rectangular wave pulse) Pul. 3이 인가된다. 그리고 전반부 T11에서는 서스테인 전극 Sus(l)~ Sus(n)의 전위는 0(V)으로 유지되어 있다.
후반부 T12에서는 서스테인 전극 Sus(l) ~ Sus(n)에 대해서 진폭 Vh(V)를 갖는 양극성의 구형파 펄스 Pul. 2가 인가된다. 그리고 후반부 T12에서는 데이터 전극 Dat(l) ~ Dat(m)의 전위는 0(V)으로 유지된다.
이상과 같은 각 전극 Scn, Sus, Dat에 대한 전압의 인가에 의해, 전체 셀 초기화기간 T1에서는 전반부 T11에서 스캔 전극(Scn)을 양극으로 하고 서스테인 전극(Sus) 및 데이터 전극(Dat)을 음극으로 하는 미약한 1회째의 초기화 방전을 발생시키고, 후반부 T12에서는 스캔 전극(Scn)을 음극으로 하고 서스테인 전극(Sus) 및 데이터 전극(Dat)을 양극으로 하는 2회째의 미약한 초기화 방전을 발생시킨다. 이와 같은 2회의 초기화 방전에 의해, 전체 셀 초기화기간 T1에서는 상기 벽 전하의 이력 소거 및 벽 전하 분포상태의 조정이 이루어지는 동시에, 방전 지연을 작게 하여 기록기간 T2에서의 기록방전을 안정화시키기 위한 기폭제(방전을 위한 기폭제 = 여기 입자(excited particles))를 발생시키는 기능도 갖는다.
3-2. 선택 초기화기간 T4
한편, 본 실시 예에서는 서브필드(SF)2에 선택 초기화기간 T4를 적용하고 있으나, 이 선택 초기화기간 T4에서는 직전의 서브필드(SF)에서 유지방전이 발생한 방전 셀에 대해서 선택적으로 초기화 방전을 발생시킨다.
도 5에 도시하는 바와 같이, 선택 초기화기간 T4에서는 서스테인 전극 Sus(l) ~ Sus(n)의 전위를 Vh(V)로 유지하는 동시에 데이터 전극 Dat(l) ~ Dat(m)의 전위를 0(V)으로 유지한 상태로 한다. 그리고 스캔 전극 Scn(l) ~ Scn(n)에 대해서는 전위 Vq(V)에서 전위 Va(V)로 완만하게 하강하는 하강램프 파형의 전압을 인가한다.
선택 초기화기간 T4에서는 상기 초기화 동작에 의해 직전의 서브필드(SF)에서 유지방전이 발생한 방전 셀에 대해서 선택적으로 미약한 초기화 방전을 발생시킬 수 있다. 이 초기화 방전에 의해 스캔 전극(Scn) 및 서스테인 전극(Sus) 상, 즉, 전면 패널(11)에서의 보호층(114) 표면의 벽 전하가 감쇄되며, 데이터 전 극(Dat) 상, 즉, 형광체 층(124) 표면의 벽 전하도 기록동작에 적합한 값으로 조정된다.
3-3. 기록기간 T2
기록기간 T2에서는 스캔 전극 Scn(l) ~ Scn(n)의 전위를 일단 Vs(V)로 유지한다. 이어서, 데이터 전극 Dat(l) ~ Dat(m) 중 1행째에 표시해야 할 방전 셀의 데이터 전극 Dat(i)에 진폭 Vw(V)의 기록 펄스 Pul. 5를 인가하는 동시에, 1행째의 스캔 전극 Scn(l)에 진폭 Vb(V)의 음극성의 기록 펄스 Pul. 4를 인가한다. 이때, 데이터 전극 Dat(i)와 스캔 전극 Scn(l)의 교차부분에서의 전압은 외부인가전압(Vw - Vb)에 데이터 전극 Dat(i) 상의 벽 전하 및 스캔 전극 Scn(l) 상의 벽 전하가 가산된 전압이 되며, 방전개시전압을 초과한다.
상기와 같은 기록방전에 의해서, 선택된 방전 셀에서는 데이터 전극 Dat(i)와 스캔 전극 Scn(l)의 사이, 및 스캔 전극 Scn(l)과 서스테인 전극 Sus(l)의 사이에 기록방전을 발생하며, 스캔 전극 Scn(l) 상에 양의 벽 전하, 서스테인 전극 Sus(l) 상에 음의 벽 전하, 데이터 전극 Dat(i) 상에 음의 벽 전하가 형성된다. 이상과 같이 하여, 1행째에 표시해야 할 방전 셀에서 기록방전에 의해 각 전극 Scn(1), Sus(1), Dat(i) 상에 벽 전하의 형성을 행하는 기록동작이 실행된다.
한편, 기록 펄스 Pul. 5를 인가하지 않았던 데이터 전극(Dat)과 스캔 전극 Scn(l)의 교차부분에서의 전압은 방전개시전압을 초과하지 않으므로, 기록방전을 발생하지 않는다. 기록기간 T2에서는 상기 일련의 기록동작을 n행째의 방전 셀에 이 를 때까지 순차 실행한 후 종료한다.
3-4. 유지기간 T3
유지기간 T3에서는 먼저, 서스테인 전극 Sus(l) ~ Sus(n)의 전위를 0(V)으로 복귀하고, 스캔 전극 Scn(l) ~ (n)에 대해서 진폭 Vm(V)의 유지 펄스 Pul. 6을 인가한다. 이때, 기록방전을 발생한 방전 셀에서 스캔 전극 Scn(j) 및 서스테인 전극 Sus(j)의 사이에는, 유지 펄스 Pul. 6의 진폭 Vm(V)에 스캔 전극 Scn(j) 상 및 서스테인 전극 Sus(j) 상의 벽 전하의 크기가 가산된 것이 되어, 방전개시전압을 초과한다. 그리고 스캔 전극 Scn(j)과 서스테인 전극 Sus(j)의 사이에서 유지방전이 발생하여, 스캔 전극 Scn(j) 상에 음의 벽 전하, 서스테인 전극 Sus(j) 상에 양의 벽 전하가 각각 축적된다. 이때, 당해 방전 셀에서는 데이터 전극(Dat) 상에도 양의 벽 전하가 축적된다.
기록기간 T2에서 기록방전을 발생하지 않았던 방전 셀에서는 유지 펄스 Pul. 6이 인가되어도 유지방전을 발생하지 않는다. 이런 이유에서, 이 방전 셀에서는 초기화기간 T1, T4의 종료시점에서의 벽 전하 상태가 유지된다.
이어서, 스캔 전극 Scn(l) ~ (n)의 전위를 0(V)으로 복귀하고, 대신에 서스테인 전극 Sus(l) ~ Sus(n)에 대해서 진폭 Vm(V)의 유지 펄스 Pul. 7을 인가한다. 이 인가에 의해서, 상기 스캔 전극 Scn(l) ~ Scn(n)에 인가하는 인가 펄스 Pul. 6에 의해서 유지방전을 발생한 방전 셀에서는 스캔 전극 Scn(j)과 서스테인 전극 Sus(j) 사이에서의 전압이 방전개시전압을 초과하여 유지방전을 발생한다. 또한, 상기 스캔 전극 Scn(l) ~ Scn(n)에 인가하는 인가 펄스 Pul. 6에 의해서 유지방전을 발생하지 않았던 방전 셀에서는 당해 서브필드(SF)에서 유지방전을 발생하지 않는다.
유지기간 T3에서는 상기 스캔 전극 Scn(l) ~ Scn(n)에 인가하는 펄스 Pul. 6의 인가와 서스테인 전극 Sus(l) ~ Sus(n)에 인가하는 펄스 Pul. 7의 인가를 교호로 반복함으로써 유지방전이 계속해서 발생한다. 그리고 이 유지방전의 발생 횟수에 의해 각 서브필드(SF)1 ~ SFX의 휘도 가중(brightness weight)이 결정되고 있다.
또한, 유지기간 T3의 최후에는 스캔 전극 Scn(l) ~ Scn(n)과 서스테인 전극 Sus(l) ~ Sus(n)의 사이에, 이른바 좁은 폭의 펄스(narrow width pulse)를 인가한다. 이 좁은 폭의 펄스의 인가에 의해서, 데이터 전극 Dat(i) 상에서의 양의 벽 전하를 유지한 채, 스캔 전극 Scn(l) ~ Scn(n) 상 및 서스테인 전극 Sus(l) ~ Sus(n) 상의 벽 전하가 소거된다.
4. 전체 셀 초기화기간 T1에서의 각 전극 Scn, Sus, Dat에 인가하는 인가전압의 파형의 상세
본 실시 예의 PDP장치(1)의 구동방법 중에서 가장 특징이 되는 전체 셀 초기화기간 T1에 대해서 도 6을 사용하여 상세히 설명한다.
도 6에 도시하는 바와 같이, 전체 셀 초기화기간 T1의 전반부 T11에서는, 서스테인 전극 Sus(l) ~ Sus(n)의 전위를 0(V)으로 유지한 상태에서, 스캔 전극 Scn(l) ~ Scn(n)에 의해 램프 파형의 전압을 인가하는 동시에, 데이터 전극 Dat(l) ~ Dat(m)에 양극성의 구형파 펄스 Pul. 3을 인가하고 있으나, 본 실시 예의 구동방법에서는 데이터 전극 Dat(l) ~ Dat(m)에 인가하는 구형파 펄스 Pul. 3의 인가개시 타이밍에 특징이 있다.
먼저, 전반부 T11의 개시 타이밍 t0에서 데이터 전극 Dat(l) ~ Dat(m)의 전위가 0(V)에서 Vx(V)로 급격히 상승하는 상승부분 P31이 설정된다. 그 후에, 일정한 시간 간격을 둔 타이밍 t1에서 스캔 전극 Scn(l) ~ Scn(n)의 전위가 0(V)에서 Vq(V)로 급격히 상승하는 상승부분 P11이 설정된다. 그리고 스캔 전극 Scn(l) ~ Scn(n)에 대해서 인가되는 펄스 Pul. 1은 타이밍 t1에서 타이밍 t3까지의 사이에서 전위 Vq(V)에서 전위 Vr(V)로 완만하게 상승하는 상승램프 파형 부분 P12가 설정되어 있다.
방전개시전압이 통상인 영역, 즉, 패널 면 내의 편차나 장기간의 구동 등에 의해서 방전개시전압의 저하가 발생한 부분을 제외한 영역이나, 고해상도화에 의한 데이터 전극 Dat(l) ~ Dat(m)에 인가하는 인가전압의 상승이 없는 경우 등에서는, 스캔 전극 Scn(l) ~ Scn(n)에 대해서 상승램프 파형의 전압 P12가 인가되고 있는 도중인 타이밍 t2에서 1회째의 초기화 방전 Dis. 1이 발생하기 시작해서 타이밍 t3까지 이어진다. 여기서, 전반부 T11에서 발생하는 1회째의 초기화 방전 Dis. 1은, 상술한 것과 같이, 스캔 전극 Scn(l) ~ Scn(n)을 양극으로 하고 서스테인 전극 Sus(l) ~ Sus(n) 및 데이터 전극 Dat(l) ~ Dat(m)를 음극으로 하는 미약한 방전이다.
한편, 면 내에 방전개시전압이 낮은 영역이 발생한 경우나, 고해상도화에 의해 데이터 전극 Dat(l) ~ Dat(m)에 인가하는 인가전압을 상승시킨 경우 등에서는, 스캔 전극 Scn(l) ~ Scn(n)에 상승램프 파형의 전압 P12를 인가하는 도중이며, 상기 타이밍 t2보다도 선행하는 타이밍 t7에서 1회째의 초기화 방전 Dis. 4가 발생한다. 또한, 데이터 전극 Dat(l) ~ Dat(m)에 대해서 인가되는 펄스 Pul. 3은 전반부 T11 동안은 전위 Vx(V)로 유지되는 유지부분 P32로 설정되어 있다.
스캔 전극 Scn(l) ~ Scn(n)에 인가하는 펄스 Pul. 1은 타이밍 t3에서 타이밍 t4에 이를 때까지의 사이에 전위 Vr(V)로 유지하는 유지부분 P13을 가지며, 후반부 T12의 개시와 동시에, Vr(V)에서 전위 Vg(V)까지 급격히 하강하는 하강부분(falling portion) P14를 갖는다. 그리고 후반부 T12의 개시시점, 즉, 타이밍 t4에서는 데이터 전극 Dat(l) ~ Dat(m)의 전위가 Vx(V)에서 0(V)으로 급격히 하강하고(하강부분 P33), 서스테인 전극 Sus(l) ~ Sus(n)의 전위가 0(V)에서 Vh(V)로 급격히 상승된다(상승부분 P21). 또한, 전체 셀 초기화기간 T1에 서스테인 전극 Sus(l) ~ Sus(n)에 인가되는 펄스 Pul. 2는 기록기간 T2에 이를 때까지 전위 Vh(V)가 유지된다(유지부분 P22).
이어서, 후반부 T12에서는 스캔 전극 Scn(l) ~ Scn(n)에 인가하는 펄스 Pul. 1은 타이밍 t4에서 타이밍 t6에 이를 때까지의 사이에 전위 Vg(V)에서 전위 Va(V)로 완만하게 하강하는 하강램프 파형 부분 P15가 설정되어 있다. 그리고 방전개시전압이 통상인 경우에는, 하강램프 파형 부분 P15의 도중, 즉, 타이밍 t5에서 2회째의 초기화 방전 Dis. 2가 개시된다. 2회째의 초기화 방전 Dis. 2는 스캔 전극 Scn(l) ~ Scn(n)의 전위가 Va(V)에 도달하고, 스캔 전극 Scn(l) ~ Scn(n)의 전위가 0(V)으로 복귀되는 상승부분 P16이 실행되는 타이밍 t6에서 종료한다. 여기서, 2회째의 초기화 방전 Dis. 2는, 상술한 바와 같이, 스캔 전극 Scn(l) ~ Scn(n)을 음극으로 하고 서스테인 전극 Sus(l) ~ Sus(n) 및 데이터 전극 Dat(l) ~ Dat(m)를 양극으로 하는 미약한 방전이다.
한편, 면 내에 방전개시전압이 낮은 영역이 발생한 경우나, 고해상도화에 의해 데이터 전극 Dat(l) ~ Dat(m)에 인가하는 인가전압을 상승시킨 경우 등에서는, 전반부 T11에서의 1회째의 초기화 방전 Dis. 4와 마찬가지로, 스캔 전극 Scn(l) ~ Scn(n)에 하강램프 파형의 전압 P15를 인가하는 도중이며, 상기 타이밍 t5보다도 선행하는 타이밍 t8에서 2회째의 초기화 방전 Dis. 5가 발생한다.
5. PDP장치(1) 및 그 구동방법이 갖는 우위성
본 실시 예의 PDP장치(1) 및 그 구동방법이 갖는 우위성에 대해서 도 2의 구동방법(개량 종래기술에서의 구동방법)과의 비교에 의해서 설명한다.
상술한 바와 같이, 도 2에 도시한 개량 종래기술에 관한 구동방법에서는, 스캔 전극 Scn(l) ~ Scn(n)에 전압 Vq(V)가 인가된 후에, 데이터 전극 Dat(l) ~ Dat(m)에 전압 Vx(V)가 인가되고 있으므로, 면 내에 방전개시전압이 낮은 영역이 발생한 경우나, 고해상도화에 의해 데이터 전극 Dat(l) ~ Dat(m)에 인가하는 인가전압을 상승시킨 경우 등에서는, 데이터 전극 Dat(l) ~ Dat(m)에 인가된 전압 Vx(V)에 의해서 데이터 전극 Dat(l) ~ Dat(m)와 서스테인 전극 Sus(l) ~ Sus(n)의 사이에서 방전이 발생한다.
이때, 스캔 전극 Scn(l) ~ Scn(n)의 전위가 Vq(V)로 되어 있으므로, 상기 데이터 전극 Dat(l) ~ Dat(m)와 서스테인 전극 Sus(l) ~ Sus(n) 사이에서 발생한 방전이 트리거가 되어서 스캔 전극 Scn(l) ~ Scn(n)에도 방전이 확산하여 방전 셀에서의 강 방전으로 성장한다.
즉, 개량 종래기술에서는, 패널유닛에서 방전개시전압에 편차를 갖지 않는 경우에는, 전체 셀 초기화기간에서 우발적인 강 방전이 발생한다는 점에서 효과를 가지나, 패널 면 내에서의 편차나 장기간의 구동 등에 의해서 면 내에 방전개시전압이 낮은 영역이 발생한 경우나, 고해상도화에 의해 데이터 전극 Dat(l) ~ Dat(m)에 인가하는 인가전압을 상승시킨 경우 등에는, 그 영역에서 데이터 전극 Dat(l) ~ Dat(m)에 인가하는 인가전압 Vx(V)가 강 방전을 유발시키는 결과가 된다.
이에 대해서, 본 실시 예의 PDP장치(1)의 구동방법에서는, 도 6에 도시하는 바와 같이, 데이터 전극 Dat(l) ~ Dat(m)에 인가하는 펄스 Pul. 3을 타이밍 t0, 즉, 스캔 전극 Scn(l) ~ Scn(n)의 전위를 Vq(V)로 상승시키는 타이밍 t1에 대해서 선행한 시간적 관계를 가지고 인가한다. 따라서, 도 6에 도시한 본 실시의 구동방법에서는, 데이터 전극 Dat(l) ~ Dat(m)에 대해서 전압 Vx(V)를 인가하며, 이에 따라서 방전 Dis. 3을 발생하는 타이밍 t0에서는 스캔 전극 Scn(l) ~ Scn(n)과 서스테인 전극 Sus(l) ~ Sus(n) 사이에 전위차가 존재하지 않는다. 따라서, 이 방법에서는 데이터 전극 Dat(l) ~ Dat(m)와 서스테인 전극 Sus(l) ~ Sus(n) 사이에서 발생한 방전 Dis. 3이 트리거가 되어서 스캔 전극 Scn(l) ~ Scn(n) 측으로 방전이 확산하지 않는다.
또, 본 실시 예에 관한 구동방법에서는, 전체 셀 초기화기간 T1의 전반부 T11에서 데이터 전극 Dat(l) ~ Dat(m)에 양극성의 펄스 Pul. 3을 인가하고 있으므로, 상기 개량 종래기술과 마찬가지로, 안정된 초기화 방전을 발생시킬 수 있다.
이상과 같이, 본 실시 예의 PDP장치(1) 및 그 구동방법에서는, 면 내에 방전개시전압이 낮은 영역이 발생한 경우나, 고해상도화에 의해 데이터 전극 Dat(l) ~ Dat(m)에 인가하는 인가전압을 상승시킨 경우 등에서도, 전체 셀 초기화기간 T1에서 원하지 않는 강 방전이 발생하지 않아서, 높은 화질성능이 확보된다.
또한, 본 실시 예의 PDP장치(1)의 구동방법에서는, 데이터 전극 Dat(l) ~ Dat(m)에 대해서 인가하는 펄스 Pul. 3, Pul. 5의 각 진폭 Vx(V), Vw(V)에 대해서는 반드시 동일한 값으로 할 필요는 없으나, 전원 수 및 이에 관한 회로구성 등의 간편성을 확보한다는 관점에서 동일한 전압 값으로 하는 것이 바람직하다.
6. 전체 셀 초기화기간 T1에서 표시구동부(20)가 실행하는 스텝
이하에서는 전체 셀 초기화기간 T1에서 표시구동부(20)가 패널유닛(10)에 대해서 실행하는 구동제어처리에 대해서 도 7 및 도 8을 사용하여 설명한다.
먼저, 도 4에서는 도시를 생략하였으나, 타이밍 발생부(24)에는 도 6의 각 타이밍 t0 ~ t8의 인접한 타이밍 사이의 차분보다도 짧은 간격의 폭이 좁은 클록 펄스를 카운트하는 클록 펄스부 CLK와 클록 펄스 CLK에서 카운트 된 클록 펄스를 적산 카운트하는 카운터부를 갖는다.
도 7에 도시하는 바와 같이, 전체 셀 초기화기간 T1의 구동제어에서는 카운터부의 카운터 값 CT가 리셋(reset) 된다(스텝 S 1). 동시에, 데이터 전극 Dat(l) ~ Dat(m)의 전위를 Vx(V)로 셋(set) 한다(스텝 S 2).
이어서, 카운터부가 카운터 값 CT의 적산을 개시하며(스텝 S 3), 카운터 값 CT = a에 도달할 때까지 이 상태를 이어간다(스텝 S 4 : N). 그리고 카운터 값 CT = a가 된 시점(도 6의 타이밍 t1에 상당)에서 스캔 전극 Scn(l) ~ Scn(n)의 전위를 Vq(V)로 셋 한다(스텝 S 5).
도 8에 도시하는 바와 같이, 카운터 값 CT = a가 된 타이밍 t1에 스캔 전극 Scn(l) ~ Scn(n)의 전위를 0(V)에서 Vq(V)로 상승시킨다.
도 7로 복귀하여, 스캔 전극 Scn(l) ~ Scn(n)의 전위가 Vq(V)가 된 타이밍 t1에서부터 양의 기울기((Vr - Vq)/(t3 - t1))로 전압을 상승시켜 간다(스텝 S 6). 이 부분의 파형은 도 8에 도시한 전위 Vq(V)에서 전위 Vr(V)에 이르는 경사부분이다. 그리고 카운터 값 CT = c가 된 타이밍 t3에서(스텝 S 9 : Y) 스캔 전극 Scn(l) ~ Scn(n)의 전위를 Vr(V)에서 Vg(V)로 하강시킨다(스텝 S 10). 또, 이와 동시 혹은 대략 동시에, 서스테인 전극 Sus(l) ~ Sus(n)의 전위를 Vh(V)로 상승시키고(스텝 S 11), 데이터 전극 Dat(l) ~ Dat(m)의 전위를 0(V)으로 하강시킨다(스텝 S 12).
이어서, 도 7에 도시하는 바와 같이, 스캔 전극 Scn(l) ~ Scn(n)의 전위를 음의 기울기((Va - Vg)/(t6 - t4))로 전압을 하강시켜 간다(스텝 S 13). 이 스캔 전극 Scn(l) ~ Scn(n)의 인가 펄스 Pul. 1에서의 하강램프 파형 부분은 카운터 값 CT = d가 될 때까지 계속된다(스텝 S 14 : N). 이 부분을 도 8에서 설명하면, 전위 Vg(V)에서 전위 Va(V)로 완만하게 하강하는 부분에 상당한다.
카운터 값 CT = d가 된 타이밍 t6(스텝 S 14 : Y)에서 스캔 전극 Scn(l) ~ Scn(n)의 전위를 Vs(V)로 셋하고(스텝 S 15), 카운터 적산을 종료하여(스텝 S 16), 전체 셀 초기화기간 T1의 제어처리가 종료된다.
7. 전체 셀 초기화기간 T1을 구비하는 서브필드(SF)의 설정
이어서, 본 실시 예에 관한 구동방법에서 1 필드 중에서의 서브필드(SF)의 설정에 대해서 도 9를 사용하여 설명한다. 도 9는 PDP장치(1)의 구동에서 1 필드에서의 서브필드의 구성을 모식적으로 나타내는 서브필드 구성도이다. 또한, 도 9에 서는 1 필드를 10개의 서브필드(SF)1 ~ SF10으로 구성하는 것으로 하고 있다.
본 실시 예의 PDP장치(1)의 구동에서는 APL 검출부(28)에 의해 검출된 APL에 관한 데이터에 의거하여 서브필드(SF)의 구성이 규정되어 있다.
PDP장치(1)의 구동에서는 1 필드 중에 전체 셀 초기화기간 T1을 구비하는 서브필드(SF)와 선택 초기화기간 T4를 구비하는 서브필드(SF)를 함께 포함하고 있다. 그리고 1 필드 중의 어느 부분에 전체 셀 초기화기간 T1을 갖는 서브필드(SF)를 적용하는가가 APL 데이터에 의거하여 결정되고 있다.
도 9(a)는 APL의 값이 0[%] ~ 1.5[%]의 범위에 있을 때에 적용되는 서브필드(SF)1 ~ SF10이 설정된다. 구체적으로는, 제 1 서브필드 SF1에 전체 셀 초기화기간 T1을 구비하는 서브필드가 할당되어 있다. 그리고 제 2 서브필드 SF2에서부터 제 10 서브필드 SF10에는 선택 초기화기간 T4를 구비하는 서브필드가 할당된다.
동일한 방법으로, 도 9(b)에 도시하는 바와 같이, APL의 값이 1.5[%] ~ 5[%]의 범위에 있을 때에는 제 1 서브필드 SF1과 더불어, 제 4 서브필드 SF4에 대해서 전체 셀 초기화기간 T1을 구비하는 서브필드가 적용된다. 또, 도 9(c)에 도시하는 바와 같이, APL의 값이 5[%] ~ 10[%]일 때에는, 도 9(b)의 경우에 비해, 제 10 서브필드 SF10이 부가되어 전체 셀 초기화기간 T1을 갖는 서브필드로 설정된다.
도 9(d)에 도시하는 바와 같이, APL의 값이 10[%] ~ 15[%]일 때에는 제 1, 제 4, 제 8, 제 10 서브필드 SF1, SF4, SF8, SF10이 전체 셀 초기화기간 T1을 갖는 서브필드로 설정되고, 도 9(e)에 도시하는 바와 같이, APL의 값이 15[%] ~ 100[%]일 때에는 제 1, 제 4, 제 6, 제 8, 제 10 서브필드 SF1, SF4, SF6, SF8, SF10이 전체 셀 초기화기간 T1을 갖는 서브필드로 설정된다.
이상과 같이, 본 실시 예의 PDP장치(1)의 구동방법에서는 APL 검출부(28)(도 4를 참조)에서 검출되는 APL의 값에 의거하여 전체 셀 초기화기간 T1을 갖는 서브필드(SF)의 수가 규정되어 있다. 여기서, APL의 값이 큰 경우에는 흑색 표시영역이 좁은 화상이라고 생각할 수 있으나, 본 실시 예의 구동방법에서는 이와 같은 상태에서 전체 셀 초기화기간 T1을 구비하는 서브필드(SF)의 수를 증가시키고 있으므로, 기폭제 양의 증가를 도모할 수 있어서 방전의 안정화를 도모할 수 있다.
한편, APL의 값이 작은 경우에는 흑색 표시영역이 넓은 화상이라고 생각할 수 있으나, 이와 같은 상태에 대해서는 전체 셀 초기화기간 T1을 구비하는 서브필드(SF)의 수를 감소시키고 있으므로, 높은 흑색표시의 품질을 확보할 수 있다.
따라서, 본 실시 예의 PDP장치(1)의 구동방법에서는, 높은 휘도 영역이 있어도 APL의 값이 작으면, 흑색 표시영역의 휘도가 낮고, 콘트라스트(contrast)가 높은 화상의 표시가 가능해진다.
또, 본 실시 예에 관한 구동방법에서는, 전체 셀 초기화기간 T1에서 스캔 전극 Scn(l) ~ Scn(n)에 인가하는 전압의 인가개시 타이밍 t1에 선행하도록 하여 데 이터 전극 Dat(l) ~ Dat(m)에 전압 Vx(V)를 인가하고 있으므로, 상술한 것과 같이, 패널 면 내의 편차나 장기간의 구동에 의해서 부분적으로 방전개시전압이 저하된 영역이 존재하게 되는 경우나, 고해상도화에 의해 데이터 전극 Dat(l) ~ Dat(m)에 인가하는 인가전압을 상승시키는 경우 등에서도 안정한 초기화 방전을 발생시킬 수 있다.
또한, 본 실시 예의 PDP장치(1)에서는 패널(10)에서의 형광체 층 124R, 124G, 124B의 구성재료로 상기와 같은 형광체 재료를 선택적으로 사용하고 있다. 이와 같은 형광체 재료 중, 특히, 각 형광체 층 124R, 124G, 124B의 구성 중에 Y2O3 : Eu, Zn2SiO4 : Mn, CaMgSi2O6 : Eu 등의, 패널의 구동 시에 음으로 대전하기 쉬운 형광체 재료가 존재하도록 한 경우에는, 전체 셀 초기화기간 T1에서의 오 방전(강 방전)의 발생이 더 현저해진다는 사실이 확인되고 있다. 이에 대해, 본 실시 예의 구동방법을 채용하는 경우에는, 형광체 층 124R, 124G, 124B 등의 구성 중에 상기 "음으로 대전하기 쉬운 형광체 재료"를 포함하는 경우에도 전체 셀 초기화기간 T1에서의 오 방전의 발생을 효과적으로 억제할 수 있다.
도 9에서는 APL의 값에 의거하여 전체 셀 초기화기간 T1을 구비하는 서브필드(SF)의 설정방법을 5개의 패턴으로 나누는 예를 제시하였으나, 본 발명은 이에 한정을 받는 것은 아니다. 전체 셀 초기화기간 T1을 구비하는 서브필드(SF)의 설정방법에 대한 변형 예를 이하에서 소개한다.
(변형 예 1)
먼저, 전체 셀 초기화기간 T1을 구비하는 서브필드(SF)의 설정을 APL의 값에 의거하여 4개의 패턴으로 하는 예를 표 1에 나타낸다.
Figure 112007011072866-pct00001
표 1에 나타내는 바와 같이, 본 변형 예의 서브필드(SF) 설정방법에서는 APL의 값에 따라서 4개의 패턴으로 전체 셀 초기화기간 T1을 구비하는 서브필드(SF)를 설정하고 있다. 구체적으로는, APL의 값이 0 ~ 1.5(%)일 때에는 제 1 서브필드 SF1만을 전체 셀 초기화기간 T1을 갖는 서브필드로 설정하고, 다른 서브필드 SF2 ~ SF10을 선택 초기화기간 T4를 구비하는 서브필드로 하고 있다. 그리고 APL의 값이 1.5 ~ 5(%)일 때에는 제 1, 제 9 서브필드 SF1, SF9의 2개의 서브필드에 대해서 전체 셀 초기화기간 T1을 갖는 서브필드를 설정하고, APL의 값이 5 ~ 10(%)일 때에는 제 1, 제 4, 제 9 서브필드 SF1, SF4, SF9의 3개의 서브필드에 대해서 전체 셀 초기화기간 T1을 갖는 서브필드를 설정한다. 그리고 APL의 값이 10 ~ 100(%)일 때에는 제 1, 제 4, 제 8, 제 10 서브필드 SF1, SF4, SF8, SF10의 4개의 서브필드에 대해서 전체 셀 초기화기간 T1을 갖는 서브필드를 설정한다.
본 변형 예의 설정방법에 의해 전체 셀 초기화기간 T1을 구비하는 서브필드(SF)를 할당하는 것으로 해도 도 9에 도시하는 방법과 동일한 효과를 얻을 수 있다.
(제 2 변형 예)
이어서, 전체 셀 초기화기간 T1을 구비하는 서브필드(SF)의 설정을 APL의 값에 의거하여 3개의 패턴으로 하는 예를 도 2에 나타낸다.
Figure 112007011072866-pct00002
표 2에 나타내는 바와 같이, 본 변형 예에 관한 설정방법에서는, APL의 값이 0 ~ 1.5(%)일 때에는 제 1 서브필드 SF1만을 전체 셀 초기화기간 T1을 갖는 서브필드를 설정하고, APL의 값이 1.5 ~ 5(%)일 때에는 제 1, 제 4 서브필드 SF1, SF4의 2개의 서브필드에 대해서 전체 셀 초기화기간 T1을 갖는 서브필드를 설정하며, APL의 값이 5 ~ 100(%)일 때에는 제 1, 제 4, 제 6 서브필드 SF1, SF4, SF6의 3개의 서브필드에 대해서 전체 셀 초기화기간 T1을 갖는 서브필드를 설정한다. 본 변형 예에서는 필드 내에서의 선두에 가까운 서브필드(SF)에 대해서 전체 셀 초기화기간 T1을 구비하는 서브필드를 할당하도록 제어하고 있다.
이와 같이, 필드 내의 선두에 가까운 서브필드(SF)에 전체 셀 초기화기간 T1을 구비하는 서브필드를 할당하는 것으로 하면, 다음과 같은 우위성을 갖게 된다.
예를 들어, 유지방전 횟수가 많이 설정된 서브필드에서는 그 유지방전에 의해서 인접하는 방전 셀에 대해서 크로스 토크(cross-talk)를 발생시키기 쉽다. 그러므로 영향을 받는 인접하는 방전 셀에서는 벽 전하의 감소를 발생시켜서, 다음의 서브필드에서 기록방전이 발생하지 않아서, 화질의 열화를 발생시키는 경우가 있다. 특히, 저 계조의 서브필드에 크로스 토크의 영향이 미친 경우에는 화질 열화의 영향이 크다.
상기 이유에서, 통상, PDP의 구동에서는, 각 필드에서의 선두 가까이에 배치되는 저 계조의 서브필드에 대해서 전체 셀 초기화기간을 설정하는 방법이 채용되고 있고, 직전의 서브필드에서의 크로스 토크의 영향을 받은 경우에도 확실하게 방전 셀 내의 벽 전하 상태를 리셋하고 있다. 이와 같은 사항을 고려할 때, 표 2에 제시한 서브필드의 할당방법을 채용하는 경우에는 크로스 토크에 의한 기록불량을 억제할 수 있어서 확실하게 화질의 열화를 억제할 수 있다.
(제 2 실시 예)
제 2 실시 예의 PDP장치의 구동방법에 대해서 도 10을 사용하여 설명한다. 도 10은 본 실시 예의 PDP장치의 구동방법 중 전체 셀 초기화기간 T5에서 각 전극 Scn(1) ~ Scn(n), Sus(1) ~ Sus(n), Dat(1) ~ Dat(m)에 대해서 인가되는 전압의 파형을 나타내는 파형도이다.
본 실시 예의 PDP장치는 상기 PDP장치 1과 동일한 구성을 가지며, 또, 그 구동방법은 전체 셀 초기화기간 T5를 제외하면 도 5에 도시한 제 1 실시 예에 관한 방법과 동일하므로, 그 설명을 생략한다. 이하에서는 구동방법 중에서도 전체 셀 초기화기간 T5만을 중점적으로 설명한다.
도 10에 도시하는 바와 같이, 본 실시 예에 관한 구동방법에서는, 전체 셀 초기화기간 T5에서의 스캔 전극 Scn(l) ~ Scn(n)에 대한 인가 펄스 Pul. 1 및 서스테인 전극 Sus(l) ~ Sus(n)에 대한 인가 펄스 Pul. 2의 파형에 대해서는 상기 제 1 실시 예에 관한 구동방법과 동일하다. 본 실시 예의 구동방법에서 특징이 되는 부분은 데이터 전극 Dat(l) ~ Dat(m)에 대한 펄스 Pul. 8의 파형 및 그 인가개시 타이밍 t10에 있다.
데이터 전극 Dat(l) ~ Dat(m)에 대한 펄스 Pul. 8은 그 상승부분 P81의 개시 타이밍 t10이 스캔 전극 Scn(l) ~ Scn(n)에 대한 펄스 Pul. 1의 상승부분 P11의 개시 타이밍과 동시에 설정되어 있다. 그리고 펄스 Pul. 8에서의 상승부분 P81은 양의 기울기(Vx/(t12 - t10))를 갖는 램프 파형으로 되어 있다. 여기서, 상승부분 P81에서의 기울기에 대해서는 기록기간 T2에 인가되는 펄스 Pul. 5의 상승부분(도 5를 참조)의 기울기 보다도 작게 설정하는 것으로 한다.
펄스 Pul. 8에서의 유지부분 P82 및 상승부분 P83에 대해서는 상기 실시 예와 동일하다.
패널 면 내에서 방전개시전압이 저하된 영역이 존재하지 않는 경우에는, 본 실시 예에 관한 구동방법에서는 스캔 전극 Scn(l) ~ Scn(n)에 인가하는 인가 펄스 Pul. 1의 상승램프 파형 부분 P12의 도중의 타이밍 T13에서 1회째의 초기화 방전 Dis. 11이 발생하고, 하강램프 파형 부분 P15의 도중의 타이밍 T16에서 2회째의 초기화 방전 Dis. 12가 발생한다.
한편, 패널 면 내의 편차나 장기간의 구동 등의 요인에 의해 면 내에 방전개시전압이 저하된 영역이 발생한 경우에는, 전체 셀 초기화기간 T5의 전반부 T51에서 데이터 전극 Dat(l) ~ Dat(m)에 인가하는 펄스 Pul. 8의 인가에 의해, 상승부분이 P81의 도중의 타이밍 t11에서 서스테인 전극 Sus(l) ~ Sus(n)과의 사이에 방전 Dis. 13을 발생시키는 경우가 있다. 다만, 이 경우에 발생하는 방전 Dis. 13은 상승부분 P81이 상기 기울기를 갖는 것이므로, 강 방전이 아니라 약 방전이 된다. 그러므로 스캔 전극 Scn(l) ~ Scn(n)과 데이터 전극 Dat(l) ~ Dat(m)의 양쪽에 대해서 동시의 타이밍 t10에 펄스 Pul. 1, Pul. 8을 인가 개시해도, 이 펄스 Pul. 8의 인가에 의해서 스캔 전극 Scn(l) ~ Scn(n)에까지 파급되는 방전을 발생시키지는 않는다. 따라서, 본 실시 예에 관한 구동방법에서는 방전개시전압이 저하된 영역이 발생하고, 그 영역에서 펄스 Pul. 8의 인가에 의해서 방전 Dis. 13이 발생해도, 오 방전을 발생시키지 않고 2회의 초기화 방전 Dis. 14, Dis. 15를 발생시킬 수 있다.
이상의 설명으로부터, 본 실시 예의 PDP장치 및 그 구동방법에서도 상기 제 1 실시 예의 PDP장치(1) 및 그 구동방법이 갖는 우위성을 동일하게 갖는다. 또, 본 실시 예에서도 펄스 Pul. 8의 진폭 Vx(V)를 기록기간 T2에서의 펄스 Pul. 5의 진폭 Vm(V)과 동일한 값으로 설정하면, 상술과 같이, 장치의 비용의 감소에 기여한다.
또, 본 실시 예에 관한 구동방법에서는, 스캔 전극 Scn(l) ~ Scn(n)의 전위가 Vq(V)로 변화한 후에 데이터 전극 Dat(l) ~ Dat(m)의 전위를 Vx(V)로 하므로, 전위변화에 의한 왜곡에 의해서 데이터 드라이버(21)의 내압을 여분으로 확보할 필요가 없다. 따라서, 본 실시 예의 PDP장치에서는 상기 제 1 실시 예의 PDP장치(1)보다도 더 장치 비용의 감소를 도모할 수 있게 된다.
또한, 본 실시 예에 대해서도 상기 제 1 실시 예와 마찬가지로, 전체 셀 초기화기간 T5를 구비하는 서브필드(SF)의 설정을 APL 검출부(28)가 검출하는 APL의 값에 의거하여 실행하는 것으로 할 수도 있다.
(그 외의 사항)
상기에서는 2개의 실시 예에 의해 본 발명의 구성 및 작용?효과에 대하여 설명하였으나, 본 발명은 이에 한정을 받는 것은 아니다. 예를 들어, 상기 실시 예에서는 타이밍 t10에서 스캔 전극 Scn(l) ~ Scn(n)에 대한 펄스 Pul. 1과 데이터 전극 Dat(l) ~ Dat(m)에 대한 펄스 Pul. 8의 인가를 동시에 개시하는 것으로 하였으나, 반드시 동시에 행할 필요는 없다. 즉, 펄스 Pul. 8의 상승부분 P81의 기울기를 그대로 하고, 상기 제 1 실시 예의 구동방법과 같이, 펄스 Pul. 1의 인가개시 타이밍 t1보다도 선행하도록 하여 펄스 Pul. 8을 인가하는 것으로 해도 된다.
또, 펄스 Pul. 8의 인가개시 타이밍을 펄스 Pul. 1의 인가개시 타이밍에 대해서 선행시키는 등의 경우에는, 상승부분 P81의 기울기를 기록기간 T2에서의 인가 펄스 Pul. 5의 상승부분의 기울기와 동일하거나 혹은 크게 하는 것으로 해도 된다. 이 경우에도, 상기 제 1 실시 예와 같이 선행하는 타이밍에서 펄스 Pul. 8을 인가하며, 이에 의해서 전체 셀 초기화기간에서의 오 방전의 발생을 효과적으로 억제할 수 있다.
전체 셀 초기화기간 T1, T5에서의 펄스 Pul. 3, Pul. 8의 진폭 Vx(V)와 기록기간 T2에서의 펄스 Pul. 5의 진폭 Vw(V)를 반드시 동일한 값으로 설정할 필요는 없다.
또, 도 4에 도시하는 장치구성 외에, 장치의 구동시간을 카운트하는 시간 계측부를 설치하여, 이 시간 계측부에서 계측한 시간 데이터를 타이밍 발생부(24)에 출력하는 구성으로 해도 된다. 이와 같은 구성으로 하는 경우에는, 시간 계측부로부터의 시간 데이터에 의거하여 펄스 Pul. 3, Pul. 8의 진폭 Vx(V)를 제어할 수 있게 되어, 예를 들어, 구동시간이 장기간이 됨에 따라서 진폭 Vx(V)의 값을 크게 하도록 하면, 초기화 방전을 한층 더 안정화시킬 수 있게 된다. 여기서, 구동시간의 정의로는, 전체 점등시간을 상정한 것이나, 전원을 온(On)으로 하고 나서 오프(Off)로 하기까지의 시간을 상정한 것이나, 나아가서는 이들 양쪽을 상정하여 세밀한 제어를 실행할 수 있다.
또, 상기 실시 예에서는 배면 패널(12)에서의 데이터 전극(Dat)을 사용하여 전체 셀 초기화기간 T1, T5를 실행하는 것으로 하였으나, 펄스 Pul. 3, Pul. 8의 인가대상은 반드시 데이터 전극(Dat)에 한정되는 것은 아니다. 예를 들어, 배면 패널(12)에 데이터 전극(Dat)과는 다른 제 4의 전극을 설치해 두고, 이 전극에 대해서 펄스 Pul. 3, Pul. 8을 인가하는 것으로 해도 된다. 이에 의해, 전체 셀 초기화기간 T1, T5에 의한 벽 전하의 분포상태의 조작에 대한 자유도를 더 높게 할 수 있다.
또, 상기 실시 예에서는 전체 셀 초기화기간 T1, T5의 전반부 T11, T51에서의 데이터 전극 Dat(l) ~ Dat(m)에 인가하는 인가전압의 파형을, 구동시간 및 패널온도 중 적어도 일 측에 의거하여 그 진폭이 설정되는 것으로 하였으나, 다음과 같은 설정을 행할 수도 있다.
본 발명의 PDP장치 및 그 구동방법에서는, 전체 셀 초기화기간 T1, T5의 전반부 T11, T51에서 데이터 전극 Dat(l) ~ Dat(m)에 인가하는 인가전압의 파형을, 그 전위변화의 타이밍이 구동시간 및 패널온도 중 적어도 하나에 의거하여 설정하는 구성을 채용할 수 있다. 또, 본 발명의 PDP장치 및 그 구동방법에서는, 전체 셀 초기화기간 T1, T5의 전반부 T11, T51에서의 데이터 전극 Dat(l) ~ Dat(m)에 인가하는 인가전압의 파형을, APL에 따라서 "High"로 하는 타이밍이 설정되는 구성을 채용할 수도 있다. 또, 본 발명의 PDP장치 및 그 구동방법에서는, 전체 셀 초기화기간 T1, T5의 전반부 T11, T51에서의 데이터 전극 Dat(l) ~ Dat(m)에 인가하는 인가전압의 파형을, APL에 따라서 그 진폭이 설정되는 것으로 해도 된다.
또, 본 발명은, HD 이상의 해상도를 갖는 플라스마 디스플레이 패널 장치 및 그 구동방법에 적용할 수 있으며, 그 경우에는 상술한 바와 같이, 전체 셀 초기화기간에서의 데이터 전극(Dat)의 전위를 "High"로 했을 때의 방전의 발생을 억제할 수 있으므로, 저 계조에서의 점멸을 방지할 수 있어서 효과적이다. 여기서 HD(High Definition) 이상의 해상도를 갖는 패널은, 예를 들어 다음과 같은 것을 가리킨다.
? 패널 사이즈가 37인치인 경우 ; 1024 × 720(화소)의 HD 패널보다도 고해상도의 패널
? 패널 사이즈가 42인치인 경우 ; 1024 × 768(화소)의 HD 패널보다도 고해상도의 패널
? 패널 사이즈가 50인치인 경우 ; 1366 × 768(화소)의 HD 패널보다도 고해상도의 패널
또, HD 이상의 해상도를 갖는 패널에는 풀 HD 패널(1920 × 1080(화소))도 포함하고 있다.
또한, 형광체 층 124R, 124G, 124B를 각각 구성하는 형광체 재료로는, 상기의 재료 이외에도, 예를 들어 다음에 제시하는 각 색 형광체를 사용할 수 있다.
R 형광체 ; (Y, Gd)BO3 : Eu
G 형광체 ; (Y, Gd)BO3 : Tb와 Zn2SiO4 : Mn과의 혼합물
B 형광체 ; BaMg2Al14O24 : Eu
본 발명은 텔레비전 및 컴퓨터용 모니터 등의 고 해상도이면서 고품질이 요구되는 디스플레이 장치에 적용할 수 있다.

Claims (25)

  1. 제 1 전극과 제 2 전극으로 이루어지는 전극 쌍과, 당해 전극 쌍에 대해서 방전공간을 사이에 두고 교차하는 방향에 배치되는 제 3 전극을 각각 복수 가지며, 상기 전극 쌍과 제 3 전극의 각 입체교차부분에 대응하여 방전 셀이 구성되어서 이루어지는 패널부에 대해서, 각각 휘도 가중(brightness-weight)이 부여된 복수의 서브필드로 구성되는 1 필드 중에, 상기 모든 방전 셀에 대해 그 벽 전하 상태(wall charge state)의 초기화를 실행하는 전체 셀 초기화기간(all cell reset period)이 할당되어 이루어지는 플라스마 디스플레이 패널 장치의 구동방법으로,
    상기 전체 셀 초기화기간을, 상기 제 1 전극에 양의 기울기(positive slant)를 갖는 램프 파형(ramp waveform)의 전압을 인가하는 동시에, 상기 제 3 전극에 상기 제 2 전극에 대해서 양극성이 되는 파형의 전압을 인가하여 1회째의 초기화 방전을 발생시키는 기간 전반부와, 상기 제 1 전극에 음의 기울기(negative slant)를 갖는 램프 파형의 전압을 인가하는 동시에 상기 제 2 전극에 양극성이 되는 파형의 전압을 인가하여 2회째의 초기화 방전을 발생시키는 기간 후반부로 나눈 때,
    상기 기간 전반부에 있어서, 상기 제 3 전극에 인가하는 전압을 상기 제 1 전극에 인가하는 양의 기울기를 갖는 램프 파형 전압의 상승개시 타이밍보다도 선행하여 인가하는 플라스마 디스플레이 패널 장치의 구동방법.
  2. 제 1 항에 있어서,
    상기 기간 전반부에서 상기 제 3 전극에 대해 인가되는 전압의 파형은 양의 기울기의 상승램프 파형(rising ramp waveform) 부분을 갖는 것을 특징으로 하는 플라스마 디스플레이 패널 장치의 구동방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 1 전극과 제 2 전극으로 이루어지는 전극 쌍과, 당해 전극 쌍에 대해서 방전공간을 사이에 두고 교차하는 방향에 배치되는 제 3 전극을 각각 복수 가지며, 상기 전극 쌍과 제 3 전극의 각 입체교차부분에 대응하여 방전 셀이 구성되어 이루어지는 패널부와, 각각 휘도 가중이 부여된 복수의 서브필드로 구성되는 1 필드 중에, 상기 모든 방전 셀에 대해 그 벽 전하 상태의 초기화를 실행하는 전체 셀 초기화기간이 할당되어 이루어지는 방법으로 상기 패널부의 표시구동을 행하는 구동부를 갖는 플라스마 디스플레이 패널 장치로,
    상기 전체 셀 초기화기간을, 상기 제 1 전극에 양의 기울기를 갖는 램프 파형의 전압을 인가하는 동시에, 상기 제 3 전극에 상기 제 2 전극에 대해서 양극성이 되는 파형의 전압을 인가하여 1회째의 초기화 방전을 발생시키는 기간 전반부와, 상기 제 1 전극에 음의 기울기를 갖는 램프 파형의 전압을 인가하는 동시에 상기 제 2 전극에 양극성이 되는 파형의 전압을 인가하여 2회째의 초기화 방전을 발생시키는 기간 후반부로 나눈 때,
    상기 구동부는, 상기 전체 셀 초기화기간의 상기 기간 전반부에 있어서 상기 제 3 전극에 인가하는 전압을 상기 제 1 전극에 인가하는 양의 기울기를 갖는 램프 파형 전압의 상승개시 타이밍보다도 선행하여 인가하는 것을 특징으로 하는 플라스마 디스플레이 패널 장치.
  14. 제 13 항에 있어서,
    상기 구동부가 실행하는 상기 표시구동에 있어서, 상기 전체 셀 초기화기간의 상기 기간 전반부에서의 상기 제 3 전극에 대해 인가하는 전압 파형은 양의 상승램프 파형 부분을 갖도록 설정되어 있는 것을 특징으로 하는 플라스마 디스플레이 패널 장치.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020077002908A 2005-03-25 2006-03-17 플라스마 디스플레이 패널 장치 및 그 구동방법 KR101193396B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00089953 2005-03-25
JP2005089953 2005-03-25
PCT/JP2006/305417 WO2006103961A1 (ja) 2005-03-25 2006-03-17 プラズマディスプレイパネル装置およびその駆動方法

Publications (2)

Publication Number Publication Date
KR20070116215A KR20070116215A (ko) 2007-12-07
KR101193396B1 true KR101193396B1 (ko) 2012-10-24

Family

ID=37053222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077002908A KR101193396B1 (ko) 2005-03-25 2006-03-17 플라스마 디스플레이 패널 장치 및 그 구동방법

Country Status (4)

Country Link
JP (1) JP5214238B2 (ko)
KR (1) KR101193396B1 (ko)
CN (1) CN100550099C (ko)
WO (1) WO2006103961A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8400372B2 (en) * 2006-08-10 2013-03-19 Panasonic Corporation Plasma display device and method of driving plasma display panel
CN102576510A (zh) * 2009-10-13 2012-07-11 松下电器产业株式会社 等离子显示器装置的驱动方法、等离子显示器装置以及等离子显示器系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002351383A (ja) 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2003050563A (ja) 2001-05-30 2003-02-21 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル表示装置とその駆動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000227780A (ja) * 1999-02-08 2000-08-15 Mitsubishi Electric Corp 気体放電型表示装置およびその駆動方法
JP3455141B2 (ja) * 1999-06-29 2003-10-14 富士通株式会社 プラズマディスプレイパネルの駆動方法
JP3736671B2 (ja) * 2000-05-24 2006-01-18 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP3529737B2 (ja) * 2001-03-19 2004-05-24 富士通株式会社 プラズマディスプレイパネルの駆動方法および表示装置
JP4061927B2 (ja) * 2002-03-11 2008-03-19 松下電器産業株式会社 プラズマディスプレイ装置
JP2003271092A (ja) * 2002-03-19 2003-09-25 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4259853B2 (ja) * 2002-11-15 2009-04-30 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP4275472B2 (ja) * 2003-07-08 2009-06-10 株式会社日立製作所 プラズマディスプレイ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002351383A (ja) 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2003050563A (ja) 2001-05-30 2003-02-21 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル表示装置とその駆動方法

Also Published As

Publication number Publication date
JP5214238B2 (ja) 2013-06-19
JPWO2006103961A1 (ja) 2008-09-04
CN100550099C (zh) 2009-10-14
WO2006103961A1 (ja) 2006-10-05
CN101010713A (zh) 2007-08-01
KR20070116215A (ko) 2007-12-07

Similar Documents

Publication Publication Date Title
EP1244088B1 (en) Method of driving a plasma display panel
US5854540A (en) Plasma display panel driving method and plasma display panel device therefor
JP5146410B2 (ja) プラズマディスプレイ装置の駆動方法
JP3792323B2 (ja) プラズマディスプレイパネルの駆動方法
KR100793483B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100598182B1 (ko) 플라즈마 디스플레이 패널 및 이 패널의 구동 방법과 장치
US20090015520A1 (en) Plasma display panel apparatus and method for driving the same
JP4058299B2 (ja) プラズマディスプレイパネル表示装置とその駆動方法
KR101193396B1 (ko) 플라스마 디스플레이 패널 장치 및 그 구동방법
JP5000983B2 (ja) プラズマディスプレイ装置
KR100596546B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP2004341290A (ja) プラズマディスプレイ装置
JP2007086164A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイパネル装置
US20080143645A1 (en) Method of driving discharge display panel having driving waveform varying in first reset period
JPWO2006132334A1 (ja) プラズマディスプレイパネル装置の駆動方法およびプラズマディスプレイパネル装置
JP2003076320A (ja) プラズマディスプレイパネル表示装置およびその駆動方法
JP4438131B2 (ja) 表示パネルの駆動方法と放電式表示装置
KR20040018496A (ko) 플라즈마 디스플레이 패널 표시장치와 그 구동방법
KR100484197B1 (ko) 플라즈마 디스플레이 패널의 전력 제어 방법 및 그에적합한 장치
US20090009436A1 (en) Plasma display panel device and drive method thereof
KR20060086775A (ko) 플라즈마 디스플레이 패널의 구동방법
US20050083256A1 (en) Display device
KR20000003386A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20060109546A (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100774877B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee