JPWO2006132334A1 - プラズマディスプレイパネル装置の駆動方法およびプラズマディスプレイパネル装置 - Google Patents

Abstract

全セル初期化期間Ｔ１の前半部Ｔ１１では、タイミングｔ０において、スキャン電極Ｓｃｎの電位を０［Ｖ］からＶｐ［Ｖ］へと上昇させ、その後、前半部Ｔ１１が終了するタイミングｔ３に至るまで正極性の電位Ｖｐ［Ｖ］〜Ｖｇ［Ｖ］で維持する。 一方、同前半部Ｔ１１では、サスティン電極Ｓｕｓに対して、０［Ｖ］から電位Ｖｒ［Ｖ］に至る負のランプ波形部分を含む初期化パルスＰｕｌ．２が印加される。 パルスＰｕｌ．２の負のランプ波形部分の時間（ｔ１−ｔ０）は、パルスＰｕｌ．１のＰ１からＰ２に至るまでの部分の電位変化に要する時間よりも長く設定されている。

Description

本発明は、プラズマディスプレイパネル装置およびその駆動方法に関し、特に駆動時における初期化期間での誤放電の発生抑制技術に関する。

プラズマディスプレイパネルの中でも現在主流となっている交流面放電型のもの（以下では、単に「ＰＤＰ」と記載する。）は、次のような構成を有する。ＰＤＰは、２枚のパネルが互いに間隔をあけて対向配置され、外周部で封止され、内方にＸｅを含む放電ガスが充填されてなる構成となっている。ＰＤＰを構成する２枚のパネルの内、一方のパネル（前面パネル）は、ガラス基板の一方の主面に複数の表示電極対（スキャン電極、サスティン電極）が形成され、これを覆うように誘電体層および保護膜が順に積層された構成を有する。

一方、他方のパネル（背面パネル）は、ガラス基板における前面パネルと対向する側の主面に、複数のデータ電極が形成され、このデータ電極を覆うように誘電体層が積層形成されている。そして、背面パネルにおける誘電体層の面上には、ストライプ状あるいはワッフル状などの隔壁が形成されている。隔壁は、データ電極に並行する部分を有し、且つ、隣り合うデータ電極とデータ電極との間に立設され、前面パネルと背面パネルとの間のギャップ材として機能する。背面パネルには、隔壁の形成により、複数の凹部が形成されることになるが、この各凹部には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各発光色の蛍光体層が凹部毎に色分けされ形成されている。なお、前面パネルと背面パネルとは、前面パネルの表示電極対と背面パネルのデータ電極とが交差する方向に配される。

ＰＤＰを表示デバイスとするＰＤＰ装置では、上記ＰＤＰに駆動回路が接続された構成を有する。ＰＤＰ装置の駆動回路は、各電極に対して接続されるドライバと、この各ドライバに対して接続され、装置に入力される映像信号に基づき、サブフィールド法（フィールド内時分割階調表示方式）を用いて駆動信号を出力する駆動制御部とを主な構成として有する。

ＰＤＰ装置の駆動においては、フィールドを重み付けされた複数のサブフィールドに時分割し、各サブフィールドの点灯／非点灯の制御を実行することで階調表示を行う。各サブフィールドには、選択された放電セルにおいて、表示電極対の一方（スキャン電極）とデータ電極との間に書き込み放電を生じさせ、この放電によって壁電荷の形成を行う書き込み期間と、全ての放電セルの表示電極対間に交流電圧を印加し、この電圧印加によって先に選択的に壁電荷の形成がなされた放電セルで維持放電を生じさせる維持期間とが割り当てられる（例えば、特許文献１を参照）。

ところで、ＰＤＰ装置の駆動において、上述のように、書き込み期間と維持期間とからなるサブフィールドを単純に連続する場合には、前のサブフィールドにおける壁電荷の履歴が残ってしまい、画像品質という観点から問題となるので、１フィールド中に全セル初期化期間が設けられる。全セル初期化期間とは、ＰＤＰの全放電セルにおいて、一斉に初期化放電を発生させ、この初期化放電により前のサブフィールドでの壁電荷の履歴消去および書き込み動作のための壁電荷形成を実行する期間である。全セル初期化期間における各電極に印加されるパルスの波形について、図１１を用いて説明する。

図１１に示すように、全セル初期化期間では、２回の微弱放電（初期化放電）が発生するように各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔへの印加パルスが設定されている。時間的に先に発生する微弱放電を含む部分を前半部、後に発生する微弱放電を含む部分を後半部とする。全セル初期化期間の前半部においては、サスティン電極Ｓｕｓおよびデータ電極Ｄａｔの電位を０［Ｖ］に設定し、この状態でスキャン電極Ｓｃｎに対して電位Ｖｑ［Ｖ］から電位Ｖｒ［Ｖ］へと向かって緩やかに上昇する上りランプ波形の電圧を印加する。そして、スキャン電極Ｓｃｎの電位がＶｑ［Ｖ］からＶｒ［Ｖ］へと向かう途中で、スキャン電極Ｓｃｎを陽極とし、サスティン電極Ｓｕｓおよびデータ電極ｄａｔを陰極とする１回目の微弱放電が発生する。

次に、全セル初期化期間の後半部では、データ電極Ｄａｔの電位を０［Ｖ］に維持しながらサスティン電極の電位をＶｈ［Ｖ］に設定し、この状態でスキャン電極Ｓｃｎに電位Ｖｇ［Ｖ］から電位Ｖａ［Ｖ］に向かって緩やかに下降する下りランプ波形の電圧を印加する。スキャン電極Ｓｃｎの電位がＶｇ［Ｖ］からＶａ［Ｖ］へと向かう途中で、サスティン電極Ｓｕｓおよびデータ電極Ｄａｔを陽極とし、スキャン電極Ｓｃｎを陰極とする２回目の微弱放電が発生する。上述のように、全セル初期化期間では、この２回の微弱放電を発生させることにより、ＰＤＰの全ての放電セルでの初期化が実行される。

ところで、近年では、ＰＤＰの発光効率の向上を図るための一方策として放電ガスの全圧に対するＸｅ分圧の比率を上昇させるという方法が採用されることがある。このように放電ガス中のＸｅ分圧比率を上昇させたＰＤＰ装置では、図１１に示すように、全セル初期化期間において本来弱放電を発生させたいときに強い放電（強放電）が発生することがある。特に、全セル初期化期間の前半部で強放電が発生した場合には、その影響を受けて後半部においても強放電を生じる場合がある。このような全セル初期化期間の後半部で発生の強放電は、恰も書き込み期間における書き込み動作が実行されたのと同じ壁電荷状態を形成し、画像品質の低下を招いてしまう。

このような問題に対するアプローチとしては、例えば、全セル初期化期間の期間終了直後に、全ての放電セルを対象としてスキャン電極Ｓｃｎに補助消去パルスを印加するという方法がある（特許文献２を参照）。この文献で提案の技術では、全セル初期化期間直後におけるスキャン電極Ｓｃｎへの補助消去パルスの印加により、過剰な壁電荷を消去し、維持期間での誤放電の発生を抑制することができるとされている。
特開２０００−２４２２２４号公報 特開２００４−１９１５３０号公報

しかしながら、上記特許文献２の技術では、全セル初期化期間終了後に全ての放電セルを対象としてスキャン電極Ｓｃｎに補助消去パルスを印加しているので、強放電を生じていない放電セルにおける壁電荷の状態にまで影響を及ぼしてしまう。このため、上記特許文献２の技術を採用する場合には、書き込み期間における印加電圧のマージンが狭くなってしまうという問題がある。ここでのマージンとは、正常な書き込み放電を生じさせるために必要となる印加電圧の範囲などのことをいう。

また、上記特許文献２の技術を採用する場合には、補助消去パルスの印加により全セル初期化期間に強放電を生じた放電セルの異常壁電荷の消去を行うことが可能であるが、このように壁電荷の消去がなされた放電セルでは、続く書き込み期間での書き込み放電を生じさせることができないため、そのサブフィールドの維持期間において維持放電が生じないことになる。このため、特許文献２を採用した場合には、全セル初期化期間で上記強放電が発生したときに、ＰＤＰ装置の駆動における階調が犠牲となり、画像品質の低下を招いてしまう。

また、特許文献２の技術を採用する場合には、補助消去パルスの波形の設定が非常にシビアなものとなり、設計マージンの確保が困難なものとなる。即ち、補助消去パルスの幅を細幅にし過ぎた場合には、放電遅れのために消去放電が発生しないこともあり、逆に太幅にし過ぎた場合には、壁電荷が蓄積され誤放電が発生する原因となる。補助消去パルスの高さ（電圧値）を低く設定し、幅を太幅とすれば壁電荷の蓄積を回避することは可能となるが、パネル面内における放電セル間の特性バラツキなどを考慮するとき、安定した消去放電を生じさせようとする場合には、設計マージンの確保が困難となる。

また、上記特許文献２の技術は、全セル初期化期間における強放電の発生の防止を目的とするものではないため、この強放電および補助消去パルスの印加による放電などを原因とする画面のチラツキ等が発生し、画質の低下をもたらす。
さらに、近年では、フルスペックハイビジョンへの対応などのために高精細化がなされており、これに伴い、書き込み期間におけるデータ電極への印加電圧が高くなる傾向にある。これは、高精細化に伴う隣接する放電セル間での放電干渉の増加に対し、当該干渉に影響されることなく確実に書き込みの実行ができるようにする必要があるためである。

全セル初期化期間の前半においては、データ電極に対して印加する電圧Ｖｘ［Ｖ］は、装置コストおよび回路構成といった観点から、書き込み期間にデータ電極に印加される電圧値と同一値に設定しておくことが望ましい。このため、隣接する放電セル間での放電干渉に対する方策としての書き込み期間におけるデータ電極への印加電圧の上昇が、全セル初期化期間におけるデータ電極への印加電圧Ｖｘ［Ｖ］の上昇をも招くことになる。よって、このような場合においては、放電開始電圧が上昇した領域だけでなく、初期から上記電圧値で放電を開始する傾向が生じ、この放電が低階調域での放電干渉を引き起こす要因となる。従って、ＰＤＰ装置では、高精細化を進めようとすればするほど、低階調域でのチラツキといった問題を生じやすくなる。

本発明は、上記問題を解決しようとなされたものであって、高精細化に伴うデータ電極への印加電圧の上昇に際しても、書き込み放電のための電圧マージンを狭くすることなく、全セル初期化期間における誤放電の発生を確実に抑制でき、さらに低階調域におけるチラツキの発生を抑制することができる高い画像品質を有するＰＤＰ装置の駆動方法およびＰＤＰ装置を提供することを目的とする。

上記目的を達成するために、本発明は、次の構成を採用することとする。
本発明に係るＰＤＰ装置の駆動方法は、第１電極と第２電極とからなる電極対と、当該電極対に対して放電空間を挟んで立体交差する第３電極との各々を複数有し、電極対と第３電極との各立体交差部分に対応して放電セルが構成されてなるパネル部に対し、それぞれ輝度重み付けされた複数のサブフィールドで構成される１フィールド中に、全ての放電セルに対しその壁電荷状態の初期化を図る全セル初期化期間が割り当てられる方法であって、全セル初期化期間を、１回目の初期化放電を生じさせる第１区間と、２回目の初期化放電を生じさせる第２区間とに分けるとき、第１区間および第２区間の少なくとも一方の区間において、第１電極の電位を第３電極に対して放電開始電圧未満となる電位に向けて変化させ始め、当該第１電極の電位変化開始のタイミングに連動させて、第２電極の電位を第１電極の上記電位とは逆の極性に向け、且つ、ランプ波形を以って変化させ、第２電極に印加の電圧波形におけるランプ波形部分は、その変化開始から変化終了までの時間が、第１電極の電位を変化させ始めてから上記電位に到達するまでに要する時間よりも長く設定されていることを特徴とする。

また、本発明に係るＰＤＰ装置は、駆動部が上記本発明に係る駆動方法を用いてパネル部の表示駆動を実行することを特徴とする。

上記のように、本発明に係るＰＤＰ装置およびその駆動方法では、第１区間および第２区間の少なくとも一方の区間において、第１電極の電位を上記電位状態に変化させ、当該電位の変化状態あるいは上記電位状態で第２電極に上記ランプ波形の電圧を印加して行くものであって、そのランプ波形部分の設定時間（変化開始から変化終了までに要する時間）が第１電極の電位を上記電位とするのに要する時間よりも長く設定している。このため、本発明に係るＰＤＰ装置およびその駆動方法では、全セル初期化期間の上記電位設定方法を採用する区間において、第１電極と第２電極との間で安定した弱放電を発生させ、この弱放電で発生するプライミングを利用して第１電極と第３電極との間で弱放電を発生させることが可能となる。

また、本発明に係るＰＤＰ装置およびその駆動方法では、全セル初期化期間で第２電極に上記ランプ波形電圧を印加した場合にあってもその電圧値によっては第２電極と第３電極との間での対向放電が先行して発生することもある。しかし、この初期化動作における対向放電は、第２電極を陰極とし、第３電極を陽極とするものであるので、第３電極が陰極となる対向放電に比べて安定する。よって、本発明に係るＰＤＰ装置およびその駆動方法では、この放電形態をとる場合にも、安定した初期化放電を生じさせることが可能である。

上記特許文献２の技術では、全セル初期化期間の終了後に補助消去パルスを印加するので、これに続く書き込み期間での書き込み放電のマージンが狭くなってしまうという問題があったが、本発明に係るＰＤＰ装置およびその駆動方法では、上記特許文献２のような補助消去パルスを印加しなくても、確実に安定した初期化放電を発生させることができる。よって、本発明に係るＰＤＰ装置およびその駆動方法では、全セル初期化期間に続く書き込み期間での書き込み放電のマージンが狭くなるという問題を生じない。

上記特許文献２の技術では、全セル初期化期間の終了後に補助消去パルスを印加するので、蓄積壁電荷が消去され、維持期間における維持放電を発生させることができないという問題を生じるのに対して、本発明に係るＰＤＰ装置およびその駆動方法では、壁電荷の消去が行われず、維持期間に維持放電が生じないという問題を生じることもない。
また、本発明に係るＰＤＰ装置およびその駆動方法では、上記特許文献２のような細幅の補助消去パルスを印加しなくても、確実に全セル初期化期間での誤放電の発生を抑制することができるので、設計に係るマージンも十分に確保することができる。

従って、本発明に係るＰＤＰ装置およびその駆動方法では、書き込み放電のための電圧マージンを狭くすることなく、全セル初期化期間における誤放電の発生を確実に抑制でき、高い画像品質を有する。また、本発明に係るプラズマディスプレイパネル装置およびその駆動方法では、上記構成および方法を採用することにより、高精細化に伴い第３電極（データ電極）への印加電圧を高める場合にあっても、低階調域におけるチラツキの発生を確実に抑制することが可能である。

上記本発明に係るＰＤＰ装置およびその駆動方法では、上述のように、第１区間および第２区間の少なくとも一方の区間に対して、上記初期化動作を採用すれば上記効果を得ることができるが、特に、第１電極を陽極とし、第２電極を陰極とする初期化放電を生じさせる第１区間に対しての採用が望ましい。これは、通常、第２電極が形成された側の放電空間側に保護膜（ＭｇＯなどからなる膜）が形成され、第３電極が形成された側の放電空間側に蛍光体層が形成されることになるのであるが、蛍光体層の２次電子放出係数は保護膜のそれに比べて小さく、第３電極が陰極となる場合の対向放電は第３電極が陽極となる場合の対向放電に比べて不安定になるためである。即ち、第１電極が陽極となる放電を生じる第１区間に対して上記構成を適用すれば、上述のように、第１電極と第２電極との間で安定した弱放電を先行して発生させることができるので、放電の安定性という観点から効果的である。なお、この場合、第２電極に対し印加される電圧のランプ波形は、負の傾斜を有することになる。

また、従来から採用されているＰＤＰ装置の駆動方法では、全セル初期化期間において、第１区間を第２区間よりも先行させて設定するのが一般的であり、第１区間において上述のような理由から誤放電（強放電）が生じた場合には、それにより壁電荷が影響を受けてしまう。そして、第１区間で強放電を生じた場合には、上記第１区間での強放電の発生に伴う壁電荷形成に影響を受け、第２区間でも強放電を生じるに至る確率が高くなる。このような理由からも、全セル初期化期間の第１区間に対して上記本発明に係る初期化動作を採用することが望ましい。

さらに、第１区間に上記構成を採用する場合には、上記特許文献２に係る技術のような輝度の低いチラツキを発生することもなく、画像品質という観点からも優位である。
また、本発明に係るＰＤＰ装置およびその駆動方法では、第２電極に対して上記ランプ波形電圧を印加する区間において、第３電極に対して第１電極の電位と同一極性となる電位設定を行うことが望ましい。これは、上記区間において第３電極の電位を第１電極の電位と同一極性に向けて変化させることで、より確実に第１電極と第２電極との間の弱放電を先行して発生させることができるためである。

また、本発明に係るＰＤＰ装置およびその駆動方法では、上記構成を有する全セル初期化期間の設定を、そのフィールドの画像における平均ピクチャーレベル（ＡＰＬ）に基づいて設定することが望ましい。即ち、ＡＰＬの高い画像を表示する場合には、黒の画像表示領域が狭く、このため、フィールドを構成する全てのサブフィールドに対する上記全セル初期化期間が設定されたサブフィールドの割合を高くする。これにより、そのフィールドにおける書き込み放電の安定化を図ることが可能となり、且つ、プライミング量の増加によって放電の安定化を図ることも可能となる。

また、本発明に係るＰＤＰ装置およびその駆動方法では、第２電極に対してランプ波形電圧を印加し始めるタイミングを第１電極を上記電位に設定し始めるタイミングに対して前後１［μｓｅｃ．］以内の範囲としておくことが、初期化放電の安定化という観点から望ましい。
また、本発明に係る構成については、放電ガスにおけるＸｅ分圧比率に関わりなく上記効果を奏することが可能であるが、特に、放電ガスの全圧に対するＸｅ分圧の比率が７［％］以上という高Ｘｅの場合には、効果的である。

実施の形態１に係るＰＤＰ装置１の構成の内、パネル部１０の要部を抜き出して示す要部斜視図である。 ＰＤＰ装置１の概略構成を示すブロック図である。 ＰＤＰ装置１の駆動に際して、各期間Ｔ_１〜Ｔ_４に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す波形図である。 ＰＤＰ装置１の駆動において、全セル初期化期間Ｔ_１に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す詳細波形図である。 ＰＤＰ装置１の駆動において、全セル初期化期間Ｔ_１に表示駆動部２０が実行するステップＳ１〜Ｓ１５を示すフロー図である。 ＰＤＰ装置１の駆動において、全セル初期化期間Ｔ_１にタイミング発生部２４が刻むカウンタ値ＣＴと、各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔへの印加電圧の波形との関係を示す模式図である。 ＰＤＰ装置１の駆動において、１フィールド内でのサブフィールドＳＦ_１〜ＳＦ_１０の構成例を示すサブフィールド構成図である。 （ａ）は、変形例１に係る駆動方法において、全セル初期化期間Ｔ_１に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す詳細波形図であり、（ｂ）は、変形例２に係る駆動方法において、全セル初期化期間Ｔ_１に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す詳細波形図である。 変形例３に係る駆動方法において、全セル初期化期間Ｔ_５に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す詳細波形図である。 実施の形態２に係るＰＤＰ装置の駆動において、全セル初期化期間Ｔ_６に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す波形図である。 従来技術に係るＰＤＰ装置の駆動において、全セル初期化期間に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す波形図である。

符号の説明

１．プラズマディスプレイパネル装置
１０．パネル部
１１．前面パネル
１２．背面パネル
２０．表示駆動部
２１．データドライバ
２２．スキャンドライバ
２３．サスティンドライバ
２４．タイミング発生部
２５．Ａ／Ｄ変換部
２６．走査数変換部
２７．サブフィールド変換部
２８．ＡＰＬ検出部
１１１．前面基板
１１２．表示電極対
１１３、１２２．誘電体層
１１４．保護膜
１２１．背面基板
１２３．隔壁
１２４．蛍光体層
１１２１、１１２２．透明電極部
１１２３、１１２４．バス電極部
１２３１．隔壁主部
１２３２．隔壁副部
Ｓｃｎ．スキャン電極
Ｓｕｓ．サスティン電極
Ｄａｔ．データ電極

以下では、本発明を実施するための最良の形態について、一例をもって説明する。なお、以下で説明する実施の形態はあくまでも一例であって、本発明はこれに限定されるものではない。
（実施の形態１）
１．パネル部１０の構成
本発明の実施の形態１に係るＰＤＰ装置１の構成の内、パネル部１０の構成について、図１を用いて説明する。図１は、実施の形態１に係るパネル部１０の構造を示す要部斜視図（一部断面図）である。

図１に示すように、パネル部１０は、２枚のパネル１１、１２が間に放電空間１３をあけて対向配置された構成を有する。
１−１．前面パネル１１の構成
図１に示すように、パネル部１０を構成する２枚のパネル１１、１２の内、前面パネル１１は、前面基板１１１における背面パネル１２と対向する側の面（図１では下面）に、スキャン電極Ｓｃｎとサスティン電極Ｓｕｓからなる表示電極対１１２が、互いに平行に複数対配設され、この表示電極対１１２を覆うように、誘電体層１１３および保護膜１１４が順に被覆形成されている。

前面基板１１１は、例えば、高歪点ガラスあるいはソーダライムガラスから構成されている。また、スキャン電極Ｓｃｎおよびサスティン電極Ｓｕｓの各々は、ＩＴＯ（錫ドープ酸化インジウム）、ＳｎＯ_２（酸化錫）、ＺｎＯ（酸化亜鉛）などからなる幅広の透明電極部１１２１、１１２２と、電気抵抗を下げるためのＣｒ（クロム）−Ｃｕ（銅）−Ｃｒ（クロム）やＡｇ（銀）などから形成されたバス電極部１１２３、１１２４とをそれぞれ積層した状態で構成されている。

また、誘電体層１１３は、Ｐｂ−Ｂ系の低融点ガラス材料から形成され、保護膜１１４については、ＭｇＯ（酸化マグネシウム）あるいはＭｇＦ_２（弗化マグネシウム）などを主材料として構成されている。
なお、パネル部１０については、前面基板１１１の表面において、隣り合う表示電極対１１２と表示電極対１１２との間に、放電セルの光が互いに漏れ出るのを防止するためのブラックストライプを設けることとしてもよい。

１−２．背面パネル１２の構成
背面パネル１２は、背面基板１２１における前面パネル１１と対向する側の面（図１では上面）に、表示電極対１１２と略直交する方向において、データ電極Ｄａｔが複数配設されており、このデータ電極Ｄａｔを覆うように、誘電体層１２２が形成されている。また、この誘電体層１２２上には、隣り合うデータ電極Ｄａｔ間に主隔壁１２３１が立設され、さらに、この主隔壁１２３１と略直行する方向に補助隔壁１２３２が形成されている。本実施の形態に係るパネル部１０では、これら主隔壁１２３１と補助隔壁１２３２との組み合わせを以って隔壁１２３が構成されている。なお、図面上では詳細に示していないが、ｚ方向において、補助隔壁１２３２の上端は、主隔壁１２３１の上端よりも若干低く（例えば、１０〜２０［μｍ］程度）設定されている。

誘電体層１２２と隣り合う２条の主隔壁１２３１および２条の補助隔壁１２３２とで囲まれた窪み部分の内壁面には、蛍光体層１２４が設けられている。蛍光体層１２４は、色毎に赤色（Ｒ）蛍光体層１２４Ｒ、緑色（Ｇ）蛍光体層１２４Ｇ、青色（Ｂ）蛍光体層１２４Ｂの各々に分けられ、図１におけるｙ方向に主隔壁１２３１で仕切られた窪み部分毎に色分けされて形成されている。なお、図１のｘ方向においては、隣り合う主隔壁１２３１間で構成される列毎に同じ色の蛍光体層１２４Ｒ、１２４Ｇ、１２４Ｂが形成されている。

背面パネル１２における背面基板１２１についても、上記前面基板１１１と同様に、高歪点ガラスあるいはソーダライムガラスなどから構成されている。データ電極Ｄａｔは、例えば、銀（Ａｇ）などの金属材料から形成されており、背面基板１２１の表面上にＡｇペーストをスクリーン印刷して形成されている。なお、データ電極Ｄａｔの形成材料としては、Ａｇの他に、金（Ａｕ）、クロム（Ｃｒ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）等の金属材料や、例えば、これらを積層するなどの方法で組み合わせたものも用いることもできる。

誘電体層１２２は、基本的に前面パネル１１の誘電体層１１３と同じく、Ｐｂ−Ｂ系の低融点ガラス材料から形成されているが、酸化アルミニウム（Ａｌ_２Ｏ_３）や酸化チタン（ＴｉＯ_２）が含まれたものでもよい。また、隔壁１２３は、例えば、鉛ガラス材料を用い形成されている。
蛍光体層１２４Ｒ、１２４Ｇ、１２４Ｂの各々は、例えば、次に示すような各色蛍光体を単独で用いたり、あるいは、各々を混合した材料を用い形成されている。

赤色（Ｒ）蛍光体；（Ｙ、Ｇｄ）ＢＯ_３：Ｅｕ
ＹＶＯ_３：Ｅｕ
緑色（Ｇ）蛍光体；Ｚｎ_２ＳｉＯ_４：Ｍｎ
（Ｙ、Ｇｄ）ＢＯ_３：Ｔｂ
ＢａＡｌ_１２Ｏ_１９：Ｍｎ
青色（Ｂ）蛍光体：ＢａＭｇＡｌ_１０Ｏ_１７：Ｅｕ
ＣａＭｇＳｉ_２Ｏ_６：Ｅｕ
１−３．前面パネル１１と背面パネル１２との配置
パネル部１０は、前面パネル１１と背面パネル１２とが、背面パネル１２に形成された隔壁１２３をギャップ材として間に挟み、且つ、表示電極対１１２とデータ電極Ｄａｔとが略直交する方向に配され、この状態で各々の外周部どうしが封止されてなる構成を有している。この構成によって、上述のように、前面パネル１１と背面パネル１２との間には、各隔壁１２３によって仕切られた放電空間１３が形成され、両パネル１１、１２が密閉容器を形成することになる。放電空間１３には、Ｎｅガス、Ｘｅガス、Ｈｅガス等が混合されてなる放電ガスが充填され構成されている。放電ガスの封入圧力は、例えば、５０［ｋＰａ］〜８０［ｋＰａ］程度である。

なお、放電ガスにおいて、その全圧に対するＸｅ分圧の比率については、従来、７［％］未満に設定されていたが、近年では、パネルの発光輝度向上を目的として７［％］以上、さらには１０［％］以上と高く設定される傾向にある。
パネル部１０では、表示電極対１１２とデータ電極Ｄａｔとが立体交差する各箇所が放電セル（不図示）に対応する。そして、パネル部１０には、複数の放電セルがマトリックス配列された状態となっている。

２．ＰＤＰ装置１の構成
上記パネル部１０を備えるＰＤＰ装置１について、図２を用いて説明する。図２は、ＰＤＰ装置１の構成を模式的に表したブロック図である。なお、図２では、パネル部１０については電極Ｓｃｎ、Ｓｕｓ、Ｄａｔの配列のみを示している。
図２に示すように、本実施の形態に係るＰＤＰ装置１は、上記パネル部１０とこの各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに対して所要のタイミングおよび波形で電圧を印加する表示駆動部２０とから構成されている。パネル部１０には、行方向にｎ本のスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）およびｎ本のサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）が、互いに交互に配設されている。また、パネル部１０には、列方向にｍ本のデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）が配設されている。そして、放電セルは、隣り合う一対のスキャン電極Ｓｃｎｋ（ｋ＝１〜ｎ）およびサスティン電極Ｓｕｓｋ（ｋ＝１〜ｎ）と１本のデータ電極Ｄａｔｌ（ｌ＝１〜ｍ）との交差部分に対応して設けられ、パネル部１０全体として（ｍ×ｎ）個の放電セルを有する。

図２に示すように、表示駆動部２０は、パネル部１０における各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに接続されるデータドライバ２１、スキャンドライバ２２およびサスティンドライバ２３を有する。そして、表示駆動部２０には、各ドライバ２１〜２３の他に、タイミング発生部２４、Ａ／Ｄ変換部２５、操作変換部２６、サブフィールド変換部２７およびＡＰＬ（平均ピクチャレベル）検出部２８を有する。また、図示を省略しているが、表示駆動部２０には、電源回路も有している。映像信号ＶＤは、Ａ／Ｄ変換部２５に入力され、また、水平同期信号Ｈおよび垂直同期信号Ｖは、タイミング発生部２４、Ａ／Ｄ変換部２５、走査数変換部２６およびサブフィールド変換部２７に対して入力される。

表示駆動部２０のＡ／Ｄ変換部２５は、入力された映像信号ＶＤをデジタル信号の画像データへと変換し、変換後の画像データを走査数変換部２６およびＡＰＬ検出部２８へと出力する。ＡＰＬ検出部２８は、Ａ／Ｄ変換部２５から転送されてくる１画面毎の各放電セルの各階調値を示す表示画面データに基づき、当該１画面の全ての階調値を積算し、これを全放電セルの数で割った値を求める（ＡＰＬ値）。そして、ＡＰＬ検出部２８は、求めた値から最大階調値（例えば、２５６階調）に対する百分率を算出して平均ピクチャレベルを求め、その値をタイミング発生部２４へと出力する。平均ピクチャレベルの値が低いほど黒っぽい画面となり、値が高ければ白っぽい画面となる。

走査数変換部２６は、Ａ／Ｄ変換部２５から受け付けた画像データをパネル部１０の画素数に応じた画像データへと変換し、サブフィールド変換部２７へと出力する。サブフィールド変換部２７は、サブフィールドメモリ（不図示）を備え、走査数変換部２６から転送されてくる画像データをパネル部１０に階調表示させるための各サブフィールドでの放電セルの点灯／非点灯を示す２値データの集合であるサブフィールドデータに変換し、一旦サブフィールドメモリに格納する。そして、タイミング発生部２４からのタイミング信号に基づきサブフィールドデータをデータドライバ２１へと出力する。

データドライバ２１は、サブフィールド毎の画像データを各データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に対応する信号に変換し、各データ電極Ｄａｔを駆動するものである。データドライバ２１には、公知のドライバＩＣなどが備えられている。
タイミング発生部２４は、水平同期信号Ｈおよび垂直同期信号Ｖに基づいてタイミング信号を生成し、各ドライバ２１〜２３に信号を出力する。ここで、タイミング発生部２４は、ＡＰＬ検出部２８から入力されるＡＰＬ値に基づいて１フィールドを構成するサブフィールドの各々の初期化期間を全セル初期化期間であるか選択初期化期間であるかを決定し、１フィールド内での全セル初期化期間の適用回数を制御する。

スキャンドライバ２２は、タイミング発生部２４から送られてくるタイミング信号に基づいて、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に駆動電圧を印加する。スキャンドライバ２２についても、上記データドライバ２１と同様に、公知のドライバＩＣを備えて構成されている。
サスティンドライバ２３は、公知のドライバＩＣを備えて構成されており、タイミング発生部２４から送られてくるタイミング信号に基づいて、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に駆動電圧を印加する。

３．ＰＤＰ装置１の駆動方法
次に、上記構成を有するＰＤＰ装置１の駆動方法について、図３を用いて説明する。図３は、フィールド内時分割階調表示方式（サブフィールド法）を用いてＰＤＰ装置１の駆動を実行する方法を示している。
図３に示すように、ＰＤＰ装置１の駆動においては、１フィールドをＸ個のサブフィールドＳＦ_１〜ＳＦ_Ｘに分割し、サブフィールドＳＦ_１〜ＳＦ_Ｘの各々の輝度相対比率が１：２：４：〜：２^{（Ｘ−１）}となるように維持パルスＰｕｌ．６、Ｐｕｌ．７の数が設定されている。そして、各サブフィールドＳＦ_１〜ＳＦ_Ｘでの点灯／非点灯を表示輝度のデータに従って制御することにより、Ｘ個のサブフィールドの組み合わせを以って２^Ｘ階調での表示が可能となっている。なお、本実施の形態では、サブフィールドＳＦ_１〜ＳＦ_Ｘの各々ＳＦｉに対して、２^{（ｉ−１）}の維持パルスを割り当てることとしているが、本発明はこれに限定を受けるものではない。

図３に示すように、サブフィールドＳＦ_１〜ＳＦ_Ｘは、書き込み期間Ｔ_２と維持期間Ｔ_３とを有するとともに、全セル初期化期間Ｔ_１あるいは選択初期化期間Ｔ_４の何れかを有している。全セル初期化期間Ｔ_１と選択初期化期間Ｔ_４と、および書き込み期間Ｔ_２、維持期間Ｔ_３の各期間について説明する。
３−１．全セル初期化期間Ｔ_１
全セル初期化期間Ｔ_１では、パネル部１０の全ての放電セルにおいて一斉に初期化放電を生じさせ、それ以前のサブフィールドＳＦでの壁電荷の履歴を消去し、且つ、この後に続く書き込み期間Ｔ_２での書き込み動作に必要となる壁電荷の分布状態を形成するという動作を行う。

図３に示すように、全セル初期化期間Ｔ_１では、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対して、初期化パルスＰｕｌ．１を印加する。初期化パルスＰｕｌ．１は、接地電位から正の電位Ｖｐ［Ｖ］に変化し、電位Ｖｇ［Ｖ］とした後に負の傾きを有するランプ波形を以って負の電位Ｖａ［Ｖ］に変化し、その後に０［Ｖ］へと戻る波形を有する。ここで、初期化パルスＰｕｌ．１における０［Ｖ］から電位Ｖｐ［Ｖ］に至る電位上昇部分については、実際には急峻な傾きを有しており、例えば、１［ｎｓｅｃ．］〜５００［ｎｓｅｃ．］の時間を要して電位Ｖｐ［Ｖ］まで上昇する。なお、初期化パルスＰｕｌ．１の波形およびタイミングなどについては、後述する。

また、全セル初期化期間Ｔ_１では、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対して、初期化パルスＰｕｌ．２が印加される。初期化パルスＰｕｌ．２は、０［Ｖ］から電位Ｖｒ［Ｖ］に至る負のランプ波形部分と、その後にスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位がＶｇ［Ｖ］となるタイミングを以って０［Ｖ］へと戻される部分とを有する。その後、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対しては、正の電位Ｖｈ［Ｖ］を維持する初期化パルスＰｕｌ．３が印加される。このサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位Ｖｈ［Ｖ］は、その後の書き込み期間Ｔ_２でも維持される。なお、全セル初期化期間Ｔ_１におけるサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に印加の初期化パルスＰｕｌ．２、Ｐｕｌ．３についても後述する。

全セル初期化期間Ｔ_１におけるデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位は、期間全体を通して０［Ｖ］に維持されている。
そして、全セル初期化期間Ｔ_１では、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対する初期化パルスＰｕｌ．２の電位０［Ｖ］から電位Ｖｒ［Ｖ］に至るまでの間に、１回目の初期化放電を生じ、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対する初期化パルスＰｕｌ．１の電位Ｖｇ［Ｖ］から電位Ｖａ［Ｖ］に至るまでの間に２回目の初期化放電が生じる。ここで、本実施の形態では、１回目の初期化放電が発生する区間を前半部Ｔ_１１とし、２回目の初期化放電が生じる区間を後半部Ｔ_１２とする。

なお、上記全セル初期化期間Ｔ_１で発生の２回の初期化放電のうち、前半部Ｔ_１１で発生する１回目の初期化放電は、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）を陽極とし、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）およびデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）を陰極とする微弱な放電であり、後半部Ｔ_１２で発生する２回目の初期化放電は、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）を陰極とし、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）およびデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）を陽極とする微弱な放電である。

ＰＤＰ装置１における全ての放電セルにおいては、全セル初期化期間Ｔ_１での上記２回の初期化放電の発生により、壁電荷の履歴消去および壁電荷分布状態の調整がなされるとともに、放電遅れを小さくして書き込み期間Ｔ_２での書き込み放電を安定化させるためのプライミング（放電のための起爆剤＝励起粒子）が発生する。
３−２．選択初期化期間Ｔ_４
一方、本実施の形態では、サブフィールドＳＦ_２に選択初期化期間Ｔ_４を適用しているが、この選択初期化期間Ｔ_４では、直前のサブフィールドＳＦにおいて維持放電が生じた放電セルに対して選択的に初期化放電を生じさせる。

図３に示すように、選択初期化期間Ｔ_４では、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位をＶｈ［Ｖ］に維持するとともに、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位を０［Ｖ］に維持した状態とする。そして、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対しては、電位Ｖｑ［Ｖ］から電位Ｖａ［Ｖ］へと緩やかに下降する下りランプ波形の電圧を印加する。

選択初期化期間Ｔ_４では、上記初期化動作により、直前のサブフィールドＳＦで維持放電が生じた放電セルに対して選択的に微弱な初期化放電を発生させることができる。この初期化放電によりスキャン電極Ｓｃｎおよびサスティン電極Ｓｕｓの上、即ち、前面パネル１１における保護膜１１４表面の壁電荷が減衰され、データ電極Ｄａｔの上、即ち、蛍光体層１２４表面の壁電荷も書き込み動作に適した値へと調整される。

３−３．書き込み期間Ｔ_２
書き込み期間Ｔ_２では、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位を一旦０［Ｖ］に設定する。次に、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の内、１行目に表示すべき放電セルのデータ電極Ｄａｔ（ｉ）に振幅Ｖｗ［Ｖ］の書き込みパルスＰｕｌ．５を印加するとともに、１行目のスキャン電極Ｓｃｎ（１）に振幅Ｖｂ［Ｖ］の負極性の書き込みパルスＰｕｌ．４を印加する。このとき、データ電極Ｄａｔ（ｉ）とスキャン電極Ｓｃｎ（１）との交差部分での電圧は、外部印加電圧（Ｖｗ−Ｖｂ）［Ｖ］にデータ電極Ｄａｔ（ｉ）上の壁電荷およびスキャン電極Ｓｃｎ（１）上の壁電荷が加算されたものとなり、放電開始電圧を超える。

上記のような書き込み放電によって、選択された放電セルにおいては、データ電極Ｄａｔ（ｉ）とスキャン電極Ｓｃｎ（１）との間、およびスキャン電極Ｓｃｎ（１）とサスティン電極Ｓｕｓ（１）との間に書き込み放電を生じ、スキャン電極Ｓｃｎ（１）上に正の壁電荷、サスティン電極Ｓｕｓ（１）上に負の壁電荷、データ電極Ｄａｔ（ｉ）上に負の壁電荷が形成される。以上のようにして、１行目に表示すべき放電セルにおいて、書き込み放電により各電極Ｓｃｎ（１）、Ｓｕｓ（１）、Ｄａｔ（ｉ）上に壁電荷の形成を行う書き込み動作が実行される。

一方、書き込みパルスＰｕｌ．５を印加しなかったデータ電極Ｄａｔとスキャン電極Ｓｃｎ（１）との交差部分における電圧は、放電開始電圧を超えないので、書き込み放電を生じない。書き込み期間Ｔ_２では、上記一連の書き込み動作をｎ行目の放電セルに至るまで順次実行し、終了する。
３−４．維持期間Ｔ_３
維持期間Ｔ_３では、先ずサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位を０（Ｖ）に戻し、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対して振幅Ｖｍ［Ｖ］の維持パルスＰｕｌ．６を印加する。このとき、書き込み放電を生じた放電セルにおいて、スキャン電極Ｓｃｎ（ｊ）上とサスティン電極Ｓｕｓ（ｊ）との間には、維持パルスＰｕｌ．６の振幅Ｖｍ［Ｖ］にスキャン電極Ｓｃｎ（ｊ）上およびサスティン電極Ｓｕｓ（ｊ）上の壁電荷の大きさとが加算されたものとなり、放電開始電圧を超える。そして、スキャン電極Ｓｃｎ（ｊ）とサスティン電極Ｓｕｓ（ｊ）との間で維持放電が生じ、スキャン電極Ｓｃｎ（ｊ）上に負の壁電荷、サスティン電極Ｓｕｓ（ｊ）上に正の壁電荷が各々蓄積される。このとき、当該放電セルにおいては、データ電極Ｄａｔ上にも正の壁電荷が蓄積される。

書き込み期間Ｔ_２において書き込み放電を生じなかった放電セルでは、維持パルスＰｕｌ．６が印加されても維持放電を生じない。このため、この放電セルでは、初期化期間Ｔ_１、Ｔ_４終了時点での壁電荷状態が維持される。
続いて、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位を０［Ｖ］に戻し、かわってサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対して振幅Ｖｍ［Ｖ］の維持パルスＰｕｌ．７を印加する。この印加によって、上記スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）への印加パルスＰｕｌ．６によって維持放電を生じた放電セルでは、スキャン電極Ｓｃｎ（ｊ）とサスティン電極Ｓｕｓ（ｊ）との間での電圧が放電開始電圧を超え、維持放電を生じる。なお、上記スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）への印加パルスＰｕｌ．６によって維持放電を生じなかった放電セルでは、当該サブフィールドＳＦで維持放電を生じない。

維持期間Ｔ_３では、上記スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）へのパルスＰｕｌ．６の印加と、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）へのパルスＰｕｌ．７の印加とを交互に繰り返すことで、維持放電が継続的に発生する。そして、この維持放電の発生回数を以って各サブフィールドＳＦ_１〜ＳＦ_Ｘの輝度重み付けがなされている。
なお、維持期間Ｔ_３の最後には、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）とサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）との間に、所謂、細幅パルスを印加する。この細幅パルスの印加によって、データ電極Ｄａｔ（ｉ）上における正の壁電荷を維持したまま、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）上およびサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）上の壁電荷が消去される。

４．全セル初期化期間Ｔ_１での各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔへの印加電圧波形の詳細
本実施の形態に係るＰＤＰ装置１の駆動方法の中で最も特徴となる全セル初期化期間Ｔ_１について、図４を用いて詳しく説明する。
図４に示すように、全セル初期化期間Ｔ_１の前半部Ｔ_１１では、タイミングｔ０において、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位を０［Ｖ］からＶｐ［Ｖ］へと上昇させ（ポイントＰ１からポイントＰ２に至る部分）、その後、前半部Ｔ_１１が終了するタイミングｔ３に至るまで正極性の電位Ｖｐ［Ｖ］〜Ｖｇ［Ｖ］で維持する。なお、ポイントＰ２の電位Ｖｐ［Ｖ］と、ポイントＰ３の電位Ｖｇ［Ｖ］とは、同一であってもよいし、相違していても構わない。

また、全セル初期化期間Ｔ_１の後半部Ｔ_１２におけるスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位は、タイミングｔ３からタイミングｔ４にかけて負の傾きを有するランプ波形を以って、電位Ｖｇ［Ｖ］から負極性の電位Ｖａ［Ｖ］へと変化させる（ポイントＰ３からポイントＰ４に至る部分）。その後、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位を、タイミングｔ４において、０［Ｖ］へと変化させる（ポイントＰ４からポイントＰ５に至る部分）。

一方、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対しては、タイミングｔ０からタイミングｔ１にかけての区間において、負の傾きのランプ波形を以って電位０［Ｖ］から電位Ｖｒ［Ｖ］へと電位変化させる（ポイントＰ１１からポイントＰ１２に至る部分）。その後、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位を、タイミングｔ１からタイミングｔ２にかけての区間で電位Ｖｒ［Ｖ］で維持し（ポイントＰ１２からポイントＰ１３に至る部分）、タイミングｔ２において電位０［Ｖ］へと急激に変化させる（ポイントＰ１３からポイントＰ１４に至る部分）。そして、タイミングｔ２からタイミングｔ３に至るまでの区間は、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位を、電位０［Ｖ］に維持する（ポイントＰ１４からポイントＰ１５に至る部分）。

また、後半部Ｔ_１２においてサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に印加される初期化パルスＰｕｌ．３は、後半部Ｔ_１２の全体にわたって正極性の電位Ｖｈ［Ｖ］を維持するものである（ポイントＰ１６以後）。
全セル初期化期間Ｔ_１では、ＰＤＰ装置１のパネル部１０の全放電セルにおいて、上記初期化動作を以って前半部Ｔ_１１におけるタイミングｔ５から１回目の初期化放電Ｄｉｓ．１が発生し、後半部Ｔ_１２におけるタイミングｔ６から２回目の初期化放電Ｄｉｓ．２が発生する。上述のように、全セル初期化期間Ｔ_１では、上記２回の初期化放電Ｄｉｓ．１、Ｄｉｓ．２の発生により、壁電荷の履歴消去および壁電荷分布状態の調整がなされるとともに、放電遅れを小さくして書き込み期間Ｔ_２での書き込み放電を安定化させるためのプライミング（放電のための起爆剤＝励起粒子）が発生する。

ここで、全セル初期化期間Ｔ_１の前半部Ｔ_１１においてサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対して上記負のランプ波形部分（ポイントＰ１１からポイントＰ１２に至る部分）を含む初期化パルスＰｕｌ．２を印加するところが本実施の形態に係るＰＤＰ装置１の駆動方法の最も特徴とする部分である。そして、ＰＤＰ装置１の駆動方法においては、初期化パルスＰｕｌ．２のランプ波形部分の所要時間、即ち時間（ｔ１−ｔ０）が、初期化パルスＰｕｌ．１のポイントＰ１からポイントＰ２に至るまでの部分の電位変化に要する時間（例えば、１［ｎｓｅｃ．］〜５００［ｎｓｅｃ．］程度）よりも長く設定されている。

また、本実施の形態では、全セル初期化期間Ｔ_１における初期化パルスＰｕｌ．２のポイントＰ１１からポイントＰ１２に至る部分をランプ波形としているが、ここでいうランプ波形とは、例えば、９［Ｖ／μｓｅｃ．］以下の緩やかな傾きをもつ波形を示すものである。この事項については、例えば、”ＡＳＩＡ ＤＩＳＰＬＡＹ ’９８、ｐｐ．２３〜２７”などに詳細に説明されているので、ここでの説明を省略する。

なお、初期化動作のバリエーションとして初期化パルスＰｕｌ．１のポイントＰ１からポイントＰ２に至る部分に対して本実施の形態よりも緩やかな傾きを設定することも可能である。ただし、ポイントＰ１からポイントＰ２に至る部分に上述のように少し緩やかな傾きをもたせる場合にあっても、初期化パルスＰｕｌ．２におけるポイントＰ１１からポイントＰ１２に至るまでの所要時間（ｔ１−ｔ０）よりも短くなるように設定することが重要となる。

５．ＰＤＰ装置１およびその駆動方法が有する優位性
上述のように、本実施の形態に係るＰＤＰ装置１の駆動方法では、全セル初期化期間Ｔ_１の前半部Ｔ_１１において、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に初期化パルスＰｕｌ．１を印加するとともに、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に負のランプ波形部分を有する初期化パルスＰｕｌ．２を印加する。そして、前半部Ｔ_１１の初期化パルスＰｕｌ．２のランプ波形部分は、その変化に要する時間、即ち、図４のポイントＰ１１からポイントＰ１２に至るのに要する時間（ｔ１−ｔ０）が、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）への初期化パルスＰｕｌ．１のポイントＰ１からポイントＰ２に至るまでに要する時間（例えば、１［ｎｓｅｃ．］〜５００［ｎｓｅｃ．］程度）よりも長く設定されている。

このような初期化動作を採用する全セル初期化期間Ｔ_１の前半部Ｔ_１１では、パネル部１０の全ての放電セルにおいて、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）を陽極とし、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）およびデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）を陰極とする弱放電（初期化放電）Ｄｉｓ．１を発生するのであるが、上述のような初期化動作を採用するＰＤＰ装置１の駆動方法では、前半部Ｔ_１１において、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）とサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）との間で弱放電が先行して発生し、この弱放電で発生のプライミングを利用してスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）とデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）との間での弱放電が発生する。前半部Ｔ_１１における初期化放電Ｄｉｓ．１は、発生順序が上述のように決められた２つの弱放電から構成される。

よって、本実施の形態に係るＰＤＰ装置１の駆動においては、全セル初期化期間Ｔ_１で誤放電の発生を抑えながら、確実に全ての放電セルにおける初期化を実行することが可能である。
上記特許文献２に係る技術を採用するＰＤＰ装置の駆動においては、全セル初期化期間の終了後に補助消去パルスを印加するので、これに続く書き込み期間での書き込み放電のマージンが狭くなってしまうという問題を生じるが、対して、本実施の形態に係るＰＤＰ装置１の駆動方法では、そのような補助消去パルスの印加を実行しなくても良好な初期化を行えるので、書き込み放電のマージンが狭くなってしまうということがない。

また、上記特許文献２の技術を採用するＰＤＰ装置では、その駆動において、全セル初期化期間終了後に誤放電を生じたか生じなかったかとに関わらず消去パルスを印加するので、蓄積電荷が消去されてしまい、点灯させたい放電セルにおいて、維持期間に維持放電を生じないという事態を招く場合もある。これに対して、本実施の形態に係るＰＤＰ装置１の駆動方法では、特許文献２のような補助消去パルスの印加を実行しなくても、全放電セルの確実な初期化を実行できるので、点灯させたい放電セルにおいて、維持期間に所定の放電セルで維持放電を生じないという事態を生じることもない。

これらより、本実施の形態に係るＰＤＰ装置１の駆動方法では、書き込み期間Ｔ_２における書き込み放電のための電圧マージンを狭くすることなく、全セル初期化期間Ｔ_１での誤放電の発生を確実に抑制することができ、これによって高い画質性能を有する。
なお、本実施の形態では、全セル初期化期間Ｔ_１の中で前半部Ｔ_１１において、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）にランプ波形部分を有する初期化パルスＰｕｌ．２を印加することとしたが、これは次のような理由からである。

図１に示すように、ＰＤＰ装置１のパネル部１０では、前面パネル１１における放電空間１３側の表面は保護膜１１４が露出する状態となっており、対して、背面パネル１２における放電空間１３側の表面は蛍光体層１２４が露出する状態となっている。放電空間１３を臨む両層１１３、１２４は、ＭｇＯからなる保護膜１１４の方が蛍光体層１２４よりも、その２次電子放出係数が大きい。このため、データ電極Ｄａｔを陰極とし、スキャン電極Ｓｃｎとの間で発生の対向放電は、サスティン電極Ｓｕｓを陰極とし、スキャン電極との間で発生する面放電よりも不安定になる。さらに、スキャン電極Ｓｃｎとデータ電極Ｄａｔとの間の対向放電の内でも、データ電極Ｄａｔが陰極となる前半部Ｔ_１１での弱放電が特に不安定となる。よって、本実施の形態では、データ電極Ｄａｔが陰極となる対向放電（弱放電）を発生させる前半部Ｔ_１１に上記初期化動作を採用するものである。

以上のような事項より、後半部Ｔ_１２において、サスティン電極Ｓｕｓに対してランプ波形部分を有する初期化パルスを印加するというバリエーションにおいても、安定した初期化放電を生じさせるには有効であることは言うまでもない。
なお、図４に示すように、本実施の形態では、初期化パルスＰｕｌ．１の印加開始タイミング（ポイントＰ１のタイミング）と初期化パルスＰｕｌ．２の印加開始タイミング（ポイントＰ１１のタイミング）とを、タイミングｔ０で同時としたが、必ずしも同時とする必要はない。ここで、通常の駆動方法においては、ポイントＰ１のタイミングが先行し、このタイミングの後、０［μｓｅｃ．］〜１００［μｓｅｃ．］の範囲でポイントＰ１１のタイミングが設定される。ただし、１［μｓｅｃ．］程度の範囲内であれば、ポイントＰ１とポイントＰ１１のどちらが先行してもよい。

また、本実施の形態では、図４に示すように、前半部Ｔ_１１でスキャン電極Ｓｃｎを陽極とし、サスティン電極Ｓｕｓおよびデータ電極Ｄａｔを陰極とする初期化放電を生じさせる初期化動作を採用しているが、必ずしもこれに限定されるものではない。例えば、図４とは逆に、前半部Ｔ_１１で、スキャン電極Ｓｃｎを陰極とし、サスティン電極Ｓｕｓおよびデータ電極Ｄａｔを陽極とする初期化放電を発生させ、後半部Ｔ_１２で、スキャン電極Ｓｃｎを陽極とし、サスティン電極Ｓｕｓおよびデータ電極Ｄａｔを陰極とする初期化放電を生じさせる初期化動作を採用することもできる。この場合には、後半部Ｔ_１２に上記本実施の形態の特徴となる初期化動作を採用することで効果が得られる。

さらに、本実施の形態に係る駆動方法を採用する場合には、パネルの高精細化を図るために駆動時におけるデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加電圧を従来よりも高める場合にあっても、低階調域におけるチラツキの発生を抑制することが可能となる。
６．全セル初期化期間Ｔ_１において、表示駆動部２０が実行する駆動制御
以下では、全セル初期化期間Ｔ_１において、表示駆動部２０がパネル部１０に対して実行する駆動制御処理について、図５および図６を用いて説明する。

先ず、図２では図示を省略したが、タイミング発生部２４には、図４の各タイミングｔ０〜ｔ８の各間の差分よりも短い間隔の細幅クロックパルスを刻むクロックパルス部ＣＬＫと、クロックパルスＣＬＫで刻まれたクロックパルスを積算カウントするカウンタ部とを有する。
図５に示すように、全セル初期化期間Ｔ_１の駆動制御では、カウンタ部のカウンタ値ＣＴがリセットされる（ステップＳ１）。同時に、カウンタ積算を開始し（ステップＳ２）、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位をＶｐ［Ｖ］にセットする（ステップＳ３）。また、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位がＶｐ［Ｖ］に到達した時点で、電圧変化率（（Ｖｇ−Ｖｐ）／（ｔ３−ｔ０））でその電位を変化させ始める（ステップＳ４）。なお、電位Ｖｐ［Ｖ］と電位Ｖｇ［Ｖ］とは、上述のように略同一としているので、電位Ｖｐ［Ｖ］で維持されていると観ることもできる。

また、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対しては、その電位を電圧変化率（Ｖｒ／（ｔ１−ｔ０））の負のランプ波形で変化させ始める。この電位変化の開始タイミングについては、上述の通り、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位を０［Ｖ］からＶｐ［Ｖ］へと変化させるのと同一タイミングとする。
表示駆動部２０は、上記各電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）、Ｓｕｓ（１）〜Ｓｃｎ（ｎ）の電位変化の状態をカウンタ値ＣＴが”ａ”となるまで実行する（ステップＳ６：Ｎｏ）。そして、図６に示すように、カウンタ値ＣＴが”ａ”になった時点（ステップＳ６：Ｙｅｓ）でサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位をＶｒ（Ｖ）にセットし、維持する（ステップＳ７）。

表示駆動部２０は、上記状態をカウンタ値ＣＴが”ｂ”となるまで維持し（ステップＳ８：Ｎｏ）、カウンタ値ＣＴが”ｂ”になった時点で、図６に示すように、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位を０［Ｖ］にセットする（ステップＳ９）。そして、この状態は、前半部Ｔ_１１が終了する時点、即ち、カウンタ値ＣＴが”ｃ”となる時点まで維持され（ステップＳ１０：Ｎｏ）、カウンタ値ＣＴが”ｃ”となって時点（ステップＳ１０：Ｙｅｓ）で、図６に示すように、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位を電圧変化率（（Ｖａ−Ｖｇ）／（ｔ４−ｔ３））の負のランプ波形を以って変化させ始め（ステップＳ１１）、且つ、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位を正の電位Ｖｈ［Ｖ］にセットし、維持する（ステップＳ１２）。

表示駆動部２０は、上記状態をカウンタ値ＣＴが”ｄ”となるまで維持し（ステップＳ１３：Ｎｏ）、カウンタ値ＣＴが”ｄ”になった時点（ステップＳ１３：Ｙｅｓ）で、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位を０［Ｖ］にセットし（ステップＳ１４）、カウンタ積算を終了して（ステップＳ１５）、全セル初期化期間Ｔ_１の動作制御を終了する。

７．全セル初期化期間Ｔ_１を備えるサブフィールドＳＦの設定
次に、本実施の形態に係る駆動方法において、１フィールド中におけるサブフィールドＳＦの設定について、図７を用いて説明する。図７は、ＰＤＰ装置１の駆動において、１フィールドでのサブフィールドの構成を模式的に示すサブフィールド構成図である。なお、図７では、１フィールドを１０のサブフィールドＳＦ_１〜ＳＦ_１０で構成するものとしている。

本実施の形態に係るＰＤＰ装置１の駆動方法においては、ＡＰＬ検出部２８により検出されたＡＰＬに関するデータに基づいて、サブフィールドＳＦの構成が規定されている。
ＰＤＰ装置１の駆動方法では、１フィールド中に全セル初期化期間Ｔ_１を備えるサブフィールドＳＦと、選択初期化期間Ｔ_４を備えるサブフィールドＳＦとをともに含んでいる。そして、１フィールド中のどの部分に全セル初期化期間Ｔ_１を有するサブフィールドＳＦを適用するかが、上記検出されたＡＰＬに関するデータに基づいて決定されている。

図７（ａ）は、ＡＰＬの値が０［％］〜１．５［％］の範囲にあるときに適用されるサブフィールドＳＦ_１〜ＳＦ_１０が設定される。具体的には、第１サブフィールドＳＦ_１に全セル初期化期間Ｔ_１を備えるサブフィールドが割り付けられている。そして、第２サブフィールドＳＦ_２から第１０サブフィールドＳＦ_１０には、選択初期化期間Ｔ_４を備えるサブフィールドが割り付けられる。

同様にして、図７（ｂ）に示すように、ＡＰＬの値が１．５［％］〜５［％］の範囲にあるときには、第１サブフィールドＳＦ_１に加えて、第４サブフィールドＳＦ_４に対して全セル初期化期間Ｔ_１を備えるサブフィールドが適用される。また、図７（ｃ）に示すように、ＡＰＬの値が５［％］〜１０［％］のときには、図７（ｂ）に示すＡＰＬの値が１．５［％］〜５［％］の場合に比べて、第１０サブフィールドＳＦ_１０にも全セル初期化期間Ｔ_１を有するサブフィールドが割り付けられている。

図７（ｄ）に示すように、ＡＰＬの値が１０［％］〜１５［％］のときには、第１、第４、第８、第１０サブフィールドＳＦ_１、ＳＦ_４、ＳＦ_８、ＳＦ_１０に全セル初期化期間Ｔ_１を有するサブフィールドが割り付けられ、図７（ｅ）に示すように、ＡＰＬの値が１５［％］〜１００［％］のときには、第１、第４、第６、第８、第１０サブフィールドＳＦ_１、ＳＦ_４、ＳＦ_６、ＳＦ_８、ＳＦ_１０に全セル初期化期間Ｔ_１を有するサブフィールドが割り付けられている。

以上のように、本実施の形態に係るＰＤＰ装置１の駆動方法では、ＡＰＬ検出部２８（図２を参照。）で検出されるＡＰＬに関する値に基づいて全セル初期化期間Ｔ_１を有するサブフィールドＳＦが割り付けられている。ここで、ＡＰＬに関する値が高い場合には、黒表示領域が狭い画像であると考えられるが、本実施の形態に係るＰＤＰ装置１の駆動方法では、このような状態において、全セル初期化期間Ｔ_１を備えるサブフィールドの割り付け数を増加させているので、プライミングの増加を図ることが可能であって、放電の安定化を図ることができる。

一方、ＡＰＬに関する値が低い場合には、黒表示領域が広い画像であると考えられるが、このような状態に対しては、全セル初期化期間Ｔ_１を備えるサブフィールドＳＦの割り付け数を減らしているので、高い黒表示品質を確保することができる。
従って、本実施の形態に係るＰＤＰ装置１の駆動方法では、高い輝度領域があってもＡＰＬに関する値が低ければ、黒表示領域の輝度が低く、コントラストの高い画像表示が可能となる。

なお、図７に示す本実施の形態に係る全セル初期化期間Ｔ_１を有するサブフィールドＳＦの割り付け方法について、ＡＰＬに関する値と対応付けて表１に示す。

表１では、ＡＰＬに関する値に基づいて、全セル初期化期間Ｔ_１を備えるサブフィールドＳＦの設定の仕方を５つのパターンに分ける例を示したが、本発明は、これに限定を受けるものではない。全セル初期化期間Ｔ_１を備えるサブフィールドの割り付け方法についてのバリエーションを以下で紹介する。
（バリエーション１）
先ず、全セル初期化期間Ｔ_１を備えるサブフィールドの割り付け方法を、ＡＰＬに関する値に基づいて４パターンとする例を、表２に示す。

表２に示すように、本バリエーション１に係るサブフィールドの割り付け方法では、ＡＰＬの値により４パターンで、全セル初期化期間Ｔ_１を備えるサブフィールドの割り付けを行っている。具体的には、表２に示すように、ＡＰＬの値が０［％］〜１．５［％］のときには、第１サブフィールドＳＦ_１だけを全セル初期化期間Ｔ_１を有するサブフィールドとし、他のサブフィールドＳＦ_２〜ＳＦ_１０を選択初期化期間Ｔ_４を備えるサブフィールドとしている。そして、ＡＰＬの値が１．５［％］〜５［％］のときには、第１、第９サブフィールドＳＦ_１、ＳＦ_９の２つのサブフィールドに対してを全セル初期化期間Ｔ_１を有するサブフィールドとし、ＡＰＬの値が５［％］〜１０［％］のときには、第１、第４、第９サブフィールドＳＦ_１、ＳＦ_４、ＳＦ_９の３つのサブフィールドＳＦに対して全セル初期化期間Ｔ_１を有するサブフィールドＳＦを割り付ける。そして、ＡＰＬの値が１０［％］〜１００［％］のときには、第１、第４、第８、第１０サブフィールドＳＦ_１、ＳＦ_４、ＳＦ_８、ＳＦ_１０の４つのサブフィールドに対してを全セル初期化期間Ｔ_１を有するサブフィールドを割り付ける。

本バリエーション１に係る全セル初期化期間Ｔ_１を備えるサブフィールドの割り付け方法を採用する場合にも、表１に示す方法と同様の効果を得ることができる。
（バリエーション２）
次に、バリエーション２に係る全セル初期化期間Ｔ_１を備えるサブフィールドの割り付け方法について、表３を用いて説明する。

表３に示すように、本バリエーション２に係る割り付け方法では、ＡＰＬの値が０［％］〜１．５［％］のときには、第１サブフィールドＳＦ_１だけを全セル初期化期間Ｔ_１を有するサブフィールドとして割り付け、ＡＰＬの値が１．５［％］〜５［％］のときには、第１、第４サブフィールドＳＦ_１、ＳＦ_４の２つのサブフィールドに対して全セル初期化期間Ｔ_１を有するサブフィールドとして割り付け、ＡＰＬの値が５［％］〜１００［％］のときには、第１、第４、第６サブフィールドＳＦ_１、ＳＦ_４、ＳＦ_６の３つのサブフィールドに対して全セル初期化期間Ｔ_１を有するサブフィールドを割り付ける。

本バリエーション２では、フィールド内における先頭に近いサブフィールドに対して全セル初期化期間Ｔ_１を備えるサブフィールドを割り付けるように制御している。
このように、フィールド内の先頭に近いサブフィールドに全セル初期化期間Ｔ_１を備えるサブフィールドを割り付けることとすれば、次のような優位性を有することとなる。
例えば、維持放電回数が多く設定されたサブフィールドでは、その維持放電によって隣接する放電セルに対してクロストークを生じ易い。このため、影響を受ける隣接する放電セルにおいては、壁電荷の減少を生じてしまい、次のサブフィールドで書き込み放電を生じず、画質劣化を生じてしまうことがある。特に、低階調のサブフィールドにクロストークの影響が及んだ場合には、画質劣化の影響が大きい。

上記理由から、通常、ＰＤＰ装置の駆動においては、各フィールドにおける先頭近くに配される低階調のサブフィールドに対して全セル初期化期間を設定する方法が採られており、直前のサブフィールドにおけるクロストークの影響を受けた場合にも、確実に放電セル内の壁電荷状態をリセットしている。このような事項を考慮するとき、表３に示すようなサブフィールドの割り付け方法を採用する場合には、クロストークによる書き込み不良を抑制することができ、確実に画質劣化を抑制することができる。
（変形例１）
次に、変形例１に係るＰＤＰ装置の駆動方法について、図８（ａ）を用い説明する。図８（ａ）は、ＰＤＰ装置の駆動時において、全セル初期化期間Ｔ_１に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに対し印加される電圧波形を示す波形図である。なお、本変形例１においては、全セル初期化期間Ｔ_１における電圧波形以外については、上記実施の形態１に係るＰＤＰ装置１およびその駆動方法と同一である。

図８（ａ）に示すように、本変形例１に係る駆動方法では、上記実施の形態１に係るＰＤＰ装置１に対し、全セル初期化期間Ｔ_１の前半部Ｔ_１１でのサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に印加の印加パルスＰｕｌ．１２における負のランプ波形部分（ポイントＰ１１からポイントＰ３２に至る部分）の傾きが異なっている。具体的には、本変形例１に係るＰＤＰ装置の駆動方法では、パルスＰｕｌ．１２における負のランプ波形部分の傾きが、ＡＰＬ検出部２８で算出されるＡＰＬに関する値に基づいて設定されている。図８（ａ）に示すように、負のランプ波形部分の傾きが急になれば、電位Ｖｒ［Ｖ］に到達するタイミングｔ１１が早くなり、ポイントＰ３２が上記実施の形態１に係る駆動方法に比べて前の方へとずれる。

なお、パルスＰｕｌ．１２における負のランプ波形部分の傾きについては、ＡＰＬに関する値に基づき設定する他に、パネルあるいは外周の温度や、駆動時間などに基づいて設定することとしてもよい。
本変形例１に係る駆動方法では、パルスＰｕｌ．１２における負のランプ波形部分の傾きを上記の何れかの要因に基づき変化させることとしているので、上記実施の形態１に係る駆動方法に対し、黒輝度を抑えながら、正常な初期化動作のマージンを広く確保できる、という優位性を有する。即ち、保護膜１１４におけるＭｇＯの特性にもよるが、一般的には、低温になればなるほど、あるいは、累積駆動時間が長くなればなるほど、初期化期間における誤放電が発生しやすくなる。これは、プライミング粒子が減少することに起因するものである。このような事項を考慮して、本変形例に係る駆動方法では、上記の何れかの要因またはその組み合わせに基づき、パルスＰｕｌ．１２における負のランプ波形部分の傾きを変化させるので、上記優位性を有する。
（変形例２）
次に、変形例２に係るＰＤＰ装置の駆動方法について、図８（ｂ）を用い説明する。なお、本変形例２に係る駆動方法においても、上記変形例１と同様、全セル初期化期間Ｔ_１における電圧波形以外については、上記実施の形態１に係るＰＤＰ装置１およびその駆動方法と同一である。

図８（ｂ）に示すように、本変形例２に係る駆動方法では、上記実施の形態１に係るＰＤＰ装置１に対し、全セル初期化期間Ｔ_１の前半部Ｔ_１１でのサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に印加の印加パルスＰｕｌ．２２における負のランプ波形部分（ポイントＰ１１からポイントＰ４２に至る部分）の終点Ｐ４２での電位Ｖｒ_１［Ｖ］が異なっている。また、ポイントＰ４３においても、電位Ｖｒ_１［Ｖ］となっている。そして、負のランプ波形部分の傾きが上記実施の形態１と同様であるとしたならば、電位Ｖｒ_１［Ｖ］の値を変化させることに伴い、負のランプ波形部分の終点Ｐ４２のタイミングｔ２１が異なることになる。

本変形例２に係る駆動方法では、負のランプ波形部分の終点Ｐ４２における電位Ｖｒ_１［Ｖ］の値がＡＰＬ検出部２８で算出されるＡＰＬに関する値に基づいて設定されている。なお、上記変形例１に係る駆動方法と同様に、本変形例２においても、パネルあるいは外周の温度や、駆動時間などに基づいて電位Ｖｒ_１［Ｖ］を変化させることとしてもよい。

本変形例２では、上記駆動方法を採用することで、上記実施の形態１に係る駆動方法を採用する場合の優位性に加えて、黒輝度を抑えながら、正常な初期化動作のマージンを広く確保できる、という優位性を有する。即ち、上記変形例１と同様に、上記の何れか要因またはその組み合わせに基づき、パルスＰｕｌ．２２におけるランプ波形部分の振幅を変化させ、これによりプライミング粒子量を適切に制御することができる。従って、本変形例２に係る駆動方法においても、黒輝度を抑えながら、正常な初期化動作のマージンを広く確保できる。
（変形例３）
次に、変形例３に係るＰＤＰ装置の駆動方法について、図９を用い説明する。なお、本変形例３に係る駆動方法においても、上記変形例１、２と同様、全セル初期化期間Ｔ_５における各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形以外については、上記実施の形態１に係るＰＤＰ装置１およびその駆動方法と同一である。

図９に示すように、本変形例３に係る駆動方法では、上記変形例２に係る駆動方法と同様に、全セル初期化期間Ｔ_５の前半部Ｔ_５１でのサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に印加の印加パルスＰｕｌ．３２における負のランプ波形部分（ポイントＰ１１からポイントＰ６２に至る部分）の終点Ｐ６２での電位Ｖｒ_２［Ｖ］が、上記実施の形態１に係る駆動方法との差異である。そして、負のランプ波形部分の傾きが上記実施の形態１と同様であるとしたならば、電位Ｖｒ_２［Ｖ］の値を変化させることに伴い、負のランプ波形部分の終点Ｐ６２のタイミングｔ３１が異なることになる。

本変形例３に係る駆動方法においても、負のランプ波形部分の終点Ｐ６２における電位Ｖｒ_２［Ｖ］の値がＡＰＬ検出部２８で算出されるＡＰＬに関する値、あるいは、パネルあるいは外周の温度や、駆動時間の何れかの要因、またはその組み合わせに基づいて設定されている。
上記変形例２に係る駆動方法では、タイミングｔ２以降における駆動波形を上記実施の形態１に係る駆動方法と同様としていたのに対し、本変形例３に係る駆動方法においては、タイミングｔ３１よりも後の各タイミングｔ３３、ｔ３６、ｔ３４を期間前方へとシフトさせている。即ち、本変形例３に係る駆動方法では、ポイントＰ６２の電位Ｖｒ_２［Ｖ］を変化させることで、タイミングｔ３１も変化することになるのであるが、その変化分を、それ以降の各タイミングｔ３３、ｔ３６、ｔ３４にも適用し、図９の場合にはタイミングｔ３３、ｔ３６、ｔ３４が期間前方へとシフトするものである。

さらに、本変形例３に係る駆動方法では、スキャン電極Ｓｃｎへの印加パルスＰｕｌ．３２、Ｐｕｌ．３３を上述のように変化させるとともに、これに連動して、サスティン電極Ｓｕｓへの印加パルスＰｕｌ．３１についても、タイミングｔ３１よりも後の部分を期間前方へとシフトさせている。
本変形例３に係る駆動方法においては、上記特徴を有することにより、上記変形例２に係る駆動方法と同様の優位性を有するとともに、より初期化放電をきめ細かに制御することができる。さらに、本変形例３に係る駆動方法では、全セル初期化期間Ｔ_５の長さ、特に前半部Ｔ_５１に要する時間を必要最小限に抑えることができ、パネルの高精細化により適している。
（実施の形態２）
実施の形態２に係るＰＤＰ装置の駆動方法について、図１０を用いて説明する。図１０は、本実施の形態に係るＰＤＰ装置の駆動方法の内、全セル初期化期間Ｔ_６において各電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）、Ｓｕｓ（１）〜Ｓｕｓ（ｎ）、Ｄａｔ（１）〜Ｄａｔ（ｍ）に対して印加される電圧波形を示す波形図である。

本実施の形態に係るＰＤＰ装置については、上記ＰＤＰ装置１と同様の構成を有し、また、その駆動方法は、全セル初期化期間Ｔ_６を除いて図３に示す実施の形態１に係る方法と同一であるので、その説明を省略する。以下では、駆動方法の中でも全セル初期化期間Ｔ_６だけに絞って説明する。
図１０に示すように、本実施の形態に係る駆動方法では、全セル初期化期間Ｔ_６におけるスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対する印加パルスＰｕｌ．１、およびサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対する印加パルスＰｕｌ．２、Ｐｕｌ．３の各波形については、上記実施の形態１に係る駆動方法の各波形と同一である。本実施の形態に係る駆動方法で特徴となる部分は、全セル初期化期間Ｔ_６の前半部Ｔ_６１において、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位を正極性となるＶｘ［Ｖ］にしておくところにある。

すなわち、本実施の形態２に係るＰＤＰ装置の駆動方法では、全セル初期化期間Ｔ_６の前半部Ｔ_６１において、タイミングｔ０でデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位を０［Ｖ］からＶｘ［Ｖ］へと変化させ（図１０のポイントＰ２１からポイントＰ２２に至る部分）、前半部Ｔ_６１が終了するタイミングｔ２まで当該電位Ｖｘ［Ｖ］を維持し（ポイントＰ２２からポイントＰ２３に至る部分）、タイミングｔ２でデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位を０［Ｖ］へと変化させる（ポイントＰ２３からポイントＰ２４に至る部分）。

なお、本実施の形態２に係るＰＤＰ装置の駆動方法では、上述の前半部Ｔ_６１以外の動作制御に上記実施の形態１との差異はない。
以上のよな初期化動作を採用する駆動方法では、上記実施の形態１と同様に、前半部Ｔ_６１で１回目の初期化放電Ｄｉｓ．１が発生し、後半部Ｔ_６２で２回目の初期化放電Ｄｉｓ．２が発生する。そして、本実施の形態２で特徴となっている前半部Ｔ_６１では、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）が陽極、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）が陰極となる弱放電を先行させて発生させ、これに続いてスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）が陽極、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）が陰極となる弱放電を発生させることができる。このメカニズムについては、上記実施の形態１と同様である。

本実施の形態２では、全セル初期化期間Ｔ_６の前半部Ｔ_６１において、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位をＶｘ［Ｖ］で維持しているので、上記実施の形態１に係る駆動方法の場合よりも、より確実にスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）とサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）との間での弱放電を先行発生させることができる。よって、本実施の形態２に係るＰＤＰ装置１の駆動方法では、上記実施の形態１に係る駆動方法にも増して、誤放電の発生を確実に防止することができる。

また、本実施の形態に係る駆動方法を採用した場合にも、パネルの高精細化を図るために駆動時におけるデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加電圧を従来よりも高める場合にあっても、低階調域におけるチラツキの発生を抑制することが可能となる。
なお、本実施の形態２に係る駆動方法では、全セル初期化期間Ｔ_６における各電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）、Ｓｕｓ（１）〜Ｓｕｓ（ｎ）、Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加パルスの波形の設定の仕方によっては、弱放電の発生順序が変化する可能性もある。例えば、図１０に示す電位Ｖｘ［Ｖ］を十分高い電位とする場合には、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）とサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）との間での弱放電よりも、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）とデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）との間での弱放電が先行して発生することも想定し得る。

ただし、上記のように弱放電の発生順序が変わってしまう場合においても、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）とデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）との間での弱放電は、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）が陽極であり、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）が陰極となるものである。このため、この弱放電（対向放電）は、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）が陽極、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）が陰極となる対向放電に比べて遥かに安定したものとなる。この理由は、上述の通り、保護膜１１４と蛍光体層１２４との２次電子放出係数の相違にある。

（その他の事項）
上記では、２つの実施の形態１、２および３つの変形例１〜３を以って本発明の構成および作用・効果について説明したが、本発明はこれに限定を受けるものではない。例えば、上記実施の形態１、２では、タイミングｔ０において、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対するパルスＰｕｌ．１の印加と、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対するパルスＰｕｌ．２の印加とを同時に開始することとしたが、必ずしも同時に行う必要はない。例えば、図４のポイントＰ１をポイントＰ１１に対して先行させてもよいし、逆に後にしてもよい。ただし、ポイントＰ１とポイントＰ１１との時間的な差異については、余り大きくし過ぎると初期化放電の発生に悪影響を生じるので、例えば、１［ｎｓｅｃ．］〜１０００［ｎｓｅｃ．］程度の時間差としておくことが望ましい。

また、本発明に係るＰＤＰ装置では、図２に示す装置構成の他に、パネル部１０の温度を監視するパネル温度監視部を設け、その温度情報に基づいて１フィールド中における全セル初期化期間Ｔ_１、Ｔ_５、Ｔ_６を備えるサブフィールドの割り付け数やその時間、さらには初期化パルスＰｕｌ．２における電位Ｖｒ［Ｖ］の振幅やポイントＰ１１からポイントＰ１２に至るまでの部分の電圧変化率（傾き）を設定するようにすることもできる。

また、本発明に係るＰＤＰ装置では、その構成中に駆動時間をカウントし、カウントした駆動時間を積算（累積）して行く駆動時間カウント部を設けるようにすることも可能であり、このような構成を設けた場合には、その積算値に基づいて１フィールド中における全セル初期化期間Ｔ_１、Ｔ_５、Ｔ_６を備えるサブフィールドの割り付け数やその時間、さらには初期化パルスＰｕｌ．２における電位Ｖｒ［Ｖ］の振幅やポイントＰ１１からポイントＰ１２に至るまでの部分の電圧変化率（傾き）を設定するようにすることができる。

また、本発明は、ＨＤ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）以上の解像度を有するプラズマディスプレイパネル装置およびその駆動方法に適用することができ、この場合には、上記効果を得ることができる。ここで、ＨＤ以上の解像度を有するプラズマディスプレイパネル装置とは、例えば、次のようなものを指している。
・パネルサイズが３７インチの場合；１０２４×７２０［画素］のＨＤパネルよりも高解像度のパネル
・パネルサイズが４２インチの場合；１０２４×７６８［画素］のＨＤパネルよりも高解像度のパネル
・パネルサイズが５０インチの場合；１３６６×７６８［画素］のＨＤパネルよりも高解像度のパネル
また、”ＨＤ以上の高解像度を有するパネル”には、”フルＨＤパネル（１９２０×１０８０［画素］）も含むものである。

さらに、上記実施の形態１などでは、蛍光体層１２４Ｒ、１２４Ｇ、１２４Ｂの各々を構成する蛍光体材料を例示したが、それ以外にも次に示すような各蛍光体材料を用いることができる。
Ｒ蛍光体；（Ｙ、Ｇｄ）ＢＯ_３：Ｅｕ
Ｇ蛍光体；（Ｙ、Ｇｄ）ＢＯ_３：ＴｂとＺｎ_２ＳｉＯ_４：Ｍｎとの混合物
Ｂ蛍光体；ＢａＭｇ_２Ａｌ_１４Ｏ_２４：Ｅｕ
さらに、上記実施の形態２に係るＰＤＰ装置の駆動方法に対し、上記変形例１あるいは変形例２に係る駆動方法を合わせて適用することも可能である。

本発明は、テレビジョン及びコンピュータ用モニタなどの高精細で高品質が要求されるディスプレイデバイスに適用が可能である。

本発明は、プラズマディスプレイパネル装置およびその駆動方法に関し、特に駆動時における初期化期間での誤放電の発生抑制技術に関する。

プラズマディスプレイパネルの中でも現在主流となっている交流面放電型のもの（以下では、単に「ＰＤＰ」と記載する。）は、次のような構成を有する。ＰＤＰは、２枚のパネルが互いに間隔をあけて対向配置され、外周部で封止され、内方にＸｅを含む放電ガスが充填されてなる構成となっている。ＰＤＰを構成する２枚のパネルの内、一方のパネル（前面パネル）は、ガラス基板の一方の主面に複数の表示電極対（スキャン電極、サスティン電極）が形成され、これを覆うように誘電体層および保護膜が順に積層された構成を有する。

一方、他方のパネル（背面パネル）は、ガラス基板における前面パネルと対向する側の主面に、複数のデータ電極が形成され、このデータ電極を覆うように誘電体層が積層形成されている。そして、背面パネルにおける誘電体層の面上には、ストライプ状あるいはワッフル状などの隔壁が形成されている。隔壁は、データ電極に並行する部分を有し、且つ、隣り合うデータ電極とデータ電極との間に立設され、前面パネルと背面パネルとの間のギャップ材として機能する。背面パネルには、隔壁の形成により、複数の凹部が形成されることになるが、この各凹部には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各発光色の蛍光体層が凹部毎に色分けされ形成されている。なお、前面パネルと背面パネルとは、前面パネルの表示電極対と背面パネルのデータ電極とが交差する方向に配される。

ＰＤＰを表示デバイスとするＰＤＰ装置では、上記ＰＤＰに駆動回路が接続された構成を有する。ＰＤＰ装置の駆動回路は、各電極に対して接続されるドライバと、この各ドライバに対して接続され、装置に入力される映像信号に基づき、サブフィールド法（フィールド内時分割階調表示方式）を用いて駆動信号を出力する駆動制御部とを主な構成として有する。

ＰＤＰ装置の駆動においては、フィールドを重み付けされた複数のサブフィールドに時分割し、各サブフィールドの点灯／非点灯の制御を実行することで階調表示を行う。各サブフィールドには、選択された放電セルにおいて、表示電極対の一方（スキャン電極）とデータ電極との間に書き込み放電を生じさせ、この放電によって壁電荷の形成を行う書き込み期間と、全ての放電セルの表示電極対間に交流電圧を印加し、この電圧印加によって先に選択的に壁電荷の形成がなされた放電セルで維持放電を生じさせる維持期間とが割り当てられる（例えば、特許文献１を参照）。

ところで、ＰＤＰ装置の駆動において、上述のように、書き込み期間と維持期間とからなるサブフィールドを単純に連続する場合には、前のサブフィールドにおける壁電荷の履歴が残ってしまい、画像品質という観点から問題となるので、１フィールド中に全セル初期化期間が設けられる。全セル初期化期間とは、ＰＤＰの全放電セルにおいて、一斉に初期化放電を発生させ、この初期化放電により前のサブフィールドでの壁電荷の履歴消去および書き込み動作のための壁電荷形成を実行する期間である。全セル初期化期間における各電極に印加されるパルスの波形について、図１１を用いて説明する。

図１１に示すように、全セル初期化期間では、２回の微弱放電（初期化放電）が発生するように各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔへの印加パルスが設定されている。時間的に先に発生する微弱放電を含む部分を前半部、後に発生する微弱放電を含む部分を後半部とする。全セル初期化期間の前半部においては、サスティン電極Ｓｕｓおよびデータ電極Ｄａｔの電位を０［Ｖ］に設定し、この状態でスキャン電極Ｓｃｎに対して電位Ｖｑ［Ｖ］から電位Ｖｒ［Ｖ］へと向かって緩やかに上昇する上りランプ波形の電圧を印加する。そして、スキャン電極Ｓｃｎの電位がＶｑ［Ｖ］からＶｒ［Ｖ］へと向かう途中で、スキャン電極Ｓｃｎを陽極とし、サスティン電極Ｓｕｓおよびデータ電極ｄａｔを陰極とする１回目の微弱放電が発生する。

次に、全セル初期化期間の後半部では、データ電極Ｄａｔの電位を０［Ｖ］に維持しながらサスティン電極の電位をＶｈ［Ｖ］に設定し、この状態でスキャン電極Ｓｃｎに電位Ｖｇ［Ｖ］から電位Ｖａ［Ｖ］に向かって緩やかに下降する下りランプ波形の電圧を印加する。スキャン電極Ｓｃｎの電位がＶｇ［Ｖ］からＶａ［Ｖ］へと向かう途中で、サスティン電極Ｓｕｓおよびデータ電極Ｄａｔを陽極とし、スキャン電極Ｓｃｎを陰極とする２回目の微弱放電が発生する。上述のように、全セル初期化期間では、この２回の微弱放電を発生させることにより、ＰＤＰの全ての放電セルでの初期化が実行される。

ところで、近年では、ＰＤＰの発光効率の向上を図るための一方策として放電ガスの全圧に対するＸｅ分圧の比率を上昇させるという方法が採用されることがある。このように放電ガス中のＸｅ分圧比率を上昇させたＰＤＰ装置では、図１１に示すように、全セル初期化期間において本来弱放電を発生させたいときに強い放電（強放電）が発生することがある。特に、全セル初期化期間の前半部で強放電が発生した場合には、その影響を受けて後半部においても強放電を生じる場合がある。このような全セル初期化期間の後半部で発生の強放電は、恰も書き込み期間における書き込み動作が実行されたのと同じ壁電荷状態を形成し、画像品質の低下を招いてしまう。

このような問題に対するアプローチとしては、例えば、全セル初期化期間の期間終了直後に、全ての放電セルを対象としてスキャン電極Ｓｃｎに補助消去パルスを印加するという方法がある（特許文献２を参照）。この文献で提案の技術では、全セル初期化期間直後におけるスキャン電極Ｓｃｎへの補助消去パルスの印加により、過剰な壁電荷を消去し、維持期間での誤放電の発生を抑制することができるとされている。
特開２０００−２４２２２４号公報 特開２００４−１９１５３０号公報

しかしながら、上記特許文献２の技術では、全セル初期化期間終了後に全ての放電セルを対象としてスキャン電極Ｓｃｎに補助消去パルスを印加しているので、強放電を生じていない放電セルにおける壁電荷の状態にまで影響を及ぼしてしまう。このため、上記特許文献２の技術を採用する場合には、書き込み期間における印加電圧のマージンが狭くなってしまうという問題がある。ここでのマージンとは、正常な書き込み放電を生じさせるために必要となる印加電圧の範囲などのことをいう。

また、上記特許文献２の技術を採用する場合には、補助消去パルスの印加により全セル初期化期間に強放電を生じた放電セルの異常壁電荷の消去を行うことが可能であるが、このように壁電荷の消去がなされた放電セルでは、続く書き込み期間での書き込み放電を生じさせることができないため、そのサブフィールドの維持期間において維持放電が生じないことになる。このため、特許文献２を採用した場合には、全セル初期化期間で上記強放電が発生したときに、ＰＤＰ装置の駆動における階調が犠牲となり、画像品質の低下を招いてしまう。

また、特許文献２の技術を採用する場合には、補助消去パルスの波形の設定が非常にシビアなものとなり、設計マージンの確保が困難なものとなる。即ち、補助消去パルスの幅を細幅にし過ぎた場合には、放電遅れのために消去放電が発生しないこともあり、逆に太幅にし過ぎた場合には、壁電荷が蓄積され誤放電が発生する原因となる。補助消去パルスの高さ（電圧値）を低く設定し、幅を太幅とすれば壁電荷の蓄積を回避することは可能となるが、パネル面内における放電セル間の特性バラツキなどを考慮するとき、安定した消去放電を生じさせようとする場合には、設計マージンの確保が困難となる。

また、上記特許文献２の技術は、全セル初期化期間における強放電の発生の防止を目的とするものではないため、この強放電および補助消去パルスの印加による放電などを原因とする画面のチラツキ等が発生し、画質の低下をもたらす。
さらに、近年では、フルスペックハイビジョンへの対応などのために高精細化がなされており、これに伴い、書き込み期間におけるデータ電極への印加電圧が高くなる傾向にある。これは、高精細化に伴う隣接する放電セル間での放電干渉の増加に対し、当該干渉に影響されることなく確実に書き込みの実行ができるようにする必要があるためである。

全セル初期化期間の前半においては、データ電極に対して印加する電圧Ｖｘ［Ｖ］は、装置コストおよび回路構成といった観点から、書き込み期間にデータ電極に印加される電圧値と同一値に設定しておくことが望ましい。このため、隣接する放電セル間での放電干渉に対する方策としての書き込み期間におけるデータ電極への印加電圧の上昇が、全セル初期化期間におけるデータ電極への印加電圧Ｖｘ［Ｖ］の上昇をも招くことになる。よって、このような場合においては、放電開始電圧が上昇した領域だけでなく、初期から上記電圧値で放電を開始する傾向が生じ、この放電が低階調域での放電干渉を引き起こす要因となる。従って、ＰＤＰ装置では、高精細化を進めようとすればするほど、低階調域でのチラツキといった問題を生じやすくなる。

本発明は、上記問題を解決しようとなされたものであって、高精細化に伴うデータ電極への印加電圧の上昇に際しても、書き込み放電のための電圧マージンを狭くすることなく、全セル初期化期間における誤放電の発生を確実に抑制でき、さらに低階調域におけるチラツキの発生を抑制することができる高い画像品質を有するＰＤＰ装置の駆動方法およびＰＤＰ装置を提供することを目的とする。

上記目的を達成するために、本発明は、次の構成を採用することとする。
本発明に係るＰＤＰ装置の駆動方法は、第１電極と第２電極とからなる電極対と、当該電極対に対して放電空間を挟んで立体交差する第３電極との各々を複数有し、電極対と第３電極との各立体交差部分に対応して放電セルが構成されてなるパネル部に対し、それぞれ輝度重み付けされた複数のサブフィールドで構成される１フィールド中に、全ての放電セルに対しその壁電荷状態の初期化を図る全セル初期化期間が割り当てられる方法であって、全セル初期化期間を、１回目の初期化放電を生じさせる第１区間と、２回目の初期化放電を生じさせる第２区間とに分けるとき、第１区間および第２区間の少なくとも一方の区間において、第１電極の電位を第３電極に対して放電開始電圧未満となる電位に向けて変化させ始め、当該第１電極の電位変化開始のタイミングに連動させて、第２電極の電位を第１電極の上記電位とは逆の極性に向け、且つ、ランプ波形を以って変化させ、第２電極に印加の電圧波形におけるランプ波形部分は、その変化開始から変化終了までの時間が、第１電極の電位を変化させ始めてから上記電位に到達するまでに要する時間よりも長く設定されていることを特徴とする。

また、本発明に係るＰＤＰ装置は、駆動部が上記本発明に係る駆動方法を用いてパネル部の表示駆動を実行することを特徴とする。

上記のように、本発明に係るＰＤＰ装置およびその駆動方法では、第１区間および第２区間の少なくとも一方の区間において、第１電極の電位を上記電位状態に変化させ、当該電位の変化状態あるいは上記電位状態で第２電極に上記ランプ波形の電圧を印加して行くものであって、そのランプ波形部分の設定時間（変化開始から変化終了までに要する時間）が第１電極の電位を上記電位とするのに要する時間よりも長く設定している。このため、本発明に係るＰＤＰ装置およびその駆動方法では、全セル初期化期間の上記電位設定方法を採用する区間において、第１電極と第２電極との間で安定した弱放電を発生させ、この弱放電で発生するプライミングを利用して第１電極と第３電極との間で弱放電を発生させることが可能となる。

また、本発明に係るＰＤＰ装置およびその駆動方法では、全セル初期化期間で第２電極に上記ランプ波形電圧を印加した場合にあってもその電圧値によっては第２電極と第３電極との間での対向放電が先行して発生することもある。しかし、この初期化動作における対向放電は、第２電極を陰極とし、第３電極を陽極とするものであるので、第３電極が陰極となる対向放電に比べて安定する。よって、本発明に係るＰＤＰ装置およびその駆動方法では、この放電形態をとる場合にも、安定した初期化放電を生じさせることが可能である。

上記特許文献２の技術では、全セル初期化期間の終了後に補助消去パルスを印加するので、これに続く書き込み期間での書き込み放電のマージンが狭くなってしまうという問題があったが、本発明に係るＰＤＰ装置およびその駆動方法では、上記特許文献２のような補助消去パルスを印加しなくても、確実に安定した初期化放電を発生させることができる。よって、本発明に係るＰＤＰ装置およびその駆動方法では、全セル初期化期間に続く書き込み期間での書き込み放電のマージンが狭くなるという問題を生じない。

上記特許文献２の技術では、全セル初期化期間の終了後に補助消去パルスを印加するので、蓄積壁電荷が消去され、維持期間における維持放電を発生させることができないという問題を生じるのに対して、本発明に係るＰＤＰ装置およびその駆動方法では、壁電荷の消去が行われず、維持期間に維持放電が生じないという問題を生じることもない。
また、本発明に係るＰＤＰ装置およびその駆動方法では、上記特許文献２のような細幅の補助消去パルスを印加しなくても、確実に全セル初期化期間での誤放電の発生を抑制することができるので、設計に係るマージンも十分に確保することができる。

従って、本発明に係るＰＤＰ装置およびその駆動方法では、書き込み放電のための電圧マージンを狭くすることなく、全セル初期化期間における誤放電の発生を確実に抑制でき、高い画像品質を有する。また、本発明に係るプラズマディスプレイパネル装置およびその駆動方法では、上記構成および方法を採用することにより、高精細化に伴い第３電極（データ電極）への印加電圧を高める場合にあっても、低階調域におけるチラツキの発生を確実に抑制することが可能である。

上記本発明に係るＰＤＰ装置およびその駆動方法では、上述のように、第１区間および第２区間の少なくとも一方の区間に対して、上記初期化動作を採用すれば上記効果を得ることができるが、特に、第１電極を陽極とし、第２電極を陰極とする初期化放電を生じさせる第１区間に対しての採用が望ましい。これは、通常、第２電極が形成された側の放電空間側に保護膜（ＭｇＯなどからなる膜）が形成され、第３電極が形成された側の放電空間側に蛍光体層が形成されることになるのであるが、蛍光体層の２次電子放出係数は保護膜のそれに比べて小さく、第３電極が陰極となる場合の対向放電は第３電極が陽極となる場合の対向放電に比べて不安定になるためである。即ち、第１電極が陽極となる放電を生じる第１区間に対して上記構成を適用すれば、上述のように、第１電極と第２電極との間で安定した弱放電を先行して発生させることができるので、放電の安定性という観点から効果的である。なお、この場合、第２電極に対し印加される電圧のランプ波形は、負の傾斜を有することになる。

また、従来から採用されているＰＤＰ装置の駆動方法では、全セル初期化期間において、第１区間を第２区間よりも先行させて設定するのが一般的であり、第１区間において上述のような理由から誤放電（強放電）が生じた場合には、それにより壁電荷が影響を受けてしまう。そして、第１区間で強放電を生じた場合には、上記第１区間での強放電の発生に伴う壁電荷形成に影響を受け、第２区間でも強放電を生じるに至る確率が高くなる。このような理由からも、全セル初期化期間の第１区間に対して上記本発明に係る初期化動作を採用することが望ましい。

さらに、第１区間に上記構成を採用する場合には、上記特許文献２に係る技術のような輝度の低いチラツキを発生することもなく、画像品質という観点からも優位である。
また、本発明に係るＰＤＰ装置およびその駆動方法では、第２電極に対して上記ランプ波形電圧を印加する区間において、第３電極に対して第１電極の電位と同一極性となる電位設定を行うことが望ましい。これは、上記区間において第３電極の電位を第１電極の電位と同一極性に向けて変化させることで、より確実に第１電極と第２電極との間の弱放電を先行して発生させることができるためである。

また、本発明に係るＰＤＰ装置およびその駆動方法では、上記構成を有する全セル初期化期間の設定を、そのフィールドの画像における平均ピクチャーレベル（ＡＰＬ）に基づいて設定することが望ましい。即ち、ＡＰＬの高い画像を表示する場合には、黒の画像表示領域が狭く、このため、フィールドを構成する全てのサブフィールドに対する上記全セル初期化期間が設定されたサブフィールドの割合を高くする。これにより、そのフィールドにおける書き込み放電の安定化を図ることが可能となり、且つ、プライミング量の増加によって放電の安定化を図ることも可能となる。

また、本発明に係るＰＤＰ装置およびその駆動方法では、第２電極に対してランプ波形電圧を印加し始めるタイミングを第１電極を上記電位に設定し始めるタイミングに対して前後１［μｓｅｃ．］以内の範囲としておくことが、初期化放電の安定化という観点から望ましい。
また、本発明に係る構成については、放電ガスにおけるＸｅ分圧比率に関わりなく上記効果を奏することが可能であるが、特に、放電ガスの全圧に対するＸｅ分圧の比率が７［％］以上という高Ｘｅの場合には、効果的である。

以下では、本発明を実施するための最良の形態について、一例をもって説明する。なお、以下で説明する実施の形態はあくまでも一例であって、本発明はこれに限定されるものではない。
（実施の形態１）
１．パネル部１０の構成
本発明の実施の形態１に係るＰＤＰ装置1の構成の内、パネル部１０の構成について、図１を用いて説明する。図１は、実施の形態１に係るパネル部１０の構造を示す要部斜視図（一部断面図）である。

図１に示すように、パネル部１０は、２枚のパネル１１、１２が間に放電空間１３をあけて対向配置された構成を有する。
１−１．前面パネル１１の構成
図１に示すように、パネル部１０を構成する２枚のパネル１１、１２の内、前面パネル１１は、前面基板１１１における背面パネル１２と対向する側の面（図１では下面）に、スキャン電極Ｓｃｎとサスティン電極Ｓｕｓからなる表示電極対１１２が、互いに平行に複数対配設され、この表示電極対１１２を覆うように、誘電体層１１３および保護膜１１４が順に被覆形成されている。

前面基板１１１は、例えば、高歪点ガラスあるいはソーダライムガラスから構成されている。また、スキャン電極Ｓｃｎおよびサスティン電極Ｓｕｓの各々は、ＩＴＯ（錫ドープ酸化インジウム）、ＳｎＯ_２（酸化錫）、ＺｎＯ（酸化亜鉛）などからなる幅広の透明電極部１１２１、１１２２と、電気抵抗を下げるためのＣｒ（クロム）−Ｃｕ（銅）−Ｃｒ（クロム）やＡｇ（銀）などから形成されたバス電極部１１２３、１１２４とをそれぞれ積層した状態で構成されている。

また、誘電体層１１３は、Ｐｂ−Ｂ系の低融点ガラス材料から形成され、保護膜１１４については、ＭｇＯ（酸化マグネシウム）あるいはＭｇＦ_２（弗化マグネシウム）などを主材料として構成されている。
なお、パネル部１０については、前面基板１１１の表面において、隣り合う表示電極対１１２と表示電極対１１２との間に、放電セルの光が互いに漏れ出るのを防止するためのブラックストライプを設けることとしてもよい。

１−２．背面パネル１２の構成
背面パネル１２は、背面基板１２１における前面パネル１１と対向する側の面（図１では上面）に、表示電極対１１２と略直交する方向において、データ電極Ｄａｔが複数配設されており、このデータ電極Ｄａｔを覆うように、誘電体層１２２が形成されている。また、この誘電体層１２２上には、隣り合うデータ電極Ｄａｔ間に主隔壁１２３１が立設され、さらに、この主隔壁１２３１と略直行する方向に補助隔壁１２３２が形成されている。本実施の形態に係るパネル部１０では、これら主隔壁１２３１と補助隔壁１２３２との組み合わせを以って隔壁１２３が構成されている。なお、図面上では詳細に示していないが、ｚ方向において、補助隔壁１２３２の上端は、主隔壁１２３１の上端よりも若干低く（例えば、１０〜２０［μｍ］程度）設定されている。

誘電体層１２２と隣り合う２条の主隔壁１２３１および２条の補助隔壁１２３２とで囲まれた窪み部分の内壁面には、蛍光体層１２４が設けられている。蛍光体層１２４は、色毎に赤色（Ｒ）蛍光体層１２４Ｒ、緑色（Ｇ）蛍光体層１２４Ｇ、青色（Ｂ）蛍光体層１２４Ｂの各々に分けられ、図１におけるｙ方向に主隔壁１２３１で仕切られた窪み部分毎に色分けされて形成されている。なお、図１のｘ方向においては、隣り合う主隔壁１２３１間で構成される列毎に同じ色の蛍光体層１２４Ｒ、１２４Ｇ、１２４Ｂが形成されている。

背面パネル１２における背面基板１２１についても、上記前面基板１１１と同様に、高歪点ガラスあるいはソーダライムガラスなどから構成されている。データ電極Ｄａｔは、例えば、銀（Ａｇ）などの金属材料から形成されており、背面基板１２１の表面上にＡｇペーストをスクリーン印刷して形成されている。なお、データ電極Ｄａｔの形成材料としては、Ａｇの他に、金（Ａｕ）、クロム（Ｃｒ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）等の金属材料や、例えば、これらを積層するなどの方法で組み合わせたものも用いることもできる。

誘電体層１２２は、基本的に前面パネル１１の誘電体層１１３と同じく、Ｐｂ−Ｂ系の低融点ガラス材料から形成されているが、酸化アルミニウム（Ａｌ_２Ｏ_３）や酸化チタン（ＴｉＯ_２）が含まれたものでもよい。また、隔壁１２３は、例えば、鉛ガラス材料を用い形成されている。
蛍光体層１２４Ｒ、１２４Ｇ、１２４Ｂの各々は、例えば、次に示すような各色蛍光体を単独で用いたり、あるいは、各々を混合した材料を用い形成されている。

赤色（Ｒ）蛍光体；（Ｙ、Ｇｄ）ＢＯ_３：Ｅｕ
ＹＶＯ_３：Ｅｕ
緑色（Ｇ）蛍光体；Ｚｎ_２ＳｉＯ_４：Ｍｎ
（Ｙ、Ｇｄ）ＢＯ_３：Ｔｂ
ＢａＡｌ_１２Ｏ_１９：Ｍｎ
青色（Ｂ）蛍光体：ＢａＭｇＡｌ_１０Ｏ_１７：Ｅｕ
ＣａＭｇＳｉ_２Ｏ_６：Ｅｕ
１−３．前面パネル１１と背面パネル１２との配置
パネル部１０は、前面パネル１１と背面パネル１２とが、背面パネル１２に形成された隔壁１２３をギャップ材として間に挟み、且つ、表示電極対１１２とデータ電極Ｄａｔとが略直交する方向に配され、この状態で各々の外周部どうしが封止されてなる構成を有している。この構成によって、上述のように、前面パネル１１と背面パネル１２との間には、各隔壁１２３によって仕切られた放電空間１３が形成され、両パネル１１、１２が密閉容器を形成することになる。放電空間１３には、Ｎｅガス、Ｘｅガス、Ｈｅガス等が混合されてなる放電ガスが充填され構成されている。放電ガスの封入圧力は、例えば、５０［ｋＰａ］〜８０［ｋＰａ］程度である。

なお、放電ガスにおいて、その全圧に対するＸｅ分圧の比率については、従来、７［％］未満に設定されていたが、近年では、パネルの発光輝度向上を目的として７［％］以上、さらには１０［％］以上と高く設定される傾向にある。
パネル部１０では、表示電極対１１２とデータ電極Ｄａｔとが立体交差する各箇所が放電セル（不図示）に対応する。そして、パネル部１０には、複数の放電セルがマトリックス配列された状態となっている。

２．ＰＤＰ装置１の構成
上記パネル部１０を備えるＰＤＰ装置１について、図２を用いて説明する。図２は、ＰＤＰ装置１の構成を模式的に表したブロック図である。なお、図２では、パネル部１０については電極Ｓｃｎ、Ｓｕｓ、Ｄａｔの配列のみを示している。
図２に示すように、本実施の形態に係るＰＤＰ装置１は、上記パネル部１０とこの各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに対して所要のタイミングおよび波形で電圧を印加する表示駆動部２０とから構成されている。パネル部１０には、行方向にｎ本のスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）およびｎ本のサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）が、互いに交互に配設されている。また、パネル部１０には、列方向にｍ本のデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）が配設されている。そして、放電セルは、隣り合う一対のスキャン電極Ｓｃｎｋ（ｋ＝１〜ｎ）およびサスティン電極Ｓｕｓｋ（ｋ＝１〜ｎ）と１本のデータ電極Ｄａｔｌ（ｌ＝１〜ｍ）との交差部分に対応して設けられ、パネル部１０全体として（ｍ×ｎ）個の放電セルを有する。

図２に示すように、表示駆動部２０は、パネル部１０における各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに接続されるデータドライバ２１、スキャンドライバ２２およびサスティンドライバ２３を有する。そして、表示駆動部２０には、各ドライバ２１〜２３の他に、タイミング発生部２４、Ａ／Ｄ変換部２５、操作変換部２６、サブフィールド変換部２７およびＡＰＬ（平均ピクチャレベル）検出部２８を有する。また、図示を省略しているが、表示駆動部２０には、電源回路も有している。映像信号ＶＤは、Ａ／Ｄ変換部２５に入力され、また、水平同期信号Ｈおよび垂直同期信号Ｖは、タイミング発生部２４、Ａ／Ｄ変換部２５、走査数変換部２６およびサブフィールド変換部２７に対して入力される。

表示駆動部２０のＡ／Ｄ変換部２５は、入力された映像信号ＶＤをデジタル信号の画像データへと変換し、変換後の画像データを走査数変換部２６およびＡＰＬ検出部２８へと出力する。ＡＰＬ検出部２８は、Ａ／Ｄ変換部２５から転送されてくる１画面毎の各放電セルの各階調値を示す表示画面データに基づき、当該１画面の全ての階調値を積算し、これを全放電セルの数で割った値を求める（ＡＰＬ値）。そして、ＡＰＬ検出部２８は、求めた値から最大階調値（例えば、２５６階調）に対する百分率を算出して平均ピクチャレベルを求め、その値をタイミング発生部２４へと出力する。平均ピクチャレベルの値が低いほど黒っぽい画面となり、値が高ければ白っぽい画面となる。

走査数変換部２６は、Ａ／Ｄ変換部２５から受け付けた画像データをパネル部１０の画素数に応じた画像データへと変換し、サブフィールド変換部２７へと出力する。サブフィールド変換部２７は、サブフィールドメモリ（不図示）を備え、走査数変換部２６から転送されてくる画像データをパネル部１０に階調表示させるための各サブフィールドでの放電セルの点灯／非点灯を示す２値データの集合であるサブフィールドデータに変換し、一旦サブフィールドメモリに格納する。そして、タイミング発生部２４からのタイミング信号に基づきサブフィールドデータをデータドライバ２１へと出力する。

データドライバ２１は、サブフィールド毎の画像データを各データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に対応する信号に変換し、各データ電極Ｄａｔを駆動するものである。データドライバ２１には、公知のドライバＩＣなどが備えられている。
タイミング発生部２４は、水平同期信号Ｈおよび垂直同期信号Ｖに基づいてタイミング信号を生成し、各ドライバ２１〜２３に信号を出力する。ここで、タイミング発生部２４は、ＡＰＬ検出部２８から入力されるＡＰＬ値に基づいて１フィールドを構成するサブフィールドの各々の初期化期間を全セル初期化期間であるか選択初期化期間であるかを決定し、１フィールド内での全セル初期化期間の適用回数を制御する。

スキャンドライバ２２は、タイミング発生部２４から送られてくるタイミング信号に基づいて、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に駆動電圧を印加する。スキャンドライバ２２についても、上記データドライバ２１と同様に、公知のドライバＩＣを備えて構成されている。
サスティンドライバ２３は、公知のドライバＩＣを備えて構成されており、タイミング発生部２４から送られてくるタイミング信号に基づいて、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に駆動電圧を印加する。

３．ＰＤＰ装置１の駆動方法
次に、上記構成を有するＰＤＰ装置１の駆動方法について、図３を用いて説明する。図３は、フィールド内時分割階調表示方式（サブフィールド法）を用いてＰＤＰ装置１の駆動を実行する方法を示している。
図３に示すように、ＰＤＰ装置１の駆動においては、１フィールドをＸ個のサブフィールドＳＦ_１〜ＳＦ_Ｘに分割し、サブフィールドＳＦ_１〜ＳＦ_Ｘの各々の輝度相対比率が１：２：４：〜：２^{（Ｘ−１）}となるように維持パルスＰｕｌ．６、Ｐｕｌ．７の数が設定されている。そして、各サブフィールドＳＦ_１〜ＳＦ_Ｘでの点灯／非点灯を表示輝度のデータに従って制御することにより、Ｘ個のサブフィールドの組み合わせを以って２^Ｘ階調での表示が可能となっている。なお、本実施の形態では、サブフィールドＳＦ_１〜ＳＦ_Ｘの各々ＳＦｉに対して、２^{（ｉ−１）}の維持パルスを割り当てることとしているが、本発明はこれに限定を受けるものではない。

図３に示すように、サブフィールドＳＦ_１〜ＳＦ_Ｘは、書き込み期間Ｔ_２と維持期間Ｔ_３とを有するとともに、全セル初期化期間Ｔ_１あるいは選択初期化期間Ｔ_４の何れかを有している。全セル初期化期間Ｔ_１と選択初期化期間Ｔ_４と、および書き込み期間Ｔ_２、維持期間Ｔ_３の各期間について説明する。
３−１．全セル初期化期間Ｔ_１
全セル初期化期間Ｔ_１では、パネル部１０の全ての放電セルにおいて一斉に初期化放電を生じさせ、それ以前のサブフィールドＳＦでの壁電荷の履歴を消去し、且つ、この後に続く書き込み期間Ｔ_２での書き込み動作に必要となる壁電荷の分布状態を形成するという動作を行う。

図３に示すように、全セル初期化期間Ｔ_１では、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対して、初期化パルスＰｕｌ．１を印加する。初期化パルスＰｕｌ．１は、接地電位から正の電位Ｖｐ［Ｖ］に変化し、電位Ｖｇ［Ｖ］とした後に負の傾きを有するランプ波形を以って負の電位Ｖａ［Ｖ］に変化し、その後に０［Ｖ］へと戻る波形を有する。ここで、初期化パルスＰｕｌ．１における０［Ｖ］から電位Ｖｐ［Ｖ］に至る電位上昇部分については、実際には急峻な傾きを有しており、例えば、１［ｎｓｅｃ．］〜５００［ｎｓｅｃ．］の時間を要して電位Ｖｐ［Ｖ］まで上昇する。なお、初期化パルスＰｕｌ．１の波形およびタイミングなどについては、後述する。

また、全セル初期化期間Ｔ_１では、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対して、初期化パルスＰｕｌ．２が印加される。初期化パルスＰｕｌ．２は、０［Ｖ］から電位Ｖｒ［
Ｖ］に至る負のランプ波形部分と、その後にスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位がＶｇ［Ｖ］となるタイミングを以って０［Ｖ］へと戻される部分とを有する。その後、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対しては、正の電位Ｖｈ［Ｖ］を維持する初期化パルスＰｕｌ．３が印加される。このサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位Ｖｈ［Ｖ］は、その後の書き込み期間Ｔ_２でも維持される。なお、全セル初期化期間Ｔ_１におけるサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に印加の初期化パルスＰｕｌ．２、Ｐｕｌ．３についても後述する。

全セル初期化期間Ｔ_１におけるデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位は、期間全体を通して０［Ｖ］に維持されている。
そして、全セル初期化期間Ｔ_１では、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対する初期化パルスＰｕｌ．２の電位０［Ｖ］から電位Ｖｒ［Ｖ］に至るまでの間に、１回目の初期化放電を生じ、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対する初期化パルスＰｕｌ．１の電位Ｖｇ［Ｖ］から電位Ｖａ［Ｖ］に至るまでの間に２回目の初期化放電が生じる。ここで、本実施の形態では、１回目の初期化放電が発生する区間を前半部Ｔ_１１とし、２回目の初期化放電が生じる区間を後半部Ｔ_１２とする。

なお、上記全セル初期化期間Ｔ_１で発生の２回の初期化放電のうち、前半部Ｔ_１１で発生する１回目の初期化放電は、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）を陽極とし、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）およびデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）を陰極とする微弱な放電であり、後半部Ｔ_１２で発生する２回目の初期化放電は、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）を陰極とし、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）およびデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）を陽極とする微弱な放電である。

ＰＤＰ装置１における全ての放電セルにおいては、全セル初期化期間Ｔ_１での上記２回の初期化放電の発生により、壁電荷の履歴消去および壁電荷分布状態の調整がなされるとともに、放電遅れを小さくして書き込み期間Ｔ_２での書き込み放電を安定化させるためのプライミング（放電のための起爆剤＝励起粒子）が発生する。
３−２．選択初期化期間Ｔ_４
一方、本実施の形態では、サブフィールドＳＦ_２に選択初期化期間Ｔ_４を適用しているが、この選択初期化期間Ｔ_４では、直前のサブフィールドＳＦにおいて維持放電が生じた放電セルに対して選択的に初期化放電を生じさせる。

図３に示すように、選択初期化期間Ｔ_４では、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位をＶｈ［Ｖ］に維持するとともに、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位を０［Ｖ］に維持した状態とする。そして、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対しては、電位Ｖｑ［Ｖ］から電位Ｖａ［Ｖ］へと緩やかに下降する下りランプ波形の電圧を印加する。

選択初期化期間Ｔ_４では、上記初期化動作により、直前のサブフィールドＳＦで維持放電が生じた放電セルに対して選択的に微弱な初期化放電を発生させることができる。この初期化放電によりスキャン電極Ｓｃｎおよびサスティン電極Ｓｕｓの上、即ち、前面パネル１１における保護膜１１４表面の壁電荷が減衰され、データ電極Ｄａｔの上、即ち、蛍光体層１２４表面の壁電荷も書き込み動作に適した値へと調整される。

３−３．書き込み期間Ｔ_２
書き込み期間Ｔ_２では、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位を一旦０［Ｖ］に設定する。次に、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の内、１行目に表示すべき放電セルのデータ電極Ｄａｔ（ｉ）に振幅Ｖｗ［Ｖ］の書き込みパルスＰｕｌ．５を印加するとともに、１行目のスキャン電極Ｓｃｎ（１）に振幅Ｖｂ［Ｖ］の負極性の書き込みパルスＰｕｌ．４を印加する。このとき、データ電極Ｄａｔ（ｉ）とスキャン電極Ｓｃｎ（１）との交差部分での電圧は、外部印加電圧（Ｖｗ−Ｖｂ）［Ｖ］にデータ電極Ｄａｔ（ｉ）上の壁電荷およびスキャン電極Ｓｃｎ（１）上の壁電荷が加算されたものとなり、放電開始電圧を超える。

上記のような書き込み放電によって、選択された放電セルにおいては、データ電極Ｄａｔ（ｉ）とスキャン電極Ｓｃｎ（１）との間、およびスキャン電極Ｓｃｎ（１）とサスティン電極Ｓｕｓ（１）との間に書き込み放電を生じ、スキャン電極Ｓｃｎ（１）上に正の壁電荷、サスティン電極Ｓｕｓ（１）上に負の壁電荷、データ電極Ｄａｔ（ｉ）上に負の壁電荷が形成される。以上のようにして、１行目に表示すべき放電セルにおいて、書き込み放電により各電極Ｓｃｎ（１）、Ｓｕｓ（１）、Ｄａｔ（ｉ）上に壁電荷の形成を行う書き込み動作が実行される。

一方、書き込みパルスＰｕｌ．５を印加しなかったデータ電極Ｄａｔとスキャン電極Ｓｃｎ（１）との交差部分における電圧は、放電開始電圧を超えないので、書き込み放電を生じない。書き込み期間Ｔ_２では、上記一連の書き込み動作をｎ行目の放電セルに至るまで順次実行し、終了する。
３−４．維持期間Ｔ_３
維持期間Ｔ_３では、先ずサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位を０（Ｖ）に戻し、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対して振幅Ｖｍ［Ｖ］の維持パルスＰｕｌ．６を印加する。このとき、書き込み放電を生じた放電セルにおいて、スキャン電極Ｓｃｎ（ｊ）上とサスティン電極Ｓｕｓ（ｊ）との間には、維持パルスＰｕｌ．６の振幅Ｖｍ［Ｖ］にスキャン電極Ｓｃｎ（ｊ）上およびサスティン電極Ｓｕｓ（ｊ）上の壁電荷の大きさとが加算されたものとなり、放電開始電圧を超える。そして、スキャン電極Ｓｃｎ（ｊ）とサスティン電極Ｓｕｓ（ｊ）との間で維持放電が生じ、スキャン電極Ｓｃｎ（ｊ）上に負の壁電荷、サスティン電極Ｓｕｓ（ｊ）上に正の壁電荷が各々蓄積される。このとき、当該放電セルにおいては、データ電極Ｄａｔ上にも正の壁電荷が蓄積される。

書き込み期間Ｔ_２において書き込み放電を生じなかった放電セルでは、維持パルスＰｕｌ．６が印加されても維持放電を生じない。このため、この放電セルでは、初期化期間Ｔ_１、Ｔ_４終了時点での壁電荷状態が維持される。
続いて、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位を０［Ｖ］に戻し、かわってサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対して振幅Ｖｍ［Ｖ］の維持パルスＰｕｌ．７を印加する。この印加によって、上記スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）への印加パルスＰｕｌ．６によって維持放電を生じた放電セルでは、スキャン電極Ｓｃｎ（ｊ）とサスティン電極Ｓｕｓ（ｊ）との間での電圧が放電開始電圧を超え、維持放電を生じる。なお、上記スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）への印加パルスＰｕｌ．６によって維持放電を生じなかった放電セルでは、当該サブフィールドＳＦで維持放電を生じない。

維持期間Ｔ_３では、上記スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）へのパルスＰｕｌ．６の印加と、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）へのパルスＰｕｌ．７の印加とを交互に繰り返すことで、維持放電が継続的に発生する。そして、この維持放電の発生回数を以って各サブフィールドＳＦ_１〜ＳＦ_Ｘの輝度重み付けがなされている。
なお、維持期間Ｔ_３の最後には、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）とサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）との間に、所謂、細幅パルスを印加する。この細幅パルスの印加によって、データ電極Ｄａｔ（ｉ）上における正の壁電荷を維持したまま、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）上およびサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）上の壁電荷が消去される。

４．全セル初期化期間Ｔ_１での各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔへの印加電圧波形の詳細
本実施の形態に係るＰＤＰ装置１の駆動方法の中で最も特徴となる全セル初期化期間Ｔ_１について、図４を用いて詳しく説明する。
図４に示すように、全セル初期化期間Ｔ_１の前半部Ｔ_１１では、タイミングｔ０において、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位を０［Ｖ］からＶｐ［Ｖ］へと上昇させ（ポイントＰ１からポイントＰ２に至る部分）、その後、前半部Ｔ_１１が終了するタイミングｔ３に至るまで正極性の電位Ｖｐ［Ｖ］〜Ｖｇ［Ｖ］で維持する。なお、ポイントＰ２の電位Ｖｐ［Ｖ］と、ポイントＰ３の電位Ｖｇ［Ｖ］とは、同一であってもよいし、相違していても構わない。

また、全セル初期化期間Ｔ_１の後半部Ｔ_１２におけるスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位は、タイミングｔ３からタイミングｔ４にかけて負の傾きを有するランプ波形を以って、電位Ｖｇ［Ｖ］から負極性の電位Ｖａ［Ｖ］へと変化させる（ポイントＰ３からポイントＰ４に至る部分）。その後、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位を、タイミングｔ４において、０［Ｖ］へと変化させる（ポイントＰ４からポイントＰ５に至る部分）。

一方、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対しては、タイミングｔ０からタイミングｔ１にかけての区間において、負の傾きのランプ波形を以って電位０［Ｖ］から電位Ｖｒ［Ｖ］へと電位変化させる（ポイントＰ１１からポイントＰ１２に至る部分）。その後、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位を、タイミングｔ１からタイミングｔ２にかけての区間で電位Ｖｒ［Ｖ］で維持し（ポイントＰ１２からポイントＰ１３に至る部分）、タイミングｔ２において電位０［Ｖ］へと急激に変化させる（ポイントＰ１３からポイントＰ１４に至る部分）。そして、タイミングｔ２からタイミングｔ３に至るまでの区間は、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位を、電位０［Ｖ］に維持する（ポイントＰ１４からポイントＰ１５に至る部分）。

また、後半部Ｔ_１２においてサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に印加される初期化パルスＰｕｌ．３は、後半部Ｔ_１２の全体にわたって正極性の電位Ｖｈ［Ｖ］を維持するものである（ポイントＰ１６以後）。
全セル初期化期間Ｔ_１では、ＰＤＰ装置１のパネル部１０の全放電セルにおいて、上記初期化動作を以って前半部Ｔ_１１におけるタイミングｔ５から１回目の初期化放電Ｄｉｓ．１が発生し、後半部Ｔ_１２におけるタイミングｔ６から２回目の初期化放電Ｄｉｓ．２が発生する。上述のように、全セル初期化期間Ｔ_１では、上記２回の初期化放電Ｄｉｓ．１、Ｄｉｓ．２の発生により、壁電荷の履歴消去および壁電荷分布状態の調整がなされるとともに、放電遅れを小さくして書き込み期間Ｔ_２での書き込み放電を安定化させるためのプライミング（放電のための起爆剤＝励起粒子）が発生する。

ここで、全セル初期化期間Ｔ_１の前半部Ｔ_１１においてサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対して上記負のランプ波形部分（ポイントＰ１１からポイントＰ１２に至る部分）を含む初期化パルスＰｕｌ．２を印加するところが本実施の形態に係るＰＤＰ装置１の駆動方法の最も特徴とする部分である。そして、ＰＤＰ装置１の駆動方法においては、初期化パルスＰｕｌ．２のランプ波形部分の所要時間、即ち時間（ｔ１−ｔ０）が、初期化パルスＰｕｌ．１のポイントＰ１からポイントＰ２に至るまでの部分の電位変化に要する時間（例えば、１［ｎｓｅｃ．］〜５００［ｎｓｅｃ．］程度）よりも長く設定されている。

また、本実施の形態では、全セル初期化期間Ｔ_１における初期化パルスＰｕｌ．２のポイントＰ１１からポイントＰ１２に至る部分をランプ波形としているが、ここでいうランプ波形とは、例えば、９［Ｖ／μｓｅｃ．］以下の緩やかな傾きをもつ波形を示すものである。この事項については、例えば、”ＡＳＩＡ ＤＩＳＰＬＡＹ ’９８、ｐｐ．２３〜２７”などに詳細に説明されているので、ここでの説明を省略する。

なお、初期化動作のバリエーションとして初期化パルスＰｕｌ．１のポイントＰ１からポイントＰ２に至る部分に対して本実施の形態よりも緩やかな傾きを設定することも可能である。ただし、ポイントＰ１からポイントＰ２に至る部分に上述のように少し緩やかな傾きをもたせる場合にあっても、初期化パルスＰｕｌ．２におけるポイントＰ１１からポイントＰ１２に至るまでの所要時間（ｔ１−ｔ０）よりも短くなるように設定することが重要となる。

５．ＰＤＰ装置１およびその駆動方法が有する優位性
上述のように、本実施の形態に係るＰＤＰ装置１の駆動方法では、全セル初期化期間Ｔ_１の前半部Ｔ_１１において、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に初期化パルスＰｕｌ．１を印加するとともに、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に負のランプ波形部分を有する初期化パルスＰｕｌ．２を印加する。そして、前半部Ｔ_１１の初期化パルスＰｕｌ．２のランプ波形部分は、その変化に要する時間、即ち、図４のポイントＰ１１からポイントＰ１２に至るのに要する時間（ｔ１−ｔ０）が、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）への初期化パルスＰｕｌ．１のポイントＰ１からポイントＰ２に至るまでに要する時間（例えば、１［ｎｓｅｃ．］〜５００［ｎｓｅｃ．］程度）よりも長く設定されている。

このような初期化動作を採用する全セル初期化期間Ｔ_１の前半部Ｔ_１１では、パネル部１０の全ての放電セルにおいて、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）を陽極とし、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）およびデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）を陰極とする弱放電（初期化放電）Ｄｉｓ．１を発生するのであるが、上述のような初期化動作を採用するＰＤＰ装置１の駆動方法では、前半部Ｔ_１１において、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）とサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）との間で弱放電が先行して発生し、この弱放電で発生のプライミングを利用してスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）とデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）との間での弱放電が発生する。前半部Ｔ_１１における初期化放電Ｄｉｓ．１は、発生順序が上述のように決められた２つの弱放電から構成される。

よって、本実施の形態に係るＰＤＰ装置１の駆動においては、全セル初期化期間Ｔ_１で誤放電の発生を抑えながら、確実に全ての放電セルにおける初期化を実行することが可能である。
上記特許文献２に係る技術を採用するＰＤＰ装置の駆動においては、全セル初期化期間の終了後に補助消去パルスを印加するので、これに続く書き込み期間での書き込み放電のマージンが狭くなってしまうという問題を生じるが、対して、本実施の形態に係るＰＤＰ装置１の駆動方法では、そのような補助消去パルスの印加を実行しなくても良好な初期化を行えるので、書き込み放電のマージンが狭くなってしまうということがない。

また、上記特許文献２の技術を採用するＰＤＰ装置では、その駆動において、全セル初期化期間終了後に誤放電を生じたか生じなかったかとに関わらず消去パルスを印加するので、蓄積電荷が消去されてしまい、点灯させたい放電セルにおいて、維持期間に維持放電を生じないという事態を招く場合もある。これに対して、本実施の形態に係るＰＤＰ装置１の駆動方法では、特許文献２のような補助消去パルスの印加を実行しなくても、全放電セルの確実な初期化を実行できるので、点灯させたい放電セルにおいて、維持期間に所定の放電セルで維持放電を生じないという事態を生じることもない。

これらより、本実施の形態に係るＰＤＰ装置１の駆動方法では、書き込み期間Ｔ_２における書き込み放電のための電圧マージンを狭くすることなく、全セル初期化期間Ｔ_１での誤放電の発生を確実に抑制することができ、これによって高い画質性能を有する。
なお、本実施の形態では、全セル初期化期間Ｔ_１の中で前半部Ｔ_１１において、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）にランプ波形部分を有する初期化パルスＰｕｌ．２を印加することとしたが、これは次のような理由からである。

図１に示すように、ＰＤＰ装置１のパネル部１０では、前面パネル１１における放電空間１３側の表面は保護膜１１４が露出する状態となっており、対して、背面パネル１２における放電空間１３側の表面は蛍光体層１２４が露出する状態となっている。放電空間１３を臨む両層１１３、１２４は、ＭｇＯからなる保護膜１１４の方が蛍光体層１２４よりも、その２次電子放出係数が大きい。このため、データ電極Ｄａｔを陰極とし、スキャン電極Ｓｃｎとの間で発生の対向放電は、サスティン電極Ｓｕｓを陰極とし、スキャン電極との間で発生する面放電よりも不安定になる。さらに、スキャン電極Ｓｃｎとデータ電極Ｄａｔとの間の対向放電の内でも、データ電極Ｄａｔが陰極となる前半部Ｔ_１１での弱放電が特に不安定となる。よって、本実施の形態では、データ電極Ｄａｔが陰極となる対向放電（弱放電）を発生させる前半部Ｔ_１１に上記初期化動作を採用するものである。

以上のような事項より、後半部Ｔ_１２において、サスティン電極Ｓｕｓに対してランプ波形部分を有する初期化パルスを印加するというバリエーションにおいても、安定した初期化放電を生じさせるには有効であることは言うまでもない。
なお、図４に示すように、本実施の形態では、初期化パルスＰｕｌ．１の印加開始タイミング（ポイントＰ１のタイミング）と初期化パルスＰｕｌ．２の印加開始タイミング（ポイントＰ１１のタイミング）とを、タイミングｔ０で同時としたが、必ずしも同時とする必要はない。ここで、通常の駆動方法においては、ポイントＰ１のタイミングが先行し、このタイミングの後、０［μｓｅｃ．］〜１００［μｓｅｃ．］の範囲でポイントＰ１１のタイミングが設定される。ただし、１［μｓｅｃ．］程度の範囲内であれば、ポイントＰ１とポイントＰ１１のどちらが先行してもよい。

また、本実施の形態では、図４に示すように、前半部Ｔ_１１でスキャン電極Ｓｃｎを陽極とし、サスティン電極Ｓｕｓおよびデータ電極Ｄａｔを陰極とする初期化放電を生じさせる初期化動作を採用しているが、必ずしもこれに限定されるものではない。例えば、図４とは逆に、前半部Ｔ_１１で、スキャン電極Ｓｃｎを陰極とし、サスティン電極Ｓｕｓおよびデータ電極Ｄａｔを陽極とする初期化放電を発生させ、後半部Ｔ_１２で、スキャン電極Ｓｃｎを陽極とし、サスティン電極Ｓｕｓおよびデータ電極Ｄａｔを陰極とする初期化放電を生じさせる初期化動作を採用することもできる。この場合には、後半部Ｔ_１２に上記本実施の形態の特徴となる初期化動作を採用することで効果が得られる。

さらに、本実施の形態に係る駆動方法を採用する場合には、パネルの高精細化を図るために駆動時におけるデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加電圧を従来よりも高める場合にあっても、低階調域におけるチラツキの発生を抑制することが可能となる。
６．全セル初期化期間Ｔ_１において、表示駆動部２０が実行する駆動制御
以下では、全セル初期化期間Ｔ_１において、表示駆動部２０がパネル部１０に対して実行する駆動制御処理について、図５および図６を用いて説明する。

先ず、図２では図示を省略したが、タイミング発生部２４には、図４の各タイミングｔ０〜ｔ８の各間の差分よりも短い間隔の細幅クロックパルスを刻むクロックパルス部ＣＬＫと、クロックパルスＣＬＫで刻まれたクロックパルスを積算カウントするカウンタ部とを有する。
図５に示すように、全セル初期化期間Ｔ_１の駆動制御では、カウンタ部のカウンタ値ＣＴがリセットされる（ステップＳ１）。同時に、カウンタ積算を開始し（ステップＳ２）、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位をＶｐ［Ｖ］にセットする（ステップＳ３）。また、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位がＶｐ［Ｖ］に到達した時点で、電圧変化率（（Ｖｇ−Ｖｐ）／（ｔ３−ｔ０））でその電位を変化させ始める（ステップＳ４）。なお、電位Ｖｐ［Ｖ］と電位Ｖｇ［Ｖ］とは、上述のように略同一としているので、電位Ｖｐ［Ｖ］で維持されていると観ることもできる。

また、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対しては、その電位を電圧変化率（Ｖｒ／（ｔ１−ｔ０））の負のランプ波形で変化させ始める。この電位変化の開始タイミングについては、上述の通り、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位を０［Ｖ］からＶｐ［Ｖ］へと変化させるのと同一タイミングとする。
表示駆動部２０は、上記各電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）、Ｓｕｓ（１）〜Ｓｃｎ（ｎ）の電位変化の状態をカウンタ値ＣＴが”ａ”となるまで実行する（ステップＳ６：Ｎｏ）。そして、図６に示すように、カウンタ値ＣＴが”ａ”になった時点（ステップＳ６：Ｙｅｓ）でサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位をＶｒ（Ｖ）にセットし、維持する（ステップＳ７）。

表示駆動部２０は、上記状態をカウンタ値ＣＴが”ｂ”となるまで維持し（ステップＳ８：Ｎｏ）、カウンタ値ＣＴが”ｂ”になった時点で、図６に示すように、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位を０［Ｖ］にセットする（ステップＳ９）。そして、この状態は、前半部Ｔ_１１が終了する時点、即ち、カウンタ値ＣＴが”ｃ”となる時点まで維持され（ステップＳ１０：Ｎｏ）、カウンタ値ＣＴが”ｃ”となって時点（ステップＳ１０：Ｙｅｓ）で、図６に示すように、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位を電圧変化率（（Ｖａ−Ｖｇ）／（ｔ４−ｔ３））の負のランプ波形を以って変化させ始め（ステップＳ１１）、且つ、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位を正の電位Ｖｈ［Ｖ］にセットし、維持する（ステップＳ１２）。

表示駆動部２０は、上記状態をカウンタ値ＣＴが”ｄ”となるまで維持し（ステップＳ１３：Ｎｏ）、カウンタ値ＣＴが”ｄ”になった時点（ステップＳ１３：Ｙｅｓ）で、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位を０［Ｖ］にセットし（ステップＳ１４）、カウンタ積算を終了して（ステップＳ１５）、全セル初期化期間Ｔ_１の動作制御を終了する。

７．全セル初期化期間Ｔ_１を備えるサブフィールドＳＦの設定
次に、本実施の形態に係る駆動方法において、１フィールド中におけるサブフィールドＳＦの設定について、図７を用いて説明する。図７は、ＰＤＰ装置１の駆動において、１フィールドでのサブフィールドの構成を模式的に示すサブフィールド構成図である。なお、図７では、１フィールドを１０のサブフィールドＳＦ_１〜ＳＦ_１０で構成するものとしている。

本実施の形態に係るＰＤＰ装置１の駆動方法においては、ＡＰＬ検出部２８により検出されたＡＰＬに関するデータに基づいて、サブフィールドＳＦの構成が規定されている。
ＰＤＰ装置１の駆動方法では、１フィールド中に全セル初期化期間Ｔ_１を備えるサブフィールドＳＦと、選択初期化期間Ｔ_４を備えるサブフィールドＳＦとをともに含んでいる。そして、１フィールド中のどの部分に全セル初期化期間Ｔ_１を有するサブフィールドＳＦを適用するかが、上記検出されたＡＰＬに関するデータに基づいて決定されている。

図７（ａ）は、ＡＰＬの値が０［％］〜１．５［％］の範囲にあるときに適用されるサブフィールドＳＦ_１〜ＳＦ_１０が設定される。具体的には、第１サブフィールドＳＦ_１に全セル初期化期間Ｔ_１を備えるサブフィールドが割り付けられている。そして、第２サブフィールドＳＦ_２から第１０サブフィールドＳＦ_１０には、選択初期化期間Ｔ_４を備えるサブフィールドが割り付けられる。

同様にして、図７（ｂ）に示すように、ＡＰＬの値が１．５［％］〜５［％］の範囲にあるときには、第１サブフィールドＳＦ_１に加えて、第４サブフィールドＳＦ_４に対して全セル初期化期間Ｔ_１を備えるサブフィールドが適用される。また、図７（ｃ）に示すように、ＡＰＬの値が５［％］〜１０［％］のときには、図７（ｂ）に示すＡＰＬの値が１．５［％］〜５［％］の場合に比べて、第１０サブフィールドＳＦ_１０にも全セル初期化期間Ｔ_１を有するサブフィールドが割り付けられている。

図７（ｄ）に示すように、ＡＰＬの値が１０［％］〜１５［％］のときには、第１、第４、第８、第１０サブフィールドＳＦ_１、ＳＦ_４、ＳＦ_８、ＳＦ_１０に全セル初期化期間Ｔ_１を有するサブフィールドが割り付けられ、図７（ｅ）に示すように、ＡＰＬの値が１５［％］〜１００［％］のときには、第１、第４、第６、第８、第１０サブフィールドＳＦ_１、ＳＦ_４、ＳＦ_６、ＳＦ_８、ＳＦ_１０に全セル初期化期間Ｔ_１を有するサブフィールドが割り付けられている。

以上のように、本実施の形態に係るＰＤＰ装置１の駆動方法では、ＡＰＬ検出部２８（図２を参照。）で検出されるＡＰＬに関する値に基づいて全セル初期化期間Ｔ_１を有するサブフィールドＳＦが割り付けられている。ここで、ＡＰＬに関する値が高い場合には、黒表示領域が狭い画像であると考えられるが、本実施の形態に係るＰＤＰ装置１の駆動方法では、このような状態において、全セル初期化期間Ｔ_１を備えるサブフィールドの割り付け数を増加させているので、プライミングの増加を図ることが可能であって、放電の安定化を図ることができる。

一方、ＡＰＬに関する値が低い場合には、黒表示領域が広い画像であると考えられるが、このような状態に対しては、全セル初期化期間Ｔ_１を備えるサブフィールドＳＦの割り付け数を減らしているので、高い黒表示品質を確保することができる。
従って、本実施の形態に係るＰＤＰ装置１の駆動方法では、高い輝度領域があってもＡＰＬに関する値が低ければ、黒表示領域の輝度が低く、コントラストの高い画像表示が可能となる。

なお、図７に示す本実施の形態に係る全セル初期化期間Ｔ_１を有するサブフィールドＳＦの割り付け方法について、ＡＰＬに関する値と対応付けて表１に示す。

表１では、ＡＰＬに関する値に基づいて、全セル初期化期間Ｔ_１を備えるサブフィールドＳＦの設定の仕方を５つのパターンに分ける例を示したが、本発明は、これに限定を受けるものではない。全セル初期化期間Ｔ_１を備えるサブフィールドの割り付け方法についてのバリエーションを以下で紹介する。
（バリエーション１）
先ず、全セル初期化期間Ｔ_１を備えるサブフィールドの割り付け方法を、ＡＰＬに関する値に基づいて４パターンとする例を、表２に示す。

表２に示すように、本バリエーション１に係るサブフィールドの割り付け方法では、ＡＰＬの値により４パターンで、全セル初期化期間Ｔ_１を備えるサブフィールドの割り付けを行っている。具体的には、表２に示すように、ＡＰＬの値が０［％］〜１．５［％］のときには、第１サブフィールドＳＦ_１だけを全セル初期化期間Ｔ_１を有するサブフィールドとし、他のサブフィールドＳＦ_２〜ＳＦ_１０を選択初期化期間Ｔ_４を備えるサブフィールドとしている。そして、ＡＰＬの値が１．５［％］〜５［％］のときには、第１、第９サブフィールドＳＦ_１、ＳＦ_９の２つのサブフィールドに対してを全セル初期化期間Ｔ_１を有するサブフィールドとし、ＡＰＬの値が５［％］〜１０［％］のときには、第１、第４、第９サブフィールドＳＦ_１、ＳＦ_４、ＳＦ_９の３つのサブフィールドＳＦに対して全セル初期化期間Ｔ_１を有するサブフィールドＳＦを割り付ける。そして、ＡＰＬの値が１０［％］〜１００［％］のときには、第１、第４、第８、第１０サブフィールドＳＦ_１、ＳＦ_４、ＳＦ_８、ＳＦ_１０の４つのサブフィールドに対してを全セル初期化期間Ｔ_１を有するサブフィールドを割り付ける。

本バリエーション１に係る全セル初期化期間Ｔ_１を備えるサブフィールドの割り付け方法を採用する場合にも、表１に示す方法と同様の効果を得ることができる。
（バリエーション２）
次に、バリエーション２に係る全セル初期化期間Ｔ_１を備えるサブフィールドの割り付け方法について、表３を用いて説明する。

表３に示すように、本バリエーション２に係る割り付け方法では、ＡＰＬの値が０［％］〜１．５［％］のときには、第１サブフィールドＳＦ_１だけを全セル初期化期間Ｔ_１を有するサブフィールドとして割り付け、ＡＰＬの値が１．５［％］〜５［％］のときには、第１、第４サブフィールドＳＦ_１、ＳＦ_４の２つのサブフィールドに対して全セル初期化期間Ｔ_１を有するサブフィールドとして割り付け、ＡＰＬの値が５［％］〜１００［％］のときには、第１、第４、第６サブフィールドＳＦ_１、ＳＦ_４、ＳＦ_６の３つのサブフィールドに対して全セル初期化期間Ｔ_１を有するサブフィールドを割り付ける。

本バリエーション２では、フィールド内における先頭に近いサブフィールドに対して全セル初期化期間Ｔ_１を備えるサブフィールドを割り付けるように制御している。
このように、フィールド内の先頭に近いサブフィールドに全セル初期化期間Ｔ_１を備えるサブフィールドを割り付けることとすれば、次のような優位性を有することとなる。
例えば、維持放電回数が多く設定されたサブフィールドでは、その維持放電によって隣接する放電セルに対してクロストークを生じ易い。このため、影響を受ける隣接する放電セルにおいては、壁電荷の減少を生じてしまい、次のサブフィールドで書き込み放電を生じず、画質劣化を生じてしまうことがある。特に、低階調のサブフィールドにクロストークの影響が及んだ場合には、画質劣化の影響が大きい。

上記理由から、通常、ＰＤＰ装置の駆動においては、各フィールドにおける先頭近くに配される低階調のサブフィールドに対して全セル初期化期間を設定する方法が採られており、直前のサブフィールドにおけるクロストークの影響を受けた場合にも、確実に放電セル内の壁電荷状態をリセットしている。このような事項を考慮するとき、表３に示すようなサブフィールドの割り付け方法を採用する場合には、クロストークによる書き込み不良を抑制することができ、確実に画質劣化を抑制することができる。
（変形例１）
次に、変形例１に係るＰＤＰ装置の駆動方法について、図８（ａ）を用い説明する。図８（ａ）は、ＰＤＰ装置の駆動時において、全セル初期化期間Ｔ_１に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに対し印加される電圧波形を示す波形図である。なお、本変形例１においては、全セル初期化期間Ｔ_１における電圧波形以外については、上記実施の形態１に係るＰＤＰ装置１およびその駆動方法と同一である。

図８（ａ）に示すように、本変形例１に係る駆動方法では、上記実施の形態１に係るＰＤＰ装置１に対し、全セル初期化期間Ｔ_１の前半部Ｔ_１１でのサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に印加の印加パルスＰｕｌ．１２における負のランプ波形部分（ポイントＰ１１からポイントＰ３２に至る部分）の傾きが異なっている。具体的には、本変形例１に係るＰＤＰ装置の駆動方法では、パルスＰｕｌ．１２における負のランプ波形部分の傾きが、ＡＰＬ検出部２８で算出されるＡＰＬに関する値に基づいて設定されている。図８（ａ）に示すように、負のランプ波形部分の傾きが急になれば、電位Ｖｒ［Ｖ］に到達するタイミングｔ１１が早くなり、ポイントＰ３２が上記実施の形態１に係る駆動方法に比べて前の方へとずれる。

なお、パルスＰｕｌ．１２における負のランプ波形部分の傾きについては、ＡＰＬに関する値に基づき設定する他に、パネルあるいは外周の温度や、駆動時間などに基づいて設定することとしてもよい。
本変形例１に係る駆動方法では、パルスＰｕｌ．１２における負のランプ波形部分の傾きを上記の何れかの要因に基づき変化させることとしているので、上記実施の形態１に係る駆動方法に対し、黒輝度を抑えながら、正常な初期化動作のマージンを広く確保できる、という優位性を有する。即ち、保護膜１１４におけるＭｇＯの特性にもよるが、一般的には、低温になればなるほど、あるいは、累積駆動時間が長くなればなるほど、初期化期間における誤放電が発生しやすくなる。これは、プライミング粒子が減少することに起因するものである。このような事項を考慮して、本変形例に係る駆動方法では、上記の何れかの要因またはその組み合わせに基づき、パルスＰｕｌ．１２における負のランプ波形部分の傾きを変化させるので、上記優位性を有する。
（変形例２）
次に、変形例２に係るＰＤＰ装置の駆動方法について、図８（ｂ）を用い説明する。なお、本変形例２に係る駆動方法においても、上記変形例１と同様、全セル初期化期間Ｔ_１における電圧波形以外については、上記実施の形態１に係るＰＤＰ装置１およびその駆動方法と同一である。

図８（ｂ）に示すように、本変形例２に係る駆動方法では、上記実施の形態１に係るＰＤＰ装置１に対し、全セル初期化期間Ｔ_１の前半部Ｔ_１１でのサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に印加の印加パルスＰｕｌ．２２における負のランプ波形部分（ポイントＰ１１からポイントＰ４２に至る部分）の終点Ｐ４２での電位Ｖｒ_１［Ｖ］が異なっている。また、ポイントＰ４３においても、電位Ｖｒ_１［Ｖ］となっている。そして、負のランプ波形部分の傾きが上記実施の形態１と同様であるとしたならば、電位Ｖｒ_１［Ｖ］の値を変化させることに伴い、負のランプ波形部分の終点Ｐ４２のタイミングｔ２１が異なることになる。

本変形例２に係る駆動方法では、負のランプ波形部分の終点Ｐ４２における電位Ｖｒ_１［Ｖ］の値がＡＰＬ検出部２８で算出されるＡＰＬに関する値に基づいて設定されている。なお、上記変形例１に係る駆動方法と同様に、本変形例２においても、パネルあるいは外周の温度や、駆動時間などに基づいて電位Ｖｒ_１［Ｖ］を変化させることとしてもよい。

本変形例２では、上記駆動方法を採用することで、上記実施の形態１に係る駆動方法を採用する場合の優位性に加えて、黒輝度を抑えながら、正常な初期化動作のマージンを広く確保できる、という優位性を有する。即ち、上記変形例１と同様に、上記の何れか要因またはその組み合わせに基づき、パルスＰｕｌ．２２におけるランプ波形部分の振幅を変化させ、これによりプライミング粒子量を適切に制御することができる。従って、本変形例２に係る駆動方法においても、黒輝度を抑えながら、正常な初期化動作のマージンを広く確保できる 。
（変形例３）
次に、変形例３に係るＰＤＰ装置の駆動方法について、図９を用い説明する。なお、本変形例３に係る駆動方法においても、上記変形例１、２と同様、全セル初期化期間Ｔ_５における各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形以外については、上記実施の形態１に係るＰＤＰ装置１およびその駆動方法と同一である。

図９に示すように、本変形例３に係る駆動方法では、上記変形例２に係る駆動方法と同様に、全セル初期化期間Ｔ_５の前半部Ｔ_５１でのサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に印加の印加パルスＰｕｌ．３２における負のランプ波形部分（ポイントＰ１１からポイントＰ６２に至る部分）の終点Ｐ６２での電位Ｖｒ_２［Ｖ］が、上記実施の形態１に係る駆動方法との差異である。そして、負のランプ波形部分の傾きが上記実施の形態１と同様であるとしたならば、電位Ｖｒ_２［Ｖ］の値を変化させることに伴い、負のランプ波形部分の終点Ｐ６２のタイミングｔ３１が異なることになる。

本変形例３に係る駆動方法においても、負のランプ波形部分の終点Ｐ６２における電位Ｖｒ_２［Ｖ］の値がＡＰＬ検出部２８で算出されるＡＰＬに関する値、あるいは、パネルあるいは外周の温度や、駆動時間の何れかの要因、またはその組み合わせに基づいて設定されている。
上記変形例２に係る駆動方法では、タイミングｔ２以降における駆動波形を上記実施の形態１に係る駆動方法と同様としていたのに対し、本変形例３に係る駆動方法においては、タイミングｔ３１よりも後の各タイミングｔ３３、ｔ３６、ｔ３４を期間前方へとシフトさせている。即ち、本変形例３に係る駆動方法では、ポイントＰ６２の電位Ｖｒ_２［Ｖ］を変化させることで、タイミングｔ３１も変化することになるのであるが、その変化分を、それ以降の各タイミングｔ３３、ｔ３６、ｔ３４にも適用し、図９の場合にはタイミングｔ３３、ｔ３６、ｔ３４が期間前方へとシフトするものである。

さらに、本変形例３に係る駆動方法では、スキャン電極Ｓｃｎへの印加パルスＰｕｌ．３２、Ｐｕｌ．３３を上述のように変化させるとともに、これに連動して、サスティン電極Ｓｕｓへの印加パルスＰｕｌ．３１についても、タイミングｔ３１よりも後の部分を期間前方へとシフトさせている。
本変形例３に係る駆動方法においては、上記特徴を有することにより、上記変形例２に係る駆動方法と同様の優位性を有するとともに、より初期化放電をきめ細かに制御することができる。さらに、本変形例３に係る駆動方法では、全セル初期化期間Ｔ_５の長さ、特に前半部Ｔ_５１に要する時間を必要最小限に抑えることができ、パネルの高精細化により適している。
（実施の形態２）
実施の形態２に係るＰＤＰ装置の駆動方法について、図１０を用いて説明する。図１０は、本実施の形態に係るＰＤＰ装置の駆動方法の内、全セル初期化期間Ｔ_６において各電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）、Ｓｕｓ（１）〜Ｓｕｓ（ｎ）、Ｄａｔ（１）〜Ｄａｔ（ｍ）に対して印加される電圧波形を示す波形図である。

本実施の形態に係るＰＤＰ装置については、上記ＰＤＰ装置１と同様の構成を有し、また、その駆動方法は、全セル初期化期間Ｔ_６を除いて図３に示す実施の形態１に係る方法と同一であるので、その説明を省略する。以下では、駆動方法の中でも全セル初期化期間Ｔ_６だけに絞って説明する。
図１０に示すように、本実施の形態に係る駆動方法では、全セル初期化期間Ｔ_６におけるスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対する印加パルスＰｕｌ．１、およびサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対する印加パルスＰｕｌ．２、Ｐｕｌ．３の各波形については、上記実施の形態１に係る駆動方法の各波形と同一である。本実施の形態に係る駆動方法で特徴となる部分は、全セル初期化期間Ｔ_６の前半部Ｔ_６１において、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位を正極性となるＶｘ［Ｖ］にしておくところにある。

すなわち、本実施の形態２に係るＰＤＰ装置の駆動方法では、全セル初期化期間Ｔ_６の前半部Ｔ_６１において、タイミングｔ０でデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位を０［Ｖ］からＶｘ［Ｖ］へと変化させ（図１０のポイントＰ２１からポイントＰ２２に至る部分）、前半部Ｔ_６１が終了するタイミングｔ２まで当該電位Ｖｘ［Ｖ］を維持し（ポイントＰ２２からポイントＰ２３に至る部分）、タイミングｔ２でデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位を０［Ｖ］へと変化させる（ポイントＰ２３からポイントＰ２４に至る部分）。

なお、本実施の形態２に係るＰＤＰ装置の駆動方法では、上述の前半部Ｔ_６１以外の動作制御に上記実施の形態１との差異はない。
以上のよな初期化動作を採用する駆動方法では、上記実施の形態１と同様に、前半部Ｔ_６１で１回目の初期化放電Ｄｉｓ．１が発生し、後半部Ｔ_６２で２回目の初期化放電Ｄｉｓ．２が発生する。そして、本実施の形態２で特徴となっている前半部Ｔ_６１では、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）が陽極、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）が陰極となる弱放電を先行させて発生させ、これに続いてスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）が陽極、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）が陰極となる弱放電を発生させることができる。このメカニズムについては、上記実施の形態１と同様である。

本実施の形態２では、全セル初期化期間Ｔ_６の前半部Ｔ_６１において、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位をＶｘ［Ｖ］で維持しているので、上記実施の形態１に係る駆動方法の場合よりも、より確実にスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）とサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）との間での弱放電を先行発生させることができる。よって、本実施の形態２に係るＰＤＰ装置１の駆動方法では、上記実施の形態１に係る駆動方法にも増して、誤放電の発生を確実に防止することができる。

また、本実施の形態に係る駆動方法を採用した場合にも、パネルの高精細化を図るために駆動時におけるデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加電圧を従来よりも高める場合にあっても、低階調域におけるチラツキの発生を抑制することが可能となる。
なお、本実施の形態２に係る駆動方法では、全セル初期化期間Ｔ_６における各電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）、Ｓｕｓ（１）〜Ｓｕｓ（ｎ）、Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加パルスの波形の設定の仕方によっては、弱放電の発生順序が変化する可能性もある。例えば、図１０に示す電位Ｖｘ［Ｖ］を十分高い電位とする場合には、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）とサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）との間での弱放電よりも、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）とデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）との間での弱放電が先行して発生することも想定し得る。

ただし、上記のように弱放電の発生順序が変わってしまう場合においても、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）とデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）との間での弱放電は、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）が陽極であり、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）が陰極となるものである。このため、この弱放電（対向放電）は、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）が陽極、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）が陰極となる対向放電に比べて遥かに安定したものとなる。この理由は、上述の通り、保護膜１１４と蛍光体層１２４との２次電子放出係数の相違にある。

（その他の事項）
上記では、２つの実施の形態１、２および３つの変形例１〜３を以って本発明の構成および作用・効果について説明したが、本発明はこれに限定を受けるものではない。例えば、上記実施の形態１、２では、タイミングｔ０において、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対するパルスＰｕｌ．１の印加と、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対するパルスＰｕｌ．２の印加とを同時に開始することとしたが、必ずしも同時に行う必要はない。例えば、図４のポイントＰ１をポイントＰ１１に対して先行させてもよいし、逆に後にしてもよい。ただし、ポイントＰ１とポイントＰ１１との時間的な差異については、余り大きくし過ぎると初期化放電の発生に悪影響を生じるので、例えば、１［ｎｓｅｃ．］〜１０００［ｎｓｅｃ．］程度の時間差としておくことが望ましい。

また、本発明に係るＰＤＰ装置では、図２に示す装置構成の他に、パネル部１０の温度を監視するパネル温度監視部を設け、その温度情報に基づいて１フィールド中における全セル初期化期間Ｔ_１、Ｔ_５、Ｔ_６を備えるサブフィールドの割り付け数やその時間、さらには初期化パルスＰｕｌ．２における電位Ｖｒ［Ｖ］の振幅やポイントＰ１１からポイントＰ１２に至るまでの部分の電圧変化率（傾き）を設定するようにすることもできる。

また、本発明に係るＰＤＰ装置では、その構成中に駆動時間をカウントし、カウントした駆動時間を積算（累積）して行く駆動時間カウント部を設けるようにすることも可能であり、このような構成を設けた場合には、その積算値に基づいて１フィールド中における全セル初期化期間Ｔ_１、Ｔ_５、Ｔ_６を備えるサブフィールドの割り付け数やその時間、さらには初期化パルスＰｕｌ．２における電位Ｖｒ［Ｖ］の振幅やポイントＰ１１からポイントＰ１２に至るまでの部分の電圧変化率（傾き）を設定するようにすることができる。

また、本発明は、ＨＤ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）以上の解像度を有するプラズマディスプレイパネル装置およびその駆動方法に適用することができ、この場合には、上記効果を得ることができる。ここで、ＨＤ以上の解像度を有するプラズマディスプレイパネル装置とは、例えば、次のようなものを指している。
・パネルサイズが３７インチの場合；１０２４×７２０［画素］のＨＤパネルよりも高解像度のパネル
・パネルサイズが４２インチの場合；１０２４×７６８［画素］のＨＤパネルよりも高解像度のパネル
・パネルサイズが５０インチの場合；１３６６×７６８［画素］のＨＤパネルよりも高解像度のパネル
また、”ＨＤ以上の高解像度を有するパネル”には、”フルＨＤパネル（１９２０×１０８０［画素］）も含むものである。

さらに、上記実施の形態１などでは、蛍光体層１２４Ｒ、１２４Ｇ、１２４Ｂの各々を構成する蛍光体材料を例示したが、それ以外にも次に示すような各蛍光体材料を用いることができる。
Ｒ蛍光体；（Ｙ、Ｇｄ）ＢＯ_３：Ｅｕ
Ｇ蛍光体；（Ｙ、Ｇｄ）ＢＯ_３：ＴｂとＺｎ_２ＳｉＯ_４：Ｍｎとの混合物
Ｂ蛍光体；ＢａＭｇ_２Ａｌ_１４Ｏ_２４：Ｅｕ
さらに、上記実施の形態２に係るＰＤＰ装置の駆動方法に対し、上記変形例１あるいは変形例２に係る駆動方法を合わせて適用することも可能である。

本発明は、テレビジョン及びコンピュータ用モニタなどの高精細で高品質が要求されるディスプレイデバイスに適用が可能である。

実施の形態１に係るＰＤＰ装置１の構成の内、パネル部１０の要部を抜き出して示す要部斜視図である。 ＰＤＰ装置１の概略構成を示すブロック図である。 ＰＤＰ装置１の駆動に際して、各期間Ｔ_１〜Ｔ_４に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す波形図である。 ＰＤＰ装置１の駆動において、全セル初期化期間Ｔ_１に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す詳細波形図である。 ＰＤＰ装置１の駆動において、全セル初期化期間Ｔ_１に表示駆動部２０が実行するステップＳ１〜Ｓ１５を示すフロー図である。 ＰＤＰ装置１の駆動において、全セル初期化期間Ｔ_１にタイミング発生部２４が刻むカウンタ値ＣＴと、各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔへの印加電圧の波形との関係を示す模式図である。 ＰＤＰ装置１の駆動において、１フィールド内でのサブフィールドＳＦ_１〜ＳＦ_１０の構成例を示すサブフィールド構成図である。 （ａ）は、変形例１に係る駆動方法において、全セル初期化期間Ｔ_１に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す詳細波形図であり、（ｂ）は、変形例２に係る駆動方法において、全セル初期化期間Ｔ_１に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す詳細波形図である。 変形例３に係る駆動方法において、全セル初期化期間Ｔ_５に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す詳細波形図である。 実施の形態２に係るＰＤＰ装置の駆動において、全セル初期化期間Ｔ_６に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す波形図である。 従来技術に係るＰＤＰ装置の駆動において、全セル初期化期間に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す波形図である。

符号の説明

１．プラズマディスプレイパネル装置
１０．パネル部
１１．前面パネル
１２．背面パネル
２０．表示駆動部
２１．データドライバ
２２．スキャンドライバ
２３．サスティンドライバ
２４．タイミング発生部
２５．Ａ／Ｄ変換部
２６．走査数変換部
２７．サブフィールド変換部
２８．ＡＰＬ検出部
１１１．前面基板
１１２．表示電極対
１１３、１２２．誘電体層
１１４．保護膜
１２１．背面基板
１２３．隔壁
１２４．蛍光体層
１１２１、１１２２．透明電極部
１１２３、１１２４．バス電極部
１２３１．隔壁主部
１２３２．隔壁副部
Ｓｃｎ．スキャン電極
Ｓｕｓ．サスティン電極
Ｄａｔ．データ電極

Claims (15)

1. 第１電極と第２電極とからなる電極対と、当該電極対に対して放電空間を挟んで立体交差する第３電極との各々を複数有し、前記電極対と第３電極との各立体交差部分に対応して放電セルが構成されてなるパネル部に対し、それぞれ輝度重み付けされた複数のサブフィールドで構成される１フィールド中に、全ての前記放電セルに対しその壁電荷状態の初期化を図る全セル初期化期間が割り当てられるプラズマディスプレイパネル装置の駆動方法において、
   前記全セル初期化期間を、１回目の初期化放電を生じさせる第１区間と、２回目の初期化放電を生じさせる第２区間とに分けるとき、
   前記第１区間および第２区間の少なくとも一方の区間において、前記第１電極の電位を前記第３電極に対して放電開始電圧未満となる電位に向けて変化させ始め、当該第１電極の電位変化開始のタイミングに連動させて、前記第２電極の電位を前記第１電極の前記電位とは逆の極性に向け、且つ、ランプ波形を以って変化させ、
   前記第２電極に印加の電圧波形における前記ランプ波形部分は、その変化開始から変化終了までの時間が、前記第１電極の電位を変化させ始めてから前記電位に到達するまでに要する時間よりも長く設定されている。
2. 請求項１に記載のプラズマディスプレイパネル装置の駆動方法において、
   前記第１区間における初期化放電は、前記第１電極を陽極とし、前記第２電極を陰極とする放電であって、
   前記第２電極に印加の電圧波形における前記ランプ波形部分は、少なくとも前記第１区間に設定されているとともに、当該区間において負の傾斜を有する。
3. 請求項１に記載のプラズマディスプレイパネル装置の駆動方法において、
   前記第２電極に対し前記ランプ波形の電圧を印加する区間において、前記第３電極の電位を前記第１電極の電位極性と同極性に向けて変化させる。
4. 請求項１に記載のプラズマディスプレイパネル装置の駆動方法において、
   前記複数のサブフィールド中における前記全セル初期化期間の割り付けがなされるサブフィールドは、当該フィールドの画像における平均ピクチャーレベルに基づいて設定されている。
5. 請求項１に記載のプラズマディスプレイパネル装置の駆動方法において、
   前記ランプ波形部分の傾きは、当該全セル初期化期間を含む前記フィールドの画像における平均ピクチャーレベル、または、パネル温度、または駆動時間の何れかに基づいて設定されている。
6. 請求項１に記載のプラズマディスプレイパネル装置の駆動方法において、
   前記ランプ波形部分の変化終了の際の電位は、当該全セル初期化期間を含む前記フィールドの画像における平均ピクチャーレベル、または、パネル温度、または駆動時間の何れかに基づいて設定されている。
7. 請求項１に記載のプラズマディスプレイパネル装置の駆動方法において、
   前記第２電極に印加の電圧波形における前記ランプ波形部分は、前記第１電極の電位を前記電位に向けて変化させ始めるタイミングに対して、前後１μｓｅｃ．以内のタイミングを以ってその変化が開始される。
8. 第１電極と第２電極とからなる電極対と、当該電極対に対して放電空間を挟んで立体交差する第３電極との各々を複数有し、前記電極対と第３電極との各立体交差部分に対応して放電セルが構成されてなるパネル部と、それぞれ輝度重み付けされた複数のサブフィールドで構成される１フィールド中に、全ての前記放電セルに対しその壁電荷状態の初期化を図る全セル初期化期間が割り付けられる方法を以って前記パネル部の表示駆動を実行する駆動部とを有するプラズマディスプレイパネル装置において、
   前記駆動部が実行する表示駆動は、
   前記全セル初期化期間を、１回目の初期化放電を生じさせる第１区間と、２回目の初期化放電を生じさせる第２区間とに分けるとき、
   前記第１区間および第２区間の少なくとも一方の区間において、前記第１電極の電位を前記第３電極に対して放電開始電圧未満となる電位に向けて変化させ始め、当該第１電極の電位変化開始のタイミングに連動させて、前記第２電極の電位を前記第１電極の前記電位とは逆の極性に向け、且つ、ランプ波形を以って変化させ、
   前記第２電極に印加の電圧波形における前記ランプ波形部分を、その変化開始から変化終了までの時間が、前記第１電極の電位を変化させ始めてから前記電位に到達するまでに要する時間よりも長く設定されている。
9. 請求項８に記載のプラズマディスプレイパネル装置において、
   前記駆動部が実行する表示駆動は、
   前記第１区間における初期化放電が、前記第１電極を陽極とし、前記第２電極を陰極とする放電であって、
   前記第２電極に印加の電圧波形における前記ランプ波形部分は、少なくとも前記第１区間に設定されているとともに、当該区間において負の傾斜を有する。
10. 請求項８に記載のプラズマディスプレイパネル装置において、
    前記駆動部が実行する表示駆動は、
    前記第２電極に対し前記ランプ波形の電圧を印加する区間で、前記第３電極の電位を前記第１電極の電位極性と同極性に向けて変化させる。
11. 請求項８に記載のプラズマディスプレイパネル装置において、
    前記駆動部が実行する表示駆動は、
    前記複数のサブフィールド中における前記全セル初期化期間の割り付けがなされるサブフィールドは、当該フィールドの画像における平均ピクチャーレベルに基づいて設定されている。
12. 請求項８に記載のプラズマディスプレイパネル装置において、
    前記駆動部が実行する表示駆動は、
    前記ランプ波形部分の傾きは、当該全セル初期化期間を含む前記フィールドの画像における平均ピクチャーレベル、または、パネル温度、または駆動時間の何れかに基づいて設定されている。
13. 請求項８に記載のプラズマディスプレイパネル装置において、
    前記駆動部が実行する表示駆動は、
    前記ランプ波形部分の変化終了の際の電位は、当該全セル初期化期間を含む前記フィールドの画像における平均ピクチャーレベル、または、パネル温度、または駆動時間の何れかに基づいて設定されている。
14. 請求項８に記載のプラズマディスプレイパネル装置において、
    前記駆動部が実行する表示駆動は、
    前記第２電極に印加の電圧波形における前記ランプ波形部分は、前記第１電極の電位を前記電位に向けて変化させ始めるタイミングに対して、前後１μｓｅｃ．以内のタイミングを以ってその変化が開始される。
15. 請求項８に記載のプラズマディスプレイパネル装置において、
    前記放電空間には、少なくともキセノンを含む放電ガスが充填されており、
    前記放電ガスにおいて、全圧に対するキセノンの分圧の比率は、７％以上に設定されている。

Images