KR20080014048A - 플라즈마 디스플레이패널장치의 구동방법 및 플라즈마디스플레이패널장치 - Google Patents

플라즈마 디스플레이패널장치의 구동방법 및 플라즈마디스플레이패널장치 Download PDF

Info

Publication number
KR20080014048A
KR20080014048A KR1020077029446A KR20077029446A KR20080014048A KR 20080014048 A KR20080014048 A KR 20080014048A KR 1020077029446 A KR1020077029446 A KR 1020077029446A KR 20077029446 A KR20077029446 A KR 20077029446A KR 20080014048 A KR20080014048 A KR 20080014048A
Authority
KR
South Korea
Prior art keywords
electrode
discharge
potential
driving
initialization
Prior art date
Application number
KR1020077029446A
Other languages
English (en)
Inventor
게이지 아카마츠
겐지 오가와
미츠오 우에다
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20080014048A publication Critical patent/KR20080014048A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

모든 셀 초기화기간(T1)의 전반부(T11)에서는 타이밍 t0에서 스캔 전극(Scn)의 전위를 0[V]에서 Vp[V]로 상승시키고, 그 후, 전반부(T11)가 종료하는 타이밍 t3에 이를 때까지 양극성의 전위 Vp[V]~Vg[V]로 유지한다. 한편, 동 전반부(T11)에서는 서스테인 전극(Sus)에 대하여 0[V]에서 전위 Vr[V]에 이르는 음의 램프 파형 부분을 포함하는 초기화 펄스 Pul.2가 인가된다. 펄스 Pul.2의 음의 램프 파형 부분의 시간 (t1-t0)은 펄스 Pul.1의 P1에서 P2에 이를 때까지의 부분의 전위변화에 필요한 시간보다 길게 설정되어 있다.
모든 셀 초기화기간, 전반부, 스캔 전극, 서스테인 전극, 음의 램프 파형, 초기화 펄스

Description

플라즈마 디스플레이패널장치의 구동방법 및 플라즈마 디스플레이패널장치{PLASMA DISPLAY PANEL APPARATUS DRIVING METHOD AND PLASMA DISPLAY PANEL APPARATUS}
본 발명은 플라즈마 디스플레이패널장치 및 그 구동방법에 관한 것으로, 특히 구동시에 초기화기간에서의 오 방전의 발생 억제기술에 관한 것이다.
플라즈마 디스플레이 패널 중에서도 현재 주류로 되어 있는 교류 면 방전형은(이하, 단순히 「PDP」라 한다)은 다음과 같은 구성을 갖는다. PDP는 2매의 패널이 서로 간격을 두고 대향 배치되고, 외주부에서 실링(sealing) 되며, 내부에 Xe를 포함하는 방전가스가 충전되어서 이루어지는 구성으로 되어 있다. PDP를 구성하는 2매의 패널 중 한쪽의 패널(전면 패널)은 유리 기판의 한쪽의 주 면에 복수의 표시 전극 쌍(스캔 전극, 서스테인 전극)이 형성되고, 이것을 덮도록 유전체 층 및 보호막이 순서대로 적층된 구성을 갖는다.
한편, 다른 쪽의 패널(배면 패널)은 유리 기판에서의 전면 패널과 대향하는 측의 주 면에 복수의 데이터 전극이 형성되고, 이 데이터 전극을 덮도록 유전체 층이 적층되어 형성되어 있다. 그리고 배면 패널에서의 유전체 층의 면 위에는 스트라이프 형상(stripe configuration) 또는 와플 형상(waffle configuration) 등의 격벽이 형성되어 있다. 격벽은 데이터 전극에 병행하는 부분을 가지며, 또한, 인접하는 데이터 전극과 데이터 전극 사이에 설치되고, 전면 패널과 배면 패널 사이의 갭 재료(gap material)로서 기능을 한다. 배면 패널에는 격벽의 형성에 의해 복수의 오목부가 형성되게 되나, 이 각 오목부에는 적색(R), 녹색(G), 청색(B)의 각 발광 색의 형광체 층이 오목부별로 색이 구분되어 형성되어 있다. 또한, 전면 패널과 배면 패널은 전면 패널의 표시 전극 쌍과 배면 패널의 데이터 전극이 교차하는 방향에 배치된다.
PDP를 표시 디바이스로 하는 PDP장치에서는 상기 PDP에 구동회로가 접속된 구성을 갖는다. PDP장치의 구동회로는 각 전극에 대하여 접속되는 드라이버와, 이 각 드라이버에 대하여 접속되고 장치에 입력되는 영상신호에 의거하여 서브필드법(필드 내 시분할 계조 표시방식)을 이용하여 구동신호를 출력하는 구동 제어부를 주요 구성으로 갖는다.
PDP장치의 구동에서는 필드를 가중이 부여된 복수의 서브필드로 시분할하고, 각 서브필드의 점등/비 점등의 제어를 실행함으로써 계조표시를 한다. 각 서브필드에는 선택된 방전 셀에서 표시 전극 쌍의 한쪽(스캔 전극)과 데이터 전극 사이에 기록방전을 발생시켜서, 이 방전에 의해 벽 전하의 형성을 행하는 기록기간과, 모든 방전 셀의 표시 전극 쌍 사이에 교류전압을 인가하여, 이 전압인가에 의해 먼저 선택적으로 벽 전하의 형성이 이루어진 방전 셀에 유지방전을 발생시키는 유지기간이 할당된다(예를 들어, 특허문헌 1 참조).
그런데 PDP장치의 구동에서는 상술한 바와 같이 기록기간과 유지기간으로 이 루어지는 서브필드를 단순히 연속하는 경우에는, 앞의 서브필드에서의 벽 전하의 이력이 남아서 화상품질이라는 관점에서 문제가 되므로, 1 필드 중에 모든 셀 초기화기간(all-cell reset period)이 설치된다. 모든 셀 초기화기간은 PDP의 모든 방전 셀에서 일제히 초기화 방전을 발생시키고, 이 초기화 방전에 의해 앞의 서브필드에서의 벽 전하의 이력 소거 및 기록동작을 위한 벽 전하 형성을 실행하는 기간이다. 모든 셀 초기화기간에서의 각 전극에 인가되는 펄스의 파형에 대해서 도 11을 이용하여 설명한다.
도 11에 도시한 바와 같이, 모든 셀 초기화기간에서는 2회의 미약 방전(초기화 방전)이 발생하도록 각 전극 Scn, Sus, Dat에 인가하는 인가펄스가 설정되어있다. 시간적으로 먼저 발생하는 미약 방전을 포함하는 부분을 전반부, 나중에 발생하는 미약 방전을 포함하는 부분을 후반부라 한다. 모든 셀 초기화기간의 전반부에는 서스테인 전극(Sus) 및 데이터 전극(Dat)의 전위를 0[V]으로 설정하고, 이 상태에서 스캔전극(Scn)에 대하여 전위 Vq[V]에서 전위 Vr[V]를 향하여 점차 상승하는 상승 램프 파형의 전압을 인가한다. 그리고 스캔 전극(Scn)의 전위가 Vq[V]에서 Vr[V]를 향하는 도중에 스캔 전극(Scn)을 양극으로 하고 서스테인 전극(Sus) 및 데이터 전극(dat)을 음극으로 하는 1회째의 미약 방전이 발생한다.
이어서, 모든 셀 초기화기간의 후반부에서는 데이터 전극(Dat)의 전위를 0[V]으로 유지하면서 서스테인 전극의 전위를 Vh[V]로 설정하고, 이 상태에서 서스테인 전극(Scn)에 전위 Vg[V]에서 전위 Va[V]를 향해서 점차 하강하는 하강 램프 파형의 전압을 인가한다. 스캔 전극(Scn)의 전위가 Vg[V]에서 Va[V]로 향하는 도중 에 서스테인 전극(Sus) 및 데이터 전극(Dat)을 양극으로 하고 스캔 전극(Scn)을 음극으로 하는 2회째의 미약 방전이 발생한다. 상술한 바와 같이, 모든 셀 초기화기간에서는 이 2회의 미약 방전을 발생시킴으로써 PDP의 모든 방전 셀에서의 초기화가 실행된다.
그런데 최근에는 PDP의 발광효율의 향상을 도모하기 위한 하나의 방책으로 방전가스의 전체 압력에 대한 Xe 분압의 비율을 상승시킨다고 하는 방법이 채용되는 경우가 있다. 이와 같이 방전가스 중의 Xe 분압 비율을 상승시킨 PDP장치에서는, 도 11에 도시한 바와 같이, 모든 셀 초기화기간에서 본래 미약 방전을 발생시키려고 할 때에 강한 방전(강 방전)이 발생하는 경우가 있다. 특히, 모든 셀 초기화기간의 전반부에서 강 방전이 발생한 경우에는, 그 영향을 받아서 후반부에도 강 방전이 발생하는 경우가 있다. 이와 같은 모든 셀 초기화기간의 후반부에서 발생하는 강 방전은 마치 기록기간에서의 기록동작이 실행된 것과 동일한 벽 전하 상태를 형성하여, 화상품질의 저하를 초래한다.
이와 같은 문제에 대한 어프로치로는, 예를 들어, 모든 셀 초기화기간의 기간종료 직후에 모든 방전 셀을 대상으로 하여 스캔 전극(Scn)에 보조소거펄스를 인가 하는 방법이 있다(특허문헌 2를 참조). 이 문헌에서 제안하는 기술에서는 모든 셀의 초기화기간 직후에서의 스캔 전극(Scn)에 인가하는 보조소거펄스의 인가에 의해 과잉의 벽 전하를 소거하여, 유지기간에서의 오 방전의 발생을 억제할 수 있는 것으로 되어 있다.
특허문헌 1 : 일본국 특개 2000-242224호 공보
특허문헌 2 : 일본국 특개 2004-191530호 공보
그러나 상기 특허문헌 2의 기술에서는 모든 셀 초기화기간 종료 후에 모든 방전 셀을 대상으로 하여 스캔 전극(Scn)에 보조소거펄스를 인가하고 있으므로 강 방전을 발생하고 있지 않은 방전 셀에서의 벽 전하의 상태에까지 영향을 미친다. 따라서, 상기 특허문헌 2의 기술을 채용하는 경우에는, 기록기간에서의 인가전압의 마진이 좁아진다고 하는 문제가 있다. 여기서 마진은 정상적인 기록방전을 발생시키기 위해 필요한 인가전압의 범위 등을 말한다.
또, 상기 특허문헌 2의 기술을 채용하는 경우에는, 보조소거펄스의 인가에 의해 모든 셀 초기화기간에 강 방전을 발생한 방전 셀의 이상 벽 전하의 소거를 행할 수 있으나, 이와 같이 벽 전하의 소거가 이루어진 방전 셀에서는 이어지는 기록기간에서의 기록방전을 발생하게 할 수 없으므로, 그 서브필드의 유지기간에 유지방전이 발생하지 않게 된다. 따라서, 특허문헌 2를 채용한 경우에는 모든 셀 초기화기간에서 상기 강 방전이 발생했을 때에 PDP장치의 구동에서의 계조가 희생이 되어, 화상품질의 저하를 초래한다.
또, 특허문헌 2의 기술을 채용하는 경우에는, 보조소거펄스의 파형의 설정이 매우 엄격하여 설계 마진의 확보가 어려워지게 된다. 즉, 보조소거펄스의 폭을 지나치게 좁게 한 경우에는 방전지연(discharge delay) 때문에 소거방전이 발생하지 않는 경우도 있고, 반대로 지나치게 넓은 폭으로 한 경우에는 벽 전하가 축적되어 오 방전이 발생하는 원인이 된다. 보조소거펄스의 높이(전압 값)를 낮게 설정하고 폭을 넓게 하면 벽 전하의 축적을 회피할 수는 있으나, 패널 면 내에서의 방전 셀 간의 특성 편차 등을 고려했을 때, 안정된 소거방전을 발생시키려고 하는 경우에는 설계 마진의 확보가 어려워진다.
또, 상기 특허문헌 2의 기술은 모든 셀 초기화기간에서의 강 방전의 발생의 방지를 목적으로 하는 것은 아니므로, 이 강 방전 및 보조소거펄스의 인가에 의한 방전 등을 원인으로 하는 화면의 플리커(screen flickering) 등이 발생하여 화질의 저하를 초래한다.
또한, 최근에는 풀 스펙 하이비전에의 대응 등을 위해 고화질화가 이루어지고 있으며, 이에 따라서, 기록기간에 데이터 전극에 인가하는 인가전압이 높아지는 경향이 있다. 이는 고화질 화에 따라 인접하는 방전 셀 사이에서의 방전 간섭의 증가에 대하여 당해 간섭에 영향받지 않고 확실하게 기록의 실행이 가능해지도록 할 필요가 있기 때문이다.
모든 셀 초기화기간의 전반에서는 데이터 전극에 대하여 인가하는 전압 Vx[V]은 장치 비용 및 회로구성이라는 관점에서 기록기간에 데이터 전극에 인가되는 전압 값과 동일한 값으로 설정해 두는 것이 바람직하다. 따라서, 인접하는 방전 셀 사이에서의 방전간섭에 대한 방책으로서의 기록기간에서의 데이터 전극에 인가하는 인가전압의 상승이 모든 셀 초기화기간에서의 데이터 전극에 인가하는 인가전압 Vx[V]의 상승도 초래하게 된다. 따라서 이와 같은 경우에는 방전개시전압이 상승한 영역만이 아니라 초기부터 상기 전압 값으로 방전을 개시하는 경향이 발생하며, 이 방전이 저 계조영역에서의 방전간섭을 일으키는 요인이 된다. 따라서, PDP장치에서는 고화질 화를 진행하려고 하면 할수록 저 계조영역에서의 플리커라는 문 제가 발생하기 쉬워진다.
본 발명은 상기 문제를 해결하기 위해 이루어진 것으로, 고화질 화에 따른 데이터 전극에 인가하는 인가전압의 상승시에도 기록방전을 위한 전압 마진을 좁게 하지 않고 모든 셀 초기화기간에서의 오 방전의 발생을 확실하게 억제할 수 있고, 또한, 저 계조영역에서의 플리커의 발생을 억제할 수 있는, 높은 화상품질을 갖는 PDP장치의 구동방법 및 PDP장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 다음의 구성을 채용한다.
본 발명의 PDP장치의 구동방법은, 제 1 전극과 제 2 전극으로 이루어지는 전극 쌍과, 당해 전극 쌍에 대하여 방전공간을 사이에 두고 입체 교차하는 제 3 전극 각각을 복수 개 가지며, 전극 쌍과 제 3 전극의 각 입체 교차부분에 대응하여 방전 셀이 구성되어 이루어지는 패널부에 대하여, 각각 휘도 가중이 부여된 복수의 서브필드로 구성되는 1 필드 중에 모든 방전 셀에 대하여 그 벽 전하 상태의 초기화를 도모하는 모든 셀 초기화기간이 할당되는 방법으로, 모든 셀 초기화기간을 1회째의 초기화 방전을 발생시키는 제 1 구간과 2회째의 초기화 방전을 발생시키는 제 2 구간으로 구분할 때, 제 1 구간 및 제 2 구간 중 적어도 한쪽 구간에서, 제 1 전극의 전위를 제 3 전극에 대하여 방전개시전압 미만이 되는 전위를 향해서 변화시키기 시작하고, 당해 제 1 전극의 전위변화 개시의 타이밍에 연동시켜서 제 2 전극의 전위를 제 1 전극의 상기 전위와는 반대의 극성을 향하면서, 램프 파형으로 변화시키며, 제 2 전극에 인가되는 전압 파형에서의 램프 파형 부분은 그 변화개시에서부터 변화 종료시까지의 시간이 제 1 전극의 전위를 변화시키기 시작하고 나서 상기 전위에 도달할 때까지에 요하는 시간보다 길게 설정되어 있는 것을 특징으로 한다.
또, 본 발명의 PDP장치는 구동부가 상기 본 발명에 관한 구동방법을 이용하여 패널부의 표시구동을 실행하는 것을 특징으로 한다.
상기와 같이, 본 발명의 PDP장치 및 그 구동방법에서는 제 1 구간 및 제 2 구간 중 적어도 한쪽의 구간에서 제 1 전극의 전위를 상기 전위상태로 변화시키고, 당해 전위의 변화상태 또는 상기 전위상태에서 제 2 전극에 상기 램프 파형의 전압을 인가하여 행하는 것으로서, 그 램프 파형 부분의 설정시간(변화개시에서 변화종료까지에 필요한 시간)이 제 1 전극의 전위를 상기 전위로 하는데 필요한 시간보다도 길게 설정되어 있다. 따라서, 본 발명의 PDP장치 및 그 구동방법에서는 모든 셀 초기화기간이 상기 전위설정방법을 채용하는 구간에서 제 1 전극과 제 2 전극 사이에서 안정된 약 방전을 발생시키며, 이 약 방전에 의해 발생하는 프라이밍(priming)을 이용하여 제 1 전극과 제 3 전극 사이에서 약 방전을 발생시킬 수 있게 된다.
또, 본 발명의 PDP장치 및 그 구동방법에서는, 모든 셀 초기화기간에서 제 2 전극에 상기 램프 파형 전압을 인가한 경우에도 그 전압 값에 따라서는 제 2 전극과 제 3 전극 사이에서의 대향 방전이 선행하여 발생하는 경우도 있다. 그러나 이 초기화동작에서의 대향 방전은 제 2 전극을 음극으로 하고 제 3 전극을 양극으로 하는 것이므로, 제 3 전극이 음극이 되는 대향 방전에 비해서 안정된다. 따라서 본 발명의 PDP장치 및 그 구동방법에서는 이 방전형태를 취하는 경우에도 안정된 초기화 방전을 발생시킬 수 있게 된다.
상기 특허문헌 2의 기술에서는 모든 셀 초기화기간의 종료 후에 보조소거펄스를 인가하므로, 이에 이어지는 기록기간에서의 기록방전의 마진이 좁아진다고 하는 문제가 있었으나, 본 발명의 PDP장치 및 그 구동방법에서는 상기 특허문헌 2와 같은 보조소거펄스를 인가하지 않아도 확실하게 안정된 초기화 방전을 발생시킬 수 있다. 따라서, 본 발명의 PDP장치 및 그 구동방법에서는 모든 셀 초기화기간에 이어지는 기록기간에서의 기록방전의 마진이 좁아진다고 하는 문제를 발생하지 않는다.
상기 특허문헌 2의 기술에서는 모든 셀 초기화기간의 종료 후에 보조소거펄스를 인가하므로, 축적 벽 전하가 소거되어서 유지기간에서의 유지방전을 발생시킬 수 없다고 하는 문제가 발생하는데 비해, 본 발명의 PDP장치 및 그 구동방법에서는 벽 전하의 소거가 행해지지 않으며, 유지기간에 유지방전이 발생하지 않는다고 하는 문제도 일으키지 않는다.
또, 본 발명의 PDP장치 및 그 구동방법에서는 상기 특허문헌 2와 같은 폭이 좁은 보조소거펄스를 인가하지 않아도 확실하게 모든 셀 초기화기간에서의 오 방전의 발생을 억제할 수 있으므로, 설계에 관한 마진도 충분히 확보할 수 있다.
따라서, 본 발명의 PDP장치 및 그 구동방법에서는 기록방전을 위한 전압 마진을 좁게 하지 않고, 모든 셀 초기화기간에서의 오 방전의 발생을 확실히 억제할 수 있어서, 높은 화상품질을 갖는다. 또, 본 발명의 플라즈마 디스플레이패널장치 및 그 구동방법에서는 상기 구성 및 방법을 채용함으로써 고화질 화에 따라서 제 3 전극(데이터 전극)에 인가하는 인가전압을 높이는 경우에도 저 계조역에서의 플리커의 발생을 확실하게 억제할 수 있게 된다.
상기 본 발명의 PDP장치 및 그 구동방법에서는, 상술한 바와 같이, 제 1 구간 및 제 2 구간의 적어도 한쪽 구간에 대하여 상기 초기화동작을 채용하면 상기 효과를 얻을 수 있으나, 특히, 제 1 전극을 양극으로 하고 제 2 전극을 음극으로 하는 초기화 방전을 발생시키는 제 1 구간에 대한 채용이 바람직하다. 이는 통상 제 2 전극이 형성된 측의 방전공간 측에 보호 막(MgO로 이루어지는 막)이 형성되고, 제 3 전극이 형성된 측의 방전공간 측에 형광체 층이 형성되게 되지만, 형광체 층의 2차 전자 방출계수는 보호막의 그것에 비하여 작고, 제 3 전극이 음극이 되는 경우의 대향 방전은 제 3 전극이 양극이 되는 경우의 대향 방전에 비하여 불안정하게 되기 때문이다. 즉, 제 1 전극이 양극이 되는 방전을 발생시키는 제 1 구간에 대하여 상기 구성을 적용하면, 상술한 바와 같이, 제 1 전극과 제 2 전극 사이에서 안정된 약 방전을 선행하여 발생시킬 수 있으므로, 방전의 안정성이라고 하는 관점에서 효과적이다. 또, 이 경우, 제 2 전극에 대하여 인가되는 전압의 램프 파형은 음의 경사를 갖게 된다.
또, 종래로부터 채용되고 있는 PDP장치의 구동방법에서는 모든 셀 초기화기간에서 제 1 구간을 제 2 구간보다도 선행하여 설정하는 것이 일반적이고, 제 1 구간에서 상술한 것과 같은 이유로 오 방전(강 방전)이 발생한 경우에는 이 오 방전에 의해 벽 전하가 영향을 받는다. 그리고 제 1 구간에서 강 방전을 발생한 경우에는 상기 제 1 구간의 강 방전의 발생에 따른 벽 전하 형성에 영향을 받아서, 제 2 구간에서도 강 방전을 발생시킬 확률이 높아진다. 이와 같은 이유에서도 모든 셀 초기화기간의 제 1 구간에 대하여 상기 본 발명의 초기화동작을 채용하는 것이 바람직하다.
또한, 제 1 구간에 상기 구성을 채용하는 경우에는 상기 특허문헌 2의 기술과 같은 휘도가 낮은 플리커를 발생하지 않아서, 화상품질이라는 관점에서도 우수하다.
또, 본 발명의 PDP장치 및 그 구동방법에서는 제 2 전극에 대하여 상기 램프 파형 전압을 인가하는 구간에서 제 3 전극에 대하여 제 1 전극의 전위와 동일한 극성이 되는 전위설정을 하는 것이 바람직하다. 이는 상기 구간에서 제 3 전극의 전위를 제 1 전극의 전위와 동일한 극성을 향해 변화시킴으로써 더 확실하게 제 1 전극과 제 2 전극 사이의 약 방전을 선행하여 발생시킬 수 있기 때문이다.
또, 본 발명의 PDP장치 및 그 구동방법에서는 상기 구성을 갖는 모든 셀 초기화기간의 설정을 그 필드의 화상에서의 평균 픽처 레벨(APL)에 의거하여 설정하는 것이 바람직하다. 즉, APL이 높은 화상을 표시하는 경우에는 흑색의 화상표시영역이 좁으며, 이에 따라서 필드를 구성하는 모든 서브필드에 대한 상기 모든 셀 초기화기간이 설정된 서브필드의 비율을 높게 한다. 이에 의해, 그 필드에서의 기록방전의 안정화를 도모할 수 있게 되고, 또한, 프라이밍 양의 증가에 따라서 방전의 안정화를 도모하는 것도 가능해진다.
또, 본 발명의 PDP장치 및 그 구동방법에서는, 제 2 전극에 대하여 램프 파형 전압을 인가하기 시작하는 타이밍을 제 1 전극을 상기 전위로 설정하기 시작하는 타이밍에 대하여 전후 1[㎲] 이내의 범위로 하는 것이 초기화 방전의 안정화라고 하는 관점에서 바람직하다.
또, 본 발명에 관한 구성에 대해서는 방전가스에서의 Xe 분압 비율에 관계없이 상기 효과를 얻을 수 있으나, 특히 방전가스의 전체 압력에 대한 Xe 분압의 비율이 7[%] 이상이라는 고 Xe의 경우에는 효과적이다.
도 1은 실시 예 1의 PDP장치(1)의 구성 중 패널부(10)의 요부를 떼어내어 나타낸 요부 사시도이다.
도 2는 PDP장치(1)의 개략구성을 나타낸 블록도이다.
도 3은 PDP장치(10)의 구동시에 각 기간 T1~T4에 각 전극 Scn, Sus, Dat에 인가되는 전압 파형을 나타내는 파형도이다.
도 4는 PDP장치(1)의 구동에서 모든 셀 초기화기간 T1에 각 전극 Scn, Sus, Dat에 인가되는 전압 파형을 나타내는 상세 파형도이다.
도 5는 PDP장치(1)의 구동에서 모든 셀 초기화기간 T1에 표시 구성부(20)가 실행하는 스텝 S1~S5를 나타내는 흐름도이다.
도 6는 PDP장치(1)의 구동에서 모든 셀 초기화기간 T1에 타이밍 발생부(24)가 카운트하는 카운터 값(CT)과, 각 전극 Scn, Sus, Dat로의 인가전압의 파형의 관계를 나타내는 모식도이다.
도 7은 PDP장치(1)의 구동에서 1 필드 내에서의 서브필드 SF1~SF10의 구성 예를 나타내는 서브필드 구성도이다.
도 8(a)은 변형 예 1의 구동방법에서, 모든 셀 초기화기간 T1에 각 전극 Scn, Sus, Dat에 인가되는 전압 파형을 나타내는 상세 파형도이고, (b)는 변형 예 2의 구동방법에서, 모든 셀 초기화기간 T1에 각 전극 Scn, Sus, Dat에 인가되는 전압 파형을 나타내는 상세 파형도이다.
도 9는 변형 예 3에 관한 구동방법에서, 모든 셀 초기화기간 T5에 각 전극 Scn, Sus, Dat에 인가되는 전압 파형을 나타내는 상세 파형도이다.
도 10은 실시 예 2에 관한 PDP장치의 구동에서 모든 셀 초기화 시간 T6에 각 전극 Scn, Sus, Dat에 인가되는 전압 파형을 나타내는 파형도이다.
도 11은 종래기술에 관한 PDP장치의 구동에서 모든 셀 초기화기간에 각 전극 Scn, Sus, Dat에 인가되는 전압 파형을 나타내는 파형도이다.
(부호의 설명)
1 플라즈마 디스플레이패널장치 10 패널부
11 전면 패널 12 배면 패널
20 표시구동부 21 데이터 드라이버
22 스캔 드라이버 23 서스테인 드라이버
24 타이밍 발생부 25 A/D 변환부
26 주사 수 변환부 27 서브필드 변환부
28 APL 검출부 111 전면기판
112 표시 전극 쌍 113, 122 유전체 층
114 보호막 121 배면 기판
123 격벽 124 형광체 층
1121, 1122 투명 전극부 1123, 1124 버스 전극부
1231 주 격벽(main barrier rib)
1232 보조격벽(auxiliary barrier rib)
Scn. 스캔 전극 Sus. 서스테인 전극
Dat. 데이터 전극
이하에서는 본 발명을 실시하기 위한 최선의 실시 예에 대하여 일 예를 들어서 설명한다. 또한, 이하에서 설명하는 실시 예는 어디까지나 일 예로, 본 발명은 이에 한정되는 것은 아니다.
(실시 예 1)
1. 패널부(10)의 구성
본 발명의 실시 예(1)에 관한 PDP장치(1)의 구성 중 패널부(10)의 구성에 대해서 도 1을 이용하여 설명한다. 도 1은 실시 예 1에 관한 패널부(10)의 구성을 나타내는 요부 사시도(일부 단면도)이다.
도 1에 도시한 바와 같이, 패널부(10)는 2매의 패널(11, 12)이 사이에 방전 공간(13)을 두고 대향 배치된 구성을 갖는다.
1-1. 전면 패널(11)의 구성
도 1에 도시한 바와 같이, 패널부(10)를 구성하는 2매의 패널(11, 12) 중 전면 패널(11)은 전면기판(111)에서의 배면 패널(12)과 대향 하는 측의 면(도 1에서는 하면)에 스캔 전극(Scn)과 서스테인 전극(Sus)으로 이루어지는 표시 전극 쌍(112)이 서로 평행하게 복수 쌍 설치되고, 이 표시 전극 쌍(112)을 덮도록 유전체 층(113) 및 보호막(114)이 순서대로 피복 형성되어 있다.
전면 기판(111)은, 예를 들어 고 왜점 유리(high strain point glass) 또는 소다라임 유리(soda lime glass)로 구성되어 있다. 또, 스캔 전극(Scn) 및 서스테인 전극(Sus)의 각각은 ITO(은 도프 산화인듐), SnO2(산화주석), ZnO(산화아연) 등으로 이루어지는 폭이 넓은 투명 전극부(1121, 1122)와, 전기저항을 낮추기 위한 Cr(크롬)-Cu(동)-Cr(크롬)이나 Ag(은) 등으로 형성된 버스 전극부(1123, 1124)를 각각 적층한 상태로 구성되어 있다.
또, 유전체 층(113)은 Pb-B계의 저 융점 유리재료로 형성되고, 보호막(114)에 대해서는 MgO(산화마그네슘) 또는 MgF2(불화 마그네슘) 등을 주재료로 하여 구성되어 있다.
또한, 패널부(10)에 대해서는 전면 기판(111)의 표면에서 인접하는 표시 전극 쌍(112)과 표시 전극 쌍(112) 사이로 방전 셀의 광이 서로 누출되는 것을 방지하기 위한 블랙 스트라이프(black stripe)를 설치하여도 된다.
1-2. 배면 패널(12)의 구성
배면 패널(12)은 배면 기판(12)에서의 전면 패널(11)과 대향 하는 측의 면(도 1에서는 상면)에 표시 전극 쌍(112)과 대략 직교하는 방향으로 데이터 전극(Dat)이 복수 배치되어 있고, 이 데이터 전극(Dat)을 덮도록 유전체 층(122)이 형성되어 있다. 또, 이 유전체 층(122) 위에는 인접하는 데이터 전극(Dat) 사이에 주 격벽(1231)이 설치되고, 또한, 이 주 격벽(1231)과 대략 직행하는 방향에 보조격벽(1232)이 형성되어 있다. 본 실시 예에 관한 패널부(10)에서는 이들 주 격벽(1231)과 보조격벽(1232)의 조합으로 격벽(123)이 구성되어 있다. 또, 도면상에서는 상세하게 도시하고 있지 않으나, z 방향에서 보조격벽(1231)의 상단은 주 격벽(1231)의 상단보다도 약간 낮게(예를 들어, 10~20[μm] 정도) 설정되어 있다.
유전체 층(122)과 인접하는 2개의 주 격벽(1231) 및 2개의 보조격벽(1232)으로 둘러싸인 오목한 부분의 내벽 면에는 형광체 층(124)이 설치되어 있다. 형광체 층(124)은 색 별로 적색(R) 형광체 층(124R), 녹색(G) 형광체 층(124G), 청색(B) 형광체 층(124B)의 각각으로 나누어지고, 도 1에서의 y방향으로 주 격벽(1231)에 의해 구분된 오목한 부분마다 색이 구분되어 형성되어 있다. 또, 도 1의 x방향에는 인접하는 주 격벽(1231) 사이에서 구성되는 열 별로 동일한 색의 형광체 층(124R, 124G, 124B)이 형성되어 있다.
배면 패널(12)에서의 배면 기판(121)에 대해서도, 상기 전면기판(111)과 마찬가지로, 고 왜점 유리 또는 소다 라임 유리 등으로 구성되어 있다. 데이터 전극(Dat)은, 예를 들어 은(Ag) 등의 금속재료로 형성되어 있고, 배면 기판(121)의 표면상에 Ag 페이스트를 스크린 인쇄하여 형성되어 있다. 또, 데이터 전극(Dat)의 형성재료로는 Ag 외에 금(Au), 크롬(Cr), 동(Cu), 니켈(Ni), 백금(Pt) 등의 금속재료나, 예를 들어 이들을 적층하는 등의 방법으로 조합한 것도 이용할 수 있다.
유전체 층(122)은, 기본적으로 전면 패널(11)의 유전체 층(113)과 마찬가지로, Pb-B계의 저 융점 유리재료로 형성되어 있으나, 산화알루미늄(Al2O3)이나 산화티탄(TiO2)이 함유된 것이어도 좋다. 또, 격벽(123)은, 예를 들어 납 유리재료(lead glass material)를 이용하여 형성되어 있다.
형광체 층(124R, 124G, 124B)의 각각은, 예를 들어 다음과 같은 각 색의 형광체를 단독으로 사용하거나 또는 각각을 혼합한 재료를 사용하여 형성되어 있다.
적색(R) 형광체 ; (Y,Gd)Bo3 : Eu
YVO3 : Eu
적색(G) 형광체 ; Zn2SiO4 : Mn
(Y, Gd)BO3 : Tb
BaAl12O19 : Mn
청색(B) 형광체 ; BaMgAl10O17 : Eu
CaMgSi2O6 : Eu
1-3. 전면 패널(11)과 배면 패널(12)의 배치
패널부(10)는, 전면 패널(11)과 배면 패널(12)이 배면 패널(12)에 형성된 격벽(123)을 갭 재(gap material)로 사이에 배치되고, 또한, 표시 전극 쌍(112)과 데이터 전극(Dat)이 대략 직교하는 방향에 배치되며, 이 상태에서 각각의 외주부 사이가 실링되어 이루어지는 구성을 갖는다. 이 구성에 의해, 상술한 바와 같이, 전면 패널(11)과 배면 패널(12) 사이에는 각 격벽(123)에 의해 구분된 방전공간(13)이 형성되고, 양 패널(11, 12)이 밀폐용기를 형성하게 된다. 방전공간(13)에는 Ne가스, Xe가스, He가스 등이 혼합되어서 이루어지는 방전가스가 충전되어서 구성되어 있다. 방전가스의 봉입 압력은, 예를 들어 50[kPa]~80[kPa] 정도이다.
또, 방전가스에서 그 전체 압력에 대한 Xe 분압의 비율에 대해서는 종래 7[%] 미만으로 설정되었으나, 최근에는 패널의 발광 휘도의 향상을 목적으로 7[%] 이상, 나아가서는 10[%] 이상으로 높게 설정되는 경향이 있다.
패널부(10)에서는 표시 전극 쌍(112)과 데이터 전극(Dat)이 입체 교차하는 각 개소가 방전 셀(도시생략)에 대응한다. 그리고 패널부(10)에는 복수의 방전 셀이 매트릭스 배열된 상태로 되어 있다.
2. PDP장치(1)의 구성
상기 패널부(10)를 구비하는 PDP장치(1)에 대해서 도 2를 이용하여 설명한다. 도 2는 PDP장치(1)의 구성을 모식적으로 나타낸 블록도이다. 또, 도 2에서는 패널부(10)에 대해서는 전극(Scn, Sus, Dat)의 배열만을 나타내고 있다.
도 2에 도시한 바와 같이, 본 실시 예의 PDP장치(1)는 상기 패널부(10)와 각 전극(Scn, Sus, Dat)에 대하여 소요의 타이밍 및 파형으로 전압을 인가하는 표시구 동부(20)로 구성되어 있다. 패널부(10)에는 행 방향으로 n개의 스캔 전극(Scn(1) ~ Scn(n)) 및 n개의 서스테인 전극(Sus(1)~Sus(n))이 서로 교호로 설치되어 있다. 또, 패널부(10)에는 열 방향으로 m개의 데이터 전극(Dat(1)~Dat(m))이 설치되어 있다. 그리고 방전 셀은 인접하는 한 쌍의 스캔 전극(Scnk(k=1~n)) 및 서스테인 전극(Susk(k=1~n))과 1개의 데이터 전극(Datl(l=1~m))의 교차부분에 대응하여 설치되며, 패널부(10) 전체로는 (m×n)개의 방전 셀을 갖는다.
도 2에 도시한 바와 같이, 표시구동부(20)는 패널부(10)에서의 각 전극(Scn, Sus, Dat)에 접속되는 데이터 드라이버(21), 스캔 드라이버(22) 및 서스테인 드라이버(23)를 갖는다. 그리고 표시구동부(20)에는 각 드라이버(21~23) 외에 타이밍 발생부(24), A/D 변환부(25), 조작 변환부(26), 서브필드 변환부(27) 및 APL(평균 픽처 레벨) 검출부(28)를 갖는다. 또, 도시를 생략하고 있으나, 표시구동부(20)에는 전원회로도 구비되어 있다. 영상신호(VD)는 A/D 변환부(25)에 입력되고, 또한, 수평동기신호(H) 및 수직동기신호(V)는 타이밍 발생부(24), A/D 변환부(25), 주사 수 변환부(26) 및 서브필드 변환부(27)에 대하여 입력된다.
표시구동부(20)의 A/D 변환부(25)는 입력된 영상신호(VD)를 디지털신호의 화상데이터로 변환하고, 변환 후의 화상데이터를 주사 수 변환부(26) 및 APL 검출부(28)에 출력한다. APL 검출부(28)는 A/D 변화부(25)에서 전송되는 1 화면별 각 방전 셀의 각 계조값을 나타내는 표시화면 데이터에 의거하여 당해 1 화면의 모든 계조 값을 적산하고, 이것을 모든 방전 셀의 수로 나눈 값을 구한다(APL 값). 그리고 APL 검출부(28)는 구한 값에서 최대 계조 값(예를 들어, 256 계조)에 대한 백분 율을 산출하여 평균 픽처 레벨을 구하고, 그 값을 타이밍 발생부(24)에 출력한다. 평균 픽처 레벨의 값이 작을수록 어두운 화면이 되고, 값이 클수록 밝은 화면이 된다.
주사 수 변환부(26)는 A/D 변환부(25)로부터 수신한 화상데이터를 패널부(10)의 화소 수에 따른 화상데이터로 변환하고, 서브필드 변환부(27)에 출력한다. 서브필드 변환부(27)는 서브필드 메모리(도시생략)를 구비하며, 주사 수 변환부(26)에서 전송되는 화상데이터를 패널부(10)에 계조 표시시키기 위한 각 서브필드에서의 방전 셀의 점등/비 점등을 나타내는 2치 데이터(2-value data)의 집합인 서브필드 데이터로 변환하고, 일단 서브필드 메모리에 저장한다. 그리고 타이밍 발생부(24)로부터의 타이밍 신호에 의거하여 서브필드 데이터를 데이터 드라이버(21)에 출력한다.
데이터 드라이버(21)는 서브필드별 화상데이터를 각 데이터 전극(Dat(1) ~ Dat(m))에 대응하는 신호로 변환하여 각 데이터 전극(Dat)을 구동하는 것이다. 데이터 드라이버(21)에는 공지의 드라이버 IC 등이 구비되어 있다.
타이밍 발생부(24)는 수평 동기신호(H) 및 수직 동기신호(V)에 의거하여 타이밍신호를 생성하고, 각 드라이버(21~23)에 신호를 출력한다. 여기서, 타이밍 발생부(24)는 APL 검출부(28)에서 입력되는 APL 값에 의거하여 1 필드를 구성하는 서브필드의 각각의 초기화기간을 모든 셀 초기화기간인지 선택 초기화기간인지를 결정하고, 1 필드 내에서의 모든 셀 초기화기간의 적용횟수를 제어한다.
스캔 드라이버(22)는 타이밍 발생부(24)에서 보내오는 타이밍 신호에 의거하 여 스캔 전극(Scn(1)~Scn(n))에 구동전압을 인가한다. 스캔 드라이버(22)에 대해서도, 상기 데이터 드라이버(21)와 마찬가지로, 공지의 드라이버 IC를 구비하여 구성되어 있다.
서스테인 드라이버(23)는 공지의 드라이버 IC를 구비하여 구성되어 있고, 타이밍 발생부(24)에서 보내오는 타이밍 신호에 의거하여 서스테인 전극(Sus(1) ~ Sus(n))에 구동전압을 인가한다.
3. PDP장치(1)의 구동방법
다음에, 상기 구성을 갖는 PDP장치(1)의 구동방법에 대해서 도 3을 이용하여 설명한다. 도 3은 필드 내 시분할 계조 표시방식(서브필드 법)을 이용하여 PDP장치(1)의 구동을 실행하는 방법을 나타내고 있다.
도 3에 도시한 바와 같이, PDP장치(1)의 구동에서는 1 필드를 X개의 서브필드 SF1~SFX로 분할하고, 서브필드 SF1~SFX의 각각의 휘도 상대비율이 1 : 2 : 4 : ~ : 2(X-1)이 되도록 유지펄스 Pul.6, Pul.7의 수가 설정되어 있다. 그리고 각 서브필드 SF1~SFX에서의 점등/비 점등을 표시 휘도의 데이터에 따라서 제어함으로써 X개의 서브필드의 조합에 의해 2X 계조에 의한 표시가 가능하다. 또, 본 실시 예에서는 서브필드 SF1~SFX의 각각의 SFi에 대하여 2(i-1)의 유지펄스를 할당하는 것으로 하고 있으나, 본 발명은 이에 한정되는 것은 아니다.
도 3에 도시한 바와 같이, 서브필드 SF1~SFX는 기록기간 T2와 유지기간 T3을 갖는 동시에, 모든 셀 초기화기간 T1 또는 선택 초기화기간 T4 중 어느 하나를 갖는다. 모든 셀 초기화기간 T1과 선택 초기화기간 T4 및 기록기간 T2, 유지기간 T3의 각 기간에 대하여 설명한다.
3-1. 모든 셀 초기화기간 T1
모든 셀 초기화기간 T1에서는 패널부(10)의 모든 방전 셀에서 일제히 초기화 방전을 발생시켜서 그 이전의 서브필드 SF에서의 벽 전하의 이력을 소거하고, 또한, 이 다음에 이어지는 기록기간 T2에서의 기록동작에 필요한 벽 전하의 분포상태를 형성한다고 하는 동작을 행한다.
도 3에 도시한 바와 같이, 모든 셀 초기화기간 T1에서는 스캔 전극(Scn(1)~Scn(n))에 대하여 초기화 펄스 Pul.1을 인가한다. 초기화 펄스 Pul.1은 접지전위에서 양의 전위 Vp[V]로 변화하고, 전위 Vg[V]로 한 후에 음의 기울기를 갖는 램프 파형으로 음의 전위 Va[V]로 변화하며, 그 후에 0[V]으로 되돌아가는 파형을 갖는다. 여기서, 초기화 펄스 Pul.1에서의 0[V]에서 전위 Vp[V]에 이르는 전위 상승부분에 대해서는 실제로는 급속한 기울기를 가지며, 예를 들어, 1[㎱]~500[㎱]의 시간을 요하여 전위 Vp[V]까지 상승한다. 또, 초기화 펄스 Pul.1의 파형 및 타이밍 등에 대해서는 후술한다.
또, 모든 셀 초기화기간 T1에서는 서스테인 전극 Sus(1)~Sus(n)에 대하여 초기화 펄스 Pul.2가 인가된다. 초기화 펄스 Pul.2는 0[V]에서 전위 Vr[V]에 이르는 음의 램프 파형 부분과, 그 후에 스캔 전극 Scn(1)~Scn(n)의 전위가 Vg[V]가 되는 타이밍에 0[V]으로 되돌아가는 부분을 갖는다. 그 후, 서스테인 전극 Sus(1)~Sus(n)에 대해서는 양의 전위 Vh[V]를 유지하는 초기화 펄스 Pul.3이 인가된다. 이 서스테인 전극 Sus(1)~Sus(n)의 전위 Vh[V]는 그 후의 기록기간 T2에서도 유지된다. 또, 모든 셀 초기화기간 T1에서의 서스테인 전극 Sus(1)~Sus(n)에 인가되는 초기화 펄스 Pul.2, Pul.3에 대해서도 후술한다.
모든 셀 초기화기간 T1에서의 데이터 전극(Dat(1)~Dat(m))의 전위는 기간 전체를 통해서 0[V]로 유지되고 있다.
그리고 모든 셀 초기화기간 T1에서는 서스테인 전극(Sus(1)~Sus(n))에 대한 초기화 펄스 Pul.2의 전위 0[V]에서 전위 Vr[V]에 이르는 동안에 1회째의 초기화 방전을 발생하고, 스캔 전극(Scn(1)~Scn(n))에 대한 초기화 펄스 Pul.1의 전위 Vg[V]에서 전위 Va[V]에 이르는 동안에 2회째의 초기화 방전이 발생한다. 여기서, 본 실시 예에서는 1회째의 초기화 방전이 발생하는 구간을 전반부(T11)라고 하고, 2회째의 초기화 방전이 발생하는 구간을 후반부(T12)라고 한다.
또, 상기 모든 셀 초기화기간 T1에서 발생하는 2회의 초기화 방전 중 전반부(T11)에서 발생하는 1회째의 초기화 방전은 스캔 전극(Scn(1)~Scn(n))을 양극으로 하고 서스테인 전극(Sus(1)~Sus(n)) 및 데이터 전극(Dat(1)~Dat(m)을 음극으로 하 는 미약한 방전이며, 후반부(T12)에서 발생하는 2회째의 초기화 방전은 스캔 전극 (Scn(1)~Scn(n))을 음극으로 하고 서스테인 전극(Sus(1)~Sus(n)) 및 데이터 전극 (Dat(1)~Dat(m))을 양극으로 하는 미약한 방전이다.
PDP장치(1)에서의 모든 방전 셀에서는 모든 셀 초기화기간 T1에서의 상기 2회의 초기화 방전의 발생에 의해 벽 전하의 이력 소거 및 벽 전하 분포상태의 조정이 이루어지는 동시에, 방전 지연을 작게 하여 기록기간 T2에서의 기록방전을 안정화시키기 위한 프라이밍(방전을 위한 기폭제=여기 입자)이 발생한다.
3-2. 선택 초기화기간 T4
한편, 본 실시 예에서는 서브필드 SF2에 선택 초기화기간 T4를 적용하고 있으나, 이 선택 초기화기간 T4에서는 직전의 서브필드 SF에서 유지방전이 발생한 방전 셀에 대하여 선택적으로 초기화 방전을 발생시킨다.
도 3에 도시한 바와 같이, 선택 초기화기간 T4에서는 서스테인 전극 (Sus(1)~Sus(n))의 전위를 Vh[V]로 유지하는 동시에 데이터 전극(Dat(1)~Dat(m))의 전위를 0[V]으로 유지한 상태로 한다. 그리고 스캔 전극(Scn(1)~Scn(n))에 대해서는 전위 Vq[V]에서 전위 Va[V]로 점차 하강하는 하강 램프 파형의 전압을 인가한다.
선택 초기화기간 T4에서는 상기 초기화동작에 의해 직전의 서브필드 SF에서 유지방전이 발생한 방전 셀에 대하여 선택적으로 미약한 초기화 방전을 발생시킬 수 있다. 이 초기화 방전에 의해 스캔 전극(Scn) 및 서스테인 전극(Sus) 상, 즉 전면 패널(11)에서의 보호막(114) 표면의 벽 전하가 감쇠 되고, 데이터 전극(Dat) 상, 즉 형광체 층(124)의 표면의 벽 전하도 기록 동작에 적합한 값으로 조정된다.
3-3. 기록기간 T2
기록기간 T2에서는 스캔 전극(Scn(1)~Scn(n))의 전위를 일단 0[V]으로 설정한다. 다음에, 데이터 전극 Dat(1)~Dat(m) 중 1행째에 표시해야 할 방전 셀의 데이터 전극 Dat(i)에 진폭 Vw[V]의 기록펄스 Pul.5를 인가하는 동시에, 1행째의 스캔 전극 Scn(1)에 진폭 Vb[V]의 음극성의 기록펄스 Pul.4를 인가한다. 이때, 데이터 전극 Dat(i)와 스캔 전극 Scn(1)의 교차 부분에서의 전압은 외부인가전압(Vw-Vb)[V]에 데이터 전극 Dat(i) 상의 벽 전하 및 스캔 전극 Scn(1) 상의 벽 전하가 가산된 것이 되며, 방전개시전압을 초과한다.
상기와 같은 기록방전에 의해, 선택된 방전 셀에서는 데이터 전극 Dat(i)과 스캔 전극 Scn(1) 사이, 및 스캔 전극 Scn(1)과 서스테인 전극 Sus(1) 사이에 기록방전을 발생시키고, 스캔 전극 Scn(1) 상에는 양의 벽 전하, 서스테인 전극 Sus(1) 상에는 음의 벽 전하, 데이터 전극 Dat(i) 상에는 음의 벽 전하가 형성된다. 이상과 같이 하여 1행째에 표시해야 할 방전 셀에서 기록방전에 의해 각 전극 Scn(1), Sus(1), Dat(i) 상에 벽 전하의 형성을 행하는 기록 동작이 실행된다.
한편, 기록펄스 Pul.5를 인가하지 않은 데이터 전극(Dat)과 스캔 전극 Scn(1)의 교차부분에서의 전압은 방전개시전압을 초과하지 않으므로 기록방전을 발 생하지 않는다. 기록기간 T2에서는 상기 일련의 기록동작을 n행째의 방전 셀에 이를 때까지 순차로 실행하여 종료한다.
3-4. 유지기간 T3
유지기간 T3에서는, 먼저 서스테인 전극 Sus(1)~Sus(n)의 전위를 0(V)으로 되돌리고, 스캔 전극 Scn(1)~Scn(n)에 대하여 진폭 Vm[V]의 유지펄스 Pul.6을 인가한다. 이때, 기록방전을 발생한 방전 셀에서 스캔 전극 Scn(j) 상과 서스테인 전극 Sus(j) 사이에는 유지펄스 Pul.6의 진폭 Vm[V]에 스캔 전극 Scn(j) 상 및 서스테인 전극 Sus(j) 상의 벽 전하의 크기가 가산되게 되어 방전개시전압을 초과한다. 그리고 스캔 전극 Scn(j)와 서스테인 전극 Sus(j) 사이에서 유지방전이 발생하고, 스캔 전극 Scn(j) 상에 음의 벽 전하, 서스테인 전극 Sus(j) 상에 양의 벽 전하가 각각 축적된다. 이때, 당해 방전 셀에서는 데이터 전극(Dat) 상에도 양의 벽 전하가 축적된다.
기록기간 T2에서 기록방전을 발생하지 않은 방전 셀에서는 유지펄스 Pul.6이 인가되어도 유지방전을 발생하지 않는다. 따라서, 이 방전 셀에서는 초기화기간 T1, T4 종료시점에서의 벽 전하 상태가 유지된다.
이어서, 스캔 전극(Scn(1)~Scn(n))의 전위를 0[V]으로 되돌리고, 반대로 서스테인 전극(Sus(1)~Sus(n))에 대하여 진폭 Vm[V]의 유지펄스 Pul.7을 인가한다. 이 이가에 의해, 상기 스캔 전극(Scn(1)~Scn(n))으에 인가하는 인가펄스 Pul.6에 의해 유지방전을 발생한 방전 셀에서는 스캔 전극 Scn(j)와 서스테인 전극 Sus(j) 사이에서의 전압이 방전개시전압을 초과하고, 유지방전을 발생시킨다. 또, 상기 스캔 전극 (Scn(1)~Scn(n))에 인가하는 인가펄스 Pul.6에 의해 유지방전을 발생하지 않은 방전 셀에서는 당해 서브필드 SF에서 유지방전이 발생하지 않는다.
유지기간 T3에서는 상기 스캔 전극(Scn(1)~Scn(n))으로의 펄스 Pul.6의 인가와 서스테인 전극(Sus(1)~Sus(n))으로의 펄스 Pul.7의 인가를 교대로 반복함으로써 유지방전이 계속해서 발생한다. 그리고 이 유지방전의 발생횟수에 의해 각 서브필드 SF1~SFX의 휘도 가중이 부여되고 있다.
또, 유지기간 T3의 최후에는 스캔 전극(Scn(1)~Scn(n))과 서스테인 전극( Sus(1)~Sus(n)) 사이에 소위 세폭 펄스(narrow pulse)를 인가한다. 이 세폭 펄스의 인가에 의해 데이터 전극 Dat(i) 상에서의 양의 벽 전하를 유지한 상태에서, 스캔 전극(Scn(1)~Scn(n)) 상 및 서스테인 전극(Sus(1)~Sus(n)) 상의 벽 전하가 소거된다.
4. 모든 셀 초기화기간 T1에서의 각 전극 Scn, Sus, Dat에 인가하는 인가전압 파형의 상세
본 실시 예의 PDP장치(1)의 구동방법 중에서 가장 특징이 되는 모든 셀 초기화기간 T1에 대해서 도 4를 이용하여 상세하게 설명한다.
도 4에 도시한 바와 같이, 모든 셀 초기화기간 T1의 전반부(T11)에서는 타이 밍 t0에서 스캔 전극(Scn(1)~ Scn(n))의 전위를 0[V]에서 Vp[V]로 상승시키고(포인트 P1에서 포인트 P2에 이르는 부분), 그 후, 전반부(T11)가 종료하는 타이밍 t3에 이를 때까지 양극성의 전위 Vp[V]~Vg[V]로 유지한다. 또, 포인트 P2의 전위 Vp[V]와 포인트 P3의 전위 Vg[V]는 동일해도 좋고 달라도 관계없다.
또, 모든 셀 초기화기간 T1의 후반부(T12)에서의 스캔 전극(Scn(1)~Scn(n))의 전위는 타이밍 t3에서 타이밍 t4에 걸쳐서 음의 기울기를 갖는 램프 파형으로 전위 Vg[V]에서 음극성 전위 Va[V]로 변화시킨다(포인트 P3에서 포인트 P4에 이르는 부분). 그 후, 스캔 전극(Scn(1)~Scn(n))의 전위를 타이밍 t4에서 0[V]으로 변화시킨다(포인트 P4에서 포인트 P5에 이르는 부분).
한편, 서스테인 전극(Sus(1)~Sus(n))에 대해서는 타이밍 t0에서 타이밍 t1에 걸친 구간에서 음의 기울기의 램프 파형으로 전위 0[V]에서 전위 Vr[V]로 전위를 변화시킨다(포인트 P11에서 포인트 P12에 이르는 부분). 그 후, 서스테인 전극 Sus(1)~Sus(n)의 전위를 타이밍 t1에서 타이밍 t2에 걸친 구간에서 전위 Vr[V]로 유지하고(포인트 P12에서 포인트 P13에 이르는 부분), 타이밍 t2에서 전위 0[V]으로 급격하게 변화시킨다(포인트 P13에서 포인트 P14에 이르는 부분). 그리고 타이밍 t2에서 타이밍 t3에 이르는 구간은 서스테인 전극 Sus(1)~Sus(n)의 전위를 전위 0[V]로 유지한다(포인트 P14에서 포인트 P15에 이르는 부분).
또, 후반부(T12)에서 서스테인 전극(Sus(1)~Sus(n))에 인가되는 초기화 펄스 Pul.3은 후반부(T12) 전체에 걸쳐서 양극성의 전위 Vh[V]를 유지하는 것이다(포인트 P16 이후).
모든 셀 초기화기간 T1에서는 PDP장치(1)의 패널부(10)의 모든 방전 셀에서 상기 초기화동작에 의해 전반부(T11)에서의 타이밍 t5에서 1회째의 초기화 방전 Dis.1이 발생하고, 후반부(T12)에서의 타이밍 t6에서 2회째의 초기화 방전 Dis.2가 발생한다. 상술한 바와 같이, 모든 셀 초기화기간 T1에서는 상기 2회의 초기화 방전 Dis.1, Dis.2의 발생에 의해, 벽 전하의 이력 소거 및 벽 전하 분포상태의 조정이 이루어지는 동시에, 방전 지연을 작게 하여 기록기간 T2에서의 기록방전을 안정화시키기 위한 프라이밍(방전을 위한 기폭제=여기입자)이 발생한다.
여기서, 모든 셀 초기화기간 T1의 전반부(T11)에서 서스테인 전극 (Sus(1)~Sus(n))에 대하여 상기 음의 램프 파형 부분(포인트 P11에서 포인트 P12에 이르는 부분)을 포함하는 초기화 펄스 Pul.2를 인가하는 것이 본 실시 예의 PDP장치(1)의 구동방법의 가장 특징으로 하는 부분이다. 그리고 PDP장치(1)의 구동방법에서는 초기화 펄스 Pul.2의 램프 파형 부분의 소요시간, 즉, 시간 (t1-t0)이 초기화 펄스 Pul.1의 포인트 P1에서 포인트 P2에 이를 때까지의 부분의 전위변화에 필요한 시간(예를 들어, 1[㎱]~500[㎱]정도)보다도 길게 설정되어 있다.
또, 본 실시 예에서는 모든 셀 초기화기간 T1에서의 초기화 펄스 Pul.2의 포인트 P11에서 포인트 P12에 이르는 부분을 램프 파형으로 하고 있으나, 여기서 말하는 램프 파형은, 예를 들어 9[V/㎲] 이하의 완만한 기울기를 갖는 파형을 나타내 는 것이다. 이 사항에 대해서는, 예를 들어 "ASIA DISPLAY '98,pp.23~27" 등에 상세하게 설명되어 있으므로, 여기에서는 설명을 생략한다.
또, 초기화동작의 변화로서 초기화 펄스 Pul.1의 포인트 P1에서 포인트 P2에 이르는 부분에 대해서 본 실시 예보다도 완만한 기울기를 설정할 수도 있다. 단, 포인트 P1에서 포인트 P2에 이르는 부분에 상술한 것과 같이 완만한 기울기를 가지게 하는 경우에도, 초기화 펄스 Pul.2에서의 포인트 P11에서 포인트 P12에 이를 때까지의 소요시간 (t1-t0)보다도 짧아지도록 설정하는 것이 중요하다.
5. PDP장치(1) 및 그 구동방법이 갖는 우위성
상술한 바와 같이, 본 실시 예의 PDP장치(1)의 구동방법에서는 모든 셀 초기화기간 T1의 전반부(T11)에서 스캔 전극 Scn(1)~Scn(n)에 초기화 펄스 Pul.1을 인가하는 동시에, 서스테인 전극(Sus(1)~Sus(n))에 음의 램프 파형 부분을 갖는 초기화 펄스 Pul.2를 인가한다. 그리고 전반부(T11)의 초기화 펄스 Pul.2의 램프 파형 부분은 그 변화에 필요한 시간, 즉 도 4의 포인트 P11에서 포인트 P12에 도달하는데에 필요한 시간 (t1-t0)이 스캔 전극 Scn(1)~Scn(n)에 대해서 초기화 펄스 Pul.1의 포인트 P1에서 포인트 P2에 이를 때까지에 필요한 시간(예를 들어, 1[㎱]~500[㎱]정도)보다도 길게 설정되어 있다.
이와 같은 초기화동작을 채용하는 모든 셀 초기화기간 T1의 전반부(T11)에서는 패널부(10)의 모든 방전 셀에서 스캔 전극(Scn(1)~Scn(n))을 양극으로 하고 서스테인 전극(Sus(1)~Sus(n)) 및 데이터 전극(Dat(1)~Dat(m))을 음극으로 하는 약 방전(초기화 방전) Dis.1을 발생하나, 상술한 바와 같은 초기화동작을 채용하는 PDP장치(1)의 구동방법에서는, 전반부(T11)에서 스캔 전극(Scn(1)~Scn(n))과 서스테인 전극(Sus(1)~Sus(n)) 사이에서 약 방전이 선행하여 발생하고, 이 약 방전에서 발생하는 프라이밍을 이용하여 스캔 전극(Scn(1)~Scn(n))과 데이터 전극 (Dat(1)~Dat(m)) 사이에서의 약 방전이 발생한다. 전반부(T11)에서의 초기화 방전 Dis.1은 발생순서가 상술한 바와 같이 결정된 2개의 약 방전으로 구성된다.
따라서, 본 실시 예의 PDP장치(1)의 구동에서는 모든 셀 초기화기간 T1에서 오 방전의 발생을 억제하면서 확실하게 모든 방전 셀에서의 초기화를 실행하는 것이 가능하다.
상기 특허문헌 2에 관한 기술을 채용하는 PDP장치의 구동에서는 모든 셀 초기화기간의 종료 후에 보조소거펄스를 인가하므로, 이에 이어지는 기록기간에서의 기록방전의 마진이 좁아진다고 하는 문제를 발생하나, 이에 비해 본 실시 예의 PDP장치(1)의 구동방법에서는 그와 같은 보조소거펄스의 인가를 실행하지 않아도 양호한 초기화를 행하므로, 기록방전의 마진이 좁아진다고 하는 일이 없다.
또, 상기 특허문헌 2의 기술을 채용하는 PDP장치에서는, 그 구동에서 모든 셀 초기화기간 종료 후에 오 방전이 발생하였는지 여부에 상관없이 소거 펄스를 인가하므로, 축적 전하가 소거되어 버려서 점등하고 싶은 방전 셀에서 유지기간에 유지방전을 발생하지 않는다고 하는 사태를 초래하는 경우도 있다. 이에 비해, 본 실시 예의 PDP장치(1)의 구동방법에서는 특허문헌 2와 같은 보조소거펄스의 인가를 실행하지 않아도 모든 방전 셀의 확실한 초기화를 실행할 수 있으므로, 점등하고자 하는 방전 셀에서 유지기간에 소정의 방전 셀에서 유지방전이 발생하지 않는다고 하는 사태가 일어나는 경우도 없다.
이에 의해, 본 실시 예의 PDP장치(1)의 구동방법에서는, 기록기간 T2에서의 기록방전을 위한 전압 마진을 좁게 하지 않고, 모든 셀 초기화기간 T1에서의 오 방전의 발생을 확실하게 억제할 수 있으며, 이에 의해 높은 화질성능을 갖는다.
또한, 본 실시 예에서는 모든 셀 초기화기간 T1 중에서 전반부(T11)에서 서스테인 전극(Sus(1)~Sus(n))에 램프 파형 부분을 갖는 초기화 펄스 Pul.2를 인가하는 것으로 했으나, 이것은 다음과 같은 이유 때문이다.
도 1에 도시한 바와 같이, PDP장치(1)의 패널부(10)에서는, 전면 패널(11)에서의 방전공간(13) 측의 표면은 보호막(114)이 노출하는 상태로 되어 있고, 이에 비해, 배면 패널(12)에서의 방전공간(13) 측의 표면은 형광체 층(124)이 노출하는 상태로 되어 있다. 방전공간(13)을 면하는 양 층(113, 124)은 MgO로 이루어지는 보호막(114) 쪽이 형광체 층(124)보다도 그 2차 전자 방출계수가 크다. 따라서 데이터 전극(Dat)을 음극으로 하여 스캔 전극(Scn)과의 사이에서 발생하는 대향 방전은 서스테인 전극(Sus)을 음극으로 하여 스캔 전극 사이에서 발생하는 면 방전보다도 불안정해진다. 또, 스캔 전극(Scn)과 데이터 전극(Dat) 사이의 대향 방전 중에서도 데이터 전극(Dat)이 음극이 되는 전반부(T11)에서의 약 방전이 특히 불안정해진다. 따라서, 본 실시 예에서는 데이터 전극(Dat)이 음극이 되는 대향 방전(약 방전)을 발생시키는 전반부(T11)에 상기 초기화동작을 채용하는 것이다.
이상과 같은 사항으로부터, 후반부(T12)에서 서스테인 전극(Sus)에 대하여 램프 파형 부분을 갖는 초기화 펄스를 인가한다고 하는 변형에서도 안정된 초기화 방전을 발생시키기 위해서는 유효하다는 것은 말할 필요도 없다.
또, 도 4에 도시한 바와 같이, 본 실시 예에서는 초기화 펄스 Pul.1의 인가개시 타이밍(포인트 P1의 타이밍)과 초기화 펄스 Pul.2의 인가개시 타이밍(포인트 P11의 타이밍)을 타이밍 t0에서 동시로 하였으나, 반드시 동시로 할 필요는 없다.
여기서, 통상의 구동방법에서는 포인트 P1의 타이밍이 선행하고, 이 타이밍 후, 0[㎲]~100[㎲]의 범위에서 포인트 P11의 타이밍이 설정된다. 단, 1[㎲] 정도의 범위 내이면 포인트 P1과 포인트 P11 중 어느 것이 선행해도 좋다.
또, 본 실시 예에서는, 도 4에 도시한 바와 같이, 전반부(T11)에서 스캔 전극(Scn)을 양극으로 하고 서스테인 전극(Sus) 및 데이터 전극(Dat)을 음극으로 하는 초기화 방전을 발생시키는 초기화동작을 채용하고 있으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 도 4와는 반대로, 전반부(T11)에서 스캔 전극(Scn)을 음극으로 하고 서스테인 전극(Sus) 및 데이터 전극(Dat)을 양극으로 하는 초기화 방전을 발생시키고, 후반부(T12)에서 스캔 전극(Scn)을 양극으로 하고 서스테인 전극(Sus) 및 데이터 전극(Dat)을 음극으로 하는 초기화 방전을 발생시키는 초기화동작을 채용할 수도 있다. 이 경우에는, 후반부(T12)에 상기 본 실시 예의 특징이 되 는 초기화동작을 채용함으로써 효과를 얻을 수 있다.
또한, 본 실시 예의 구동방법을 채용하는 경우에는, 패널의 고화질 화를 도모하기 위한 구동시에서의 데이터 전극 Dat(1)~Dat(m)에 인가하는 인가전압을 종래보다도 높이는 경우에도 저 계조영역에서의 플리커의 발생을 억제할 수 있게 된다.
6. 모든 셀 초기화기간 T1에서 표시구동부(20)가 실행하는 구동제어
이하에서는 모든 셀 초기화기간 T1에서 표시구동부(20)가 패널부(10)에 대하여 실행하는 구동 제어처리에 대해서 도 5 및 도 6을 이용하여 설명한다.
먼저, 도 2에서는 도시를 생략하였으나, 타이밍 발생부(24)에는 도 4의 각 타이밍 t0~t8의 각각의 사이의 차분보다도 짧은 간격의 세폭 클록 펄스를 발생하는 클록 펄스부(CLK)와, 클록 펄스부(CLK)에서 발생한 클록 펄스를 적산 카운트하는 카운터부를 갖는다.
도 5에 도시한 바와 같이, 모든 셀 초기화기간 T1의 구동제어에서는 카운터부의 카운터 값(CT)이 리셋 된다(스텝 S1). 동시에 카운터 적산을 개시하고(스텝 S2), 스캔 전극(Scn(1)~Scn(n))의 전위를 Vp[V]로 세트 한다(스텝 S3). 또, 스캔 전극(Scn(1)~Scn(n))의 전위가 Vp[V]에 도달한 시점에서 전압 변화율((Vg-Vp)/(t3-t0))로 그 전위를 변화시키기 시작한다(스텝 S4). 또한, 전위 Vp[V]와 전위 Vg[V]는 상술한 것과 같이 대략 동일하므로, 전위 Vp[V]로 유지되어 있다고 볼 수도 있다.
또, 서스테인 전극(Sus(1)~Sus(n))에 대해서는 그 전위를 전압 변화 율(Vr/(t1-t0))의 음의 램프 파형으로 변화시키기 시작한다. 이 전위 변화의 개시 타이밍에 대해서는, 상술한 바와 같이, 스캔 전극(Scn(1)~Scn(n))의 전위를 0[V]에서 Vp[V]로 변화시키는 것과 동일 타이밍으로 한다.
표시구동부(20)는 상기 각 전극 Scn(1)~Scn(n), Sus(1)~Sus(n)의 전위 변화 상태를 카운터 값(CT)이 "a"가 될 때까지 실행한다(스텝 S6 : No). 그리고, 도 6에 도시한 바와 같이, 카운터 값(CT)이 "a"가 된 시점(스텝 S6 : Yes)에서 서스테인 전극(Sus(1)~Sus(n))의 전위를 Vr(V)로 세트하고, 유지한다(스텝 S7).
표시구동부(20)는 상기 상태를 카운터 값(CT)이 "b"가 될 때까지 유지하고(스텝 S8 : No), 카운터 값(CT)이 "b"가 된 시점에서, 도 6에 도시한 바와 같이, 서스테인 전극(Sus(1)~Sus(n))의 전위를 0[V]으로 세트 한다(스텝 S9). 그리고 이 상태는 전반부(T11)가 종료하는 시점, 즉 카운터 값(CT)이 "c"가 되는 시점까지 유지되고(스텝 S10 : No), 카운터 값(CT)이 "c" 가 된 시점(스텝 S10 : Yes)에서, 도 6에 도시한 바와 같이, 스캔 전극(Scn(1)~Scn(n))의 전위를 전압 변화율((Va-Vg)/(t4-t3))의 음의 램프 파형으로 변화시키기 시작하며(스텝 S11), 또한, 서스테인 전극 (Sus(1)~Sus(n))의 전위를 양의 전위 Vh[V]로 세트 하여, 유지한다(스텝 S12).
표시구동부(20)는 상기 상태를 카운터 값(CT)이 "d"가 될 때까지 유지하고(스텝 S13 : No), 카운터 값(CT)이 "d"가 된 시점(스텝 S13 : Yes)에서 스캔 전극 (Scn(1)~Scn(n))의 전위를 0[V]으로 세트 하며(스텝 S14), 카운터 적산을 종료하 고(스텝 S15) 모든 셀 초기화기간 T1의 동작제어를 종료한다.
7. 모든 셀 초기화기간 T1을 구비하는 서브필드(SF)의 설정
이어서, 본 실시 예의 구동방법에서 1 필드 중에서의 서브필드(SF)의 설정에 대해서 도 7을 이용하여 설명한다. 도 7은 PDP장치(1)의 구동에서 1 필드에서의 서브필드의 구성을 모식적으로 나타내는 서브필드 구성도이다. 또, 도 7에서는 1 필드를 10개의 서브필드 SF1~SF10으로 구성하는 것으로 하고 있다.
본 실시 예의 PDP장치(1)의 구동방법에서는 APL 검출부(28)에 의해 검출된 APL에 관한 데이터에 의거하여 서브필드(SF)의 구성이 규정되어 있다.
PDP장치(1)의 구동방법에서는 1 필드 중에 모든 셀 초기화기간 T1을 구비하는 서브필드(SF)와 선택 초기화기간 T4를 구비하는 서브필드(SF)를 함께 포함하고 있다. 그리고 1 필드 중의 어느 부분에 모든 셀 초기화기간 T1을 갖는 서브필드(SF)를 적용할지가 상기 검출된 APL에 관한 데이터에 의거하여 결정되고 있다.
도 7 (a)는 APL의 값이 0[%]~1.5[%]의 범위에 있을 때에 적용되는 서브필드 SF1~SF10이 설정된다. 구체적으로는, 제 1 서브필드 SF1에 모든 셀 초기화기간 T1을 구비하는 서브필드가 할당되어 있다. 그리고 제 2 서브필드 SF2에서 제 10 서브필드 SF10에는 선택 초기화기간 T4를 구비하는 서브필드가 할당되어 있다.
마찬가지로 하여, 도 7 (b)에 도시한 바와 같이, APL의 값이 1.5[%]~5[%]의 범위에 있을 때에는 제 1 서브필드 SF1에 더하여 제 4 서브필드 SF4에 대해서 모든 셀 초기화기간 T1을 구비하는 서브필드가 적용된다. 또, 도 7 (c)에 도시한 바와 같이, APL의 값이 5[%]~10[%] 일 때에는 도 7 (b)에 도시한 APL의 값이 1.5[%]~5[%]인 경우에 비해서 제 10 서브필드 SF10에도 모든 셀 초기화기간 T1을 갖는 서브필드가 할당되어 있다.
도 7 (d)에 도시한 바와 같이, APL의 값이 10[%]~15[%] 일 때에는 제 1, 제 4, 제 8, 제 10 서브필드 SF1, SF4, SF8, SF10에 모든 셀 초기화기간 T1을 갖는 서브필드가 할당되고, 도 7 (e)에 도시한 바와 같이, APL의 값이 15[%]~100[%]일 때에는 제 1, 제 4, 제 6, 제 8, 제 10 서브필드 SF1, SF4, SF6, SF8, SF10에 모든 셀 초기화기간 T1을 갖는 서브필드가 할당되어 있다.
이상과 같이, 본 실시 예의 PDP장치(1)의 구동방법에서는 APL 검출부(28)(도 2 참조)에서 검출되는 APL에 관한 값에 의거하여 모든 셀 초기화기간 T1을 갖는 서브필드(SF)가 할당되어 있다. 여기서, APL에 관한 값이 큰 경우에는 흑색 표시영역이 좁은 화상이라고 생각되나, 본 실시 예의 PDP장치(1)의 구동방법에서는 이와 같은 상태에서 모든 셀 초기화기간 T1을 구비하는 서브필드의 할당 수를 증가시키고 있으므로, 프라이밍의 증가를 도모할 수 있어서 방전의 안정화를 도모할 수 있다.
한편, APL에 관한 값이 작은 경우에는 흑색 표시영역이 넓은 화상이라고 생 각할 수 있으나, 이와 같은 상태에 대해서는 모든 셀 초기화기간 T1을 구비하는 서브필드(SF)의 할당 수를 줄이고 있으므로, 높은 흑색 표시품질을 확보할 수가 있다.
따라서, 본 실시 예의 PDP장치(1)의 구동방법에서는 높은 휘도 영역이 있어도 APL에 관한 값이 작으면 흑색 표시영역의 휘도가 낮고, 콘트라스트가 높은 화상표시가 가능해진다.
또, 도 7에 도시한 본 실시 예에 관한 모든 셀 초기화기간 T1을 갖는 서브필드(SF)의 할당방법에 대하여 APL에 관한 값과 대응시켜서 표 1에 나타낸다.
Figure 112007090534844-PCT00001
표 1에서는 APL에 관한 값에 의거하여 모든 셀 초기화기간 T1을 구비하는 서브필드(SF)의 설정방법을 5개의 패턴으로 구분하는 예를 나타내었으나, 본 발명은 이에 한정되는 것은 아니다. 모든 셀 초기화기간 T1을 구비하는 서브필드의 할당방법에 대한 변형을 이하에 소개한다.
(변형 1)
먼저, 모든 셀 초기화기간 T1을 구비하는 서브필드의 할당방법을 APL에 관한 값에 의거하여 4 패턴으로 하는 예를 표 2에 나타낸다.
Figure 112007090534844-PCT00002
표 2에 제시한 바와 같이, 본 변형 1에 관한 서브필드의 할당방법에서는 APL의 값에 의해 4 패턴으로 모든 셀 초기화기간 T1을 구비하는 서브필드의 할당을 하고 있다. 구체적으로는, 표 2에 제시한 바와 같이, APL의 값이 0[%]~1.5[%]일 때에는 제 1 서브필드(SF1)만을 모든 셀 초기화기간(T1)을 갖는 서브필드로 하고, 다른 서브필드 SF2~SF10을 선택 초기화기간 T4를 구비하는 서브필드로 하고 있다. 그리고 APL의 값이 1.5[%]~5[%]일 때에는 제 1, 제 9 서브필드, SF1, SF9의 2개의 서브필드에 대하여 모든 셀 초기화기간 T1을 갖는 서브필드로 하고, APL의 값이 5[%]~10[%] 일 때에는 제 1, 제 4, 제 9 서브필드 SF1, SF4, SF9의 3개의 서브필드 SF에 대하여 모든 셀 초기화기간 T1을 갖는 서브필드(SF)를 할당한다. 그리고 APL의 값이 10[%]~100[%] 일 때에는 제 1, 제 4, 제 8, 제 10 서브필드 SF1, SF4, SF8, SF10의 4개의 서브필드에 대하여 모든 셀 초기화기간 T1을 갖는 서브필드를 할당한다.
본 변형 1에 관한 모든 셀 초기화기간 T1을 구비하는 서브필드의 할당방법을 채용하는 경우에도 표 1에 제시한 방법과 동일한 효과를 얻을 수 있다.
(변형 2)
이어서, 변형 2에 관한 모든 셀 초기화기간 T1을 구비하는 서브필드의 할당방법에 대하여 표 3을 이용하여 설명한다.
Figure 112007090534844-PCT00003
표 3에 제시한 바와 같이, 본 변형 2에 관한 할당방법에서는 APL의 값이 0[%]~1.5[%] 일 때에는 제 1 서브필드 SF1만을 모든 셀 초기화기간 T1을 갖는 서브필드로 할당하고, APL의 값이 1.5[%]~5[%] 일 때에는 제 1, 제 4 서브필드 SF1, SF4의 2개의 서브필드에 대하여 모든 셀 초기화기간 T1을 갖는 서브필드로 하여 할당하며, APL의 값이 5[%]~100[%] 일 때에는 제 1, 제 4, 제 6 서브필드 SF1, SF4, SF6의 3개의 서브필드에 대하여 모든 셀 초기화기간 T1을 갖는 서브필드를 할당한다.
본 변형 2에서는 필드 내에서의 선두에 가까운 서브필드에 대하여 모든 셀 초기화기간 T1을 구비하는 서브필드를 할당하도록 제어하고 있다.
이와 같이, 필드 내의 선두에 가까운 서브필드에 모든 셀 초기화기간 T1을 구비하는 서브필드를 할당한다고 하면 다음과 같은 우위성을 갖게 된다.
예를 들어, 유지방전 횟수가 많이 설정된 서브필드에서는 그 유지방전에 의해 인접하는 방전 셀에 대하여 크로스토크(cross-talk)가 발생하기 쉽다. 따라서, 영향을 받는 인접하는 방전 셀에서는 벽 전하의 감소를 발생해서 다음의 서브필드에서 기록방전을 발생시키지 않아서 화질의 열화가 생겨버리는 경우가 있다. 특히, 저 계조의 서브필드에 크로스토크의 영향이 미친 경우에는 화질 열화의 영향이 크다.
상기 이유에서, 통상, PDP장치의 구동에서는 각 필드에서의 선두 가까이에 배치되는 저 계조의 서브필드에 대하여 모든 셀 초기화기간을 설정하는 방법이 채용되어 있고, 직전의 서브필드에서의 크로스토크의 영향을 받은 경우에도 확실하게 방전 셀 내의 벽 전하 상태를 리셋하고 있다. 이와 같은 사항을 고려할 때, 표 3에 제시한 것과 같은 서브필드의 할당방법을 채용하는 경우에는 크로스토크에 의한 기록불량을 억제할 수 있어서, 확실하게 화질 열화를 억제할 수 있다.
(변형 예 1)
다음에, 변형 예 1의 PDP장치의 구동방법에 대해서 도 8 (a)를 이용하여 설명한다. 도 8 (a)는 PDP장치의 구동시에 모든 셀 초기화기간 T1에 각 전극 Scn, Sus, Dat에 대하여 인가되는 전압 파형을 나타내는 파형도이다. 또, 본 변형 예 1에서는 모든 셀 초기화기간 T1에서의 전압 파형 이외에 대해서는 상기 실시 예 1의 PDP장치(1) 및 그 구동방법과 동일하다.
도 8 (a)에 도시한 바와 같이, 본 변형 예 1의 구동방법에서는, 상기 실시 예 1의 PDP장치(1)에 대하여 모든 셀 초기화기간 T1의 전반부(T11)에서의 서스테인 전극(Sus(1)~Sus(n))에 인가하는 인가펄스 Pul.12에서의 음의 램프 파형 부분(포인트 P11에서 포인트 P32에 이르는 부분)의 기울기가 다르다. 구체적으로는, 본 변형 예 1의 PDP장치의 구동방법에서는 펄스 Pul.12에서의 음의 램프 파형 부분의 기울기가 APL 검출부(28)에서 산출되는 APL에 관한 값에 의거하여 설정되어 있다. 도 8 (a)에 도시한 바와 같이, 음의 램프 파형 부분의 기울기가 급격해지면 전위 Vr[V]에 도달하는 타이밍 t11이 빨라지고, 포인트 P32가 상기 실시 예 1의 구동방법에 비하여 앞쪽으로 벗어난다.
또, 펄스 Pul.12에서의 음의 램프 파형 부분의 기울기에 대해서는, APL에 관한 값에 의거하여 설정하는 방법 외에, 패널 또는 외주의 온도나 구동시간 등에 의거하여 설정하여도 된다.
본 변형 예 1의 구동방법에서는 펄스 Pul.12에서의 음의 램프 파형 부분의 기울기를 상기 중 어느 하나의 요인에 의거하여 변화시키는 것으로 하고 있으므로, 상기 실시 예 1의 구동방법에 대해서, 흑 휘도를 억제하면서, 정상적인 초기화동작의 마진을 넓게 확보할 수 있다고 하는 우위성을 갖는다. 즉, 보호막(114)에서의 MgO의 특성에도 의하지만, 일반적으로는 저온이 되면 될수록, 또는 누적 구동시간이 길어지면 길어질수록 초기화기간에서의 오 방전이 발생하기 쉬워진다. 이것은 프라이밍 입자가 감소하는 것에 기인하는 것이다. 이와 같은 사항을 고려하여, 본 변형 예에 관한 구동방법에서는 상기 중 어느 하나의 요인 또는 그 조합에 의거하여 펄스 Pul.12에서의 음의 램프 파형 부분의 기울기를 변화시키므로, 상기 우위성을 갖는다.
(변형 예 2)
다음에, 변형 예 2에 관한 PDP장치의 구동방법에 대해서 도 8 (b)를 이용하여 설명한다. 또, 본 변형 예 2의 구동방법에서도, 상기 변형 예 1과 마찬가지로, 모든 셀 초기화기간 T1에서의 전압 파형 이외에 대해서는 상기 실시 예 1의 PDP장치(1) 및 그 구동방법과 동일하다.
도 8 (b)에 도시한 바와 같이, 본 변형 예 2의 구동방법에서는 상기 실시 예 1의 PDP장치(1)에 대하여 모든 셀 초기화기간 T1의 전반부(T11)에서의 서스테인 전극(Sus(1)~Sus(n))에 인가된 인가펄스 Pul.22에서의 음의 램프 파형부분(포인트 P11에서 포인트 P42에 이르는 부분)의 종점 P42에서의 전위 Vr1[V]가 다르다. 또, 포인트 P43에서도 전위 Vr1[V]로 되어 있다. 그리고 음의 램프 파형 부분의 기울기가 상기 실시 예 1과 동일하다면, 전위 Vr1[V]의 값을 변화시킴에 따라서 음의 램프 파형 부분의 종점 P42의 타이밍 t21이 다르게 된다.
본 변형 예 2의 구동방법에서는, 음의 램프 파형 부분의 종점 P42에서의 전위 Vr1[V]의 값이 APL 검출부(28)에서 산출되는 APL에 관한 값에 의거하여 설정되어 있다. 또, 상기 변형 예 1의 구동방법과 마찬가지로, 본 변형 예 2에서도 패널 또는 외주의 온도나, 구동시간 등에 의거하여 전위 Vr1[V]를 변화시켜도 된다.
본 변형 예 2에서는 상기 구동방법을 채용함으로써, 상기 실시 예 1의 구동방법을 채용하는 경우의 우위성에 더하여, 흑 휘도를 억제하면서, 정상적인 초기화동작의 마진을 넓게 확보할 수 있다고 하는 우위성을 갖는다. 즉, 상기 변형 예 1과 마찬가지로, 상기 중 어느 하나의 요인 또는 그 조합에 의거하여 펄스 Pul.22에서의 램프 파형 부분의 진폭을 변화시키며, 이에 의해 프라이밍 입자량을 적절히 제어할 수 있다. 따라서, 본 변형 예 2의 구동방법에서도 흑 휘도를 억제하면서 정상적인 초기화동작의 마진을 넓게 확보할 수 있다.
(변형 예 3)
다음에, 변형 예 3에 관한 PDP장치의 구동방법에 대해서 도 9를 이용하여 설명한다. 또, 본 변형 예 3에 관한 구동방법에서도, 상기 변형 예 1, 2와 마찬가지로, 모든 셀 초기화기간 T5에서의 각 전극 Scn, Sus, Dat에 인가되는 전압 파형 이외에 대해서는 상기 실시 예 1의 PDP장치(1) 및 그 구동방법과 동일하다.
도 9에 도시한 바와 같이, 본 변형 예 3에 관한 구동방법에서는, 상기 변형 예 2의 구동방법과 마찬가지로, 모든 셀 초기화기간 T5의 전반부(T51)에서의 서스테인 전극(Sus(1)~Sus(n))에 인가하는 인가펄스 Pul.32에서의 음의 램프 파형부분(포인트 P11에서 포인트 P62에 이르는 부분)의 종점 P62에서의 전위 Vr2[V]가 상시 실시 예 1의 구동방법과의 차이이다. 그리고 음의 램프 파형 부분의 기울기가 상기 실시 예 1과 동일하다면, 전위 Vr2[V]의 값을 변화시킴에 따라서 음의 램프 파형 부분의 종점 P62의 타이밍 t31이 다르게 된다.
본 변형 예 3에 관한 구동방법에서도 음의 램프 파형 부분의 종점 P62에서의 전위 Vr2[V]의 값이 APL 검출부(28)에서 산출되는 APL에 관한 값, 또는 패널 또는 외주의 온도나 구동시간 중 어느 하나의 요인, 또는 그 조합에 의거하여 설정되어 있다.
상기 변형 예 2의 구동방법에서는, 타이밍 t2 이후에서의 구동 파형을 상기 실시 예 1의 구동방법과 동일하게 한 것이 비해, 본 변형 예 3에 관한 구동방법에서는 타이밍 t31보다도 나중의 각 타이밍 t33, t36, t34를 기간 전방으로 시프트시키고 있다. 즉, 본 변형 예 3에 관한 구동방법에서는 포인트 P62의 전위 Vr2[V]를 변화시킴으로써 타이밍 t31도 변화하게 되나, 그 변화 분을 그 이후의 각 타이밍 t33, t36, t34에도 적용하고, 도 9인 경우에는 타이밍 t33, t36, t34가 기간 전방으로 시프트하는 것이다.
또, 본 변형 예 3에 관한 구동방법에서는 스캔 전극(Scn)에 인가하는 인가펄스 Pul.32, Pul.33을 상술한 바와 같이 변화시키는 동시에, 이에 연동하여 서스테인 전극(Sus)으에 인가하는 인가펄스 Pul.31에 대해서도 타이밍 t31보다도 나중의 부분을 기간전방으로 시프트하고 있다.
본 변형 예 3에 관한 구동방법에서는 상기 특징을 가짐으로써, 상기 변형 예 2의 구동방법과 동일한 우위성을 갖는 동시에, 초기화 방전을 더 세밀하게 억제할 수 있다. 또, 본 변형 예 3에 관한 구동방법에서는 모든 셀 초기화기간 T5의 길이, 특히 전반부(T51)에 필요한 시간을 필요 최소한으로 억제할 수 있어서, 패널의 고화질 화에 더 적합하다.
(실시 예 2)
실시 예 2에 관한 PDP장치의 구동방법에 대해서 도 10을 이용하여 설명하다. 도 10은 본 실시 예의 PDP장치의 구동방법 중 모든 셀 초기화기간 T6에서 각 전극 Scn(1)~Scn(n), Sus(1)~Sus(n), Dat(1)~Dat(m)에 대하여 인가되는 전압 파형을 나타내는 파형도이다.
본 실시 예의 PDP장치에 대해서는 상기 PDP장치(1)와 동일한 구성을 가지며, 또한, 그 구동방법은 모든 셀 초기화기간 T6을 제외하고 도 3에 도시한 실시 예 1의 방법과 동일하므로 그 설명을 생략한다. 이하에는 구동방법 중에서도 모든 셀 초기화기간 T6만에 대해서 설명한다.
도 10에 도시한 바와 같이, 본 실시 예에 관한 구동방법에서는 모든 셀 초기화기간 T6에서의 스캔 전극(Scn(1)~Scn(n))에 대한 인가펄스 Pul.1 및 서스테인 전극 Sus(1)~Sus(n)에 대한 인가펄스 Pul.2, Pul.3의 각 파형에 대해서는 상기 실시 예 1의 구동방법의 각 파형과 동일하다. 본 실시 예에 관한 구동방법에서 특징이 되는 부분은 모든 셀 초기화기간 T6의 전반부(T61)에서 데이터 전극(Dat(1)~Dat(m))의 전위를 양극성이 되는 Vx[V]로 해 두는 점에 있다.
즉, 본 실시 예 2에 관한 PDP장치의 구동방법에서는 모든 셀 초기화기간 T6의 전반부(T61)에서 타이밍 t0에서 데이터 전극(Dat(1)~Dat(m))의 전위를 0[V]에서 Vx[V]로 변화시키고(도 10의 포인트 P21에서 포인트 P22에 이르는 부분), 전반부(T61)가 종료하는 타이밍 t2까지 당해 전위 Vx[V]를 유지하며(포인트 P22에서 포인트 P23에 이르는 부분), 타이밍 t2에서 데이터 전극(Dat(1)~Dat(m))의 전위를 0[V]으로 변화시킨다(포인트 P23에서 포인트 P24에 이르는 부분).
또, 본 실시 예 2에 관한 PDP장치의 구동방법에서는 상술한 전반부(T61) 이외의 동작제어는 상기 실시 예 1과의 차이는 없다.
이상과 같은 초기화동작을 채용하는 구동방법에서는, 상기 실시 예 1과 마찬가지로, 전반부(T61)에서 1회째의 초기화 방전 Dis.1이 발생하고, 후반부(T62)에서 2회째의 초기화 방전 Dis.2가 발생한다. 그리고 본 실시 예 2에서 특징으로 되어 있는 전반부(T61)에서는 스캔 전극(Scn(1)~Scn(n))이 양극, 서스테인 전극(Sus(1)~Sus(n))이 음극이 되는 약 방전을 선행하여 발생시키고, 이에 이어서 스캔 전극( Scn(1)~Scn(n))이 양극, 데이터 전극(Dat(1)~Dat(m))이 음극이 되는 약 방전을 발생시킬 수 있다. 이 메커니즘에 대해서는 상기 실시 예 1과 동일하다.
본 실시 예 2에서는 모든 셀 초기화기간 T6의 전반부(T61)에서 데이터 전극(Dat(1)~Dat(m))의 전위를 Vx[V]로 유지하고 있으므로, 상기 실시 예 1의 구동방법의 경우보다도 더 확실하게 스캔 전극(Scn(1)~Scn(n))과 서스테인 전극( Sus(1)~Sus(n)) 사이에서의 약 방전을 선행하여 발생시킬 수 있다. 따라서 본 실시 예 2에 관한 PDP장치(1)의 구동방법에서는, 상기 실시 예 1의 구동방법에 더하여, 오 방전의 발생을 확실하게 방지할 수 있다.
또, 본 실시 예에 관한 구동방법을 채용한 경우에도, 패널의 고화질 화를 도모하기 위해 구동시의 데이터 전극(Dat(1)~Dat(m))에 인가하는 인가전압을 종래보다도 높이는 경우에도 저 계조영역에서의 플리커의 발생을 억제할 수 있다.
또, 본 실시 예 2의 구동방법에서는, 모든 셀 초기화기간 T6에서의 각 전극 Scn(1)~Scn(n), Sus(1)~Sus(n), Dat(1)~Dat(m)에 인가하는 인가펄스의 파형의 설정방법에 따라서는 약 방전의 발생순서가 변화할 가능성도 있다. 예를 들어, 도 10에 나타낸 전위 Vx[V]를 충분히 높은 전위로 하는 경우에는 스캔 전극(Scn(1)~Scn(n))과 서스테인 전극(Sus(1)~Sus(n)) 사이에서의 약 방전보다도 서스테인 전극(Sus(1)~Sus(n)) 과 데이터 전극(Dat(1)~Dat(m)) 사이에서의 약 방전이 선행하여 발생하는 것도 상정할 수 있다.
단, 상기와 같이 약 방전의 발생순서가 바뀌어버리는 경우에도 서스테인 전극(Sus(1)~Sus(n))과 데이터 전극(Dat(1)~Dat(m)) 사이에서의 약 방전은 데이터 전극(Dat(1)~Dat(m))이 양극이고 서스테인 전극(Sus(1)~Sus(n))이 음극이 되는 것이다. 따라서 이 약 방전(대향 방전)은 스캔 전극(Scn(1)~Scn(n))이 양극, 데이터 전극(Dat(1)~Dat(m))이 음극이 되는 대향 방전에 비하여 훨씬 안정된 것이 된다. 그 이유는, 상술한 바와 같이, 보호막(114)과 형광체 층(124)의 2차 전자 방출계수의 차이에 있다.
(그 외의 사항)
상기에서는 2개의 실시 예 1, 2 및 3개의 변형 예 1~3에 의해 본 발명의 구성 및 작용, 효과에 대하여 설명하였으나, 본 발명은 이에 한정을 받는 것은 아니다.
예를 들어, 상기 실시 예 1, 2에서는 타이밍 t0에서 스캔 전극 (Scn(1)~Scn(n))에 대한 펄스 Pul.1의 인가와 서스테인 전극(Sus(1)~Sus(n))에 대한 펄스 Pul.2의 인가를 동시에 개시하는 것으로 하였으나, 반드시 동시에 행할 필요는 없다. 예를 들어, 도 4의 포인트 P1을 포인트 P11에 선행하여도 되고, 반대로 나중에 하여도 된다. 단, 포인트 P1과 포인트 P11의 시간적인 차이에 대해서는, 지나치게 크면 초기화 방전의 발생에 악영향이 생기므로, 예를 들어 1[㎱]~1000[㎱] 정도의 시간 차로 해 두는 것이 바람직하다.
또, 본 발명의 PDP장치에서는, 도 2에 도시한 장치 구성 외에 패널부(10)의 온도를 감시하는 패널 온도 감시부를 설치하고, 그 온도정보에 의거하여 1 필드 중에서의 모든 셀 초기화기간 T1, T5, T6을 구비하는 서브필드의 할당 수나 그 시간, 나아가 초기화 펄스 Pul.2에서의 전위 Vr[V]의 진폭이나 포인트 P11에서 포인트 P12에 이를 때까지의 부분의 전압 변화율(기울기)을 설정하도록 할 수도 있다.
또, 본 발명의 PDP장치에서는 그 구성 중에 구동시간을 카운트하여, 카운트한 구동시간을 적산(누적)해가는 구동시간 카운트부를 설치하도록 하는 것도 가능하며, 이와 같은 구성을 설치한 경우에는, 그 적산 값에 의거하여 1 필드 중에서의 모든 셀 초기화기간 T1, T5, T6을 구비하는 서브필드의 할당 수나 그 시간, 또한, 초기화 펄스 Pul.2에서의 전위 Vr[V]의 진폭이나 포인트 P11에서 포인터 P12에 이를 때까지의 부분의 전압 변화율(기울기)을 설정하도록 할 수 있다.
또, 본 발명은 HD(High Definition) 이상의 해상도를 갖는 플라즈마 디스플레이패널장치 및 그 구동방법에 적용할 수 있고, 이 경우에는 상기 효과를 얻을 수 있다. 여기서, HD 이상의 해상도를 갖는 플라즈마 디스플레이패널장치는, 예를 들어 다음과 같은 것을 가리키고 있다.
· 패널 사이즈가 37인치의 경우 : 1024×720[화소]의 HD 패널보다도 고해상도의 패널
· 패널 사이즈가 42인치의 경우 : 1024×768[화소]의 HD 패널보다도 고해상도의 패널
· 패널 사이즈가 50인치의 경우 : 1366×768[화소]의 HD 패널보다도 고해상도의 패널
또, "HD 이상의 고해상도를 갖는 패널"에는 "풀 HD 패널(Full-HD panel)(1920×1080[화소])"도 포함하는 것이다.
또, 상기 실시 예 1 등에서는 형광체 층(124R, 124G, 124B)의 각각을 구성하는 형광체 재료를 예시하였으나, 그 이외에도 다음과 같은 형광체 재료를 이용할 수 있다.
R 형광체 ; (Y, Gd)Bo3 : Eu
G 형광체 ; (Y, Gd)Bo3:Tb와 Zn2SiO4 : Mn과의 혼합물
B 형광체 ; BaMg2Al14O24:Eu
또, 상기 실시 예 2에 관한 PDP장치의 구동방법에 대하여 상기 변형 예 1 또는 변형 예 2의 구동방법을 합쳐서 적용하는 것도 가능하다.
본 발명은 텔레비전 및 컴퓨터용 모니터 등의 고화질이면서 고품질이 요구되는 디스플레이 디바이스에 적용할 수 있다.

Claims (15)

  1. 제 1 전극과 제 2 전극으로 이루어지는 전극 쌍과, 당해 전극 쌍에 대하여 방전공간을 사이에 두고 입체 교차하는 제 3 전극 각각을 복수 개 가지며, 상기 전극 쌍과 제 3 전극의 각 입체 교차부분에 대응하여 방전 셀이 구성되어 이루어지는 패널부에 대하여, 각각 휘도 가중이 부여된 복수의 서브필드로 구성되는 1 필드 중에 모든 상기 방전 셀에 대하여 그 벽 전하 상태의 초기화를 도모하는 모든 셀 초기화기간이 할당되는 플라즈마 디스플레이패널장치의 구동방법으로,
    상기 모든 셀 초기화기간을 1회째의 초기화 방전을 발생시키는 제 1 구간과 2회째의 초기화 방전을 발생시키는 제 2 구간으로 구분할 때,
    상기 제 1 구간 및 제 2 구간 중 적어도 한쪽 구간에서, 상기 제 1 전극의 전위를 상기 제 3 전극에 대하여 방전개시전압 미만이 되는 전위를 향해서 변화시키기 시작하고, 당해 제 1 전극의 전위변화 개시 타이밍에 연동시켜서 상기 제 2 전극의 전위를 상기 제 1 전극의 상기 전위와는 반대의 극성을 향하면서, 램프 파형으로 변화시키며,
    상기 제 2 전극에 인가되는 전압 파형에서의 상기 램프 파형 부분은 그 변화개시에서부터 변화 종료시까지의 시간이 상기 제 1 전극의 전위를 변화시키기 시작하고 나서 상기 전위에 도달할 때까지에 요하는 시간보다 길게 설정되어 있는 것을 특징으로 하는 플라즈마 디스플레이패널장치의 구동방법.
  2. 제 1 항에 있어서,
    상기 제 1 구간에서의 초기화 방전은 상기 제 1 전극을 양극으로 하고 상기 제 2 전극을 음극으로 하는 방전이며,
    상기 제 2 전극에 인가되는 전압 파형에서의 상기 램프 파형 부분은 적어도 상기 제 1 구간에 설정되어 있는 동시에, 당해 구간에서 음의 경사를 갖는 것을 특징으로 하는 플라즈마 디스플레이패널장치의 구동방법.
  3. 제 1 항에 있어서,
    상기 제 2 전극에 대하여 상기 램프 파형의 전압을 인가하는 구간에서 상기 제 3 전극의 전위를 상기 제 1 전극의 전위의 극성과 동일한 극성을 향해서 변화시키는 것을 특징으로 하는 플라즈마 디스플레이패널장치의 구동방법.
  4. 제 1 항에 있어서,
    상기 복수의 서브필드 중에서의 상기 모든 셀 초기화기간의 할당이 이루어지는 서브필드는 당해 필드의 화상에서의 평균 픽처 레벨에 의거하여 설정되어 있는 것을 특징으로 하는 플라즈마 디스플레이패널장치의 구동방법.
  5. 제 1 항에 있어서,
    상기 램프 파형 부분의 기울기는 당해 모든 셀 초기화기간을 포함하는 상기 필드의 화상에서의 평균 픽처 레벨, 또는 패널 온도, 또는 구동시간 중 어느 하나 에 의거하여 설정되어 있는 것을 특징으로 하는 플라즈마 디스플레이패널장치의 구동방법.
  6. 제 1 항에 있어서,
    상기 램프 파형 부분의 변화종료시의 전위는 당해 모든 셀 초기화기간을 포함하는 상기 필드의 화상에서의 평균 픽처 레벨, 또는 패널 온도, 또는 구동시간 중 어느 하나에 의거하여 설정되어 있는 것을 특징으로 하는 플라즈마 디스플레이패널장치의 구동방법.
  7. 제 1 항에 있어서,
    상기 제 2 전극에 인가된 전압 파형에서의 상기 램프 파형 부분은 상기 제 1 전극의 전위를 상기 전위를 향해서 변화시키기 시작하는 타이밍에 대하여 전후 1㎲ 이내의 타이밍에 그 변화가 개시되는 것을 특징으로 하는 플라즈마 디스플레이패널장치의 구동방법.
  8. 제 1 전극과 제 2 전극으로 이루어지는 전극 쌍과, 당해 전극 쌍에 대하여 방전공간을 사이에 두고 입체 교차하는 제 3 전극 각각을 복수 개 가지며, 상기 전극 쌍과 제 3 전극의 각 입체 교차부분에 대응하여 방전 셀이 구성되어서 이루어지는 패널부와, 각각 휘도 가중이 부여된 복수의 서브필드로 구성되는 1 필드 중에 모든 상기 방전 셀에 대하여 그 벽 전하 상태의 초기화를 도모하는 모든 셀 초기화 기간이 할당되는 방법으로 상기 패널부의 표시구동을 실행하는 구동부를 갖는 플라즈마 디스플레이패널장치에 있어서,
    상기 구동부가 실행하는 표시구동은,
    상기 모든 셀 초기화기간을 1회째의 초기화 방전을 발생시키는 제 1 구간과 2회째의 초기화 방전을 발생시키는 제 2 구간으로 구분할 때,
    상기 제 1 구간 및 제 2 구간 중 적어도 한쪽 구간에서, 상기 제 1 전극의 전위를 상기 제 3 전극에 대하여 방전개시전압 미만이 되는 전위를 향해서 변화시키기 시작하고, 당해 제 1 전극의 전위변화 개시의 타이밍에 연동시켜서, 상기 제 2 전극의 전위를 상기 제 1 전극의 상기 전위와는 반대의 극성을 향하면서, 램프 파형으로 변화시키며,
    상기 제 2 전극에 인가되는 전압 파형에서의 상기 램프 파형 부분은 그 변화개시에서부터 변화 종료시까지의 시간이 상기 제 1 전극의 전위를 변화시키기 시작하고 나서 상기 전위에 도달할 때까지에 요하는 시간보다도 길게 설정되어 있는 것을 특징으로 하는 플라즈마 디스플레이패널장치.
  9. 제 8 항에 있어서,
    상기 구동부가 실행하는 표시구동은,
    상기 제 1 구간에서의 초기화 방전이 상기 제 1 전극을 양극으로 하고 상기 제 2 전극을 음극으로 하는 방전이며,
    상기 제 2 전극에 인가되는 전압 파형에서의 상기 램프 파형 부분은 적어도 상기 제 1 구간에 설정되어 있는 동시에, 당해 구간에서 음의 경사를 갖는 것을 특징으로 하는 플라즈마 디스플레이패널장치.
  10. 제 8 항에 있어서,
    상기 구동부가 실행하는 표시구동은,
    상기 제 2 전극에 대하여 상기 램프 파형의 전압을 인가하는 구간에서 상기 제 3 전극의 전위를 상기 제 1 전극의 전위의 극성과 동일한 극성을 향해서 변화시키는 것을 특징으로 하는 플라즈마 디스플레이패널장치.
  11. 제 8 항에 있어서,
    상기 구동부가 실행하는 표시구동은,
    상기 복수의 서브필드 중에서의 상기 모든 셀 초기화기간의 할당이 이루어지는 서브필드는 당해 필드의 화상에서의 평균 픽처 레벨에 의거하여 설정되어 있는 것을 특징으로 하는 플라즈마 디스플레이패널장치.
  12. 제 8 항에 있어서,
    상기 구동부가 실행하는 표시구동은,
    상기 램프 파형 부분의 기울기는 당해 모든 셀 초기화기간을 포함하는 상기 필드의 화상에서의 평균 픽처 레벨, 또는 패널 온도, 또는 구동시간 중 어느 하나에 의거하여 설정되어 있는 것을 특징으로 하는 플라즈마 디스플레이패널장치.
  13. 제 8 항에 있어서,
    상기 구동부가 실행하는 표시구동은,
    상기 램프 파형 부분의 변화종료시의 전위는 당해 모든 셀 초기화기간을 포함하는 상기 필드의 화상에서의 평균 픽처 레벨, 또는 패널 온도, 또는 구동시간 중 어느 하나에 의거하여 설정되어 있는 것을 특징으로 하는 플라즈마 디스플레이패널장치.
  14. 제 8 항에 있어서,
    상기 구동부가 실행하는 표시구동은,
    상기 제 2 전극에 인가된 전압 파형에서의 상기 램프 파형 부분은 상기 제 1 전극의 전위를 상기 전위를 향해서 변화시키기 시작하는 타이밍에 대하여 전후 1㎲ 이내의 타이밍에 그 변화가 개시되는 것을 특징으로 하는 플라즈마 디스플레이패널장치.
  15. 제 8 항에 있어서,
    상기 방전공간에는 적어도 크세논을 포함하는 방전가스가 충전되어 있고,
    상기 방전가스에서 전체 압력에 대한 크세논의 분압의 비율은 7% 이상으로 설정되어 있는 것을 특징으로 하는 플라즈마 디스플레이패널장치.
KR1020077029446A 2005-06-09 2006-06-08 플라즈마 디스플레이패널장치의 구동방법 및 플라즈마디스플레이패널장치 KR20080014048A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00168998 2005-06-09
JP2005168998 2005-06-09

Publications (1)

Publication Number Publication Date
KR20080014048A true KR20080014048A (ko) 2008-02-13

Family

ID=37498530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077029446A KR20080014048A (ko) 2005-06-09 2006-06-08 플라즈마 디스플레이패널장치의 구동방법 및 플라즈마디스플레이패널장치

Country Status (5)

Country Link
US (1) US20100013819A1 (ko)
JP (1) JPWO2006132334A1 (ko)
KR (1) KR20080014048A (ko)
CN (1) CN101208734B (ko)
WO (1) WO2006132334A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8242977B2 (en) * 2006-06-30 2012-08-14 Hitachi, Ltd. Plasma display apparatus with driving and controlling circuit unit
CN101454819B (zh) * 2006-12-13 2011-04-13 松下电器产业株式会社 等离子显示装置及等离子显示面板的驱动方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3466098B2 (ja) * 1998-11-20 2003-11-10 富士通株式会社 ガス放電パネルの駆動方法
TW516014B (en) * 1999-01-22 2003-01-01 Matsushita Electric Ind Co Ltd Driving method for AC plasma display panel
JP2001236884A (ja) * 1999-12-14 2001-08-31 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルおよびその駆動方法
KR20020062656A (ko) * 1999-12-14 2002-07-26 마츠시타 덴끼 산교 가부시키가이샤 고정밀하며 고휘도로 화상표시할 수 있는 에이씨형플라즈마 디스플레이 패널 및 그 구동방법
JP3514205B2 (ja) * 2000-03-10 2004-03-31 日本電気株式会社 プラズマディスプレイパネルの駆動方法
JP4749601B2 (ja) * 2001-06-04 2011-08-17 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2003345292A (ja) * 2002-05-24 2003-12-03 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法
JP4459516B2 (ja) * 2002-09-20 2010-04-28 パナソニック株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法
JP2004191530A (ja) * 2002-12-10 2004-07-08 Nec Plasma Display Corp プラズマディスプレイパネルの駆動方法
JP2004226792A (ja) * 2003-01-24 2004-08-12 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP4619014B2 (ja) * 2003-03-28 2011-01-26 株式会社日立製作所 プラズマディスプレイパネルの駆動方法

Also Published As

Publication number Publication date
CN101208734A (zh) 2008-06-25
WO2006132334A1 (ja) 2006-12-14
CN101208734B (zh) 2010-11-24
US20100013819A1 (en) 2010-01-21
JPWO2006132334A1 (ja) 2009-01-08

Similar Documents

Publication Publication Date Title
EP1244088B1 (en) Method of driving a plasma display panel
JP5146410B2 (ja) プラズマディスプレイ装置の駆動方法
JP4636901B2 (ja) プラズマディスプレイ装置およびその駆動方法
KR100793483B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP5081618B2 (ja) プラズマディスプレイパネル装置とその駆動方法
JP3658288B2 (ja) プラズマディスプレーパネルとその駆動方法及び装置
US20010024092A1 (en) Plasma display panel and driving method thereof
KR100330030B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100607894B1 (ko) 플라즈마 표시 장치 및 상기 플라즈마 표시 장치에이용되는 구동 방법
WO2004114270A1 (ja) プラズマディスプレイパネル装置およびその駆動方法
KR20080014048A (ko) 플라즈마 디스플레이패널장치의 구동방법 및 플라즈마디스플레이패널장치
KR101193396B1 (ko) 플라스마 디스플레이 패널 장치 및 그 구동방법
JP2007086164A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイパネル装置
JP2004341290A (ja) プラズマディスプレイ装置
KR20070054523A (ko) 플라즈마 디스플레이 장치
JP4682457B2 (ja) プラズマディスプレイ表示装置
JP4438131B2 (ja) 表示パネルの駆動方法と放電式表示装置
KR100761166B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100662316B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
US20090009436A1 (en) Plasma display panel device and drive method thereof
KR20060086775A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100775204B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100349030B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20010087719A (ko) 플라즈마 디스플레이 패널 및 그의 구동방법
KR100573162B1 (ko) 플라즈마 디스플레이 패널구동방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid