JP4459516B2 - Ａｃ型プラズマディスプレイパネルの駆動方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ＡＣ型プラズマディスプレイパネルの駆動方法に関し、特に、書き込み電圧のマージンを拡大することができるＡＣ型プラズマディスプレイパネルの駆動方法に関する。
【０００２】
【従来の技術】
プラズマディスプレイパネルは，薄型構造でちらつきがなく表示コントラスト比が大きいこと、また、比較的大画面とすることが可能であり，応答速度が速く、自発光型で、蛍光体の利用により多色発光も可能であることなど、数多くの特徴を有している。このために近年情報表示として、またカラーテレビとして広く利用されるようになりつつある。
【０００３】
このプラズマディスプレイには、その動作方式により，電極が誘電体で被覆されて間接的に交流放電の状態で動作させるＡＣ型のものと，電極が放電空間に露出して直流放電の状態で動作させるＤＣ型のものとがあるが、ＡＣ型三電極プラズマディスプレイが輝度やパネル製造の容易さ等の点で優れている。
【０００４】
図１２はＡＣ型三電極プラズマディスプレイの一つの表示セル構成を例示する図である。この表示セルは，ガラスより成る背面および前面の二つの絶縁基板である背面ガラス基板１及び前面ガラス基板２と、前面ガラス基板２上に形成される透明走査電極３、透明維持電極４と，電極抵抗値を小さくするため透明走査電極３及び透明維持電極４にそれぞれ重なるように配置されるトレース走査電極５、トレース維持電極６と、背面ガラス基板１上に，透明走査電極３及び透明維持電極４と直交して形成されるデータ電極７と，背面ガラス基板１及び前面ガラス基板２の間の空間に、ヘリウム、ネオンおよびキセノン等またはそれらの混合ガスから成る放電ガスが充填される放電ガス空間８と、この放電ガス空間８を確保するとともに表示セルを区切るための隔壁９と、上記放電ガスの放電により発生する紫外線を可視光１０に変換する蛍光体１１と、透明走査電極３及び透明維持電極４とトレース走査電極５、トレース維持電極６を覆う誘電体膜１２と、この誘電体膜１２を放電から保護する酸化マグネシウム等から成る保護層１４と、データ電極７を覆う誘電体膜１３とを備えて構成される。
【０００５】
図１３は本発明にも適用されて駆動されるＡＣ型プラズマディスプレイパネルの電極配置を模式的に示したものである。平行に設けられた走査電極Ｓ１〜Ｓｎと維持電極Ｃ１〜Ｃｎと、それらと直交する方向に設けられたデータ電極Ｄ１〜Ｄｍとの交点が発光するセルとなる。走査電極１本と維持電極１本とデータ電極１本で１つのセルを構成する。従って１画面全体のセル数は走査電極及び維持電極ｎ本×データ電極ｍ本のｎ×ｍ個となる。
【０００６】
かかる構成におけるプラズマディスプレイの書き込み選択型駆動動作については、図１４を参照して説明する。ディスプレイ表示の１画面に相当する１フレームは通常複数のサブフィールド（ＳＦと略称）から成り、各ＳＦは維持消去期間→プライミング期間→アドレス期間→維持期間の４つの期間で構成されている。
【０００７】
維持消去期間では、走査電極Ｓiに負極性の維持消去パルスＰse-sを印加し、維持電極Ｃｉを正極性の維持放電電位Ｖsに保持することにより、維持期間で発光していた場合に存在する壁電荷を消去する。
【０００８】
プライミング期間では、走査電極側に印加される正極性のプライミングパルスＰpr-s、維持電極側に印加される負極性のプライミングパルスＰpr-cにより放電を発生させる。この放電により走査電極と維持電極及びデータ電極の電極間ギャップ近傍の放電空間においてプライミング放電が発生し、セルの放電を発生させやすくする活性粒子の生成が行われると同時に、走査電極上に負極性、維持電極とデータ電極上に正極性の壁電荷が付着する。続いて、走査電極に電荷調整パルスＰpe-sを印加し、維持電極を正極性の維持放電電位Ｖsに保持することにより、弱放電を発生させ、走査電極上の負極性壁電荷、維持電極とデータ電極上の正極性壁電荷を減少させる。
【０００９】
アドレス期間は、発光させる放電セルの選択の期間である。走査電極が順次選択され、選択された走査電極とデータ電極が交差するセルに選択的に書き込み放電を発生させる。書き込み放電を発生させないときはデータ電極を接地電位（ＧＮＤ）に保持し、書き込み放電を発生させるときはデータ電極に正極性のデータパルスＰdを与える。すなわち、選択された走査電極に印加される負極性の走査パルスＰw-sとデータ電極に印加される正極性のデータパルスＰdにより選択するセルのみに書き込み放電を発生させ、以降の維持期間で発光させる場所のセルの電極に壁電荷を付着させる。選択されていない走査電極には正極性の走査ベースパルスＰbｗ-sが印加される。書き込み放電は走査パルスＰｗ-sが印加された走査電極とデータパルスＰdが印加されたデータ電極の交点でのみ発生する。放電が発生するとその放電セルには壁電荷が付着する。それに対し放電が発生しなかった放電セルにおいては維持消去後の壁電荷が少ない状態が保持される。維持電極にはその期間副走査パルスPsc-cが印加され、放電が発生したセルでのみ、維持電極上へ電荷を付着させる。図１４に示す例では、走査パルスＰｗ-sの電位は接地電位（ＧＮＤ）、走査ベースパルスＰbw-sの電位はアドレス期間の走査電極電位Vbw、データパルスＰdの電位はアドレス期間の書き込み放電電位Ｖdである。また、アドレス期間において書き込み放電を行わないときのデータ電極の電位は接地電位（ＧＮＤ）に保持される。アドレス期間の維持電極はアドレス期間の維持電極電位Ｖscに保持される。
【００１０】
維持期間は、表示発光のための期間であり、維持電極側から開始され，以降走査電極側、維持電極側に交互に負極性の維持パルスＰsus-c、Ｐsus-sが印加され、負極性の維持パルスが印加されない走査電極側、維持電極側には正極性の維持放電電位Ｖsが交互に印加される。この際、アドレス期間で書き込みが行われなかった放電セルの壁電荷量は非常に少ないので維持パルスが印加されても維持放電は発生しない。一方，アドレス期間で書き込み放電が発生した放電セルにおいては走査電極に正電荷，維持電極に負電荷が付着しており、維持電極への負極性の維持パルス電圧と壁電荷電圧が重畳され，放電開始電圧を越え、放電が発生する。放電が発生すると、それぞれの電極に印加されている電圧を打ち消すように壁電荷が配置される。従って維持電極には正電荷、走査電極には負電荷が付着する。
【００１１】
次の維持パルスは維持電極側が正電圧のパルスであるため、壁電荷との重畳によって放電空間に印加される実効的電圧が放電開始電圧を越えて放電が発生する。以下同じことを繰り返して放電が維持される。輝度はこの維持放電の繰り返し回数で決定される。
【００１２】
このパネルを動作させるためのプラズマディスプレイパネルの駆動回路のブロック図を図１５に示す。プラズマディスプレイパネルの水平方向の端部に走査電極、維持電極の取り出し部があり、この接続部に駆動回路が接続される。走査電極側の駆動回路は走査電極１本ずつに走査パルスを出力するための走査パルスドライバ６６、プライミングパルスを出力するためのプライミングドライバ６５、維持パルスを出力するための維持ドライバ６２、消去パルスを印加するための消去ドライバ６３、走査ベースパルスを出力するための走査ベースドライバ６１、走査電圧を出力するための走査電圧ドライバ６４から構成され、これら全体として走査電極ドライバ６０を構成する。
【００１３】
一方維持電極側の駆動回路の維持電極ドライバ４０は、維持電極全体に維持パルスを印加するための維持ドライバ４１、副走査パルスを印加するための副走査ドライバ４２から構成されている。プラズマディスプレイパネル７０の垂直方向の端部にはデータ電極の取り出し部があり、この接続部にデータドライバ５０が接続される。なお本図では、各ドライバをスイッチとして表記しているが、これは物理的なスイッチではなく、トランジスタやＦＥＴなどに代表されるスイッチング素子で構成してもよい。
【００１４】
階調表現は、１つのフレームを複数のサブフィールドに分割し、維持パルス数をＳＦ毎に異ならせ、そのＳＦの組み合わせによって行う。したがって、各ＳＦの維持パルス数の比を例えば１：２：４：８：１６：３２：６４：１２８にすると、２５６階調を表現することができる。
【００１５】
また、消費電力は画像の表示面積が大きく平均輝度レベルが高い場合、極めて増加する。そこで消費電力の増加を抑制するための制御方法が用いられている。この制御方法は、ＰＬＥ（Peak Luminance Enhancement）制御と呼ぶ。入力された映像信号は、映像信号処理回路，ＳＦ制御回路でプラズマディスプレイ用の信号に変換される。変換された信号は、入力信号平均輝度レベル演算回路に入力され、画面全体の輝度レベルを演算する。この演算結果を基に維持パルス制御回路では、入力信号の平均輝度レベルが低い場合（ＡＰＬ：低）、すなわち表示する面積が狭い場合は維持パルス数を増やして輝度を上昇させ、逆に平均輝度レベルが高い場合（ＡＰＬ：高）、すなわち表示する面積が広い場合は維持パルス数を減らして輝度を制限することで、表示面積が大きい場合の消費電力を抑えつつ高いピーク輝度を得られるように各ＳＦの維持パルス数をフレーム毎に制御している。
【００１６】
係る構成により、ＡＣ型プラズマディスプレイパネルは前述した図１４に示す電圧波形を持って駆動されるのが一般的であった。
【００１７】
その他に、特許文献１には、図１７に示す波形を持って駆動することが開示されている。図１７の駆動波形と図１４の駆動波形の大きな相違は、図１４のプライミング期間が、走査電極に電荷調整パルスＰpe-sを印加する時間と電荷調整パルスＰpe-sの電位をゆるやかに下げて接地電位に保持する時間とで成るのに対し、図１７のプライミング期間は、電荷調整パルスＰpe-sを印加する時間と、そのパルスの電位をゆるやかに下げて接地電位にした後、走査電極電位を再度維持放電電位Ｖsにする時間とでなっている。
【００１８】
【特許文献１】
特開２００１ー２７２９４６号公報（第１図）
【００１９】
【発明が解決しようとする課題】
図１４を用いて説明した上述の動作において、アドレス放電が失敗し、書き込み不良が発生することがあった。本願発明者が実験によりこの原因を調査したところ、直前のＳＦの維持放電による活性粒子量が多い場合に、アドレス放電が失敗し、書き込み不良が発生しやすいことが分かった。さらに詳細に実験を重ねた結果、アドレス放電が失敗するメカニズムが判明した。図１６に本願発明者が解明したアドレス放電が失敗するケースの電荷の様子と放電の様子を模式的に示す。図１６の左端欄Ａは図１４に記載した駆動波形の中のどの過程であるかを示す図、中央欄Ｂは該当セルが直前のＳＦで選択発光していた場合の放電発生の様子と壁電荷の様子、右端欄Ｃは該当セルが直前のＳＦで選択発光していない場合の放電発生の様子と壁電荷の様子を示す。
【００２０】
図１６−１は直前のＳＦの維持期間の放電による電荷移動を示している。Ｂでは維持放電終了後、走査電極上に負の電荷、維持電極上に正の電荷が付着し、さらに電荷を持たない活性粒子が空間に大量に浮遊する。維持放電の発生しないＣでは電荷の移動はなく、活性粒子の浮遊もない。
【００２１】
図１６−２は維持消去期間で、維持放電により走査電極、維持電極に付着した電荷を弱放電による消去放電によって減少させる。
【００２２】
図１６−３、図１６−４はプライミング期間である。図１６−３ではプライミング放電により走査電極とデータ電極間および走査電極と維持電極間の放電を起こすことによって、直前のＳＦでの発光の有無による電荷状態の差をなくす。また全セルで放電を発生させることにより、直前のＳＦで発光していないセルには活性粒子を浮遊させる。
【００２３】
図１６−４では、図１６−３において付着した壁電荷を利用して、走査電極を陰極、維持電極及びデータ電極を陽極とした弱放電を発生させるプライミング消去である。セルの壁電荷を減らし、アドレス期間に選択するセルが放電しやすい電荷状態を作り上げる。
【００２４】
図１６ー５、図１６ー６はアドレス期間である。図１６−５では、データ電極にデータパルスＰdが印加され、走査電極には走査ベースパルスＰbw-sとしてアドレス期間の走査電極電位Ｖｂｗが印加される。すなわち、該当セルの走査パルスが印加される前の状態である。図１６−４までの動作において該当セルの活性粒子の量が多くなっている場合、すなわちＢでは、走査電極を陰極、データ電極を陽極とした微弱な放電が発生する場合がある。アドレス期間で走査パルスＰsc-sが印加される前に上記微弱放電が発生した場合、走査電極上の負電荷とデータ電極上の正電荷が減少し、図１６−６において、該当セルに書き込み放電を行うべく、該当する走査電極に走査パルスＰsc-s、該当するデータ電極にデータパルスＰdを印加しても、該当セルのアドレス放電が失敗するという現象が発生する。これは、図１６ー５のＢに記載した弱放電により走査電極上の負電荷とデータ電極上の正電荷が減少した結果、書き込み放電に必要な電圧が上昇するためである。
【００２５】
一方、図１６−５のＣでは、図１６−４までの動作において該当セルの活性粒子の量が多くなっていないため、走査電極を陰極、データ電極を陽極とした微弱な放電は発生しにくい。よって図１６ー６のＣでは、アドレス放電は失敗することなく正常に行われる。
【００２６】
図１６ー７は維持期間である。図１６ー６のＢでアドレス放電を失敗したため、図１６−７のＢの維持放電も失敗する。一方、図１６ー６のＣではアドレス放電が正常に行われたため、図１６ー７のＣでは維持放電も正常に行われる。
【００２７】
上述のアドレス放電が失敗するという現象は、該当セルの活性粒子量が多いことに起因するものと考えられ、図１６のＢのように直前のＳＦが維持放電した場合に顕著に発生することが分かった。
【００２８】
本発明の主な目的は、発生するアドレス放電の失敗を抑制し、良好な表示状態を確保するための書き込み動作電圧マージンを拡大させたＡＣ型プラズマディスプレイ装置を提供することにある。
【００２９】
本発明のプラズマディスプレイパネルの駆動方法は、走査電極及び維持電極が平行に配置された前面ガラス基板と、データ電極が前記走査電極及び維持電極と直交するように配置された背面ガラス基板と、を有し、前記前面ガラス基板と前記背面ガラス基板とが対向して配置され、前記走査電極及び維持電極と前記データ電極との交点を各１ヵ所含む複数個の表示セルが設けられたプラズマディスプレイパネルの駆動方法であって、前記プラズマディスプレイパネルの１フィールドを複数のサブフィールドで構成し、このサブフィールドが、前記走査電極に負極性方向にパルスを印加する維持消去期間と、前記走査電極に正極性方向にパルスを印加した後に負極性方向に電荷調整パルスを印加するプライミング期間と、順次選択された前記走査電極に負極性方向に走査パルスを印加し、前記データ電極に正極性方向にデータパルスを印加し、前記維持電極に正極性方向に副走査パルスを印加して書込放電を発生させ、選択されていない前記走査電極には走査ベースパルスを印加するアドレス期間と、前記走査電極及び前記維持電極に維持パルスを交互に印加する維持期間と、を備え、少なくとも１つの前記サブフィールドには、前記プライミング期間の終了後且つ前記アドレス期間の前にブランク期間を設定し、このブランク期間において、前記走査電極の電位を前記走査ベースパルスより高い電位とし、前記維持電極の電位を前記副走査パルスより低い電位とし、前記データ電極の電位を前記データパルスより低い電位とし、１のサブフィールドにおける前記ブランク期間の長さを、このブランク期間の直前のサブフィールドにおける前記維持パルスの数に応じて制御することを特徴とする。
【００３０】
本発明によれば、上記ブランク期間を設定することにより、アドレス期間の走査電極電位Ｖbwの設定可能最小値を下げることができる。設定可能最小値とはそれ以下のＶbwで微弱誤放電が発生する電位である。ある所定時間まではブランク期間を長く設定するほど前記設定可能最小値は下がり、前記所定時間以上では前記設定可能最小値は飽和しそれ以上は下がらない。前記設定可能最小値が飽和するブランク期間の所定時間は、直前のサブフィールドの維持パルス数によって異なり、前記ブランク期間の直前のサブフィールドの維持パルス数が多いほどブランク期間の前記所定時間も長くなる。そこで、ブランク期間の長さを、そのブランク期間の直前のサブフィールドの維持パルス数によって制御することにより、１フレームの総ブランク期間の長さを抑えつつ、アドレス期間の走査電極電位の設定可能最小値を下げ、アドレス期間の走査電極の設定電圧マージンを拡大することができ、活性粒子によるアドレス放電の失敗を抑制することができる。つまり、直前のサブフィールドにおける維持放電の時間又は維持パルス数に応じてその後に続くサブフィールドにおけるブランク期間の時間が制御される。その時間はリニアに制御しても良いし、段階的に制御してもいい。維持放電時間又は維持パルス数によっては、ブランク時間をゼロにしてもいい。このように、本発明によるプラズマディスプレイの駆動方法には、全てのサブフィールドにブランク期間は存在するがその時間がサブフィールドによっては異なっている駆動、ブランク期間を設けたサブフィールドと設けないサブフィールドとを持っての駆動、更にはこれらを複合した駆動、が少なくとも存在する。
【００３１】
特に、ブランク期間の長さをゼロにすることは、アドレス期間の走査電極電位の設定可能最小値の低減効果が低い場合、又は前記設定可能最小値を低減する必要のない場合には、効果的であり、ブランク期間を省いた分維持期間を長く設定することができるため、高輝度を実現することができる。
【００３２】
なお、図１７の駆動方法では、プライミング期間の最後の方で走査電極にＶｓ電位を印加しているが、その技術的意義についても時間についても全然記載されていない。しかも、当該期間がプライミング期間の一部を構成することから、全てのサブフィールドについて同一のプライミング期間が設けられることになる。このように、図１７の駆動方法は、本発明の駆動方法と何ら関係なく、教示も示唆もしていない。更には、後述するように、本願発明による、あるサブフィールドにおけるブランク期間はその長さを、その前のサブフィールドにおける維持放電期間に対応させて制御しない限り、所期の目的、効果は達成されない。
【００３３】
上述のプラズマディスプレイパネルの駆動方法において、例えば維持パルス数がＮ（Ｎは正の整数）に等しいサブフィールドに続くサブフィールドＡと、維持パルス数がＭ（Ｍは正の整数、Ｎ＞Ｍ）に等しいサブフィールドに続くサブフィールドＢを有するプラズマディスプレイパネルの駆動方法であって、サブフィールドＡの前記ブランク期間の前記走査電極電位を、サブフィールドＢの前記ブランク期間の前記走査電極電位の大きさ以上に設定することができる。
【００３４】
直前のＳＦの維持パルス数が多いほどブランク期間の走査電極電位を高く設定することにより、活性粒子によるアドレス放電の失敗を抑制することができる。そこで上記のようにブランク期間の走査電極電位を設定することにより、ブランク期間を短く設定することができ、その分維持期間を長く設定することができるため、高輝度を実現することができる。
【００３５】
また、例えば維持パルス数がＮ（Ｎは正の整数）に等しいサブフィールドに続くサブフィールドＡと、維持パルス数がＭ（Ｍは正の整数、Ｎ＞Ｍ）に等しいサブフィールドに続くサブフィールドＢを有するプラズマディスプレイパネルの駆動方法であって、サブフィールドＡの前記ブランク期間の前記走査電極電位を、サブフィールドＢの前記ブランク期間の前記走査電極電位の大きさ以上に設定してもよい。
【００３６】
直前のＳＦの維持パルス数が多いほどブランク期間の走査電極電位を高く設定することにより、活性粒子によるアドレス放電の失敗を抑制することができる。そこで上記のようにブランク期間の走査電極電位を設定することにより、ブランク期間を短く設定することができ、その分維持期間を長く設定することができるため、高輝度を実現することができる。
【００３７】
【発明の実施の形態】
以下に本発明の実施の形態につき図面を参照して説明するが、これらは、云うまでもなく本発明を限定するものではない。
【００３８】
（第１の実施例）
第１の実施例は、図１に示す駆動波形を用い、８サブフィールド２５６階調の駆動波形における各ＳＦのブランク期間の長さを図５（ａ）のように設定した。ＳＦ２〜ＳＦ６の直前のＳＦの維持パルス数は１〜１６であり、これに対応してＳＦ２〜ＳＦ６のブランク期間は０μ秒に設定した。一方、ＳＦ７、ＳＦ８、ＳＦ１の直前のＳＦの維持パルス数は３２〜１２８であり、これに対応してＳＦ７、ＳＦ８、ＳＦ１のブランク期間は２０μ秒に設定した。
【００３９】
駆動波形及び各ＳＦのブランク期間の長さの設定理由について以下に説明する。
【００４０】
図１に第１の実施例の１サブフィールドの駆動波形を示す。プライミング期間のパルス終了後、ＳＦ毎に図５（ａ）に示すブランク期間を設定する。ブランク期間の走査電極電位Ｖｂｌはアドレス期間の走査電極電位Ｖｂｗより高くし、ブランク期間の維持電極電位はアドレス期間の維持電極電位Ｖｓｃより低くし、ブランク期間のデータ電極電位は接地電位（ＧＮＤ）とする。ブランク期間の走査電極パルスＰｂｌ−ｓの電位はＶｂｌ、ブランク期間の維持電極パルスＰｂｌ−ｃの電位はＶｓ（維持放電電位）とする。ここで、Ｖｂｌ＞Ｖｂｗ、Ｖｓｃ＞Ｖｓである。図１のブランク期間以外の波形は図１４の波形と同一のため説明を省略する。
【００４１】
以下、ブランク期間を２０μ秒に設定したときの動作について説明する。図２は図１６と同様に各駆動期間における電荷の動きを模式的に示したものである。すなわち、図２の左端欄Ａは図１に記載した駆動波形の中のどの過程であるかを示す図、中央欄Ｂは該当セルが直前のＳＦで選択発光していた場合の放電発生の様子と壁電荷の様子、右端欄Ｃは該当セルが直前のＳＦで選択発光していない場合の放電発生の様子と壁電荷の様子を示す。
【００４２】
図２ー１〜図２ー４の動作は、図１６ー１〜図１６ー４の動作と同じなので説明を省略する。図２−５は本発明によるブランク期間であり、走査電極にアドレス期間の走査期間以上の電圧を印加する２０μ秒のブランク期間を設けることによって、Ｂに示すように、直前のＳＦで維持放電を行ったセル内の過剰な活性粒子を減少させると共に、図２−４における弱放電による維持消去を完全に停止させる。Ｃに示すように、直前のＳＦで維持放電を行わなかったセル内には過剰な活性粒子はないので、図２−４における弱放電による維持消去は図２ー４の工程で完全に停止している。従って、直前のＳＦで維持放電を行わなかったセルでは、ブランク期間を設けることによって活性粒子が減少することはなく、動作への影響はほとんど生じない。
【００４３】
図２−６はアドレス期間であり、選択するセルのみ、データ電極に印加するデータパルスと、走査電極に印加する走査パルスとで書き込み放電を発生させる。ブランク期間において、直前のＳＦで維持放電を行ったセル内の過剰な活性粒子は減少しているため、図１６ー５のＢに記載したような、走査電極を陰極、維持電極及びデータ電極を陽極とした微弱な放電が発生することはない。従って、弱放電に起因する図２ー６の書き込み放電の失敗は生じない。図２−７は維持期間であり、前記２−６で選択されたセルのみ維持放電を発生させる。なお本実施例ではブランク期間の維持電極電位を維持放電電位Ｖsとしたが、必ずしもＶsとする必要はなく、アドレス期間の維持電極電位Ｖsc以下であればよい。
【００４４】
アドレス期間における微弱な放電の発生を防止するには、ブランク期間の各電極の電位関係をその微弱な放電が発生しにくいように設定すればいい。そこで、走査電極はアドレス期間の走査電極電位Ｖbwより正の電位に、維持電極はアドレス期間の維持電極電位Ｖscより負の電位に、データ電極はアドレス期間の書き込み放電電位より負の電位に設定する。このように設定することにより、プライミング期間における電荷調整パルスＰpe-sのプライミング消去放電による電極上の電荷減少を停止させることができる。
【００４５】
従来技術でも記載した通り、プライミング放電によって活性粒子と壁電荷を生成する。その直後のプライミング消去により壁電荷を減少させ、適当な量の壁電荷に調整する。電荷調整パルスＰpe-sの波形により壁電荷をどの程度残すかを調整することができる。しかし、電荷調整パルスＰpe-sには活性粒子を減少させる効果はない。そこでブランク期間を新たに設け、ブランク期間の長さによって活性粒子を減少させる量を調整する。なお、第１の実験のようにブランク期間の維持電極電位を維持放電電位Ｖsに設定することにより、電源の種類を減らす効果がある。
【００４６】
図３に図１の駆動波形において、ブランク期間の長さを５〜６０μ秒に変化させたときの効果を示す。ここでＶbwとは図１におけるアドレス期間の走査電極電位である。アドレス期間における走査電極電位は、その走査ラインが走査されるときのみ走査電極の走査電位になり、他のラインが走査されている期間はアドレス期間の走査電極電位Ｖbwに保持される。本実施例では、走査電極の走査電位は接地電位ＧＮＤである。他のラインが走査されているとき、その走査電極をアドレス期間の走査電極電位Ｖbwに保持することにより、アドレス放電後の自己消去放電を抑制する。図３において、Ｖbwminとはそれ以下のＶbwで微弱誤放電が発生する電圧であり、Ｖbwmaxとはそれ以上のＶbwでアドレス放電後に自己消去放電が発生し、維持放電不良となる電圧である。従ってＶbw電圧の設定可能範囲はＶbwmaxとＶbwminの間である。Ｖbl＞Ｖbwと設定することにより、電荷調整パルスＰpe-sによる電極上の電荷減少を停止させ、かつブランク期間を長くすることにより活性粒子が減少し、Ｖbwminが低下する。このようにしてアドレス期間の走査電極電位Ｖbwの設定電圧マージンを拡大することができる。なお、図３は８サブフィールド２５６階調の駆動波形における各ＳＦにおける設定可能電圧の平均値である。図１の駆動波形でプラズマディスプレイを駆動する場合、図３の結果からブランク期間の長さを２０μ秒以上に設定するとＶbwマージンはほぼ飽和することが分かる。
【００４７】
次に同じく図１の駆動方法においてブランク期間の長さを２０μ秒に固定したときの、直前のＳＦの維持パルス数と書き込み電圧の動作電圧マージンの関係を測定した。図４に、このときの直前のＳＦの維持パルス数とＶbwminの関係を示す。直前のＳＦの維持放電によるセル内の活性粒子は、その維持放電のパルス数が多いほど増加する。よって、直前のＳＦの維持パルス数が多いほどブランク期間を長くすることにより、活性粒子による走査期間誤放電を抑制することができることが分かる。逆に、直前のＳＦの維持パルス数が２０以下の場合は２０μ秒のブランク時間はほとんど不要であることが分かる。
【００４８】
第１の実施例では図５（ａ）の維持パルス数に示すように、ＳＦ２〜ＳＦ６の直前のＳＦの維持パルス数は１〜１６であり、図４から判断してブランク期間を設定する効果はほとんどない。よってＳＦ２〜ＳＦ６のブランク期間は０μ秒に設定した。一方、ＳＦ７、ＳＦ８、ＳＦ１の直前のＳＦの維持パルス数は３２〜１２８であり、図４から判断してブランク期間を設定する効果がある。よってＳＦ７、ＳＦ８、ＳＦ１のブランク期間は２０μ秒に設定した。
【００４９】
このように設定することにより、１フィールドの各ＳＦのブランク時間の総和は６０μ秒となり、すべてのＳＦのブランク時間を一律２０μ秒に設定した場合に比べて２０×８−６０＝１００μ秒の時間が短縮可能であり、かつすべてのＳＦのブランク時間を一律２０μ秒に設定した場合とほぼ同様の設定電圧マージンを得ることができる。
【００５０】
（第２の実施例）
第１の実施例ではＳＦ８、ＳＦ１でアドレス放電の失敗がまだ発生しやすい傾向がある。そこで第２の実施例では、ＳＦ８のブランク期間を２５μ秒、ＳＦ１のブランク期間を３０μ秒に設定した。これ以外は全く第１の実施例と同様である。各ＳＦのブランク期間の長さを図５（ｂ）に示す。このように設定することにより、１フィールドの各ＳＦのブランク時間の総和は７５μ秒となるが、すべてのＳＦのブランク時間を一律２０μ秒に設定した場合に比べて８５μ秒の時間が短縮可能であり、かつ第１の実施例以上の設定電圧マージンを得ることができる。
【００５１】
（第３の実施例）
第３の実施例は、ブランク期間に対する設定電圧マージンがある程度ばらつくことを考慮し、Ｖbwが飽和するブランク期間の長さより多少長くブランク期間を設定した実施例である。具体的には第２の実施例においてブランク期間を０μ秒に設定しているＳＦ２〜ＳＦ６のブランク期間を、図５（ｃ）に示すようにそれぞれ５、５、５、１０、１５μ秒に設定する。これ以外は全く第２の実施例と同様である。このように設定することにより、１フィールドの各ＳＦのブランク時間の総和は１１５μ秒となるが、すべてのＳＦのブランク時間を一律２０μ秒に設定した場合に比べて４５μ秒の時間が短縮可能であり、かつ設定電圧のばらつきを考慮すると第２の実施例以上の設定電圧マージンを得ることができる。
【００５２】
なお、図４から分かるように、直前のＳＦの維持パルス数が多いほどＶbwminの値は大きくなるが、Ｖbwmaxの値はほとんど変わらないため、全ＳＦのブランク期間の長さを同じ値に設定すると、直前のＳＦの維持パルス数が多いほど設定電圧マージンは小さくなる。従って、直前のＳＦの維持パルス数が多いほどブランク期間を長く設定することにより、設定電圧マージンの減少を改善することができる。もちろん全ＳＦのブランク期間の長さが同じで、かつ充分大きく設定することもできるが、直前のＳＦの維持パルス数が少ないときは、ブランク期間の長さが比較的小さい値でＶbwminの減少が飽和する。また、直前のＳＦの維持パルス数が少ないときは、多いときに比べて設定電圧マージンは大きい。よって、全ＳＦのブランク期間の長さを同じで、かつ充分大きく設定すると、設定電圧マージンの効果が小さい割に１フィールドの各ＳＦのブランク時間の総和が大きくなり、その分維持放電時間が小さくなり、輝度の低下を生じる。
【００５３】
従って、ブランク期間の長さは、直前のＳＦの維持パルス数が多いほど長く設定することが望ましい。ただし、直前のＳＦの維持パルス数が所定数以下のときはブランク期間の長さを０μ秒に、すなわちブランク期間を設定しないことが望ましい。このように設定することにより、活性粒子による走査期間誤放電を抑制することができる。
【００５４】
しかし、実際の制御は制御回路の都合などにより、各ＳＦ毎にブランク期間の長さを変えることは難しい場合もある。このような場合、１フレーム期間に維持パルス数がＮ（Ｎは正の整数）に等しいサブフィールドに続くサブフィールドＡと、維持パルス数がＭ（Ｎは正の整数、Ｎ＞Ｍ）に等しいサブフィールドに続くサブフィールドＢを有するプラズマディスプレイパネルの駆動方法において、サブフィールドＡの前記ブランク期間の長さを、サブフィールドＢの前記ブランク期間の長さ以上に設定することにより、各ＳＦ毎にブランク期間の長さを変えるのに準じた効果を得ることができる。第１〜３の実施例は、このような例である。なお、図５（ａ）、（ｂ）、（ｃ）において、ＳＦ１のブランク期間の長さは、その直前のフレームのＳＦ８の維持パルス数である１２８によって設定している。
【００５５】
（第４の実施例）
第４の実施例は、第３の実施例と従来技術で説明したＰＬＥ制御と呼ばれる電力制御方法とを組み合わせたものである。各ＳＦのブランク期間の長さを除いては全く実施例３と同様に制御される。ＰＬＥ制御をすると、各ＳＦの維持パルス数はフレーム毎に制御される。従って、１フレーム中の総維持パルスの多寡により、ブランク期間の長さを変化させることを特徴とする。図６（ａ）に総維持パルス数が多い場合のＳＦのブランク期間の長さを、同図（ｂ）に総維持パルスが少ない場合のＳＦのブランク期間の長さを示す。図６（ｂ）は図５（ｃ）と各ＳＦの維持パルス数及びブランク期間の長さが同じになっている。
【００５６】
この第４の実施例では、第３の実施例と同様に、直前のＳＦの維持パルス数によってブランク期間の長さが制御される。ただし、ＰＬＥ制御によって各ＳＦの維持パルス数がフレーム毎に制御されるため、各ＳＦのブランク期間の長さもフレーム毎に制御されることになる。従って第４の実施例は、過剰な活性粒子による走査期間誤放電を抑制し、その誤放電に起因する書き込み不良を防止する点では、第３の実施例と全く同様の効果を有する。
【００５７】
（第５の実施例）
第１〜４の実施例は、直前のＳＦの維持パルスによってブランク期間の長さを制御したが、第５の実施例は、直前のＳＦの維持パルスによってブランク期間の走査電極電位を制御することを特徴とする。
【００５８】
第５の実施例は、第２の実施例のブランク期間の長さを全て５μ秒にし、ブランク期間の走査電極電位を図７に示すような値に制御するものである。それ以外は全く第２の実施例と同様である。８サブフィールド２５６階調の駆動波形では、１フレームの総ブランク期間をわずか４０μ秒に抑えて、第２の実施例と同様な効果を得ることができる。ブランク期間の長さを短くできる分維持期間を長くすることができ、高輝度化を実現できる。
【００５９】
（第６の実施例）
第１乃至第５の実施例のプライミング期間では、走査電極側に印加される正極性のプライミングパルスＰpr-s、維持電極側に印加される負極性のプライミングパルスＰpr-cによりプライミング放電を発生させる。しかし、プライミングパルスを印加しプライミング放電を発生させることにより黒表示のセルでも放電を行うため、コントラストが低下するという問題がある。そこで、アドレス期間の書き込み放電に充分な活性粒子をセル内に維持できる範囲でプライミング放電をまびいた駆動方法が採用されている。第６の実施例は、全てのサブフィールドでプライミング放電を行うのではなく、一部のサブフィールでプライミング放電を行い、他のサブフィールドでプライミング放電を行わない駆動方法を採用し、表示コントラストの向上を図った。
【００６０】
プライミング放電を行わないサブフィールドの書き込み選択型駆動動作について、図８を参照して説明する。プライミング放電を行うサブフィールドは図１と同じなので説明を省略する。図８と図１の相違は、図１において走査電極に印加される正極性のプライミングパルスＰpr-sの替わりに、図８では、走査電極に正極性の維持放電電位Ｖｓが印加されることである。それ以外は図１と全く同じなので説明を省略する。
【００６１】
図１及び図８に示す駆動波形を用い、８サブフィールド２５６階調の駆動波形における各ＳＦのプライミング放電の有無、ブランク期間の長さを図９（ａ）のように設定した。ＳＦ１とＳＦ５はプライミング放電を行い、つまり図１の駆動波形を採用し、ＳＦ２乃至４及びＳＦ６乃至８はプライミング放電を行わない、つまり図８の駆動波形を採用した。ＳＦ２〜ＳＦ６の直前のＳＦの維持パルス数１〜１６に対応してＳＦ２〜ＳＦ６のブランク期間は０μ秒に設定し、ＳＦ７、ＳＦ８、ＳＦ１の直前のＳＦの維持パルス数３２〜１２８に対応してＳＦ７、ＳＦ８、ＳＦ１のブランク期間は２０μ秒に設定した。すなわち、各ＳＦのブランク期間の長さは図５（ａ）に示した第１の実施例と同じである。
【００６２】
プライミング放電を行わないＳＦでは、図１２ー３に示した走査電極とデータ電極間および走査電極と維持電極間の放電が起こらないので、直前のＳＦでの発光の有無による電荷状態の差をなくすこと、および直前のＳＦで発光していないセルに活性粒子を浮遊させることを行うことができない。その結果、セル内の電荷配置も図２ー３とは異なってくるはずである。しかし、発明者の行った実験では、プライミング放電を行わないＳＦでも、プライミング放電を行うＳＦと同様に、ブランク期間の長さをその直前のサブフィールドにおける維持放電期間の長さ又は維持パルス数に応じて図９（ａ）のように制御することにより、アドレス放電の失敗を抑制することができることが分かった。
【００６３】
同様に、第６の実施例の他の実施例では、８サブフィールド２５６階調の駆動波形における各ＳＦのプライミング放電の有無、ブランク期間の長さを図９（ｂ）のように設定した。ＳＦ１はプライミング放電を行い、ＳＦ２乃至８はプライミング放電を行わなわなかった。各ＳＦのブランク期間の長さは図５（ｂ）に示した第２の実施例と同じにした。図９（ｂ）のように制御しても、アドレス放電の失敗を抑制することができることが分かった。
【００６４】
プライミング放電の有無によりセル内の電荷配置は異なるにもかかわらず、プライミング放電を行わないＳＦでも、プライミング放電を行うＳＦと同様に、ブランク期間の長さをその直前のサブフィールドにおける維持放電期間の長さに応じて制御することがアドレス放電の失敗の抑制に効果がある理由については、まだ分かっていない。プライミング放電を行わないＳＦとプライミング放電を行うＳＦで書き込み動作電圧マージンが同じなのか、異なるのかも分かっていない。しかし、少なくとも、プライミング期間において、走査電極に印加される正極性のプライミングパルスＰpr-sの替わりに走査電極に正極性の維持放電電位Ｖｓを印加する場合、プライミング期間に走査電極に正極性のプライミングパルスＰpr-sを印加する場合と同様に、ブランク期間の長さをその直前のサブフィールドにおける維持放電期間の長さ又は維持パルス数に応じて制御することで、アドレス放電の失敗を抑制できることが分かった。
【００６５】
（第７の実施例）
第６の実施例では、プライミング放電の有無はあっても、各ＳＦにプライミング期間を設けた。しかし、プライミング放電を行わないのであれば、プライミング期間を省き、その分維持放電期間を長くすれば、コントラストとともに輝度の向上を図ることができる。そこで、第７の実施例は、全てのサブフィールドにプライミング期間を設けるではなく、一部のサブフィールにはプライミング期間を設け、他のサブフィールドにはプライミング期間を設けない駆動方法を採用し、表示コントラストとともに輝度の向上を図った。
【００６６】
プライミング期間を設けないサブフィールドの書き込み選択型駆動動作について、図１０を参照して説明する。プライミング期間を設けるサブフィールドは図１と同じなので説明を省略する。図１０と図１の相違は、図１のプライミング期間が図１０にはないことである。それ以外は図１と全く同じなので説明を省略する。
【００６７】
図１及び図１０に示す駆動波形を用い、８サブフィールド２５６階調の駆動波形における各ＳＦのプライミング期間の有無、ブランク期間の長さを図１１（ａ）のように設定した。ＳＦ１とＳＦ５はプライミング期間を設け、つまり図１の駆動波形を採用し、ＳＦ２乃至４及びＳＦ６乃至８はプライミング期間を省く、つまり図１０の駆動波形を採用した。ＳＦ１〜ＳＦ８の直前のＳＦの維持パルス数に対応してブランク期間の維持パルス数を図１１（ａ）のように設定した。すなわち、各ＳＦのブランク期間の長さは図５（ｂ）に示した第２の実施例と同じである。
【００６８】
プライミング期間を省いたＳＦでは、図１２ー３に示したプライミング放電と図１２ー４に示したプライミング消去放電が起こらないので、直前のＳＦでの発光の有無による電荷状態の差をなくすこと、直前のＳＦで発光していないセルに活性粒子を浮遊させること、セルの壁電荷を減らすことができない。その結果、セル内の電荷配置も図２ー３、図２ー４とは異なってくるはずである。しかし、発明者の行った実験では、プライミング期間を省いたＳＦでも、プライミング期間を設けるＳＦと同様に、ブランク期間の長さをその直前のサブフィールドにおける維持放電期間の長さ又は維持パルス数に応じて制御することにより、アドレス放電の失敗を抑制することができることが分かった。
【００６９】
同様に、第７の実施例の他の実施例では、８サブフィールド２５６階調の駆動波形における各ＳＦのプライミング期間の有無、ブランク期間の長さを図１１（ｂ）のように設定した。ＳＦ１はプライミング期間を設け、ＳＦ２乃至８はプライミング期間を省いた。各ＳＦのブランク期間の長さは図５（ｃ）に示した第３の実施例と同じにした。図１１（ｂ）のように制御しても、アドレス放電の失敗を抑制することができることが分かった。
【００７０】
プライミング期間の有無によりセル内の電荷配置は異なるにもかかわらず、プライミング期間を省いたＳＦでも、プライミング放電を設けるＳＦと同様に、ブランク期間の長さをその直前のサブフィールドにおける維持放電期間の長さに応じて制御することがアドレス放電の失敗の抑制に効果がある理由については、まだ分かっていない。プライミング期間を省いたＳＦとプライミング期間を設けたＳＦで書き込み動作電圧マージンが同じなのか、異なるのかも分かっていない。
【００７１】
しかし、少なくとも以下のことが言える。プライミング期間の有無、プライミング期間におけるプライミング放電の有無にかかわらず、前のサブフィールドにおける維持放電の時間又は維持パルス数に応じてその後に続くサブフィールドにおけるブランク期間の時間が制御される。その時間はリニアに制御しても良いし、段階的に制御してもいい。維持放電時間又は維持パルス数によっては、ブランク時間をゼロにしてもいい。このように、本発明によるプラズマディスプレイの駆動方法には、全てのサブフィールドにブランク期間は存在するがその時間がサブフィールドによっては異なっている駆動、ブランク期間を設けたサブフィールドと設けないサブフィールドとを持っての駆動、更にはこれらを複合した駆動、が少なくとも存在する。
【００７２】
特に、ブランク期間の長さをゼロにすることは、アドレス期間の走査電極電位の設定可能最小値の低減効果が低い場合、又は前記設定可能最小値を低減する必要のない場合には、効果的であり、ブランク期間を省いた分維持期間を長く設定することができるため、高輝度を実現することができる。同様にプライミング期間を省くことも表示コントラストの向上とともに、省いた分維持期間を長く設定することができるため、高輝度を実現することができる。
【００７３】
【発明の効果】
本発明のＡＣ型三電極プラズマディスプレイパネルの駆動方法は、１サブフィールドの維持消去期間とアドレス期間の間に、又はプライミング期間とアドレス期間の間に、アドレス期間における走査電極電位より走査電極電位を高く設定するブランク期間を設定し、前記ブランク期間の長さを、そのブランク期間の直前のサブフィールドの維持パルス数によって制御することにより、１フレームの総ブランク期間の長さを抑えつつ、アドレス期間の走査電極電位の設定可能最小値を下げ、アドレス期間の走査電極の設定電圧マージンを拡大することができる。このように駆動することにより、活性粒子に起因するアドレス放電の失敗を抑制することができる。
【００７４】
また、維持パルスが所定数以下のサブフィールドに続くサブフィールドのブランク期間の長さをゼロに設定することにより、ブランク期間を設定することによるアドレス期間の走査電極電位の設定可能最小値の低減効果が低い場合、又はブランク期間を設置しないでも前記設定可能最小値が充分低い場合には、ブランク期間を省き、その分維持期間を長く設定し、高輝度を実現することができる。
さらに、直前のＳＦの維持パルス数が多いほどブランク期間の走査電極電位を高く設定することにより、活性粒子に起因するアドレス放電の失敗を抑制することができる。このようにブランク期間の走査電極電位を設定することにより、ブランク期間を短く設定することができ、その分維持期間を長く設定することができるため、高輝度を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１乃至第４の実施例及び第６、第７の実施例のプラズマディスプレイの駆動波形図である。
【図２】本発明の第１の実施例の各駆動期間における電荷の動きを模式的に示した図である。
【図３】本発明の効果を示す図である。
【図４】本発明の効果を示す図である。
【図５】本発明の第１〜３の実施例の各ＳＦのブランク期間の長さの設定値を示す図である。
【図６】本発明の第４の実施例の各ＳＦのブランク期間の長さの設定値を示す図である。
【図７】本発明の第５の実施例の各ＳＦのブランク期間の走査電極電位の設定値を示す図である。
【図８】本発明の第６の実施例のプラズマディスプレイの駆動波形図である。
【図９】 本発明の第６の実施例の各ＳＦのプライミング放電の有無及びブランク期間の長さの設定値を示す図である。
【図１０】本発明の第７の実施例のプラズマディスプレイの駆動波形図である。
【図１１】 本発明の第７の実施例の各ＳＦのプライミング期間の有無及びブランク期間の長さの設定値を示す図である。
【図１２】従来技術のプラズマディスプレイパネルの構成を示す図である。
【図１３】従来技術のプラズマディスプレイパネルの配線図である。
【図１４】従来技術のプラズマディスプレイの駆動波形図である。
【図１５】従来技術及び本発明のプラズマディスプレイの駆動構成図である。
【図１６】従来技術のプラズマディスプレイの各駆動期間における電荷の動きを模式的に示した図である。
【図１７】他の従来技術のプラズマディスプレイの駆動波形図である。
【符号の説明】
１ 背面ガラス基板
２ 前面ガラス基板
３ 透明走査電極
４ 透明維持電極
５ トレース走査電極
６ トレース維持電極
７ データ電極
８ 放電ガス空間
９ 隔壁
１０ 可視光
１１ 蛍光体
１２、１３ 誘電体膜
１４ 保護膜
Ｖbl ブランク期間の走査電極電位
Ｖbw アドレス期間の走査電極電位
Ｖsc アドレス期間の維持電極電位
Ｖd アドレス期間の書き込み放電電位
Ｖs 維持放電電位

Claims (3)

1. 走査電極及び維持電極が平行に配置された前面ガラス基板と、データ電極が前記走査電極及び維持電極と直交するように配置された背面ガラス基板と、を有し、前記前面ガラス基板と前記背面ガラス基板とが対向して配置され、前記走査電極及び維持電極と前記データ電極との交点を各１ヵ所含む複数個の表示セルが設けられたプラズマディスプレイパネルの駆動方法であって、
   前記プラズマディスプレイパネルの１フィールドを複数のサブフィールドで構成し、このサブフィールドが、前記走査電極に負極性方向にパルスを印加する維持消去期間と、前記走査電極に正極性方向にパルスを印加した後に負極性方向に電荷調整パルスを印加するプライミング期間と、順次選択された前記走査電極に負極性方向に走査パルスを印加し、前記データ電極に正極性方向にデータパルスを印加し、前記維持電極に正極性方向に副走査パルスを印加して書込放電を発生させ、選択されていない前記走査電極には走査ベースパルスを印加するアドレス期間と、前記走査電極及び前記維持電極に維持パルスを交互に印加する維持期間と、を備え、
   少なくとも１つの前記サブフィールドには、前記プライミング期間の終了後且つ前記アドレス期間の前にブランク期間を設定し、このブランク期間において、前記走査電極の電位を前記走査ベースパルスより高い電位とし、前記維持電極の電位を前記副走査パルスより低い電位とし、前記データ電極の電位を前記データパルスより低い電位とし、
   １のサブフィールドにおける前記ブランク期間の長さを、このブランク期間の直前のサブフィールドにおける前記維持パルスの数に応じて制御することを特徴とするプラズマディスプレイパネルの駆動方法。
2. １のサブフィールドにおける前記ブランク期間の長さを、このブランク期間の直前のサブフィールドにおける前記維持パルスの数が多い程長くなるように制御することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
3. 前記１フィールドは、前記ブランク期間を有するサブフィールドと前記ブランク期間を有しないサブフィールドとから構成されていることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。

Images