JP2541539B2 - 図形処理装置 - Google Patents
図形処理装置Info
- Publication number
- JP2541539B2 JP2541539B2 JP62031023A JP3102387A JP2541539B2 JP 2541539 B2 JP2541539 B2 JP 2541539B2 JP 62031023 A JP62031023 A JP 62031023A JP 3102387 A JP3102387 A JP 3102387A JP 2541539 B2 JP2541539 B2 JP 2541539B2
- Authority
- JP
- Japan
- Prior art keywords
- word
- clipping
- mask
- coordinate
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/10—Geometric effects
- G06T15/30—Clipping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Computer Graphics (AREA)
- Image Generation (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、直線や円の描画機能、三角形や矩形の塗り
つぶし、矩形領域中のメモリ・データを別の矩形領域に
転送するデータ転送機能などを有する図形処理装置に関
し、特に図形を描画する領域を制限するいわゆるクリッ
ピング機能を有する図形処理装置に関する。
つぶし、矩形領域中のメモリ・データを別の矩形領域に
転送するデータ転送機能などを有する図形処理装置に関
し、特に図形を描画する領域を制限するいわゆるクリッ
ピング機能を有する図形処理装置に関する。
〔従来の技術〕 一般にクリッピングとは、メモリ上で定義されたXY座
標によって規定される２点のビット（X1,Y1），（X2,Y
2）（但し、X1≦X2,Y1≦Y2）を対角線の端点とする矩形
領域（クリッピング・レクタングル）内（あるいは外）
だけに図形を描画することを許す機能をいう。
標によって規定される２点のビット（X1,Y1），（X2,Y
2）（但し、X1≦X2,Y1≦Y2）を対角線の端点とする矩形
領域（クリッピング・レクタングル）内（あるいは外）
だけに図形を描画することを許す機能をいう。
従来のクリッピング方式としては、つぎの２つが挙げ
られる。
られる。
第１は、プリクリッピングとよばれる方法で、これか
ら描画しようとする図形とクリッピング・レクタングル
の関係を数式的に解いて、クリッピング・レクタングル
内に含まれる図形を描出するものである。たとえば、ク
リッピング・レクタングルと交差する直線ABを描画する
場合、この直線とクリッピング・レクタングルの交点
Ａ′,B′を求めて、実際に描画される直線Ａ′Ｂ′だけ
得る方式である。
ら描画しようとする図形とクリッピング・レクタングル
の関係を数式的に解いて、クリッピング・レクタングル
内に含まれる図形を描出するものである。たとえば、ク
リッピング・レクタングルと交差する直線ABを描画する
場合、この直線とクリッピング・レクタングルの交点
Ａ′,B′を求めて、実際に描画される直線Ａ′Ｂ′だけ
得る方式である。
第２は、描画を行う図形の１ドットに対応するメモリ
上のXY座標をドット毎に各々計算し、これらを逐次クリ
ッピング・レクタングルの対角線の端点の座標と比較
し、描画を行おうとするドットが描画不可領域に含まれ
た場合に描画を無効とする方法である。
上のXY座標をドット毎に各々計算し、これらを逐次クリ
ッピング・レクタングルの対角線の端点の座標と比較
し、描画を行おうとするドットが描画不可領域に含まれ
た場合に描画を無効とする方法である。
前述した従来のクリッピング方式は、以下に述べる欠
点があった。
点があった。
まず前者のプリクリッピングは、直線や円などの図形
とクリッピング・レクタングルの交点を求めるための前
処理に乗算や除算を含む複雑な演算が必要である。描画
不可領域は描画しなくてすむため、実際の描画について
は高速に実行できるが、前処理のために非常に長い時間
が要求されるという欠点と、高速に乗除算を実行できる
ハードウェアを必要とするため非常に高価なグラフィッ
クス装置になってしまうという欠点がある。
とクリッピング・レクタングルの交点を求めるための前
処理に乗算や除算を含む複雑な演算が必要である。描画
不可領域は描画しなくてすむため、実際の描画について
は高速に実行できるが、前処理のために非常に長い時間
が要求されるという欠点と、高速に乗除算を実行できる
ハードウェアを必要とするため非常に高価なグラフィッ
クス装置になってしまうという欠点がある。
一方、後者の方法は、直線，円など１ドット単位で描
画座標点を計算して行くような線図形には適している
が、矩形領域の如き平面図形の処理には不便で、とくに
ある矩形領域中のデータを別の矩形領域に転送するいわ
ゆるBITBLT（BITB Lock Transfer）などのように、ワー
ド単位で複数ドットを同時に処理した方が高速処理でき
る処理には利用できなかった。従って、この方法を採用
した図形処理装置では、BITBLTも１ドット単位でおこな
わざるをえないため処理速度が極めて遅いという欠点が
あった。例えば、メモリ上のある矩形領域をクリッピン
グ・レクタングルと重複する矩形領域へ移し、その重複
部分だけを描画する場合、矩形領域の移動を１ビット毎
行なわなければならない。
画座標点を計算して行くような線図形には適している
が、矩形領域の如き平面図形の処理には不便で、とくに
ある矩形領域中のデータを別の矩形領域に転送するいわ
ゆるBITBLT（BITB Lock Transfer）などのように、ワー
ド単位で複数ドットを同時に処理した方が高速処理でき
る処理には利用できなかった。従って、この方法を採用
した図形処理装置では、BITBLTも１ドット単位でおこな
わざるをえないため処理速度が極めて遅いという欠点が
あった。例えば、メモリ上のある矩形領域をクリッピン
グ・レクタングルと重複する矩形領域へ移し、その重複
部分だけを描画する場合、矩形領域の移動を１ビット毎
行なわなければならない。
本発明は、１ドット単位および１ワード単位の両方の
処理において高速クリッピング処理を実現させるため、
クリッピング用マスク情報と描画マスク情報とを夫々独
立に生成するという概念を導入することにより、従来の
欠点を除去し処理速度を大幅に短縮した図形処理装置を
提供するものである。
処理において高速クリッピング処理を実現させるため、
クリッピング用マスク情報と描画マスク情報とを夫々独
立に生成するという概念を導入することにより、従来の
欠点を除去し処理速度を大幅に短縮した図形処理装置を
提供するものである。
クリッピング用マスク・データの生成は、次のような
シーケンスで実現される。まず、クリッピング・レクタ
ングルを対角線の２端点により定義する。実際の描画は
描画許可領域，描画不可領域に無関係に行う必要はある
が、描画を行う各ワードの先頭ドットのXY座標を示すワ
ードアドレスとクリッピング領域の端点（右端と左端）
のXY座標を示す両ワードのワードアドレスを逐次比較
し、その比較結果によって描画するワードのうちどのビ
ットの処理を行うかを定めるクリッピング・マスク情報
を生成する。そのクリッピング・マスク情報と、別に生
成した描画マスク情報とを基にして実際にメモリに書込
むデータを生成するのである。
シーケンスで実現される。まず、クリッピング・レクタ
ングルを対角線の２端点により定義する。実際の描画は
描画許可領域，描画不可領域に無関係に行う必要はある
が、描画を行う各ワードの先頭ドットのXY座標を示すワ
ードアドレスとクリッピング領域の端点（右端と左端）
のXY座標を示す両ワードのワードアドレスを逐次比較
し、その比較結果によって描画するワードのうちどのビ
ットの処理を行うかを定めるクリッピング・マスク情報
を生成する。そのクリッピング・マスク情報と、別に生
成した描画マスク情報とを基にして実際にメモリに書込
むデータを生成するのである。
本発明の図形処理装置は、メモリ上の各ビットにXY座
標を定義し、前記メモリ上にワード単位で描画を行う図
形処理装置において、描画対象部分に含まれる各ワード
のワードアドレスを逐次発生する座標演算手段と、XY座
標上に（X1,Y1）で示される第１の点と（X2,Y2）で示さ
れる第２の点（但し、X1≦X2,Y1≦Y2）を対角線の端点
とする矩形領域を定義し、前記第１の点を有するワード
のワードアドレスおよび前記第２の点を有するワードの
ワードアドレスを前記座標演算手段から発生された描画
すべきワードのワードアドレスと比較することにより前
記描画すべきワードが前記矩形領域の内か外かあるいは
前記矩形領域の境界を含んでいるかを判定する比較手段
と、前記比較手段からの比較結果によって、前記描画す
べきワードの中のどのビットに対し処理を行うかを指定
する第１のマスク情報を生成する第１のマスク生成手段
と、前記描画すべきワードの前記描画対象部分における
位置に応じて前記描画すべきワードの中のどのビットに
対し処理を行うかを指定する第２のマスク情報を生成す
る第２のマスク生成手段と、前記描画すべきワードの中
の前記第１および第２のマスク情報の両方により指定さ
れたビットに対し描画処理を行う手段とを備えている。
標を定義し、前記メモリ上にワード単位で描画を行う図
形処理装置において、描画対象部分に含まれる各ワード
のワードアドレスを逐次発生する座標演算手段と、XY座
標上に（X1,Y1）で示される第１の点と（X2,Y2）で示さ
れる第２の点（但し、X1≦X2,Y1≦Y2）を対角線の端点
とする矩形領域を定義し、前記第１の点を有するワード
のワードアドレスおよび前記第２の点を有するワードの
ワードアドレスを前記座標演算手段から発生された描画
すべきワードのワードアドレスと比較することにより前
記描画すべきワードが前記矩形領域の内か外かあるいは
前記矩形領域の境界を含んでいるかを判定する比較手段
と、前記比較手段からの比較結果によって、前記描画す
べきワードの中のどのビットに対し処理を行うかを指定
する第１のマスク情報を生成する第１のマスク生成手段
と、前記描画すべきワードの前記描画対象部分における
位置に応じて前記描画すべきワードの中のどのビットに
対し処理を行うかを指定する第２のマスク情報を生成す
る第２のマスク生成手段と、前記描画すべきワードの中
の前記第１および第２のマスク情報の両方により指定さ
れたビットに対し描画処理を行う手段とを備えている。
〔実施例１〕 次に本発明の第１の実施例について図面を参照して詳
細に説明する。
細に説明する。
第１図は第１の実施例の図形処理装置の主要なブロッ
クを示す図、第３図はクリッピング・レクタングルとデ
ータ転送領域を示す図、第４図はクリッピング・マスク
の生成条件を示す図、第５図は描画マスクの生成条件を
示す図である。
クを示す図、第３図はクリッピング・レクタングルとデ
ータ転送領域を示す図、第４図はクリッピング・マスク
の生成条件を示す図、第５図は描画マスクの生成条件を
示す図である。
最初に、第３図を用いてデータ転送処理時のクリッピ
ングについて説明する。第３図は、メモリ上に定義した
XY座標平面上のクリッピング・レクタングルとテーブル
転送領域の１例を示したものである。クリッピング・レ
クタングルとして、点（Xmin,Ymin）と（Xmax,Ymax）を
対角線の端点とする長方形を定義する。また、データ転
送領域は、点（Xs,Ys）と（Xe,Ye）を対角線の端点とす
る長方形でクリッピング・レクタングルの一部と斜線部
で重複している。クリッピング・レクタングルの左端は
ワード境界からLEFT分ずれており、右端はRIGHT分ずれ
ている。データ転送領域もその左端はワード境界からDS
分ずれており、右端はDE分ずれている。この例では、デ
ータ転送領域と同一形状の別の矩形領域のデータを図示
データ転送領域にブロック転送し、クリッピング・レク
タングルと重複する斜線部にのみ転送されたデータが書
込まれる。なお、本実施例では１ワードのビット数を16
ビットとし、データ転送はワード単位で行われる。
ングについて説明する。第３図は、メモリ上に定義した
XY座標平面上のクリッピング・レクタングルとテーブル
転送領域の１例を示したものである。クリッピング・レ
クタングルとして、点（Xmin,Ymin）と（Xmax,Ymax）を
対角線の端点とする長方形を定義する。また、データ転
送領域は、点（Xs,Ys）と（Xe,Ye）を対角線の端点とす
る長方形でクリッピング・レクタングルの一部と斜線部
で重複している。クリッピング・レクタングルの左端は
ワード境界からLEFT分ずれており、右端はRIGHT分ずれ
ている。データ転送領域もその左端はワード境界からDS
分ずれており、右端はDE分ずれている。この例では、デ
ータ転送領域と同一形状の別の矩形領域のデータを図示
データ転送領域にブロック転送し、クリッピング・レク
タングルと重複する斜線部にのみ転送されたデータが書
込まれる。なお、本実施例では１ワードのビット数を16
ビットとし、データ転送はワード単位で行われる。
次に、上記のようなクリッピングを実現するためのハ
ードウェア回路について第１図をもとに説明する。第１
図に於いて、１は描画マスク演算回路、２はクリッピン
グ比較回路、３はXY座標演算回路、４はマスク・パター
ンROM、５はAND回路、６はメモリ・データ演算回路、７
はクリッピング・マスク・レジスタ、8,9はマルチプレ
クサ、10〜13はそれぞれ４ビットのパラメータ・レジス
タ、14は選択制御回路、30〜34は制御信号線、35〜40は
データ・バスである。これらの各機能は以下の動作説明
により明らかになるであろう。
ードウェア回路について第１図をもとに説明する。第１
図に於いて、１は描画マスク演算回路、２はクリッピン
グ比較回路、３はXY座標演算回路、４はマスク・パター
ンROM、５はAND回路、６はメモリ・データ演算回路、７
はクリッピング・マスク・レジスタ、8,9はマルチプレ
クサ、10〜13はそれぞれ４ビットのパラメータ・レジス
タ、14は選択制御回路、30〜34は制御信号線、35〜40は
データ・バスである。これらの各機能は以下の動作説明
により明らかになるであろう。
まず、第１にクリッピング・マスク生成について説明
する。クリッピング・マスクは次の４つの処理を行うこ
とによって作成される。
する。クリッピング・マスクは次の４つの処理を行うこ
とによって作成される。
１） XY座標演算回路３に於いて、次に描画を行うべき
ワード（データ転送されるべき領域のワード）の先頭ビ
ット（ワードアドレス））のXY座標の計算を行う。Ｘ座
標は直前のＸ値に16を加えることによって計算する。Ｙ
座標は水平方向においては変化がなく、垂直方向に対し
て＋１される。XY座標演算回路は加減算回路でよい。
ワード（データ転送されるべき領域のワード）の先頭ビ
ット（ワードアドレス））のXY座標の計算を行う。Ｘ座
標は直前のＸ値に16を加えることによって計算する。Ｙ
座標は水平方向においては変化がなく、垂直方向に対し
て＋１される。XY座標演算回路は加減算回路でよい。
２） クリッピング比較回路２に於いて、あらかじめ設
定されたクリッピング・レクタングルの座標値（Xmin,Y
min），（Xmax,Ymax）と、XY座標演算回路３からデータ
・バス35に出力されたX,Y両座標値とを用いて次のよう
な４種類の演算を行う。
定されたクリッピング・レクタングルの座標値（Xmin,Y
min），（Xmax,Ymax）と、XY座標演算回路３からデータ
・バス35に出力されたX,Y両座標値とを用いて次のよう
な４種類の演算を行う。
Ｙ−Ymin,Y−Ymax, Ｘ−Xmin,X−Xmax 各演算結果によって、それぞれの大小関係を示す信号を
信号線31に出力する。なお、ワード単位でデータ転送し
ているため比較もワード単位で行なう方がよい。従っ
て、Xmin,Xmaxについてはその下位４ビットを“0000"と
し、（Xmin,Ymin），（Xmin,Ymax），（Xmax,Ymax），
（Xmax,Ymin）を夫々仮想的に点A,B,C,D（第３図）に定
めている。
信号線31に出力する。なお、ワード単位でデータ転送し
ているため比較もワード単位で行なう方がよい。従っ
て、Xmin,Xmaxについてはその下位４ビットを“0000"と
し、（Xmin,Ymin），（Xmin,Ymax），（Xmax,Ymax），
（Xmax,Ymin）を夫々仮想的に点A,B,C,D（第３図）に定
めている。
３） 選択制御回路14は、信号線31上の信号をもとにマ
ルチプレクサ８および９の選択信号を生成し、夫々信号
線33,34に出力する。
ルチプレクサ８および９の選択信号を生成し、夫々信号
線33,34に出力する。
４） 選択信号によって、クリッピング・マスクの左端
ビット位置情報および右端ビット位置情報を決定し、そ
れらをアドレス線36および37に出力してマスク・パター
ンROM4をアクセスする。ビット位置情報の決定方法につ
いては後で述べる。ROM4から読出されたデータはクリッ
ピング・マスクデータとしてデータ・バス38を介してク
リッピング・マスク・レジスタ７にラッチされる。ラッ
チ信号は、２）の演算結果が出力された次のサイクルで
クリッピング比較回路２から信号線32を介して供給され
る。
ビット位置情報および右端ビット位置情報を決定し、そ
れらをアドレス線36および37に出力してマスク・パター
ンROM4をアクセスする。ビット位置情報の決定方法につ
いては後で述べる。ROM4から読出されたデータはクリッ
ピング・マスクデータとしてデータ・バス38を介してク
リッピング・マスク・レジスタ７にラッチされる。ラッ
チ信号は、２）の演算結果が出力された次のサイクルで
クリッピング比較回路２から信号線32を介して供給され
る。
クリッピング・マスク情報はクリッピング・レクタン
グルによって規定された描画許可領域と描画不可領域と
を示す情報である。従って、クリッピング・レクタング
ルのXmin,Xmax,Ymin,Ymaxとデータ転送先領域の各ワー
ドの先頭アドレスを示す座標値とを比較して、転送先領
域の各ワードがクリッピング・レクタングルの内か外か
をワード単位でチェックし、クリッピング・レクタング
ルによって定められた描画許可領域内に存在するドット
に対してのみ描画許可情報（本実施例では“1"）を与
え、描画不可領域に存在するドットには描画不可情報
（本実施例では“0"）を与える。例えば、第３図ではク
リッピング・レクタングルの内側を描画許可領域、外側
を描画不可領域と定めているので、クリッピング・レク
タングル内の座標値に対してはマスク情報として“1"が
与えられ、それ以外の座標値に対しては“0"が与えられ
る。
グルによって規定された描画許可領域と描画不可領域と
を示す情報である。従って、クリッピング・レクタング
ルのXmin,Xmax,Ymin,Ymaxとデータ転送先領域の各ワー
ドの先頭アドレスを示す座標値とを比較して、転送先領
域の各ワードがクリッピング・レクタングルの内か外か
をワード単位でチェックし、クリッピング・レクタング
ルによって定められた描画許可領域内に存在するドット
に対してのみ描画許可情報（本実施例では“1"）を与
え、描画不可領域に存在するドットには描画不可情報
（本実施例では“0"）を与える。例えば、第３図ではク
リッピング・レクタングルの内側を描画許可領域、外側
を描画不可領域と定めているので、クリッピング・レク
タングル内の座標値に対してはマスク情報として“1"が
与えられ、それ以外の座標値に対しては“0"が与えられ
る。
さらに、ワード単位で処理を行なっているので、クリ
ッピング・レクタングルのXminおよびXmax座標値がワー
ドの先頭座標値と一致しない場合がある。これに対して
はその補正が必要である。かかる補正を行なうためにク
リッピング・レクタングルの左端ビット位置情報
（Xmin）が、これを含むワードの先頭座標値
（Ｘ′min）（第３図では直線ABによって定められるＸ
座標値（下位４ビットはすべて“0"）から何ビットずれ
ているかを示す数値の２進コード（LEFT）がパラメータ
レジスタ11に予め設定されている。クリッピング・レク
タングルの右端ビット位置情報（Xmax）については、こ
れを含むワードの先頭座標値（Ｘ′max）に対しそのず
れを示す数値の２進コード（RIGHT）が予めパラメータ
レジスタ13に設定されている。
ッピング・レクタングルのXminおよびXmax座標値がワー
ドの先頭座標値と一致しない場合がある。これに対して
はその補正が必要である。かかる補正を行なうためにク
リッピング・レクタングルの左端ビット位置情報
（Xmin）が、これを含むワードの先頭座標値
（Ｘ′min）（第３図では直線ABによって定められるＸ
座標値（下位４ビットはすべて“0"）から何ビットずれ
ているかを示す数値の２進コード（LEFT）がパラメータ
レジスタ11に予め設定されている。クリッピング・レク
タングルの右端ビット位置情報（Xmax）については、こ
れを含むワードの先頭座標値（Ｘ′max）に対しそのず
れを示す数値の２進コード（RIGHT）が予めパラメータ
レジスタ13に設定されている。
XY座標演算回路３によって作成される転送先領域の各
ワードの先頭座標値とクリッピング・レクタングルの境
界座標との比較は第４図に示す条件に基いて行われる。
比較回路２は第６図に示されており、転送先領域の各ワ
ードの先頭座標を作成するXY座標演算回路３から出力さ
れるX,Y各座標がレジスタ60に格納される。一方、クリ
ッピング・レクタングルを規定するXmin,Xmax座標はレ
ジスタ61に、Ymin,Ymax座標はレジスタ62に夫々予め格
納されている。ここでは、１ビット座標は16ビットで指
定されるため、比較回路64は夫々16ビットの２入力端
（A,B）を有している。Ａ入力端にはレジスタ60から転
送先領域の各ワードの先頭座標が入力される。一方、Ｂ
入力端にはマルチプレクサ63によって選択された方のレ
ジスタの内容が入力される。比較はまずずれのないＹ座
標から先に行われる。Ｙ座標については、レジスタ60か
ら出力されたＹ座標とレジスタ62から出力されたＹ座標
（Ymin,Ymax）とが比較される。Ｘ座標については、XY
座標演算回路３によって作成される各ワードの先頭Ｘ座
標はその４ビットが必ず“0000"である（ワード内のビ
ット位置が下位４ビットで指定される故）から、レジス
タ61からは下位４ビットを除く上記12ビットだけが出力
され、下位４ビットには全て“0"が付加されてマルチプ
レクサ63に入力される。こうすることによって、比較回
路64はＸ座標に対して実質的に上位12ビットの比較を行
なうだけでよい。
ワードの先頭座標値とクリッピング・レクタングルの境
界座標との比較は第４図に示す条件に基いて行われる。
比較回路２は第６図に示されており、転送先領域の各ワ
ードの先頭座標を作成するXY座標演算回路３から出力さ
れるX,Y各座標がレジスタ60に格納される。一方、クリ
ッピング・レクタングルを規定するXmin,Xmax座標はレ
ジスタ61に、Ymin,Ymax座標はレジスタ62に夫々予め格
納されている。ここでは、１ビット座標は16ビットで指
定されるため、比較回路64は夫々16ビットの２入力端
（A,B）を有している。Ａ入力端にはレジスタ60から転
送先領域の各ワードの先頭座標が入力される。一方、Ｂ
入力端にはマルチプレクサ63によって選択された方のレ
ジスタの内容が入力される。比較はまずずれのないＹ座
標から先に行われる。Ｙ座標については、レジスタ60か
ら出力されたＹ座標とレジスタ62から出力されたＹ座標
（Ymin,Ymax）とが比較される。Ｘ座標については、XY
座標演算回路３によって作成される各ワードの先頭Ｘ座
標はその４ビットが必ず“0000"である（ワード内のビ
ット位置が下位４ビットで指定される故）から、レジス
タ61からは下位４ビットを除く上記12ビットだけが出力
され、下位４ビットには全て“0"が付加されてマルチプ
レクサ63に入力される。こうすることによって、比較回
路64はＸ座標に対して実質的に上位12ビットの比較を行
なうだけでよい。
今、レジスタ60から出力されるＹ座標がレジスタ62か
ら出力されるYmin座標およびYmax座標に対して第４図の
ようにＹ＜YminあるいはＹ＞Ymaxとなる時は、転送先領
域のワードの全ビットがクリッピング・レクタングルの
外にあるため、Ｘ座標の比較せずともクリッピング・マ
スク情報（16ビット）はすべて描画不可情報（オール
“0"）となる。
ら出力されるYmin座標およびYmax座標に対して第４図の
ようにＹ＜YminあるいはＹ＞Ymaxとなる時は、転送先領
域のワードの全ビットがクリッピング・レクタングルの
外にあるため、Ｘ座標の比較せずともクリッピング・マ
スク情報（16ビット）はすべて描画不可情報（オール
“0"）となる。
さらに、Ｙ≧YminおよびＹ≦Ymaxの場合はＹ座標に関
してはクリッピング・レクタングル内に存在するため、
Ｘ座標の比較がＹ座標に続いて行なわれる。結果は次の
様になる。
してはクリッピング・レクタングル内に存在するため、
Ｘ座標の比較がＹ座標に続いて行なわれる。結果は次の
様になる。
（１） Ｘ＞Ｘ′minかつＸ＜Ｘ′maxの時： 転送先領域のワードの全ビットがクリッピング・レク
タンブル内に存在するので、クリッピング・マスク情報
はすべて描画許可情報（オール“1"）となる。
タンブル内に存在するので、クリッピング・マスク情報
はすべて描画許可情報（オール“1"）となる。
（２） Ｘ＝Ｘ′minかつＸ＜Ｘ′maxの時： 転送先領域のワードがフリッピング・レクタングルの
左端を含むため、その補正値（LEFT）を用いてワードの
先頭からLEFTによって規定されるビットが描画不可情報
（“0"）となり、それ以降は描画許可情報（“1"）とな
る。
左端を含むため、その補正値（LEFT）を用いてワードの
先頭からLEFTによって規定されるビットが描画不可情報
（“0"）となり、それ以降は描画許可情報（“1"）とな
る。
（３） Ｘ＞Ｘ′minかつＸ＝Ｘ′maxの時： 転送先領域のワードがクリッピング・レクタングルの
右端を含むため、その補正値（RIGHT）を用いてワード
の先頭からRIGHTによって規定されるビットが描画許可
情報（“1"）それ以降が描画不可情報（“0"）となる。
右端を含むため、その補正値（RIGHT）を用いてワード
の先頭からRIGHTによって規定されるビットが描画許可
情報（“1"）それ以降が描画不可情報（“0"）となる。
（４） Ｘ＝Ｘ′minかつＸ＝Ｘ′maxの時： 転送先領域のワードがクリッピング・レクタングルの
左端と右端の両方を含むため、ワードの先頭からLEFTに
よって規定されるビットが描画不可情報（“0"）、ワー
ドの先頭からRIGHT−LEFTによって規定されるビットが
描画許可情報（“1"）、それ以降が描画不可情報
（“0"）となる。
左端と右端の両方を含むため、ワードの先頭からLEFTに
よって規定されるビットが描画不可情報（“0"）、ワー
ドの先頭からRIGHT−LEFTによって規定されるビットが
描画許可情報（“1"）、それ以降が描画不可情報
（“0"）となる。
（５） Ｘ＜Ｘ′minあるいはＸ＞Ｘ′maxの時： 転送先領域のワードの全ビットがクリッピング・レク
タングルの外にあるため、すべて描画不可情報（“0"）
となる。
タングルの外にあるため、すべて描画不可情報（“0"）
となる。
以上のようにしてクリッピング・マスク情報を作成で
きるが、これをランダムロジック回路で作成するとハー
ドウェア回路が非常に複雑になるので、本実施例ではテ
ーブルメモリを用いてクリッピング・マスク情報の作成
を簡易化している。テーブルメモリとしてマスクROM4
（第１図）を用いる。
きるが、これをランダムロジック回路で作成するとハー
ドウェア回路が非常に複雑になるので、本実施例ではテ
ーブルメモリを用いてクリッピング・マスク情報の作成
を簡易化している。テーブルメモリとしてマスクROM4
（第１図）を用いる。
第１図に戻って、マスク・パターンROM4にはマルチプ
レクサ８の出力（４ビット）がアドレス線36を介して上
位アドレスとして入力され、マルチプレクサ９の出力
（４ビット）がアドレス線37を介して下位アドレスとし
て入力される。この実施例では１アドレスが８ビットか
らなり、256個のパターン（前述したクリッピング・マ
スク情報と後述する描画マスク情報が含まれる）が予め
記憶されている。１パターンは16ビットからなる。クリ
ッピング・マスク情報は第４図に示すように、クリッピ
ング・レクタングルより外側のワードはいずれもオール
“0"、すべてが内側のワードはいずれもオール“1"であ
るから、オール“0"およびオール“1"は夫々共通のアド
レスでアクセスできるように、本実施例ではアドレスの
上位４ビットが“1111"＝（15）、下位４ビットが“000
0"＝（０）の時、クリッピング・マスク情報としてオー
ル“0"が、上位４ビットのアドレスが“0000"＝
（０）、下位４ビットのアドレスが“1111"＝（15）の
時クリッピング・マスク情報としてオール“1"が読出さ
れるようにアドレスを割り付けている。転送先領域のワ
ードがクリッピング・レクタングルの左端のみを含む場
合（Ｘ＝Ｘ′min）はアドレスの上位４ビットをLEFTと
し、下位４ビットを“1111"＝（15）とする。また、右
端のみを含む場合（Ｘ＝Ｘ′max）アドレスの下位４ビ
ットをRIGHTとし、上位４ビットを“0000"（＝０）とす
る。左端と右端との両方を含む場合はアドレスの上位お
よび下位を夫々LEFT,RIGHTとする。描画許可情報および
不可情報はLEFT,RIGHTの数によって予め定まるので、こ
れをテーブル化してROM4に記憶しておけばよい。この結
果、任意のクリッピング・レクタングルに対して所望の
クリッピング・マスク情報が得られる。
レクサ８の出力（４ビット）がアドレス線36を介して上
位アドレスとして入力され、マルチプレクサ９の出力
（４ビット）がアドレス線37を介して下位アドレスとし
て入力される。この実施例では１アドレスが８ビットか
らなり、256個のパターン（前述したクリッピング・マ
スク情報と後述する描画マスク情報が含まれる）が予め
記憶されている。１パターンは16ビットからなる。クリ
ッピング・マスク情報は第４図に示すように、クリッピ
ング・レクタングルより外側のワードはいずれもオール
“0"、すべてが内側のワードはいずれもオール“1"であ
るから、オール“0"およびオール“1"は夫々共通のアド
レスでアクセスできるように、本実施例ではアドレスの
上位４ビットが“1111"＝（15）、下位４ビットが“000
0"＝（０）の時、クリッピング・マスク情報としてオー
ル“0"が、上位４ビットのアドレスが“0000"＝
（０）、下位４ビットのアドレスが“1111"＝（15）の
時クリッピング・マスク情報としてオール“1"が読出さ
れるようにアドレスを割り付けている。転送先領域のワ
ードがクリッピング・レクタングルの左端のみを含む場
合（Ｘ＝Ｘ′min）はアドレスの上位４ビットをLEFTと
し、下位４ビットを“1111"＝（15）とする。また、右
端のみを含む場合（Ｘ＝Ｘ′max）アドレスの下位４ビ
ットをRIGHTとし、上位４ビットを“0000"（＝０）とす
る。左端と右端との両方を含む場合はアドレスの上位お
よび下位を夫々LEFT,RIGHTとする。描画許可情報および
不可情報はLEFT,RIGHTの数によって予め定まるので、こ
れをテーブル化してROM4に記憶しておけばよい。この結
果、任意のクリッピング・レクタングルに対して所望の
クリッピング・マスク情報が得られる。
次に、描画マスク情報の作成について説明する。描画
マスク情報はデータ転送先の各ワードが座標（Xe,Ye）
と（Xs,Ys）を対角線の頂点とするデータ転送先の矩形
領域内にあるか否かを識別するためのマスク情報であ
る。描画マスク情報の生成は次の３つの処理によって行
われる。
マスク情報はデータ転送先の各ワードが座標（Xe,Ye）
と（Xs,Ys）を対角線の頂点とするデータ転送先の矩形
領域内にあるか否かを識別するためのマスク情報であ
る。描画マスク情報の生成は次の３つの処理によって行
われる。
１） 描画マスク演算回路１に於いて、データ転送領域
のＸ方向のワード数は解っているので、同領域からのワ
ード転送がＸ方向に進む毎にその転送数を計数すること
により、転送されるワードが第１ワードであるか、最終
ワードであるか、それら以外のワードであるかを検出
し、検出信号を信号線30に出力する。
のＸ方向のワード数は解っているので、同領域からのワ
ード転送がＸ方向に進む毎にその転送数を計数すること
により、転送されるワードが第１ワードであるか、最終
ワードであるか、それら以外のワードであるかを検出
し、検出信号を信号線30に出力する。
２） 選択制御回路14は、検出信号をもとにマルチプレ
クサ８および９の選択信号を生成し、信号線33および34
に出力する。
クサ８および９の選択信号を生成し、信号線33および34
に出力する。
３） 選択信号によって、描画マスクの左側ビット位置
情報および右端ビット位置情報を決定し、それらをアド
レス線33,34に出力してマスク・パターンROM4をアクセ
スする。ROM4からは描画マスク・データが読出され、デ
ータ・バス38に出力される。
情報および右端ビット位置情報を決定し、それらをアド
レス線33,34に出力してマスク・パターンROM4をアクセ
スする。ROM4からは描画マスク・データが読出され、デ
ータ・バス38に出力される。
本実施例では、描画マスク情報は第３図の（Xs,
Ye），（Xs,Ys），（Xe,Ys），（Xe,Ye）を頂点とする
矩形領域に対して求められる。データはワード単位で転
送されるので、描画マスク情報もクリッピング・マスク
情報と同様にワード単位で作成される。従って、データ
転送先領域を規定するＸ座標Xs,Xeの下位４ビットを夫
々“0000"とし、第３図のEFGHによって定義される仮想
矩形領域がデータ転送先領域の各ワードの先頭座標と比
較される。描画マスク情報は水平方向における先頭ワー
ドと最終ワードだけがデータ転送先領域の右端と左端に
またがる可能性があり、それ以外のワードはすべてデー
タ転送先領域内に包含されるため、描画マスク演算回路
１は転送先のワードが各水平方向に対して先頭か最終か
それともその中間かを検出するだけでよい。検出結果、
先頭ワードの場合、補正値DSが予め格納されているパラ
メータレジスタ10が選択され、最終ワードの場合補正値
DEが予め格納されているパラメータレジスタ12が選択さ
れる。先頭ワードに対しては、第５図に示されるように
アドレスの上位４ビットがDS,下位４ビットがオール
“1"（＝15）となる。最終ワードに対してはアドレスの
上位４ビットがオール“0"（＝０）、下位４ビットがDE
となる。また、中間ワードの場合は、オール“1"となる
のでクリッピング・マスク情報のオール“1"と同じアド
レス（上位４ビットがオール“0",下位４ビットがオー
ル“1"）が選ばれる。この結果、マスク・パターンROM4
から読み出されたパターンは描画マスク情報として信号
線38を介してAND回路５に送られる。
Ye），（Xs,Ys），（Xe,Ys），（Xe,Ye）を頂点とする
矩形領域に対して求められる。データはワード単位で転
送されるので、描画マスク情報もクリッピング・マスク
情報と同様にワード単位で作成される。従って、データ
転送先領域を規定するＸ座標Xs,Xeの下位４ビットを夫
々“0000"とし、第３図のEFGHによって定義される仮想
矩形領域がデータ転送先領域の各ワードの先頭座標と比
較される。描画マスク情報は水平方向における先頭ワー
ドと最終ワードだけがデータ転送先領域の右端と左端に
またがる可能性があり、それ以外のワードはすべてデー
タ転送先領域内に包含されるため、描画マスク演算回路
１は転送先のワードが各水平方向に対して先頭か最終か
それともその中間かを検出するだけでよい。検出結果、
先頭ワードの場合、補正値DSが予め格納されているパラ
メータレジスタ10が選択され、最終ワードの場合補正値
DEが予め格納されているパラメータレジスタ12が選択さ
れる。先頭ワードに対しては、第５図に示されるように
アドレスの上位４ビットがDS,下位４ビットがオール
“1"（＝15）となる。最終ワードに対してはアドレスの
上位４ビットがオール“0"（＝０）、下位４ビットがDE
となる。また、中間ワードの場合は、オール“1"となる
のでクリッピング・マスク情報のオール“1"と同じアド
レス（上位４ビットがオール“0",下位４ビットがオー
ル“1"）が選ばれる。この結果、マスク・パターンROM4
から読み出されたパターンは描画マスク情報として信号
線38を介してAND回路５に送られる。
以上のようにして、転送される各ワードに対して夫々
ワード単位でクリッピング・マスク情報と描画マスク情
報が生成され、AND回路５において対応するビット同志
のAND演算が行なわれる。AND演算の結果その出力が“1"
となったビットが第３図の斜線内のビットであり、その
ビットに対応する転送先データのビットのみがメモリ・
データ演算回路によって転送先のデータと置換される。
すなわち、メモリ・データ演算回路６では、データ・バ
ス40を介して入力した転送先データと転送先データを、
AND回路５から信号線39を介して印加される最終的なマ
スク・データをもとに処理してデータ・バス40に出力す
る。本実施例では、マスク・データ16ビットのうち、
“1"であるビット位置についてのみ、転送元データを転
送先データに置き換えるようにしている。この結果、第
３図の斜線部のみのデータを書き換えることができる。
ワード単位でクリッピング・マスク情報と描画マスク情
報が生成され、AND回路５において対応するビット同志
のAND演算が行なわれる。AND演算の結果その出力が“1"
となったビットが第３図の斜線内のビットであり、その
ビットに対応する転送先データのビットのみがメモリ・
データ演算回路によって転送先のデータと置換される。
すなわち、メモリ・データ演算回路６では、データ・バ
ス40を介して入力した転送先データと転送先データを、
AND回路５から信号線39を介して印加される最終的なマ
スク・データをもとに処理してデータ・バス40に出力す
る。本実施例では、マスク・データ16ビットのうち、
“1"であるビット位置についてのみ、転送元データを転
送先データに置き換えるようにしている。この結果、第
３図の斜線部のみのデータを書き換えることができる。
以上により、ワード単位で描画を行う際のクリッピン
グが高速かつ容易に実現できるのである。
グが高速かつ容易に実現できるのである。
〔実施例２〕 次に本発明の第２の実施例について図面を参照して説
明する。
明する。
いままでの説明では、描画許可領域はクリッピング・
レクタングルの内側を指していたが、第２の実施例はク
リッピング・レクタングルの外側を描画許可領域に指定
するものである。
レクタングルの内側を指していたが、第２の実施例はク
リッピング・レクタングルの外側を描画許可領域に指定
するものである。
第２図は第２の実施例の図形処理装置の主要なブロッ
クを示す図である。第２図は、第１図とほぼ同じである
が、クリッピング・マスク・レジスタの入力が２系統に
なっており、データ・バス38のマスク・データをそのま
ま入力するか、反転回路52で反転して入力するかを選択
するマルチプレクサ50と、その選択信号51が追加されて
いる。
クを示す図である。第２図は、第１図とほぼ同じである
が、クリッピング・マスク・レジスタの入力が２系統に
なっており、データ・バス38のマスク・データをそのま
ま入力するか、反転回路52で反転して入力するかを選択
するマルチプレクサ50と、その選択信号51が追加されて
いる。
動作は、ほぼ第１の実施例と同じであり、描画許可領
域をモード指定の選択信号51で切り換えることによっ
て、反転回路52の出力をクリッピング・マスク情報とす
れば、第３図のクリッピング・レクタングルの外側が描
画許可領域となる。
域をモード指定の選択信号51で切り換えることによっ
て、反転回路52の出力をクリッピング・マスク情報とす
れば、第３図のクリッピング・レクタングルの外側が描
画許可領域となる。
以上の説明で明らかなように、クリッピングのための
マスク・データを本来の描画マスクと独立に生成するこ
とにより、ワード単位での高速描画を実現することがで
きる。又、描画不可領域と描画許可領域の指定も簡単で
あり、クリッピング・レクタングルの内側／外側いずれ
をも描画許可領域とすることができる。
マスク・データを本来の描画マスクと独立に生成するこ
とにより、ワード単位での高速描画を実現することがで
きる。又、描画不可領域と描画許可領域の指定も簡単で
あり、クリッピング・レクタングルの内側／外側いずれ
をも描画許可領域とすることができる。
なお、実施例では、描画機能としてデータ転送機能を
とりあげて説明したが、本発明の主旨は描画の種類には
制限されないものである。また、直線や円等ドット単位
の描画については、第６図で示したような、クリッピン
グ座標値の下４ビットの補正をしないような選択回路を
設ければ、他はワード描画の場合と全く同じ動作でクリ
ッピングを実現できることは明白である。さらに、クリ
ッピング・マスク情報と描画マスク情報とを別々のROM
で生成するようにしてもよい。
とりあげて説明したが、本発明の主旨は描画の種類には
制限されないものである。また、直線や円等ドット単位
の描画については、第６図で示したような、クリッピン
グ座標値の下４ビットの補正をしないような選択回路を
設ければ、他はワード描画の場合と全く同じ動作でクリ
ッピングを実現できることは明白である。さらに、クリ
ッピング・マスク情報と描画マスク情報とを別々のROM
で生成するようにしてもよい。
第１図は本発明の第１の実施例を示すブロック図、第２
図は本発明の第２の実施例を示すブロック図、第３図は
クリッピング・レクタングルとデータ転送領域を示す
図、第４図はクリッピング・マスク情報の生成条件を示
す図、第５図は描画マスク情報の生成条件を示す図、第
６図はクリッピング比較回路２のブロック図である。 １……描画マスク演算回路、２……クリッピング比較回
路、３……XY座標演算回路、４……マスク・パターンRO
M、５……AND回路、６……メモリ・データ演算回路、７
……クリッピング・マスク・レジスタ、8,9……マルチ
プレクサ、10〜13……４ビットのパラメータ・レジス
タ、14……選択制御回路、30〜34……制御信号線、35〜
40……データ・バス、50……マルチプレクサ、51……選
択信号。
図は本発明の第２の実施例を示すブロック図、第３図は
クリッピング・レクタングルとデータ転送領域を示す
図、第４図はクリッピング・マスク情報の生成条件を示
す図、第５図は描画マスク情報の生成条件を示す図、第
６図はクリッピング比較回路２のブロック図である。 １……描画マスク演算回路、２……クリッピング比較回
路、３……XY座標演算回路、４……マスク・パターンRO
M、５……AND回路、６……メモリ・データ演算回路、７
……クリッピング・マスク・レジスタ、8,9……マルチ
プレクサ、10〜13……４ビットのパラメータ・レジス
タ、14……選択制御回路、30〜34……制御信号線、35〜
40……データ・バス、50……マルチプレクサ、51……選
択信号。
Claims (1)
- 【請求項１】メモリ上の各ビットにXY座標を定義し、前
記メモリ上にワード単位で描画を行う図形処理装置にお
いて、描画対象部分に含まれる各ワードのワードアドレ
スを逐次発生する座標演算手段と、XY座標上に（X1,
Y1）で示される第１の点と（X2,Y2）で示される第２の
点（但し、X1≦X2,Y1≦Y2）を対角線の端点とする矩形
領域を定義し、前記第１の点を有するワードのワードア
ドレスおよび前記第２の点を有するワードのワードアド
レスを前記座標演算手段から発生された描画すべきワー
ドのワードアドレスと比較することにより前記描画すべ
きワードが前記矩形領域の内か外かあるいは前記矩形領
域の境界を含んでいるかを判定する比較手段と、前記比
較手段からの比較結果によって、前記描画すべきワード
の中のどのビットに対し処理を行うかを指定する第１の
マスク情報を生成する第１のマスク生成手段と、前記描
画すべきワードの前記描画対象部分における位置に応じ
て前記描画すべきワードの中のどのビットに対し処理を
行うかを指定する第２のマスク情報を生成する第２のマ
スク生成手段と、前記描画すべきワードの中の前記第１
および第２のマスク情報の両方により指定されたビット
に対し描画処理を行う手段とを備える図形処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62031023A JP2541539B2 (ja) | 1987-02-13 | 1987-02-13 | 図形処理装置 |
| EP88102202A EP0278526B1 (en) | 1987-02-13 | 1988-02-15 | Graphics diplay controller having clipping function |
| DE3851644T DE3851644T2 (de) | 1987-02-13 | 1988-02-15 | Graphischer Anzeigeregler mit Begrenzungsfunktion. |
| US07/156,148 US4984183A (en) | 1987-02-13 | 1988-02-16 | Graphics display controller for transferring figure data to overlapping portions of destination area and drawing-enable area defined by clipping rectangle |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62031023A JP2541539B2 (ja) | 1987-02-13 | 1987-02-13 | 図形処理装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10505395A Division JP2606176B2 (ja) | 1995-04-28 | 1995-04-28 | 図形処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63198174A JPS63198174A (ja) | 1988-08-16 |
| JP2541539B2 true JP2541539B2 (ja) | 1996-10-09 |
Family
ID=12319918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62031023A Expired - Fee Related JP2541539B2 (ja) | 1987-02-13 | 1987-02-13 | 図形処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4984183A (ja) |
| EP (1) | EP0278526B1 (ja) |
| JP (1) | JP2541539B2 (ja) |
| DE (1) | DE3851644T2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396263A (en) * | 1988-06-13 | 1995-03-07 | Digital Equipment Corporation | Window dependent pixel datatypes in a computer video graphics system |
| CA1320586C (en) * | 1988-12-20 | 1993-07-20 | Chris Malachowsky | Method and apparatus for sorting line segments for display and manipulation by a computer system |
| US5020002A (en) * | 1988-12-20 | 1991-05-28 | Sun Microsystems, Inc. | Method and apparatus for decomposing a quadrilateral figure for display and manipulation by a computer system |
| US5297240A (en) * | 1989-01-13 | 1994-03-22 | Sun Microsystems, Inc. | Hardware implementation of clipping and intercoordinate comparison logic |
| GB2267803B (en) * | 1989-01-13 | 1994-03-02 | Sun Microsystems Inc | Hardware implementation of clipping and inter-coordinate comparison logic |
| GB2227147B (en) * | 1989-01-13 | 1994-04-13 | Sun Microsystems Inc | Hardware implementation of clipping and inter-coordinate comparison logic |
| JP3009152B2 (ja) * | 1989-02-17 | 2000-02-14 | 富士通株式会社 | 画像処理装置 |
| JP3026342B2 (ja) * | 1989-03-20 | 2000-03-27 | 株式会社日立製作所 | 図形描画方法及び図形処理装置 |
| JP3038781B2 (ja) * | 1989-04-21 | 2000-05-08 | 日本電気株式会社 | メモリアクセス制御回路 |
| US5278950A (en) * | 1989-09-20 | 1994-01-11 | Fuji Photo Film Co., Ltd. | Image composing method |
| US5327243A (en) * | 1989-12-05 | 1994-07-05 | Rasterops Corporation | Real time video converter |
| US5276798A (en) * | 1990-09-14 | 1994-01-04 | Hughes Aircraft Company | Multifunction high performance graphics rendering processor |
| US5432900A (en) * | 1992-06-19 | 1995-07-11 | Intel Corporation | Integrated graphics and video computer display system |
| JP2729151B2 (ja) * | 1994-10-19 | 1998-03-18 | 日本電気アイシーマイコンシステム株式会社 | 記憶制御装置 |
| WO1996013006A1 (en) * | 1994-10-20 | 1996-05-02 | Mark Alan Zimmer | Digital mark-making method |
| US5668941A (en) * | 1995-06-22 | 1997-09-16 | Cirrus Logic, Inc. | Optimum implementation of X-Y clipping on pixel boundary |
| US5907842A (en) * | 1995-12-20 | 1999-05-25 | Intel Corporation | Method of sorting numbers to obtain maxima/minima values with ordering |
| US6005586A (en) * | 1996-02-17 | 1999-12-21 | Fuji Xerox Co., Ltd. | Drawing processing apparatus |
| US5757383A (en) * | 1996-05-10 | 1998-05-26 | Apple Computer, Inc. | Method and system for highlighting typography along a geometric path |
| US6061047A (en) * | 1996-09-17 | 2000-05-09 | Chips & Technologies, Inc. | Method and apparatus for clipping text |
| US6128026A (en) * | 1998-05-04 | 2000-10-03 | S3 Incorporated | Double buffered graphics and video accelerator having a write blocking memory interface and method of doing the same |
| US6954218B2 (en) * | 2000-10-30 | 2005-10-11 | Microsoft Corporation | Method and apparatus for high-performance rendering and hit-testing of a window tree |
| US7395034B2 (en) | 2003-11-05 | 2008-07-01 | Nec Corporation | Clipping circuit and radio transmitter using the same |
| KR101401480B1 (ko) * | 2012-10-31 | 2014-05-29 | 길상복 | 학습용 마스크 디스플레이 장치 및 학습용 마스크 표시 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125284A (ja) * | 1982-01-20 | 1983-07-26 | Hitachi Ltd | メモリのアクセス方法 |
| DE3381991D1 (de) * | 1982-06-28 | 1990-12-20 | Toshiba Kawasaki Kk | Bildanzeigesteuereinrichtung. |
| JPS5995669A (ja) * | 1982-11-25 | 1984-06-01 | Toshiba Corp | 図形処理装置 |
| US4475104A (en) * | 1983-01-17 | 1984-10-02 | Lexidata Corporation | Three-dimensional display system |
| JPS603695A (ja) * | 1983-06-21 | 1985-01-10 | ダイキン工業株式会社 | Ｃｒｔデイスプレイ装置のクリツプ回路 |
| US4779210A (en) * | 1984-05-02 | 1988-10-18 | Hitachi Engineering, Co. Ltd. | Graphic processing apparatus |
| US4710767A (en) * | 1985-07-19 | 1987-12-01 | Sanders Associates, Inc. | Method and apparatus for displaying multiple images in overlapping windows |
| US4731606A (en) * | 1985-08-02 | 1988-03-15 | International Business Machines Corporation | Method for rapid windowing of display information in computer graphics |
-
1987
- 1987-02-13 JP JP62031023A patent/JP2541539B2/ja not_active Expired - Fee Related
-
1988
- 1988-02-15 DE DE3851644T patent/DE3851644T2/de not_active Expired - Fee Related
- 1988-02-15 EP EP88102202A patent/EP0278526B1/en not_active Expired - Lifetime
- 1988-02-16 US US07/156,148 patent/US4984183A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0278526A2 (en) | 1988-08-17 |
| JPS63198174A (ja) | 1988-08-16 |
| DE3851644T2 (de) | 1995-06-01 |
| EP0278526A3 (en) | 1991-07-03 |
| EP0278526B1 (en) | 1994-09-28 |
| US4984183A (en) | 1991-01-08 |
| DE3851644D1 (de) | 1994-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2541539B2 (ja) | 図形処理装置 | |
| JPS6239818B2 (ja) | ||
| EP0416421B1 (en) | A clipping processor | |
| US5020002A (en) | Method and apparatus for decomposing a quadrilateral figure for display and manipulation by a computer system | |
| JPH0640259B2 (ja) | デ−タ処理装置 | |
| JPH02270019A (ja) | 高品質文字パターン発生方式 | |
| JP2606176B2 (ja) | 図形処理装置 | |
| JPH06314091A (ja) | 輪郭塗り潰し方法及びその回路 | |
| JP3092154B2 (ja) | ディジタル描画装置 | |
| JPH1021415A (ja) | 図形処理装置並びに図形処理方法 | |
| JP2836617B2 (ja) | レンダリングプロセッサ | |
| JP2770516B2 (ja) | 図形描画方式 | |
| JP2782904B2 (ja) | 多角形塗りつぶし方式 | |
| JP2835056B2 (ja) | 高品質文字パターン発生方式 | |
| JPH0486961A (ja) | 塗りつぶしパターン発生装置および発生方法 | |
| JP2808105B2 (ja) | フオント描画装置 | |
| JP2787487B2 (ja) | コンピュータシステムに表示され且つ操作される線分の位置を決定する回路 | |
| JPS63163584A (ja) | クリツピング処理方式 | |
| JPH011075A (ja) | 画像処理装置 | |
| JPH0137749B2 (ja) | ||
| JPH04153786A (ja) | 四辺形塗りつぶし装置 | |
| JPH0232670B2 (ja) | ||
| JPH0833928B2 (ja) | 図形塗りつぶし装置 | |
| JPH03131988A (ja) | ベクトル描画演算回路 | |
| JPH03150683A (ja) | 印刷装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |