JPH06314091A - 輪郭塗り潰し方法及びその回路 - Google Patents

Abstract

(57)【要約】 【目的】 輪郭ドットデータから輪郭内を塗り潰したド
ットデータを作成する輪郭塗り潰し方法及びその回路に
関し、輪郭の塗り潰しに要する時間を短縮する。 【構成】 ビットマップメモリの輪郭ドットデータから
輪郭内を塗り潰したドットデータを生成するための輪郭
塗り潰し方法において、前記ビットマップメモリの現ラ
インの処理単位幅分のデータとバッファのデータの排他
的論理和をとり、前記バッファに書き込み、前記現ライ
ンの処理単位幅分のデータと前記バッファのデータとの
論理和をとり、前記処理単位幅分の塗り潰しドットデー
タを得る。

Description

【発明の詳細な説明】

【０００１】（目次） 産業上の利用分野 従来の技術（図９乃至図１１） 発明が解決しようとする課題 課題を解決するための手段（図１） 作用 実施例 （ａ）一実施例の説明（図２乃至図６） （ｂ）他の実施例の説明（図７乃至図８）発明の効果

【０００２】

【産業上の利用分野】本発明は、輪郭ドットデータから
輪郭内を塗り潰したドットデータを作成する輪郭塗り潰
し方法及びその回路に関する。アウトラインフォント方
式は、文字又図形データを輪郭で表現し、この輪郭から
文字を展開して、文字パターンを生成するものである。
アウトラインフォント方式は、１文字に対し１つのアウ
トラインデータを持つことにより、種々の文字サイズの
文字パターンを生成できる。このため、近年のマルチポ
イント文字の生成が容易である。

【０００３】このアウトラインフォント方式において
は、アウトラインデータから輪郭線のドットデータが生
成される。そして、この輪郭線のドットデータは、文字
等の輪郭のみを示すため、その輪郭内のドットデータを
生成する、所謂輪郭内の塗り潰しが必要となる。このた
め、輪郭ドットデータを利用して、塗り潰しドットデー
タを生成する塗り潰し方法及び回路が必要となる。

【０００４】近年の印刷及び表示速度の高速のため、多
数の文字パターンを高速生成する要求に伴い、この塗り
潰し時間の高速化が必要となっている。

【０００５】

【従来の技術】図９は従来技術の説明図、図１０は従来
の塗り潰し処理フロー図、図１１は従来の塗り潰し回路
図である。図９に示すように、輪郭メモリＡには、アウ
トラインフォント座標データを必要なサイズに、拡大又
は縮小した座標データからパターンの輪郭ドットを算出
して、輪郭ドットのみが描画される。図では、縦１６
行、横１６ビットの座標における円の輪郭データを示し
ている。この輪郭メモリＡの輪郭データを展開して、展
開メモリＢに、前記円の内部を塗り潰したパターンを作
成する。このため、輪郭メモリＡの１ライン毎に、輪郭
で囲まれた領域を塗り潰して、展開メモリＢに順次格納
する処理が行われる。

【０００６】従来技術では、この１ライン毎の塗り潰し
処理は、図９に示すように、輪郭メモリＡの１ラインの
データをバッファＡに取り出し、この１ラインのデータ
を１ビット単位に輪郭を捜していく。そして、輪郭を検
出すると、それ以降をパターン内部と判断し、塗り潰し
を開始し、次に輪郭を検出すると、パターン外部と判断
して、それ以降の塗り潰しを停止するという方法がとら
れていた（例えば、特許出願公開昭和６３年第３０５４
７８号公報）。

【０００７】即ち、図１０に示すように、ソフトウェア
で塗り潰しを行うには、次のようにして行われていた。 ライン番地ｊを１に初期化する。 輪郭メモリＡからライン番地ｊの１ラインのデータを
読み込み、バッファＡにセットする。ビット番地ｉを１
に、書き込みデータｃを０に初期化する。

【０００８】次に、バッファＡのｉビット目を調べ、
ｉビット目のビットが「１」（輪郭かを調べる。ｉビッ
ト目のビットが「１」なら、輪郭のため、書き込みデー
タｃを、現在の書き込みデータｃの反転データＮＯＴ
（ｃ）とする。そして、バッファＢのｉビット目に、書
き込みデータｃを書き込む。次に、ビット番地ｉをｉ＋
１に更新する。 このビット番地ｉをパターン幅ｎと比較する。ビット
番地ｉが、パターン幅ｎ以下なら、ステップに戻る。

【０００９】一方、ビット番地ｉが、パターン幅ｎを
越えていれば、そのラインの処理は終了したと判断す
る。次に、バッファＡのデータとバッファＢのデータと
の論理和をとり、バッファＢに格納する。このバッファ
Ｂのデータを展開メモリＢのｊ行目に書き込む。更に、
ライン番地ｊをｊ＋１に更新する。このライン番地ｊと
パターン行数ｍとを比較する。ライン番地ｊがパターン
行数ｍ以下なら、ステップに戻る。逆に、ライン番地
ｊがパターン行数ｍを越えていれば、そのパターンの全
ラインの処理を終了したため、終了する。

【００１０】又、図１１に示すように、これを回路で実
現する方法も知られている（例えば、特許出願公開平成
２年第１９４４８３号公報）。この構成は、Ｎビットの
入力に対応したＮ個の排他的論理和回路１１〜１Ｎと、
ラッチ回路２０からなる。この排他的論理和回路１１〜
１Ｎの一方の入力は、Ｎビットの輪郭データであり、他
方の入力は、前段の排他的論理和回路の出力である。但
し、初段の排他的論理和回路１１の入力は、ラッチ回路
２０の出力である。このラッチ回路２０の入力は、最終
段の排他的論理和回路１Ｎの出力であり、クロックＣＬ
のタイミングで、前記最終段の排他的論理和回路１Ｎの
出力を取り込み、リセット信号でリセットする。

【００１１】この構成の動作は、前段のビットの出力を
後段のビット出力に利用するものであり、基本的に前記
方法と同一である。但し、図９のソフトウェアにより方
法に比し、一種の並列処理するため、且つハードウェア
で実行するため、より高速に塗り潰し処理ができる。
尚、ラッチ回路２０を設けた意味は、パターン幅のデー
タをＮビット毎に分割した際に、前の分割ブロックの最
終ビット結果を利用して、分割しても、連続性を保つよ
うにしたものである。

【００１２】

【発明が解決しようとする課題】しかしながら、従来技
術では、次の問題があった。 ライン毎の塗り潰し処理をビット単位の直列処理して
いるため、ビット数分の時間がかかり、塗り潰しの処理
時間がかかる。特に、解像度を高くするため、ドット数
を多くとると、高速の塗り潰しが困難となる。

【００１３】アウトラインの展開においては、輪郭デ
ータの作成は、演算によるため、それ程時間がかからな
いが、輪郭データの塗り潰しは時間がかかり、トータル
として、展開時間が長くなる。

【００１４】従って、本発明は、輪郭の塗り潰しに要す
る時間を短縮するための輪郭塗り潰し方法及びその回路
を提供することを目的とする。又、本発明は、高速に輪
郭の塗り潰しを行うための輪郭塗り潰し方法及びその回
路を提供することを目的とする。

【００１５】

【課題を解決するための手段】図１は本発明の原理図で
ある。本発明の請求項１は、ビットマップメモリの輪郭
ドットデータから輪郭内を塗り潰したドットデータを生
成するための輪郭塗り潰し方法において、前記ビットマ
ップメモリの現ラインの処理単位幅分のデータとバッフ
ァのデータの排他的論理和をとり、前記バッファに書き
込み、前記現ラインの処理単位幅分のデータと前記バッ
ファのデータとの論理和をとり、前記処理単位幅分の塗
り潰しドットデータを得ることを特徴とする。

【００１６】本発明の請求項２は、請求項１において、
前記ビットマップメモリの現ラインの処理単位幅分のデ
ータを読み出し、他のバッファに保持し、前記他のバッ
ファのデータと前記バッファのデータとの排他的論理和
をとり、前記バッファに書き込み、前記他のバッファの
データと前記バッファのデータとの論理和をとることを
特徴とする。

【００１７】本発明の請求項３は、請求項２において、
前記ビットマップメモリの各ラインの処理単位幅分のデ
ータを順次ライン方向に読み出し、前記他のバッファに
書き込み、前記処理単位幅分のデータの塗り潰し動作を
行った後、前記各ラインの次の処理単位幅分のデータを
順次ライン方向に読み出し、前記他のバッファに書き込
み、前記処理単位幅分のデータの塗り潰し動作を行うこ
とを特徴とする。

【００１８】本発明の請求項４は、ビットマップメモリ
の輪郭ドットデータから輪郭内を塗り潰したドットデー
タを生成するための輪郭塗り潰し回路において、前記ビ
ットマップメモリ１から読み出した現ラインの処理単位
幅分のデータを保持する第１のバッファメモリ２と、第
２のバッファメモリ５と、前記第１のバッファメモリ２
のデータと前記第２のバッファメモリ５のデータの排他
的論理和をとり、前記第２のバッファメモリ５に書き込
む排他的論理和回路４と、前記第１のバッファメモリ２
のデータと前記第２のバッファメモリ５のデータとの論
理和をとり、前記処理単位幅分の塗り潰しドットデータ
を出力する論理和回路６とを有することを特徴とする。

【００１９】本発明の請求項５は、請求項４において、
前記論理和回路６の出力を保持する展開書き込みバッフ
ァメモリ７と、前記展開書き込みバッファ７の保持デー
タが書き込まれる展開ビットマップメモリ８とを有する
ことを特徴とする。

【００２０】本発明の請求項６は、請求項４又は５にお
いて、前記ビットマップメモリの各ラインの処理単位幅
分のデータを順次ライン方向に読み出し、前記第１のバ
ッファメモリ２に書き込み、前記処理単位幅分のデータ
の塗り潰し動作を行った後、前記各ラインの次の処理単
位幅分のデータを順次ライン方向に読み出し、前記第１
ののバッファメモリ２に書き込み、前記処理単位幅分の
データの塗り潰し動作を行わせるための制御回路３を有
することを特徴とする。

【００２１】

【作用】本発明では、輪郭を横方向にスキャンしていた
のに対し、縦方向に並列処理するようにしたものであ
る。即ち、ビット毎の直列処理を行わずに、高速処理を
実現するものである。このため、本発明は、ビットマッ
プメモリから輪郭データとバッファのデータとの排他的
論理和をとり、そのバッファに書き込む。即ち、バッフ
ァの前の排他的論理和結果と今回の輪郭データとの変化
点を、排他的論理和により検出する。次に、この排他的
論理和結果と今回の輪郭データとの論理和をとり出力す
る。

【００２２】これを、図１により具体例で説明する。図
１（Ａ）に示すように、前のラインの論理和（ＯＲ）出
力を、００００００１１１１００００００とし、前のラ
インの排他的論理和（ＥＸＯＲ）出力を、００００００
１１１１００００００とする。ここで、次の輪郭データ
が、００００１１００００１１００００とすると、この
ＥＸＯＲ出力は、変化点である００００１１１１１１１
１００００となり、ＯＲ出力も、００００１１１１１１
１１００００となり、輪郭データの輪郭の間を「１」で
埋めた出力が得られる。このように、ライン方向にパタ
ーンの黒ドットが増加していく時は、変化点出力とＯＲ
出力は同じとなる。

【００２３】次に、図１（Ｂ）に示すように、前のライ
ンの論理和（ＯＲ）出力を、０００１１１１１１１１１
１０００とし、前のラインの排他的論理和（ＥＸＯＲ）
出力を、００００１１１１１１１１１０００とする。こ
こで、次の輪郭データが、００００１１００００１１０
０００とすると、このＥＸＯＲ出力は、変化点である０
０００００１１１１００００００となる。この出力は、
前記輪郭内部のみを埋めたデータとなり、輪郭は含まれ
ない。そこで、輪郭データとＥＸＯＲ出力とのＯＲ出力
をとると、００００１１１１１１１１００００となり、
輪郭データの輪郭の間を「１」で埋めた出力が得られ
る。このように、ライン方向にパターンの黒ドットが減
少していく時は、変化点出力と輪郭データの論理和出力
により、輪郭内部を埋めた塗り潰しデータが得られる。
この方法は、１ラインに付き、輪郭が偶数個の場合に適
用できる。

【００２４】

【実施例】

（ａ）一実施例の説明 図２は本発明の一実施例ブロック図、図３は図２の構成
の要部回路図、図４は本発明の一実施例説明図、図５は
本発明の一実施例動作説明図、図６は本発明の一実施例
タイムチャート図である。

【００２５】図２において、１は輪郭メモリであり、ビ
ットマップメモリで構成され、図４のメモリＡで示すよ
うな輪郭ドットデータが格納されている。この輪郭ドッ
トデータは、アウトラインフォントデータを拡大又は縮
小した輪郭点座標にドットを書き込んだものである。２
は輪郭読み出しバッファであり、１ラインの処理単位幅
（例えば、１６ビット）分のメモリで構成され、輪郭メ
モリ１から読み出した１ラインの処理単位幅の輪郭デー
タを保持するものである。

【００２６】３は制御回路であり、メモリ１、８のアド
レスを発生するアドレス発生回路３０と、メモリ１、８
及びバッファ５の制御を行うメモリ制御回路３１と、塗
り潰し制御のシーケンスを制御するシーケンサー３２と
を有している。４はＥＸＯＲ論理演算回路であり、輪郭
読み出しバッファ２のデータとワークバッファ５のデー
タとの排他的論理和（ＥＸＯＲ）を演算するもの、５は
ワークバッファであり、ＥＸＯＲ論理演算回路４の出力
を保持するものである。

【００２７】６はＯＲ論理演算回路であり、輪郭読み出
しバッファ２のデータとワークバッファ５のデータとの
論理和（ＯＲ）を演算するもの、７は展開書き込みバッ
ファであり、ＯＲ倫理演算回路６の出力が書き込まれる
もの、８は展開メモリであり、ビットマップメモリで構
成され、展開書き込みバッファ７のデータを展開するた
め、展開書き込みバッファ７のデータが指定された位置
に書き込まれるものである。

【００２８】図３により、前述のＥＸＯＲ演算回路４、
ワークバッファ５、ＯＲ演算回路６について説明する。
１処理単位幅をＮビットとすると、ＥＸＯＲ演算回路４
は、Ｎ個のＥＸＯＲ回路４１〜４Ｎで構成される。各Ｅ
ＸＯＲ回路４１〜４Ｎは、各々Ｎビットの輪郭データＤ
１〜ＤＮと、ラッチ回路５１〜５Ｎの出力が入力され、
両者の排他的論理和をとり、排他的論理和出力Ｄ１’〜
ＤＮ’を出力する。

【００２９】ワークバッファ５は、Ｎ個のラッチ回路５
１〜５Ｎで構成される。各ラッチ回路５１〜５Ｎは、各
ＥＸＯＲ回路４１〜４Ｎの排他的論理和出力Ｄ１’〜Ｄ
Ｎ’をクロック信号ＣＫのタイミングでラッチし、リセ
ット信号ＲＳＴによりラッチ内容をリセットする。

【００３０】ＯＲ演算回路６は、Ｎ個のＯＲ回路６１〜
６Ｎで構成される。各ＯＲ回路６１〜６Ｎは、各々Ｎビ
ットの輪郭データＤ１〜ＤＮと各ラッチ回路５１〜５Ｎ
のラッチ内容との論理和（ＯＲ）をとり、塗り潰しデー
タＱ１〜ＱＮを出力する。次に、この回路の動作につい
て、図４乃至図６により説明する。

【００３１】輪郭メモリ１には、図４のメモリＡに示す
輪郭データが格納されている。この輪郭データは、図９
に示したものと若干異なる。即ち、図４に示すように、
パターンの始まる最初及び終わる最後のラインの輪郭
は、ライン方向で連続しているように、書き込まれるこ
とである。このようなことは、最初のライン及び最後の
ラインが輪郭であるから、書き込み位置を付加すること
により容易に変更できる。

【００３２】この輪郭メモリ１の内容は、１処理単位毎
に輪郭読み出しバッファ（以下バッファＡという）２に
読み出される。ここでは、輪郭メモリ１のパターン幅が
１６ビットであり、１処理単位幅Ｎビットが１６ビット
であるため、１ライン毎に輪郭データが、バッファＡに
読み出される。このバッファＡの内容は、ＥＸＯＲ回路
４１〜４Ｎに入力され、ＥＸＯＲ回路４１〜４Ｎによ
り、ワークバッファ（バッファＢという）５の各ラッチ
回路５１〜５Ｎのラッチ内容との排他的論理和がとられ
る。

【００３３】この排他的論理和出力Ｄ１’〜ＤＮ’は、
ラッチ回路５１〜５Ｎにラッチされる。ラッチ回路５１
〜５Ｎのラッチ内容は、ＯＲ回路６１〜６Ｎに入力し、
ＯＲ回路６１〜６Ｎにより、バッファＡの輪郭データと
の論理和がとられる。この論理和出力Ｑ１〜ＱＮは、展
開書き込みバッファ７に書き込まれた後、展開メモリ８
（図４では、メモリＢとして示す）に書き込まれる。

【００３４】これを、図４の円の例で、図５により説明
すると、先ず、バッファＢ（５）がクリアー（リセッ
ト）される。次に、輪郭メモリ１の１ライン目がバッフ
ァＡ（２）にリードされる。そして、ＥＸＯＲ回路４１
〜４Ｎにより、バッファＡ（２）の内容とバッファＢの
内容とのＥＸＯＲがとられ、そのＥＸＯＲ出力Ｄ１’〜
ＤＮ’がラッチ回路５１〜５Ｎに書き込まれる。そし
て、ＯＲ回路６１〜６Ｎにより、ラッチ回路５１〜５Ｎ
の出力とバッファＡ（２）の内容との論理和がとられ
る。

【００３５】この論理和出力Ｑ１〜ＱＮは、展開書き込
みバッファ７に書き込まれた後、展開メモリ８に書き込
まれる。この展開書き込みバッファ７の書き込みととも
に、輪郭メモリ１の２ライン目がバッファＡ（２）にリ
ードされ、以下同様に塗り潰し動作が行われる。

【００３６】図４の円の例で、図５により説明すると、
２ライン目のリードにより、バッファＡ（２）の内容
は、「００００００１１１１００００００」である。ラ
ッチ回路５１〜５Ｎの内容は、「００００００００００
００００００」であるから、ＥＸＯＲ回路４１〜４Ｎの
排他的論理和結果Ｄ１’〜ＤＮ’は、「００００００１
１１１００００００」となる。従って、ＯＲ回路６１〜
６Ｎの出力Ｑ１〜ＱＮは、「００００００１１１１００
００００」となり、展開バッファ７に書き込まれる。

【００３７】次に、３ライン目のリードにより、バッフ
ァＡ（２）の内容は、「００００１１００００１１００
００」となる。ラッチ回路５１〜５Ｎの内容は、「００
００００１１１１００００００」であるから、ＥＸＯＲ
回路４１〜４Ｎの排他的論理和結果Ｄ１’〜ＤＮ’は、
「００００１１１１１１１１００００」となる。従っ
て、ＯＲ回路６１〜６Ｎの出力Ｑ１〜ＱＮは、「０００
０１１１１１１１１００００」となり、展開バッファ７
に書き込まれる。以下、同様にして塗り潰し動作が行わ
れる。

【００３８】本発明では、基本的に並列処理のため、図
６（Ｂ）に示すように、システムクロックの１クロック
で１処理単位の塗り潰し動作が終了する。これに対し、
図１１で示した直列処理のものでは、図６（Ａ）に示す
ように、各ＥＸＯＲ回路１１〜１Ｎの出力Ｑ１〜ＱＮは
順次確定するため、データ確定は各回路の動作時間に依
存する。従って、この例では、システムクロックの３ク
ロックで１処理単位の塗り潰し動作が終了する。このた
め、本発明では、従来の約３倍の速度で塗り潰し動作が
できる。 （ｂ）他の実施例の説明

【００３９】図７は本発明の第２の実施例ブロック図、
図８は本発明の他の実施例処理フロー図である。この実
施例は、図７に示すように、ＥＸＯＲ演算回路４、ワー
クバッファ５、ＯＲ演算回路６及びアドレス発生回路３
０、メモリ制御回路３１、シーケンサー３２の機能を、
プロセッサ３がソフトウェアにより実行するものであ
る。

【００４０】図８により、ソフトウェアによる塗り潰し
処理について説明する。 バッファＢ（５）をクリアし、ライン番地ｊを１に初
期化する。 輪郭メモリＡ（１）からライン番地ｊの１ラインのデ
ータを読み込み、バッファＡ（２）にセットする。バッ
ファＡ（２）のデータとバッファＢ（５）のデータとの
排他的論理和（ＥＸＯＲ）をとり、バッファＢ（５）に
書き込む。

【００４１】バッファＡ（２）のデータとバッファＢ
（５）のデータとの論理和（ＯＲ）をとり、展開書き込
みバッファ７に書き込む。 ライン番地ｊをｊ＋１に更新する。このライン番地ｊ
とパターン行数ｍとを比較する。ライン番地ｊがパター
ン行数ｍ以下なら、ステップに戻る。逆に、ライン番
地ｊがパターン行数ｍを越えていれば、そのパターンの
全ラインの処理を終了したため、終了する。

【００４２】このように、ソフトウェアの処理によって
も、高速に塗り潰し動作ができる。上述の実施例の他
に、本発明は、次のような変形が可能である。 上述の実施例では、１処理単位幅をパターン幅とした
が、パターン幅が１処理単位幅の整数倍の場合がある。
例えば、パターン幅が３２ビットで、１処理単位が１６
ビットである場合である。このような場合には、図４の
輪郭メモリＡ（１）を縦方向（ライン方向）に１処理単
位幅の複数ブロックに分割して、１処理単位幅のブロッ
ク毎に、前記塗り潰し処理を行うことにより実行でき
る。

【００４３】前述の例では、円の例で説明したが、他
のパターンも適用できる。 処理単位幅を１６ビットとしたが、８ビット、３２ビ
ット、６４ビット等の他の処理単位幅を適宜利用でき
る。 以上、本発明を実施例により説明したが、本発明の主旨
の範囲内で種々の変形が可能であり、これらを本発明の
範囲から排除するものではない。

【００４４】

【発明の効果】以上説明したように、本発明によれば、
次の効果を奏する。 輪郭データとバッファとの排他的論理和をとり、バッ
ファに書き込み、輪郭データとの論理和をとり、塗り潰
しを行うため、並列処理が可能となり、塗り潰し動作を
高速に実現できる。

【００４５】従って、アウトラインフォントデータか
ら文字、図形パターンを高速に展開でき、高速処理が可
能となる。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の一実施例ブロック図である。

【図３】図２の構成の要部構成図である。

【図４】本発明の一実施例説明図である。

【図５】本発明の一実施例動作説明図である。

【図６】本発明の一実施例タイムチャート図である。

【図７】本発明の他の実施例ブロック図である。

【図８】本発明の他の実施例処理フロー図である。

【図９】従来技術の説明図である。

【図１０】従来の塗り潰し処理フロー図である。

【図１１】従来の塗り潰し回路図である。

【符号の説明】

１ 輪郭メモリ ２ 輪郭読み出しバッファ ３ 制御回路 ４ ＥＸＯＲ回路 ５ ワークバッファ ６ ＯＲ回路 ７ 展開書き込みバッファ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ビットマップメモリの輪郭ドットデータ
   から輪郭内を塗り潰したドットデータを生成するための
   輪郭塗り潰し方法において、 前記ビットマップメモリの現ラインの処理単位幅分のデ
   ータとバッファのデータの排他的論理和をとり、前記バ
   ッファに書き込み、 前記現ラインの処理単位幅分のデータと前記バッファの
   データとの論理和をとり、前記処理単位幅分の塗り潰し
   ドットデータを得ることを特徴とする輪郭塗り潰し方
   法。
2. 【請求項２】 前記ビットマップメモリの現ラインの処
   理単位幅分のデータを読み出し、他のバッファに保持
   し、前記他のバッファのデータと前記バッファのデータ
   との排他的論理和をとり、前記バッファに書き込み、 前記他のバッファのデータと前記バッファのデータとの
   論理和をとることを特徴とする請求項１の輪郭塗り潰し
   方法。
3. 【請求項３】 前記ビットマップメモリの各ラインの処
   理単位幅分のデータを順次ライン方向に読み出し、前記
   他のバッファに書き込み、前記処理単位幅分のデータの
   塗り潰し動作を行った後、前記各ラインの次の処理単位
   幅分のデータを順次ライン方向に読み出し、前記他のバ
   ッファに書き込み、前記処理単位幅分のデータの塗り潰
   し動作を行うことを特徴とする請求項２の輪郭塗り潰し
   方法。
4. 【請求項４】 ビットマップメモリの輪郭ドットデータ
   から輪郭内を塗り潰したドットデータを生成するための
   輪郭塗り潰し回路において、 前記ビットマップメモリ（１）から読み出した現ライン
   の処理単位幅分のデータを保持する第１のバッファメモ
   リ（２）と、 第２のバッファメモリ（５）と、 前記第１のバッファメモリ（２）のデータと前記第２の
   バッファメモリ（５）のデータの排他的論理和をとり、
   前記第２のバッファメモリ（５）に書き込む排他的論理
   和回路（４）と、 前記第１のバッファメモリ（２）のデータと前記第２の
   バッファメモリ（５）のデータとの論理和をとり、前記
   処理単位幅分の塗り潰しドットデータを出力する論理和
   回路（６）とを有することを特徴とする輪郭塗り潰し回
   路。
5. 【請求項５】 前記論理和回路（６）の出力を保持する
   展開書き込みバッファメモリ（７）と、 前記展開書き込みバッファ（７）の保持データが書き込
   まれる展開ビットマップメモリ（８）とを有することを
   特徴とする請求項４の輪郭塗り潰し回路。
6. 【請求項６】 前記ビットマップメモリの各ラインの処
   理単位幅分のデータを順次ライン方向に読み出し、前記
   第１のバッファメモリ（２）に書き込み、前記処理単位
   幅分のデータの塗り潰し動作を行った後、前記各ライン
   の次の処理単位幅分のデータを順次ライン方向に読み出
   し、前記第１ののバッファメモリ（２）に書き込み、前
   記処理単位幅分のデータの塗り潰し動作を行わせるため
   の制御回路（３）を有することを特徴とする請求項４又
   ５の輪郭塗り潰し回路。