JPS60245085A - 塗潰し処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はグラフィックプロセッサなどにおける塗潰し処
理方式に関する。

〔発明の背景〕

グラフィックプロセッサなどでは、ある枠線で囲まれた
領域内を所望塗潰しパターンで塗潰す処理がしばしば発
生する。このような場合、従来は第３図あるいは第４図
の方法により塗潰し処理を実現していた。

初め第３図の塗潰し処理方式を説明すると、ｌｌは塗潰
し処理結果のドツト情報を記憶するドツトメモリ、１２
はドツトメモリ１１と同容量の枠線情報書込メモリ、１
３は同じくドツトメモリ１１と同容量の始終点書込メモ
リ、１４は塗潰し範囲を規定する枠線情報、塗潰しパタ
ーン情報などが予め格納されているデータバッファであ
る。今。

データバッファ１４より枠線情報が読み出されて、図示
するように、メモリ１２に枠線情報が書込まれ、該枠線
情報から作成された始終点情報がメモリ１３に書込まれ
ているとする。塗潰し処理は。

例えばドツトメモリ１１のＹ、行に着目した場合、枠線
情報書込メモリ１２の枠線情報を参照して。

ａ点で塗潰しを開始して５点で一担やめ、０点で再び塗
潰しを開始してｄ点で終了とする。これをドツトメモリ
１１の各行について順次おこなう。

この処理中、始終点情報書込メモリ１３を同時に参照し
て、始終点位置（丸印点）が検出されたら、その点では
塗潰しの開始あるいは終了を禁止する。−１：れにより
、規定された枠線の領域内に対し、正しく塗潰し処理が
達成される。

第３図の塗潰し処理方式の欠点は、塗潰し処理専用にド
ツトメモリと同容量のメモリを２面必要とするため（即
ち、枠線情報書込メモリ１２と始終点情報書込メモリ１
３）、ハード量が膨大となることである。また、これら
のメモリに対して枠線情報、始終点情報をそれぞれ書込
むのに要する処理時間が無視できないことである。

次に第４図の塗潰し処理方式を説明すると、２１は塗潰
し処理結果のドツト情報を記憶するドツトメモリ、２２
は塗潰し範囲を規定する枠線情報、塗潰しパターン情報
などが予め格納されているデータバッファである。塗潰
し処理は例えば第５図の順序で行う。まずデ〉タバッフ
ァ２２より枠線情報を読出し、ドツトメモリ２１上の所
望塗潰し範囲１００を規定する（第５図（ａ））。続い
て第１枠線２０１をドツトメモリ２１上にドツト展開し
、該枠線の右隣接ドツト位置より塗潰し範囲１００の右
端位置１０１までの領域について塗潰し処理を行う（第
５図（ｂ））。この塗潰し処理は、既にドツトメモリ２
１に書込まれているドツトデータを読出し、これと塗潰
しパターンデータとの排他的論理和をとり、再びドツト
メモリ２１へ書込むことで行う。従って、ドツトメモリ
２１の既ドツトデータがＩＩ　ＯＩＩで塗潰しパターン
データがＩＩ　Ｉ　ＩＩの場合は、塗潰し処理結果とし
て１１１１１がドツトメモリ２１に書込まれ、既ドント
データがＩＩ　Ｉ　ＩＩで塗潰しパターンデータも１″
の場合は、塗潰し処理結果として′０″が書込まれる。

続いて第２枠線２０２をドツトメモリ２１上にドツト展
開し、該枠線２０２の右隣接位置より塗潰し範囲の右端
位置１０１までの領域について：既ドツトデータと塗潰
しパターンデータとの排他的論理和をとることにより、
第５図（ｃ）が得られる。続いて第３枠線２０３をドツ
トメモリ２１上にドツト展開し、同様の塗潰し処理を行
うことにより第５図（ｄ）が得られる。最後に第４枠線
２０４をドツトメモリ２１上にドツト展開し、同様の塗
潰し処理を行って第５図（ｅ）の最終結果を得、塗潰し
処理を終了とする。なお、枠線はどれからドツトメモリ
上に展開しても同一の結果が得られる。

この塗潰し処理方式は、最少のハード量で塗潰し処理を
行える利点があるが、既ドツトデータと塗潰しパターン
データの排他的論理和をとることで塗潰し処理を行うた
め、ドツトメモリの塗潰し範囲内に既に何らかの情報が
書き込まれている場合は、その部分の既書込み情報が抜
けるなど１期待した結果が得らない欠点を有している。

〔発明の目的〕

本発明の目的は、前述した従来方式の欠点を解消し、グ
ラフィック処理等において、特に塗潰し範囲を規定する
枠線が複雑な図形に対して効果的な塗潰し処理方式を提
供することにある。

〔発明の概要〕

本発明は塗潰し処理結果のドツト情報を記憶するドツト
メモリの他に、塗潰し処理専用に、ドツトメモリと同容
量の塗潰しマスクパターン書込メモリを一面用意する。

塗潰し処理を行う場合、まず第５図で説明したような処
理方式によって、塗潰すべき領域内を′べた黒″とした
塗潰しマスクパターンを前記マスクパターン書込メモリ
上に作成する。次にこの塗潰しマスクパターンと、所望
塗潰しパターン情報との論理積をとってドツトメモリに
書込み、塗潰し処理を行う。

〔発明の実施例〕

第１図は本発明の一実施例の概略構成図を示す。

第１図において、１は塗潰し情報データバッファ、２は
グラフィックプロセッサ、３は塗潰しマスクパターン書
込メモリ、４はドツトメモリである。

データバッファ１には塗潰し処理のため、枠線情報とし
ての各枠線の始終点座標アドレスと塗潰しパターン情報
（例えば斜線ハツチング、べた黒等）が格納されている
。塗潰し処理を行うグラフィックプロセッサ２での処理
はＡ、Ｂ、Ｃ，Ｄに大別される。まず、データバッファ
１より各枠線の始終点座標アドレス情報を取込み、これ
らの情報をもとに塗潰しマスクパターン書込メモリ３上
に塗潰し作業範囲１００を規定する（処理Ａ）。次に同
じく始終点座標アドレス情報をもとに塗潰しマ、スフパ
ターン書込メモリ３上に枠線を書込み、該覧 ）　枠線領域内を全て黒情報でうめて、塗潰しマスクパ
ターン５を作成する（処理Ｂ）。次に、始終点座標アド
レス情報をもとにドツトメモリ４上に枠線を書込む（処
理Ｃ）。最後にデータバッファ１より塗潰しパターン情
報を読み取り、ドツトメモリ４の枠線領域内に、前記メ
モリ３に格納された塗潰しマスクパターン５と該塗潰し
パターン情報との論理積結果を書込む（処理Ｄ）。この
ようにして、ドツトメモリ４には、塗潰しマスクパター
ン書込メモリ３のマスクパターン５に対し目的の塗′潰
し処理結果パターン６が形成される。第１国電は塗潰し
パターン情報を斜線ハツチングとした例１である。

、　第２図は上記塗潰しマスクパターン書込メモリ□ ３上に枠線を書込み、該枠線領域内を全て黒情報でうめ
て塗潰しマスクパターンを作成する処理Ｂの詳細を示し
たものである。これは基本的には第５図（ｂ）〜（ｅ）
の処理と同じである。マスクパターン書込メモリ３上の
既ドツトデータは、はじめオール゛″０″である。デー
タバッファ１より読込んだ始終点座標アドレス情報をも
とに塗潰しマスクパターン書込メモリ３上に第１枠線２
０１を書込み、該枠線２０１の右隣接位置より塗潰し作
業範囲の右端位置１０１までの領域について。既ドツト
データと゛′ｌ″情報（黒情報）との排他的論理和をと
って書込むことにより、第２図（ａ）の処理結果を得る
。続いて塗潰しマスクパターン書込メモリ３上に第２枠
線２０２を書込み、該枠線２０２の右隣接位置より塗潰
し作業範囲の右端位置１０１までの領域について、既ド
ツトデータと１１１　′１情報との排他的論理−和をと
ると、当該領域内の既ドツトデータは１″となっている
ため、第２図（ｃ）の処理結果を得る。同様の処理を、
第３枠線２０３の右隣接位置より塗潰し作業範囲の右端
位置１０１までの領域、第４枠線２０４の右隣接位置よ
り塗潰し作業範囲の右端位置１０１までの領域について
順次実行することにより、第２図（ｃ）、第２図（ｄ）
の処理結果を得る。この第２図（ｄ）の処理結果が最終
的な塗潰しマスクパターン５である。

第６図は上記マスクパターン作成処理に係わるハード構
成の一実施例、第７図はその処理フローを示す。なお、
ドツトデータは１６ドツトを１ワードとして読み書きさ
れるとする。始終点座標アドレス情報は１６ビツトから
なり、上位１２ビツトでワードアドレス、下位４ビツト
でワード内ドツトアドレスを指定するものとする。

塗潰し情報データバッファ１に格納されている第１枠線
の始終点座標アドレス情報を取込み、始点座標アドレス
をレジスタ３１に、終点座標アドレスをレジスタ３２に
セットする（ステップ３０１）。グラフィックプロセッ
サ制御部３５は上記始終点座標アドレス情報から第１枠
線のドツト座標を算出し、その第１番目の線分ドツトア
ドレス（これは始点座標アドレス情報に等しい）をレジ
スタ３１にあらためてセットし、該レジスタ３１の内容
を塗潰しマスクパターン書込メモリ３の書込アドレスと
してＩＩ　１　＃情報を書込む（ステップ３０２）。こ
れにより、第１枠線の第１番目の線分ドツトが塗潰しマ
スクパターン書込メモリ３に書込まれたことに・なる。

続いて上記レジスタ３１の下位４ビツトをシフトコント
ロールレジスタ３３に入れ（ステップ３０３）、上位１
２ビツトはワードアドレスレジスタ３４に入れる（ステ
ップ３０４）。一方、レジスタ３６にはｌワード＝１６
ビツトがオール１１１　Ｂであるデータが予め格納され
ている。シフタ３７はシフトコントロールレジスタ３３
で指定されたビット数分プラス１だけレジスタ３６のデ
ータを右ヘシフトし、書込データレジスタ３８へ格納す
る（ステップ３０５）。次に、ワードアドレスレジスタ
３４で示される塗潰しマスクパターン書込メモリ３の該
当アドレスのデータを読出し、読出しデータレジスタ３
９へ格納する（ステップ３０６）。次にレジスタ３８と
３９の内容を該当ビット対応にゲート４０で排他的論理
和をとった後、上記ワードアドレスレジスタ３４で示さ
れるメモリ３の同一アドレスに書込む（ステップ３０７
）。

次に、ワードアドレスレジスタ３４の内容を＋１しくス
テップ３０９）、レジスタ３６の１ワードがオールＩＩ
　１１１であるデータを直接書込データレジスタ３８へ
格納する（ステップ３１０）。その後、ステップ３０６
八戻り、ワードアドレスレジスタ３４で示される塗潰し
マスクパターン書込メモリ３の該当アドレスのデータを
読出しデータレジスタ３９に読出し、レジスタ３８と３
９の内容に対して排他的論理和をとった後、メモリ３の
同一アドレスに書込む。そして、ワードアドレスレジス
タ３４の内容を＋１する。以下、ワードアドレスレジス
タ３４の内容が塗潰し作業範囲の最大のアドレスを格納
したレジスタ４１の内容と一致するまで同様の動作を繰
り返す（ステップ３０８）。

ワードアドレスレジスタ３４とレジスタ４１の内容が一
致すると、比較回路４２は一致信号をグラフィックプロ
セッサ制御部３５に与える。

以上の処理で塗潰し作業範囲における第１枠線の１走査
線分の塗潰し処理が終了する。

続いてグラフィックプロセッサ制御部３５は第１枠線の
第２番目の線分ドツトアドレスをレジスタ３１にセット
し、ステップ３０２以降の処理を行う。そして、このス
テップ３０２以降の処理を。

レジスタ３１の内容が第１枠線の終点座標アドレスを格
納したレジスタ３２の内容と一致するまで繰り返す（ス
テップ３１１）。レジスタ３１とレジスタ３２の内容が
一致すると、比較回路４３は一致信号をグラフィックプ
ロセッサ制御部３５に与え、これによって第１枠線に係
る塗潰し処理（第２図（ａ）の処理）が終了する。

塗潰しの枠線がｎ木であれば、第７図の処理をｎ回繰り
返すことにより、塗潰しマスクパターン書込メモリ３に
目的の塗潰しマスクパターンが作成される。第１図にお
ける塗潰しマスクパターン５はｎ＝４の場合の一例であ
る。

上記塗潰しマスクパターンを塗潰しマスクパターン書込
メモリ３に作成した後、ドツトメモリ４上の枠線ドツト
を書込み（処理Ｃ）、その領域内について、塗潰しマス
クパターンと所望塗潰しマスクパターンとの論理積をと
り、その結果をドツトメモリ４上に書込むことによって
（処理Ｄ）、塗潰し処理が全て終了する。処理Ｃのドツ
トメモリ上に枠線ドツトを生成することは周知であり、
また、処理りはメモリ３と４を同時に動作させ、メモリ
３から読出されたマスクパターンと所望塗潰しパターン
との論理積結果をメモリ４上の該当ドツト位置に書込む
ことで達成されるため、これら処理の詳細は省略する。

〔発明の効果〕

以上の説明から明らな如く１本発明によれば次のような
効果が得られる。

（１）第３図の従来方式に比べ、メモリを１面減らすこ
とができるため、経済的であり、低価格製品への適用も
可能である。

（２）第４図の従来方式に比べ、メモリは１面増加する
ことになるが、塗潰しマスクパターンを用いることによ
り、高品質の出力結果を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の概略構成図、第２図は本発
明で用いる塗潰しマスクパターンの作成法を説明する図
、第３図は従来の塗潰し処理方式を示す図、第４図は従
来の塗潰し処理方式の他の例を示す図、第５図は第４図
による塗潰し処理を説明する図、第６図は本発明で用い
る塗潰しマスクパターンの作成に係わるハードウェア棉
成の一実施例を示す図、第７図は第６図の動作を説明す
るためのフロー図である。 ■・・・塗潰し情報データバッファ、　２・・・グラフ
ィックプロセッサ、　３・・・塗潰しマスクパターン書
込メモリ、　４塗潰し処理結果ドツトメモリ、５・・・
塗潰しマスクパターン、６・・・塗潰し処理方式。 第３図 １２ 第５図 第６因 ↓ しｒｉ −二二二→−

Claims (1)

【特許請求の範囲】
1. （１）ドツトメモリ上の所望領域を所望塗潰しパターン
   情報で塗潰す処理方式において、前記ドツトメモリと同
   容量の塗潰しマスクパターン書込メモリを用意し、該マ
   スクパターン書込メモリに塗潰すべき領域を全て論理″
   ′１″でうめたマスクパターンを形成し・、該マスクパ
   ターンと所望塗潰しパターン情報との論理積を前記ドツ
   トメモリに書込むことを特徴とする塗潰し処理方式。