JP2606176B2

JP2606176B2 - 図形処理装置

Info

Publication number: JP2606176B2
Application number: JP10505395A
Authority: JP
Inventors: 光郎大内
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-04-28
Filing date: 1995-04-28
Publication date: 1997-04-30
Anticipated expiration: 2012-04-30
Also published as: JPH0869537A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、直線や円の描画機能、
三角形や矩形の塗りつぶし、矩形領域内のメモリ・デー
タを別の矩形領域に転送するデータ転送機能などを有す
る図形処理装置に関し、特に図形を描画する領域を制限
するいわゆるクリッピング機能を有する図形処理装置に
関する。

【０００２】

【従来の技術】一般にクリッピングとは、メモリ上で定
義されたＸＹ座標によって規定される２点のビット（Ｘ
₁，Ｙ₁）、（Ｘ₂，Ｙ₂）（但し、Ｘ₁≦Ｘ₂，Ｙ₁
≦Ｙ₂）を対角線の端点とする矩形領域（クリッピング
・レクタングル）内（あるいは外）だけに図形を描画す
ることを許す機能をいう。

【０００３】従来のクリッピング方式としては、つぎの
２つが挙げられる。

【０００４】第１は、プリクリッピングとよばれる方法
で、これから描画しようとする図形とクリッピング・レ
クタングルの関係を数式的に解いて、クリッピング・レ
クタングル内に含まれる図形を描出するものである。た
とえば、クリピング・レクタングルと交差する直線ＡＢ
を描画する場合、この直線とクリッピング・レクタング
ル交点Ａ′，Ｂ′を求めて、実際に描画される直線Ａ′
Ｂ′だけ得る方式である。

【０００５】第２は、描画を行う図形の１ドットに対応
するメモリ上のＸＹ座標をドット毎に各々計算し、これ
らを逐次クリッピング・レクタングルの対角線の端点の
座標と比較し、描画を行おうとするドットが描画不可領
域に含まれた場合に描画を無効とする方法である。

【０００６】

【発明が解決しようとする課題】前述した従来のクリッ
ピング方式は、以下に述べる欠点があった。

【０００７】まず前者のプリクリッピングは、直線や円
などの図形とクリッピング・レクタングルの交点を求め
るための前処理に乗算や除算を含む複雑な演算が必要で
ある。描画不可領域は描画しなくてすむため、実際の描
画については高速に実行できるが、前処理のために非常
に長い時間が要求されるという欠点と、高速に乗除算を
実行できるハードウェアを必要とするため非常に高価な
グラフィクス装置になってしまうという欠点がある。

【０００８】一方、後者の方法は、直線、円など１ドッ
ト単位で描画座標点を計算して行くような線図形には適
しているが、矩形領域の如き平面図形の処理には不便
で、とくにある矩形領域内のデータを別の矩形領域に転
送するいわゆるＢＩＴＢＬＴ（ＢＩＴＢＬｏｃｋＴ
ｒａｎｓｆｅｒ）などのように、ワード単位で複数ドッ
トを同時に処理した方が高速処理できる処理には利用で
きなかった。従って、この方法を採用した図形処理装置
では、ＢＩＴＢＬＴも１ドット単位でおこなわざるをえ
ないため処理速度が極めて遅いという欠点があった。例
えば、メモリ上のある矩形領域をクリッピング・レクタ
ングルと重複する矩形領域へ移し、その重複部分だけを
描画する場合、矩形領域の移動を１ビット毎行なわなけ
ればならない。

【０００９】

【課題を解決するための手段】本発明は、１ドット単位
および１ワード単位の両方の処理において高速クリッピ
ング処理を実現させるため、クリッピング用マスク情報
と描画マスク情報とを夫々独立に生成するという概念を
導入することにより、従来の欠点を除去し処理速度を大
幅に短縮した図形処理装置を提供するものである。

【００１０】クリッピング用マスク・データの生成は、
次のようなシーケンスで実現される。まず、クリッピン
グ・レクタングルを対角線の２端点により定義する。実
際の描画は描画許可領域、描画不可領域に無関係に行う
必要はあるが、描画を行う各ワードの先頭ドットのＸＹ
座標を示すワードアドレスとクリッピング領域の端点
（右端と左端）のＸＹ座標を示す両ワードのワードアド
レスを遅次比較し、その比較結果によって描画するワー
ドのうちどのビットの処理を行うかを定めるクリッピン
グ・マスク情報を生成する。そのクリッピング・マスク
情報と、別に生成した描画マスク情報とを基にして実際
にメモリに書込むデータを生成するものである。

【００１１】本発明の図形処理装置は、メモリ上の各ビ
ットにＸＹ座標を定義し、前記メモリ上にワード単位で
描画を行う図形処理装置であって、描画するワードの特
定位置のビットの座標（Ｘ，Ｙ）を逐次計算する座標演
算手段と、ＸＹ座標上に（Ｘ ₁，Ｙ₁），（Ｘ₂，
Ｙ₂）（但しＸ₁≦Ｘ₂，Ｙ₁≦Ｙ₂）を対角線の端点
とする矩形領域を定義し、前記Ｘ₁，Ｙ₁およびＸ₂，
Ｙ₂を前記Ｘ，Ｙと比較することによって描画するワー
ドが前記矩形領域内か外か、あるいは前記矩形領域の境
界を含んでいるかを判定する比較手段と、前記比較手段
の比較結果によって、描画するワードのうちどのビット
の処理を行うかを定める第１のマスク情報を生成する第
１のマスク生成手段と、描画する図形の形状により、描
画するワードのうちどのビットの処理を行うか否かを定
める第２のマスク情報を生成する第２のマスク生成手段
とを有しており、これら第１、第２のマスク情報をマス
クパターンＲＯＭを用いて生成している。

【００１２】

【実施例】

実施例１次に本発明の第１の実施例について図面を参照して詳細
に説明する。

【００１３】第１図は第１の実施例の図形処理装置の主
要なブロックを示す図、第３図はクリッピング・レクタ
ングルとデータ転送領域を示す図、第４図はクリッピン
グ・マスクの生成条件を示す図、第５図は描画マスクの
生成条件を示す図である。

【００１４】最初に、第３図を用いてデータ転送処理時
のクリッピングについて説明する。第３図は、メモリ上
に定義したＸＹ座標平面上のクリッピング・レクタング
ルとデータ転送領域の１例を示したものである。クリッ
ピング・レクタングルとして、点（Ｘ_min，Ｙ_min）と
（Ｘ_max，Ｙ_max）を対角線の端点とする長方形を定義
する。また、データ転送領域は、点（Ｘ_s，Ｙ_s）と
（Ｘ_e，Ｙ_e）を対角線の端点とする長方形でクリッピ
ング・レクタングルの一部と斜線部で重複している。ク
リッピング・レクタングルの左端はワード境界からＬＥ
ＦＴ分ずれており、右端はＲＩＧＨＴ分ずれている。デ
ータ転送領域もその左端はワード境界からＤＳ分ずれて
おり、右端はＤＥ分ずれている。この例では、データ転
送領域と同一形状の別の矩形領域のデータを図示データ
転送領域にブロック転送し、クリッピング・レクタング
ルと重複する斜線部にのみ転送されたデータが書込まれ
る。なお、本実施例では１ワードのビット数を１６ビッ
トとし、データ転送はワード単位で行われる。

【００１５】次に、上記のようなクリッピングを実現す
るためのハードウェア回路について第１図をもとに説明
する。第１図に於いて、１は描画マスク演算回路、２は
クリッピング比較回路、３はＸＹ座標演算回路、４はマ
スク・パターンＲＯＭ、５はＡＮＤ回路、６はメモリ・
データ演算回路、７はクリッピング・マスク・レジス
タ、８，９はマルチプレクサ、１０〜１３はそれぞれ４
ビットのパラメータ・レジスタ、１４は選択制御回路、
３０〜３４は制御信号線、３５〜４０はデータ・バスで
ある。これらの各機能は以下の動作説明により明らかに
なるであろう。

【００１６】まず、第１にクリッピング・マスク生成に
ついて説明する。クリッピング・マスクは次の４つの処
理を行うことによって作成される。

【００１７】１）ＸＹ座標演算回路３に於いて、次に描
画を行うべきワード（データ転送されるべき領域のワー
ド）の先頭ビット（ワードアドレス）のＸＹ座標の計算
を行う。Ｘ座標は直前のＸ値に１６を加えることによっ
て計算する。Ｙ座標は水平方向においては変化がなく、
垂直方向に対して＋１される。ＸＹ座標演算回路は加減
算回路でよい。

【００１８】２）クリッピング比較回路２に於いて、あ
らかじめ設定されたクリッピング・レクタングルの座標
値（Ｘ_min，Ｙ_min），（Ｘ_max，Ｙ_max）とＸＹ座標
演算回路３からデータ・バス３５に出力されたＸ，Ｙ両
座標値とを用いて次のような４種類の演算を行う。

【００１９】Ｙ−Ｙ_min，Ｙ−Ｙ_max，Ｘ−Ｘ_min，Ｘ−Ｘ_max 各演算結果によって、それぞれの大小関係を示す信号を
信号線３１に出力する。なお、ワード単位でデータ転送
しているため比較もワード単位で行なう方がよい。従っ
てＸ_min，Ｘ_maxについてはその下位４ビットを“００
００”とし、（Ｘ_min，Ｙ_min），（Ｘ_min，
Ｙ_max），（Ｘ_max，Ｙ_max），（Ｘ_ma _x，Ｙ_min）を
夫々仮想的に点Ａ，Ｂ，Ｃ，Ｄ（第３図）に定めてい
る。

【００２０】３）選択制御回路１４は、信号線３１上の
信号をもとにマルチプレクサ８および９の選択信号を生
成し、夫々信号線３３，３４に出力する。

【００２１】４）選択信号によって、クリッピング・マ
スクの左端ビット位置情報および右端ビット位置情報を
決定し、それらをアドレス線３６および３７に出力して
マスク・パターンＲＯＭ４をアクセスする。ビット位置
情報の決定方法については後で述べる。ＲＯＭ４から読
出されたデータはクリッピング・マスクデータとしてデ
ータ・バス３８を介してクリッピング・マスク・レジス
タ７にラッチされる。ラッチ信号は、２）の演算結果が
出力された次のサイクルでクリッピング比較回路２から
信号線３２を介して供給される。

【００２２】クリッピング・マスク情報はクリッピング
・レクタングルによって規定された描画許可領域と描画
不可領域とを示す情報である。従って、クリッピング・
レクタングルのＸ_min，Ｘ_max，Ｙ_min，Ｙ_maxとデー
タ転送先領域の各ワードの先頭アドレスを示す座標値と
を比較して、転送先領域の各ワードがクリッピング・レ
クタングルの内か外かをワード単位でチェックし、クリ
ッピング・レクタングルによって定められた描画許可領
域内に存在するドットに対してのみ描画許可情報（本実
施例では“１”）を与え、描画不可領域に存在するドッ
トには描画不可情報（本実施例では“０”）を与える。
例えば、第３図ではクリッピング・レクタングルの内側
を描画許可領域、外側を描画不可領域と定めているの
で、クリッピング・レクタングル内の座標値に対しては
マスク情報として“１”が与えられ、それ以外の座標値
に対しては“０”が与えられる。

【００２３】さらに、ワード単位で処理を行なっている
ので、クリッピング・レクタングルのＸ_minおよびＸ
_max座標値がワードの先頭座標値と一致しない場合があ
る。これに対してはその補正が必要である。かかる補正
を行なうためにクリッピング・レクタングルの左端ビッ
ト位置情報（Ｘ_min）が、これを含むワードの先頭座標
値（Ｘ′_min）（第３図では直線ＡＢによって定められ
るＸ座標値）（下位４ビットはすべて“０”）から何ビ
ットずれているかを示す数値の２進コード（ＬＥＦＴ）
がパラメータレジスタ１１に予め設定されている。クリ
ッピング・レクタングルの右端ビット位置情報
（Ｘ_max）については、これを含むワードの先頭座標値
（Ｘ′_max）に対しそのずれを示す数値の２進コード
（ＲＩＧＨＴ）が予めパラメータレジスタ１３に設定さ
れている。

【００２４】ＸＹ座標演算回路３によって作成される転
送先領域の各ワードの先頭座標値とクリッピング・レク
タングルの境界座標との比較は第４図に示す条件に基い
て行われる。比較回路２は第６図に示されており、転送
先領域の各ワードの先頭座標を作成するＸＹ座標演算回
路３から出力されるＸ，Ｙ各座標がレジスタ６０に格納
される。一方クリッピング・レクタングルを規定するＸ
_min，Ｘ_max座標はレジスタ６１に、Ｙ_min，Ｙ_max座
標はレジスタ６２に夫々予め格納されている。ここで
は、１ビット座標は１６ビットで指定されるため、比較
回路６４は夫々１６ビットの２入力端（Ａ，Ｂ）を有し
ている。Ａ入力端にはレジスタ６０から転送先領域の各
ワードの先頭座標が入力される。一方、Ｂ入力端にはマ
ルチプレクサ６３によって選択された方のレジスタの内
容が入力される。比較はまずずれのないＹ座標から先に
行われる。Ｙ座標については、レジスタ６０から出力さ
れたＹ座標とレジスタ６２から出力されたＹ座標（Ｙ
_min，Ｙ_max）とが比較される。Ｘ座標については、Ｘ
Ｙ座標演算回路３によって作成される各ワードの先頭Ｘ
座標はその４ビットが必ず“００００”である（ワード
内のビット位置が下位４ビットで指定される故）から、
レジスタ６１からは下位４ビットを除く上位１２ビット
だけが出力され、下位４ビットには全て“０”が付加さ
れてマルチプレクサ６３に入力される。こうすることに
よって、比較回路６４はＸ座標に対して実質的に上位１
２ビットの比較を行なうだけでよい。

【００２５】今、レジスタ６０から出力されるＹ座標が
レジスタ６２から出力されるＹ_min 座標およびＹ_max座
標に対して第４図のようにＹ＜Ｙ_minあるいはＹ＞Ｙ
_maxとなる時は、転送先領域のワードの全ビットがクリ
ッピング・レクタングルの外にあるため、Ｘ座標の比較
せずともクリッピング・マスク情報（１６ビット）はす
べて描画不可情報（オール“０”）となる。

【００２６】さらに、Ｙ≧Ｙ_minおよびＹ≦Ｙ_maxの場
合はＹ座標に関してはクリッピング・レクタングル内に
存在するため、Ｘ座標の比較がＹ座標に続いて行なわれ
る。結果は次の様になる。

【００２７】（１）Ｘ＞Ｘ′_minかつＸ＜Ｘ′_maxの
時：転送先領域のワードの全ビットがクリッピング・レ
クタングル内に存在するので、クリッピング・マスク情
報はすべて描画許可情報（オール“１”）となる。

【００２８】（２）Ｘ＝Ｘ′_minかつＸ＜Ｘ′_maxの
時：転送先領域のワードがクリッピング・レクタングル
左端を含むため、その補正値（ＬＥＦＴ）を用いてワー
ドの先頭からＬＥＦＴによって規定されるビットが描画
不可情報（“０”）となり、それ以降は描画許可情報
（“１”）となる。

【００２９】（３）Ｘ＞Ｘ′_minかつＸ＝Ｘ′_maxの
時：転送先領域のワードがクリッピング・レクタングル
の右端を含むため、その補正値（ＲＩＧＨＴ）を用いて
ワードの先頭からＲＩＧＨＴによって規定されるビット
が描画許可情報（“１”）それ以降が描画不可情報
（“０”）となる。

【００３０】（４）Ｘ＝Ｘ′_minかつＸ＝Ｘ′_maxの
時：転送先領域のワードがクリッピング・レクタングル
の左端と右端の両方を含むため、ワードの先頭からＬＥ
ＦＴによって規定されるビットが描画不可情報
（“０”）、ワードの先頭からＲＩＧＨＴ−ＬＥＦＴに
よって規定されるビットが描画許可情報（“１”）、そ
れ以降が描画不可情報（“０”）となる。

【００３１】（５）Ｘ＜Ｘ′_minあるいはＸ＞Ｘ′_max
の時：転送先領域のワードの全ビットがクリッピング・
レクタングルの外にあるため、すべて描画不可情報
（“０”）となる。

【００３２】以上のようにしてクリッピング・マスク情
報を作成できるが、これをランダムロジック回路で作成
するとハードウェア回路が非常に複雑になるので、本実
施例ではテーブルメモリを用いてクリッピング・マスク
情報の作成を簡易化している。テーブルメモリとしてマ
スクＲＯＭ４（第１図）を用いる。

【００３３】第１図に戻って、マスク・パターンＲＯＭ
４にはマルチプレクサ８の出力（４ビット）がアドレス
線３６を介して上位アドレスとして入力され、マルチプ
レクサ９の出力（４ビット）がアドレス線３７を介して
下位アドレスとして入力される。この実施例では１アド
レスが８ビットからなり、２５６個のパターン（前述た
クリッピング・マスク情報と後述する描画マスク情報が
含まれる）が予め記憶されている。１パターンは１６ビ
ットからなる。クリッピング・マスク情報は第４図に示
すように、クリッピング・レクタングルより外側のワー
ドはいすれもオール“０”、すべてが内側のワードはい
ずれもオール“１”であるから、オール“０”およびオ
ール“１”は夫々共通のアドレスでアクセスできるよう
に、本実施例ではアドレスの上位４ビットが“１１１
１”＝（１５）、下位４ビットが“００００”＝（０）
の時、クリッピング・マスク情報としてオール“０”
が、上位４ビットのアドレスが“００００”＝（０）、
下位４ビットのアドレスが“１１１１”＝（１５）の時
クリッピング・マスク情報としてオール“１”が読出さ
れるようにアドレスを割り付けている。転送先領域のワ
ードがクリッピング・レクタングルの左端のみを含む場
合（Ｘ＝Ｘ′_min）はアドレスの上位４ビットをＬＥＦ
Ｔとし、下位４ビットを“１１１１”＝（１５）とす
る。また、右端のみを含む場合（Ｘ＝Ｘ′_max）アドレ
スの下位４ビットをＲＩＧＨＴとし、上位４ビットを
“００００”（＝０）とする。左端と右端との両方を含
む場合はアドレス上位および下位を夫々ＬＥＦＴ，ＲＩ
ＧＨＴとする。描画許可情報および不可情報はＬＥＦ
Ｔ，ＲＩＧＨＴの数によって予め定まるので、これをテ
ーブル化してＲＯＭ４に記憶しておけばよい。この結
果、任意のクリッピング・レクタングルに対して所望の
クリッピング・マスク情報が得られる。

【００３４】次に、描画マスク情報の作成について説明
する。描画マスク情報はデータ転送先の各ワードが座標
（Ｘ_e，Ｙ_e）と（Ｘ_s，Ｙ_s）を対角線の頂点とする
データ転送先の矩形領域内にあるか否かを識別するため
のマスク情報である。描画マスク情報の生成は次の３つ
の処理によって行われる。

【００３５】１）描画マスク演算回路１に於いて、デー
タ転送領域のＸ方向のワード数は解っているので、同領
域からのワード転送がＸ方向に進む毎にその転送数を計
数することにより、転送されるワードが第１ワードであ
るか、最終ワードであるか、それら以外のワードである
かを検出し、検出信号を信号線３０に出力する。

【００３６】２）選択制御回路１４は、検出信号をもと
にマルチプレクサ８および９の選択信号を生成し、信号
線３３および３４に出力する。

【００３７】３）選択信号によって、描画マスクの左端
ビット位置情報および右端ビット位置情報を決定し、そ
れらをアドレス線３３，３４に出力してマスク・パター
ンＲＯＭ４をアクセスする。ＲＯＭ４からは描画マスク
・データが読出され、データ・バス３８に出力される。

【００３８】本実施例では、描画マスク情報は第３図の
（Ｘ_s，Ｙ_e）と（Ｘ_s，Ｙ_s），（Ｘ_e，Ｙ_s）と
（Ｘ_e，Ｙ_e）を頂点とする矩形領域に対して求められ
る。データはワード単位で転送されるので、描画マスク
情報もクリッピング・マスク情報と同様にワード単位で
作成される。従って、データ転送先領域を規定するＸ座
標Ｘ_s，Ｘ_eの下位４ビットを夫々“００００”とし、
第３図のＥＦＧＨによって定義される仮想矩形領域がデ
ータ転送先領域の各ワードの先頭座標と比較される。描
画マスク情報は水平方向における先頭ワードと最終ワー
ドだけがデータ転送先領域の右端と左端にまたがる可能
性があり、それ以外のワードはすべてデータ転送先領域
内に包含されるため、描画マスク演算回路１は転送先の
ワードが各水平方向に対して先頭か最終かそれともその
中間かを検出するだけでよい。検出結果、先頭ワードの
場合、補正値ＤＳが予め格納されているパラメータレジ
スタ１０が選択され、最終ワードの場合補正値ＤＥが予
め格納されているパラメータレジスタ１２が選択され
る。先頭ワードに対しては、第５図に示されるようにア
ドレスの上位４ビットがＤＳ，下位４ビットがオール
“１”（＝１５）となる。最終ワードに対してはアドレ
スの上位４ビットがオール“０”（＝０）、下位４ビッ
トがＤＥとなる。また、中間ワードの場合は、オール
“１”となるのでクリッピング・マスク情報のオール
“１”と同じアドレス（上位４ビットがオール“０”、
下位４ビットがオール“１”）が選ばれる。この結果、
マスク・パターンＲＯＭ４から読み出されたパターンは
描画マスク情報として信号線３８を介してＡＮＤ回路５
に送られる。

【００３９】以上のようにして、転送される各ワードに
対して夫々ワード単位でクリッピング・マスク情報と描
画マスク情報が生成され、ＡＮＤ回路５において対応す
るビット同志のＡＮＤ演算が行なわれる。ＡＮＤ演算の
結果その出力が“１”となったビットが第３図の斜線内
のビットであり、そのビットに対応する転送元データの
ビットのみがメモリ・データ演算回路によって転送先の
データと置換される。すなわち、メモリ・データ演算回
路６では、データ・バス４０を介して入力した転送元デ
ータと転送先データを、ＡＮＤ回路５から信号線３９を
介して印加される最終的なマスク・データをもとに処理
してデータ・バス４０に出力する。本実施例では、マス
ク・データ１６ビットのうち、“１”であるビット位置
についてのも、転送元データを転送先データに置き換え
るようにしている。この結果、第３図の斜線部のみのデ
ータを書き換えることができる。

【００４０】以上により、ワード単位で描画を行う際の
クリッピングが高速かつ容易に実現できるのである。

【００４１】実施例２次に本発明の第２の実施例について図面を参照して説明
する。

【００４２】いままでの説明では、描画許可領域はクリ
ッピング・レクタングルの内側を指していたが、第２の
実施例はクリッピング・レクタングルの外側を描画許可
領域に指定するものである。

【００４３】第２図は第２の実施例の図形処理装置の主
要なブロックを示す図である。第２図は、第１図とほぼ
同じであるが、クリッピング・マスク・レジスタの入力
が２系統になっており、データ・バス３８のマスク・デ
ータをそのまま入力するか、反転回路５２で反転して入
力するかを選択するマルチプレクサ５０と、その選択信
号５１が追加されている。

【００４４】動作は、ほぼ第１の実施例と同じであり、
描画許可領域をモード指定の選択信号５１で切り換える
ことによって、反転回路５２の出力をクリッピング・マ
スク情報とすれば、第３図のクリッピング・レクタング
ルの外側が描画許可領域となる。

【００４５】

【発明の効果】以上の説明で明らかなように、クリッピ
ングのためのマスク・データを本来の描画マスクと独立
に生成することにより、ワード単位での高速描画を実現
することができる。又、描画不可領域と描画許可領域の
指定も簡単であり、クリッピング・レクタングルの内側
／外側いずれをも描画許可領域とすることができる。

【００４６】なお、実施例では、描画機能としてデータ
転送機能をとりあげて説明したが、本発明の主旨は描画
の種類には制限されないものである。また、直線や円等
ドット単位の描画については、第６図で示したような、
クリッピング座標値の下４ビットの補正をしないような
選択回路を設ければ、他はワード描画の場合と全く同じ
動作でクリッピングを実現できることは明白である。さ
らに、クリッピング・マスク情報と描画マスク情報とを
別々のＲＯＭで生成するようにしてもよい。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図。

【図２】本発明の第２の実施例を示すブロック図。

【図３】クリッピング・レクタングルとデータ転送領域
を示す図。

【図４】マスク情報の生成条件を示す図。

【図５】描画マスク情報の生成条件を示す図。

【図６】クリッピング比較回路２のブロック図。

【符号の説明】

１描画マスク演算回路２クリッピング比較回路３ＸＹ座標演算回路４マスク・パターンＲＯＭ５ＡＮＤ回路６メモリ・データ演算回路７クリッピング・マスク・レジスタ８，９マルチプレクサ１０〜１３４ビットのパラメータ・レジスタ１４選択制御回路３０〜３４制御信号線３５〜４０データ・バス５０マルチプレクサ５１選択信号

Claims

(57)【特許請求の範囲】

【請求項１】メモリ上の各ビットにＸＹ座標を定義
し、前記メモリ上にワード単位で描画を行う図形処理装
置において、描画対象部分に含まれる各ワードのワード
アドレスを逐次発生する座標演算手段と、ＸＹ座標上に
（Ｘ₁，Ｙ₁）で示される第１の点と（Ｘ₂，Ｙ₂）で
示される第２の点（但し、Ｘ₁≦Ｘ₂，Ｙ₁≦Ｙ₂）を
対角線の端点とする矩形領域を定義し、前記第１の点を
有するワードのワードアドレスおよび前記第２の点を有
するワードのワードアドレスを前記座標演算手段から発
生された描画すべきワードのワードアドレスと比較する
ことにより前記描画すべきワードが前記矩形領域の内か
外かあるいは前記矩形領域の境界を含んでいるかを判定
する比較手段と、前記比較手段からの比較結果によっ
て、前記描画すべきワードの中のどのビットに対し処理
を行うかを指定する第１のマスク情報を生成する第１の
マスク生成手段と、前記描画すべきワードの前記描画対
象部分における位置に応じて前記描画すべきワードの中
のどのビットに対し処理を行うかを指定する第２のマス
ク情報を生成する第２のマスク生成手段と、前記描画す
べきワードの中の前記第１および第２のマスク情報の両
方により指定されたビットに対し描画処理を行う手段と
を備え、前記第１および第２のマスク情報は、マスクパ
ターンＲＯＭを用いて生成される図形処理装置。