KR100195199B1 - 메타얼라인 모드 데스티네이션 어드레스 발생회로 및 이를 이용한 그래픽 콘트롤러 - Google Patents

메타얼라인 모드 데스티네이션 어드레스 발생회로 및 이를 이용한 그래픽 콘트롤러 Download PDF

Info

Publication number
KR100195199B1
KR100195199B1 KR1019950059503A KR19950059503A KR100195199B1 KR 100195199 B1 KR100195199 B1 KR 100195199B1 KR 1019950059503 A KR1019950059503 A KR 1019950059503A KR 19950059503 A KR19950059503 A KR 19950059503A KR 100195199 B1 KR100195199 B1 KR 100195199B1
Authority
KR
South Korea
Prior art keywords
window
bits
start address
destination
meta
Prior art date
Application number
KR1019950059503A
Other languages
English (en)
Other versions
KR970049396A (ko
Inventor
채종석
박선근
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950059503A priority Critical patent/KR100195199B1/ko
Publication of KR970049396A publication Critical patent/KR970049396A/ko
Application granted granted Critical
Publication of KR100195199B1 publication Critical patent/KR100195199B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Graphics (AREA)
  • Image Generation (AREA)
  • Digital Computer Display Output (AREA)

Abstract

메타얼라인 모드 데스티네이션 어드레스(META Align Mode Destination Address) 발생회로 및 이를 이용한 그래픽 콘트롤러가 포함되어 있다. 본 발명은 강제적으로 소오스 윈도우의 시작 어드레스와 메타 데스티네이션 윈도우, 즉 새로운 윈도우의 시작 어드레스를 동일하게 만듬으로써, 윈도우즈 환경에서 비얼라인 경우가 발생하더라도 그래픽 콘트롤러가 내부적으로 얼라인 경우로 동작하게 되므로, 새로운 결과 윈도우의 처리과정을 단순화하여 처리시간을 줄일 수 있으며, 이에 따라 디스플레이 속도를 높일 수 있는 장점이 있다.

Description

메타얼라인 모드 데스티네이션 어드레스 발생회로 및 이를 이용한 그래픽 콘트롤러
제1도는 일반적인 윈도우 화면을 나타내는 도면.
제2도는 윈도우 이동의 개념을 나타내는 도면.
제3도는 비얼라인 경우의 소오스 윈도우 및 데스티네이션 윈도우 데이터의 예를 나타내는 도면.
제4도는 본 발명에 따른 그래픽 콘트롤러의 메타얼라인 모드 데스티네이션 어드레스 발생회로의 블럭도.
본 발명은 그래픽 콘트롤러(Graphic Controller)에 관한 것으로, 특히 그래픽 콘트롤러에 있어서 메타얼라인 모드 데스티네이션 어드레스(META Align Mode Destination Address) 발생회로 및 이를 이용한 그래픽 콘트롤러에 관한 것이다.
컴퓨터의 윈도우즈(Windows) 환경에서는, 그래픽 콘트롤러가 그래픽 모드로 화면상의 모든 점을 계산하여 그리게 되는 데, 이렇게 모든 점을 일일이 계산하게 되면 화면의 디스플레이(Display) 속도가 늦어지게 된다.
따라서 그래픽 콘트롤러는 윈도우즈 환경에서 디스플레이 속도를 높이기 위하여 여러 가지 기능(Function)들을 사용하는 데, 이중에서 주로 사용되는 기능은 여러 가지 크기의 윈도우를 화면의 여러 곳으로 이동하는 비트 블락 트랜스퍼(Bit Block Transfer, 이하 BITBLT라 칭함) 기능이다.
이하 첨부도면을 참조하여 상기 BITBLT 기능에 대하여 간단히 설명한다.
제1도는 일반적인 윈도우 화면을 나타내는 도면이고, 제2도는 윈도우 이동의 개념을 나타내는 도면이다.
제1도 및 제2도를 참조하면, 제1도에서 윈도우1이 윈도우2로 이동하여 그 결과로서 제2도에 보여진 바와 같은 결과 윈도우가 만들어지게 된다.
제2도와 같은 결과를 얻기 위해서, 그래픽 콘트롤러는 먼저 상기 윈도우1의 시작 어드레스(Start Address)에서 데이터를 읽어 오고 상기 윈도우2의 시작 어드레스에서 데이터를 읽어 온 다음, 상기 2개의 데이터를 내부적으로 처리한 후 그 결과 데이터를 상기 윈도우2에 쓴다.
따라서 화면상에는 상기 윈도우1이 윈도우2로 이동하여 형성된 새로운 결과 윈도우가 나타나게 된다.
상기 BITBLT 기능에 있어서, 그래픽 콘트롤러가 윈도우1의 시작 어드레스와 윈도우2의 시작 어드레스를 읽었을 때, 상기 2개 윈도우의 시작 어드레스의 하위 어드레스가 동일할 때를 얼라인(Align) 경우라 하고, 상기 하위 어드레스가 다를 때를 비얼라인(Unalign) 경우라 한다.
상기 얼라인 경우에는 그래픽 콘트롤러가 내부에서 결과 윈도우를 계산하는 과정이 단순하므로 시간이 많이 소요되지 않지만, 상기 비얼라인 경우에는 결과 윈도우를 계산하는 과정이 복잡하여 시간이 많이 소요되는 문제점이 있으며, 일반적으로 윈도우즈 환경에서는 비얼라인 경우가 많이 발생한다.
따라서 본 발명의 목적은 상기한 문제점을 해결하기 위하여, 윈도우즈 환경에서 비얼라인 경우가 발생하더라도 그래픽 콘트롤러 내부적으로 얼라인 경우로 동작하게 함으로써, 결과 윈도우의 처리과정을 단순화하여 처리시간을 줄일 수 있는 메타얼라인 모드 데스티네이션 어드레스(META Align Mode Destination Address) 발생회로 및 이를 이용한 그래픽 콘트롤러를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 메타얼라인 모드 데스티네이션 어드레스 발생회로는, 컴퓨터의 윈도우즈 환경에서 소오스 윈도우의 데이터와 데스티네이션 윈도우의 데이터를 조합하여 새로운 윈도우를 만드는 비트블락 트랜스퍼 기능을 갖는 그래픽 콘트롤러의 어드레스 발생회로에 있어서,
제어신호가 인에이블되면, 상기 소오스 윈도우 및 상기 데스티네이션 윈도우의 시작 어드레스들의 하위 n비트를 각각 한비트씩 입력으로 받아, 각각 상기 소오스 윈도우의 시작 어드레스의 비트를 선택하여 상기 새로운 윈도우의 시작 어드레스의 하위 n비트의 각 비트로서 출력하는 n개의 멀티플렉서를 구비하는 것을 특징으로 한다.
또한 상기 다른 목적을 달성하기 위한 본 발명에 따른 그래픽 콘트롤러는,
컴퓨터의 윈도우즈 환경에서 비얼라인 경우로서 소오스 윈도우의 시작 어드레스의 하위 n비트와 데스티네이션 윈도우의 시작 어드레스의 하위 n비트가 틀릴때, 메타 데스티네이션 윈도우, 즉 새로운 윈도우의 시작 어드레스의 하위 n비트를 상기 소오스 윈도우의 시작 어드레스의 하위 n비트와 일치하도록 만드는 메타얼라인 모드 데스티네이션 어드레스 발생수단을 구비하고,
상기 메타얼라인 모드 데스티네이션 어드레스 발생수단은
상기 제어신호가 인에이블되면, 상기 소오스 윈도우 및 상기 데스티네이션 윈도우의 시작 어드레스들의 하위 n비트를 각각 한비트씩 입력으로 받아, 각각 상기 소오스 윈도우의 시작 어드레스의 비트를 선택하여 상기 메타 데스티네이션 윈도우의 시작 어드레스의 하위 n비트의 각 비트로서 출력하는 n개의 멀티플렉서를 구비하는 것을 특징으로 한다.
이하 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제3도는 비얼라인 경우의 소오스 윈도우 데이터 및 데스티네이션 윈도우 데이터의 예를 나타내는 도면으로서, 본 발명의 이해를 돕기 위하여 간단히 설명한다.
상술한 제1도에서 윈도우1을 소오스(Source) 윈도우라고 하고 윈도우2를 데스티네이션(Destination) 윈도우라고 하며, 윈도우즈 환경에서 사용되는 BITBLT 기능은, 소오스 윈도우를 데스티네이션 윈도우로 이동시켜 상기 데스티네이션 윈도우가 있는 자리에 소오스 윈도우의 데이터와 데스티네이션 윈도우의 데이터를 조합하여 새로운 윈도우를 만드는 것이라는 것은 이미 상술하였다.
메모리 데이터버스 폭(Data Bus Width)이 32비트(Bit)라고 할 때, 소오스 윈도우의 시작 어드레스가 발생하면 그래픽 콘트롤러는 메모리로부터 4개의 소오스 윈도우 픽셀 데이터(Pixel Data)를 가져 올 수 있고, 마찬가지로 데스티네이션 윈도우의 시작 어드레스가 발생하면 그래픽 콘트롤러는 메모리로부터 4개의 데스티네이션 윈도우 픽셀 데이터를 가져 올 수 있다.
이때 상기 소오스 윈도우의 시작 어드레스의 하위 2비트와 상기 데스티네이션 윈도우의 시작 어드레스의 하위 2비트가 다르면, 즉 비얼라인 경우가 발생하면, 제3도와 같은 데이터 형태가 되어 소오스 및 데스티네이션 윈도우의 유효한 데이터의 갯수가 달라지게 된다.
따라서 상기와 같은 비얼라인 경우가 발생하게 되면, 다른 여분의 소오스 윈도우 데이터나 데스티네이션 윈도우 데이터가 필요하게 되어 결과 윈도우의 데이터를 만들어 내는 과정이 복잡하고 많은 시간이 소요되게 된다.
제4도는 본 발명에 따른 그래픽 콘트롤러의 메타얼라인 모드 데스티네이션 어드레스 발생회로의 블럭도이다.
제4도를 참조하면, 상기 메타얼라인 모드 데스티네이션 어드레스 발생회로는, 소오스 윈도우의 시작 어드레스의 하위 2비트(S-add0, S-add1)및 데스티네이션 윈도우의 시작 어드레스의 하위 2비트(D-add0, D-add1)를 각각 한비트씩 입력으로 받아, 메타얼라인 모드 제어신호(Mode)가 인에이블될 때 메타 데스티네이션 윈도우, 즉 새로운 윈도우의 시작 어드레스의 각각의 비트(M-add0, M-add1)를 출력시키는 2개의 멀티플렉서(MUX1, MUX2)를 구비한다.
제4도를 참조하여 상기 메타얼라인 모드 데스티네이션 어드레스 발생회로의 동작을 설명하면 다음과 같다.
제4도의 기본개념은, 컴퓨터의 윈도우즈 환경에서 비얼라인 경우가 발생되었을 때, 즉 소오스 윈도우의 시작 어드레스의 하위 2비트와 데스티네이션 윈도우의 시작 어드레스의 하위 2비트가 틀릴 때, 다른 여분의 소오스 윈도우 데이터나 데스티네이션 윈도우 데이터를 메모리로 읽어 들일 필요 없이, 그래픽 콘트롤러의 상기 메타얼라인 모드 데스티네이션 어드레스 발생회로가 메타 데스티네이션 윈도우, 즉 새로운 윈도우의 시작 어드레스의 하위 2비트를 상기 소오스 윈도우의 시작 어드레스의 하위 2비트와 일치하도록 만드는 것이다.
즉 제4도에서 메타얼라인 모드 제어신호(Mode)가 인에이블되면, 제1멀티플렉서(MUX1)는 소오스 윈도우 및 데스티네이션 윈도우의 시작 어드레스들의 최하위 비트(s-add0, D-add0)를 입력으로 받아, 상기 소오스 윈도우의 시작 어드레스의 최하위 비트(S-add0)를 선택하여 출력인 상기 메타 데스티네이션 윈도우, 즉 새로운 윈도우의 시작 어드레스의 최하위 비트(M-add0)로서 출력시킨다.
또한 제2멀티플렉서(MUX2)는 상기 소오스 윈도우 및 데스티네이션 윈도우의 시작 어드레스들의 2번째 하위 비트(S-add1, D-add1)를 입력으로 받아, 상기 소오스 윈도우의 시작 어드레스의 2번째 하위 비트(S-add1)를 선택하여 출력인 상기 메타 데스티네이션 윈도우의 시작 어드레스의 2번째 하위 비트(M-add0)로서 출력시킨다.
따라서 결과적으로 상기 메타 데스티네이션 윈도우의 시작 어드레스는 상기 소오스 윈도우의 시작 어드레스와 동일하게 된다.
상술한 본 발명에 따른 그래픽 콘트롤러의 메타얼라인 모드 데스티네이션 어드레스 발생회로는, 강제적으로 소오스 윈도우의 시작 어드레스와 데스티네이션 윈도우의 시작 어드레스를 동일하게 만듬으로써,
윈도우즈 환경에서 비얼라인 경우가 발생하더라도 그래픽 콘트롤러가 내부적으로 얼라인 경우로 동작하게 되므로, 결과 윈도우의 처리과정을 단순화하여 처리시간을 줄일 수 있으며, 이에 따라 디스플레이 속도를 높일 수 있는 장점이 있다.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형이 가능함은 명백하다.

Claims (2)

  1. 컴퓨터의 윈도우즈 환경에서 소오스 윈도우의 데이터와 데스티네이션 윈도우의 데이터를 조합하여 새로운 윈도우를 만드는 비트 블락 트랜스터 기능을 갖는 그래픽 콘트롤러의 어드레스 발생회로에 있어서, 제어신호가 인에이블되면, 상기 소오스 윈도우 및 상기 데스티네이션 윈도우의 시작 어드레스들의 하위 n비트를 각각 한 비트씩 입력으로 받아, 각각 상기 소오스 윈도우의 시작 어드레스의 비트를 선택하여 상기 새로운 윈도우의 시작 어드레스의 하위 n비트의 각 비트로서 출력하는 n개의 멀티플렉서를 구비하는 것을 특징으로 하는 그래픽 콘트롤러의 메타얼라인 모드 데스티네이션 어드레스 발생회로
  2. 그래픽 콘트롤러에 있어서, 컴퓨터의 윈도우즈 환경에서 비얼라인 경우로서 소오스 윈도우의 시작 어드레스의 하위 n비트와 데스티네이션 윈도우의 시작 어드레스의 하위 n비트가 틀릴 때, 메타 데스티네이션 윈도우의 시작 어드레스의 하위 n비트를 상기 소오스 윈도우의 시작 어드레스의 하위 n비트와 일치하도록 만드는 메타얼라인 모드 데스티네이션 어드레스 발생수단을 구비하고, 상기 메타얼라인 모드 데스티네이션 어드레스 발생수단은, 상기 제어신호가 인에이블되면, 상기 소오스 윈도우 및 상기 데스티네이션 윈도우의 시작 어드레스들의 하위 n비트를 각각 한비트씩 입력으로 받아, 각각 상시 소오스 윈도우의 시작 어드레스의 비트를 선택하여 상기 메타 데스티네이션 윈도우의 시작 어드레스의 하위 n비트의 각 비트로서 출력하는 n개의 멀티플렉서를 구비하는 것을 특징으로 하는 그래픽 콘트롤러.
KR1019950059503A 1995-12-27 1995-12-27 메타얼라인 모드 데스티네이션 어드레스 발생회로 및 이를 이용한 그래픽 콘트롤러 KR100195199B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950059503A KR100195199B1 (ko) 1995-12-27 1995-12-27 메타얼라인 모드 데스티네이션 어드레스 발생회로 및 이를 이용한 그래픽 콘트롤러

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950059503A KR100195199B1 (ko) 1995-12-27 1995-12-27 메타얼라인 모드 데스티네이션 어드레스 발생회로 및 이를 이용한 그래픽 콘트롤러

Publications (2)

Publication Number Publication Date
KR970049396A KR970049396A (ko) 1997-07-29
KR100195199B1 true KR100195199B1 (ko) 1999-06-15

Family

ID=19445215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950059503A KR100195199B1 (ko) 1995-12-27 1995-12-27 메타얼라인 모드 데스티네이션 어드레스 발생회로 및 이를 이용한 그래픽 콘트롤러

Country Status (1)

Country Link
KR (1) KR100195199B1 (ko)

Also Published As

Publication number Publication date
KR970049396A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US5606650A (en) Method and apparatus for storage and retrieval of a texture map in a graphics display system
US6005572A (en) Display unit having plurality of frame buffers
JPH03196188A (ja) 情報処理装置の表示方式
KR100195199B1 (ko) 메타얼라인 모드 데스티네이션 어드레스 발생회로 및 이를 이용한 그래픽 콘트롤러
JP2797320B2 (ja) 画像表示装置
US4988985A (en) Method and apparatus for a self-clearing copy mode in a frame-buffer memory
JPH0697393B2 (ja) ビットマップ処理装置
JPS6249570A (ja) 画像処理装置
JP2606176B2 (ja) 図形処理装置
KR940008868B1 (ko) Crt 디스플레이 인터페이스의 문자발생기 선택회로
JP2771350B2 (ja) 画像処理装置
JPS6159484A (ja) セグメント制御方式
JPS6318213B2 (ko)
JPH0816147A (ja) 情報表示装置
JPS59102286A (ja) グラフイツク・デイスプレイのカ−ソル発生回路
JPH01223580A (ja) 三次元図形表示方法
JPS63262687A (ja) ウインドウ制御方法
JPH09152858A (ja) 印刷装置
JPS6029785A (ja) メモリ−装置
JPS61226794A (ja) 走査型表示装置の任意パタ−ン嵌込表示方式
JPH05224646A (ja) 表示装置
JPH02114292A (ja) 表示制御装置
JPH0644385A (ja) Ｚバッファ制御回路
JPH0721394A (ja) 図形描画方法
JPS63168785A (ja) 画像処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080201

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee