JP3586991B2 - テクスチャ・データ読出装置およびレンダリング装置 - Google Patents
テクスチャ・データ読出装置およびレンダリング装置 Download PDFInfo
- Publication number
- JP3586991B2 JP3586991B2 JP24913396A JP24913396A JP3586991B2 JP 3586991 B2 JP3586991 B2 JP 3586991B2 JP 24913396 A JP24913396 A JP 24913396A JP 24913396 A JP24913396 A JP 24913396A JP 3586991 B2 JP3586991 B2 JP 3586991B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- texture data
- pixel
- memory address
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/04—Texture mapping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、３次元コンピュータ・グラフィックス・システムで表現力を飛躍的に向上させる手法であるテクスチャ・マッピングに用いられるテクスチャ・データ読出装置およびレンダリング装置に関するものである。特に、この発明は、ＣＡＤ（コンピュータ支援設計）やデザイン、ゲーム等の幅広い利用分野に応用できる。
【０００２】
【従来の技術】
テクスチャ・マッピングは、コンピュータ・グラフィックスで三角形や四角形を描画する際に、その表面に予め用意しておいた模様やイメージ等のテクスチャ・データを張り付ける手法で、リアリティの高い画像を生成するものである。図６に例としてテクスチャ・マッピングを施した四角形が回転しているようすを示す。一般的にテクスチャ・マッピングは、描画時には三角形単位に行われ、テクスチャ・データをメモリに格納しておき、それを以下に示すようにメモリ・アドレスを算出して、メモリからテクスチャ・データを読み出すことにより処理を行う。
【０００３】
一般的なテクスチャ・マッピングの一例の順序を以下に示す。１）三角形の各頂点に対して、テクスチャ座標（Ｓ１，Ｔ１，Ｑ１），（Ｓ２，Ｔ２，Ｑ２），（Ｓ３，Ｔ３，Ｑ３）を与える。２）三角形の内部の点のテクスチャ座標（Ｓ，Ｔ，Ｑ）を頂点のテクスチャ座標から線形補間して求める。３）メモリ・アドレス（Ｕ，Ｖ）をＵ＝Ｓ／Ｑ，Ｖ＝Ｔ／Ｑの除算より求める。４）メモリ・アドレスによりメモリからテクスチャ・データを読み出して三角形に張り付ける。
【０００４】
一般的なコンピュータ・グラフィックス・システムでは、テクスチャ・マッピングを、図７Ａに示すように、テクスチャ・データ読出装置５１がメモリ５２からテクスチャ・データを読み出すことにより実現しているが、メモリ５２からの読み出し速度が充分に得られないため、テクスチャ・マッピング装置全体の性能が制限されているのが現状である。
【０００５】
そこで、図７Ｂに示すように、テクスチャ・データ読出装置５１とメモリ５２との間にテクスチャ・データを一時的に貯えておくキャッシュ装置５３を設け、テクスチャ・データ読出装置５１がキャッシュ装置５３から高速にテクスチャ・データを読み出すことにより、テクスチャ・マッピング装置を実現する場合もある。
【０００６】
【発明が解決しようとする課題】
このような構成では、テクスチャ・データの大きさがキャッシュ装置の容量よりも小さい場合は、高速なテクスチャ・データの読み出しが可能であるが、テクスチャ・データの大きさがキャッシュ装置の容量より大きい場合には、キャッシュ装置内のテクスチャ・データの入れ換えのためメモリからテクスチャ・データを読み出してキャッシュ装置へ書き込むことが必要になり、キャッシュ装置が高速化のための手段として有効に働かなくなるという問題点があった。
【０００７】
また、キャッシュ装置は、回路規模が大きいのでキャッシュ装置を使用すると、小規模なテクスチャ・マッピング装置が実現できないという問題点も併せてあった。
【０００８】
従って、この発明は、このような実情に鑑みてなされたものであり、メモリ読み出し対象である画素のメモリ・アドレスが前回メモリ読み出し対象であった隣接画素のメモリ・アドレスと同じ画素は、メモリからのテクスチャ・データの読み出しを行わず、以前にメモリ・アドレスが同じであった画素が読み出したテクスチャ・データを再使用することによりメモリ・アクセス量を削減することで、キャッシュ装置のような大規摸な回路なしで、小規模でかつ高速なテクスチャ・マッピング装置を実現する、テクスチャ読出装置およびレンダリング装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、テクスチャ・マッピングを行う際に、メモリからテクスチャ・データを読み出すための読出装置において、メモリ読み出し対象である画素のメモリ・アドレスと、前回のメモリ読み出し対象であった隣接画素のメモリ・アドレスとの比較を行い、画素のメモリ・アドレスが隣接画素のメモリ・アドレスと異なる場合のみ画素のメモリ・アドレスにしたがって、メモリにアクセスを行い新しいテクスチャ・データを読み出し、画素のメモリ・アドレスが隣接画素のメモリ・アドレスと同じ場合には、メモリから新しいテクスチャ・データの読み出しをせずメモリ・アドレスが同じ画素が続く間保存されているテクスチャ・データを再使用することを特徴とするテクスチャ・データ読出装置である。
【００１０】
また、請求項２に記載の発明は、テクスチャ・マッピングを行う際に、メモリからテクスチャ・データを読み出すための読出装置において、メモリ読み出し対象である画素のメモリ・アドレスと、前回メモリ読み出し対象であった隣接画素のメモリ・アドレスとを比較してメモリ読み出しを行うか否かを決定するメモリ・アドレス比較手段と、メモリ・アドレス比較手段の比較結果から新しくメモリから読み出したテクスチャ・データを使用するか、それとも以前にメモリから読み出したテクスチャ・データを再使用するかの情報を記憶しておく比較結果記憶手段と、メモリ・アドレス比較手段の比較結果にしたがって、メモリ・アクセスを行ってメモリからテクスチャ・データを読み出すメモリ・アクセス手段と、メモリ・アクセス手段によって、メモリから読み出したテクスチャ・データを記憶しておくテクスチャ・データ記憶手段と、比較結果記憶手段に記憶されている情報にしたがって、テクスチャ・データ記憶手段から所望のテクスチャ・データを読み出すテクスチャ・データ再構成手段を有し、メモリ読み出し対象である画素のメモリ・アドレスが前回メモリ読み出し対象であった隣接画素のメモリ・アドレスと同じ画素は、メモリからのテクスチャ・データの読み出しを行わず、以前にメモリ・アドレスが同じであった画素が読み出したテクスチャ・データを再使用することを特徴とするテクスチャ・データ読出装置である。
【００１１】
そして、請求項４に記載の発明は、複数のメモリと、メモリからテクスチャ・データを読み出すための複数のテクスチャ・データ読出装置とが並列に設けられ、同時に複数の画素のテクスチャ・データをメモリから読み出すようになされ、テクスチャ・データ読出装置のそれぞれは、メモリ読み出し対象である画素のメモリ・アドレスと、前回のメモリ読み出し対象であった隣接画素のメモリ・アドレスとの比較を行い、画素のメモリ・アドレスが隣接画素のメモリ・アドレスと異なる場合のみ画素のメモリ・アドレスにしたがって、メモリにアクセスを行い新しいテクスチャ・データを読み出し、画素のメモリ・アドレスが隣接画素のメモリ・アドレスと同じ場合には、メモリから新しいテクスチャ・データの読み出しをせずメモリ・アドレスが同じ画素が続く間保存されているテクスチャ・データを再使用するものであることを特徴とするレンダリング装置である。
【００１２】
この発明に依れば、テクスチャ・マッピングを行う際に、メモリ読み出し対象である画素のメモリ・アドレスが前回のメモリ読み出し対象であった隣接画素のメモリ・アドレスと同じ画素は、メモリからのテクスチャ・データの読み出しを行わず、以前にメモリ・アドレスが同じ画素が読み出したテクスチャ・データを再使用することによりメモリ・アクセス量を大幅に削減する。
【００１３】
【実施例】
以下、この発明の一実施例について図面を参照して説明する。一実地例として、コンピュータ・グラフィックスでは三角形をスキャンライン単位に分割して描画を行うのが一般的であるので、１スキャンライン上でメモリからテクスチャ・データを読み出す場合について説明する。
【００１４】
図１は、この発明のメモリからテクスチャ・データを読み出す装置の一実施例の概略構成を示す。この図１は、テクスチャ・データ読出装置１２およびメモリ１４からなり、さらにテクスチャ・データ読出装置１２は、メモリ・アドレス比較装置１５、比較結果記憶装置１６、メモリ・アクセス装置１７、テクスチャ・データ記憶装置１８およびテクスチャ・データ再構成装置１９からなる。１１で示す入力端子を介してメモリアドレス（Ｕ，Ｖ）は、メモリ・アドレス比較装置１５へ供給される。
【００１５】
メモリ・アドレス比較装置１５は、メモリ読み出し対象である画素のメモリ・アドレスと、前回のメモリ読み出し対象であった隣接画素のメモリ・アドレスを比較してメモリ読み出しを行うか否かを決定するメモリ・アドレス比較手段である。
【００１６】
比較結果記憶装置１６は、メモリ・アドレス比較装置１５の比較結果（情報Ｉｎｆｏ）から新しくメモリから読み出したテクスチャ・データを使用するか、それとも以前にメモリから読み出したテクスチャ・データを使用するかの情報を記憶しておく比較結果記憶手段である。
【００１７】
メモリ・アクセス装置１７は、メモリ・アドレス比較装置１５の比較結果にしたがって、メモリ・アクセスを行ってメモリ１４からテクスチャ・データＣ（Ｕ，Ｖ）を読み出すメモリ・アクセス手段である。
【００１８】
テクスチャ・データ記憶装置１８は、メモリ・アクセス装置１７によってメモリ１４から読み出したテクスチャ・データＣ（Ｕ，Ｖ）を記憶しておくテクスチャ・データ記憶手段である。
【００１９】
テクスチャ・データ再構成装置１９は、比較結果記憶装置１６に記憶されている情報（比較結果Ｉｎｆｏ）にしたがって、テクスチャ・データ記憶装置１８から所望のテクスチャ・データＣ（Ｕ，Ｖ）を読み出すテクスチャ・データ再構成手段である。
【００２０】
このように、メモリ読み出し対象である画素のメモリ・アドレスが前回メモリ読み出し対象であった隣接画素のメモリ・アドレスと同じ画素は、メモリからのテクスチャ・データの読み出しを行わず、以前にメモリ・アドレスが同じであった画素が読み出したテクスチャ・データを再使用することによりメモリ・アクセス量を削減することを特徴としている。
【００２１】
具体的に、この図１の構成による処理の一例を図２を用いて説明する。図１のメモリ・アドレス比較装置１５は、メモリ読み出し対象である画素のメモリ・アドレスと、前回メモリ読み出し対象であった隣接画素のメモリ・アドレスを比較してメモリ読み出しを行うか否かを決定する装置である。
【００２２】
図２に示すように、スキャンライン上に５画素があって、メモリ１４からテクスチャ・データを読み出すときの小数部まで含めたメモリ・アドレス（Ｕ，Ｖ）の一例を、以下に示す。
（１．４，１．２），（１．９，１．７），（２．４，２．２），（２．９，２．７），（３．４，３．２）
【００２３】
これらのメモリ・アドレスの値を最も整数に近い値になるように小数点以下を丸めると、
（１，１），（２，２），（２，２），（３，３），（３，３）
となり、５つの画素のテクスチャ・データを得るためには、メモリ１４から５回の読み出しが必要になる。
【００２４】
ここで、各画素のメモリ・アドレスをそれぞれ直前の画素のメモリ・アドレスと比較してみると、３番目の画素は２番目の画素と、５番目の画素は４番目の画素と同じメモリ・アドレスである。よって、メモリ・アドレス比較装置１５は、３番目の画素は２番目の画素の、５番目の画素は４番目の画素のメモリ読み出しによるテクスチャ・データを再使用することを決定し、
（１，１），（２，２），（３，３）
の３つのメモリ・アドレスのみを図１のメモリ・アクセス装置１７に送る。
【００２５】
また、どの画素が新しくメモリから読み出すテクスチャ・データを使用するのか、それとも以前にメモリから読み出したテクスチャ・データを再使用するのかを示す情報Ｉｎｆｏをメモリ・アドレス比較装置１５から比較結果記憶装置１６に送る。
【００２６】
送る情報Ｉｎｆｏの一例としては、新しくメモリ読み出しを行う画素は ｀１’ で表し、テクスチャ・データの再利用を行う画素は ｀０’ で表すと、１ビットの情報で表現することができる。情報Ｉｎｆｏは、１画素目の比較結果をＩｎｆｏ１、２画素目の比較結果をＩｎｆｏ２、３画素目の比較結果をＩｎｆｏ３、４画素目の比較結果をＩｎｆｏ４および５画素目の比較結果をＩｎｆｏ５で表すそれぞれ１ビットのデータからなる。上述の図２に示すスキャンライン上の画素の例では、この情報Ｉｎｆｏは、１，１，０，１，０となる。
【００２７】
図１の比較結果記憶装置１６は、メモリ・アドレス比較装置１５から送られてくる、新しくメモリから読み出しを行うか、それとも直前の画素のテクスチャ・データを再使用するかの情報Ｉｎｆｏを記憶しておくＦＩＦＯ（ＦＩＲＳＴ ＩＮ ＦＩＲＳＴ ＯＵＴ）型の記憶装置であり、図１のテクスチャ・データ再構成装置１９からの要求により記憶されている情報が順次読み出される。
【００２８】
図１のメモリ・アクセス装置１７は、メモリ・アドレス比較装置１５の比較結果にしたがってメモリ・アクセスを行ってメモリ１４からテクスチャ・データを読み出す装置である。
【００２９】
図２のスキャンライン上の５画素の例では、メモリ・アドレス比較装置１５から送られてくる、
（１，１），（２，２），（３，３）
の３つのメモリ・アドレスにしたがってメモリ１４からテクスチャ・データを読み出す。
【００３０】
読み出したテクスチャ・データをＣ（Ｕ，Ｖ）とすると、
Ｃ（１，１），Ｃ（２，２），Ｃ（３，３）
の３つのテクスチャ・データを図１のテクスチャ・データ記憶装置１８に送る。
【００３１】
図１のテクスチャ・データ記憶装置１８は、メモリ・アクセス装置１７によってメモリ１４から読み出したテクスチャ・データを記憶しておくＦＩＦＯ型の記憶装置であり、テクスチャ・データ再構成装置１９からの要求により記憶されているテクスチャ・データが順次読み出される。
【００３２】
図１のテクスチャ・データ再構成装置１９は、テクスチャ・データ記憶装置１８に記憶されているテクスチャ・データから、比較結果記憶装置１６に記憶されている情報にしたがって所望のテクスチャ・データを読み出す装置である。
【００３３】
図２のスキャンライン上の５画素の例では、比較結果記憶装置１６とテクスチャ・データ記憶装置１８に記憶されている内容は以下のとおりである。
【００３４】
比較結果記憶装置：１，１，０，１，０
テクスチャ・データ記憶装置：Ｃ（１，１），Ｃ（２，２），Ｃ（３，３）
この内容から５画素分のテクスチャ・データの再構成する方法を以下に示す。
【００３５】
１画素目）比較結果記憶装置１６から新しいテクスチャ・データを使用することを示す ｀１’ を読み出して、テクスチャ・データ記憶装置１８から最初のテクスチャ・データＣ（１，１）を読み出す。
【００３６】
２画素目）比較結果記憶装置１６から引き続いて ｀１’ を読み出して、テクスチャ・データ記憶装置１８から新しいテクスチャ・データＣ（２，２）を読み出す。
【００３７】
３画素目）比較結果記憶装置１６からテクスチャ・データの再使用を示す ｀０’ を読み出して、テクスチャ・データ記憶装置１８から新しいテクスチャ・データを読み出すことなく、テクスチャ・データＣ（２，２）を再使用する。
【００３８】
４画素目）比較結果記憶装置１６から ｀１’ を読み出して、テクスチャ・データ記憶装置１８から新しいテクスチャ・データＣ（３，３）を読み出す。
【００３９】
５画素目）比較結果記憶装置１６から ｀０’ を読み出して、テクスチャ・データ記憶装置１８から新しいテクスチャ・データを読み出すことなく、テクスチャ・データＣ（３，３）を再使用する。
【００４０】
以上にようにして、３回のメモリ・アクセスのみで５画素分のテクスチャ・データ
Ｃ（１，１），Ｃ（２，２），Ｃ（２，２），Ｃ（３，３），Ｃ（３，３）
を再構成する。
【００４１】
この発明では、上述のように、メモリ読み出し対象である画素のメモリ・アドレスが前回のメモリ読み出し対象であった隣接画素のメモリ・アドレスと同じであればメモリからテクスチャ・データの読み出しを行わず、以前にメモリ・アドレスが同じであった画素が読み出したテクスチャ・データを再使用することによりメモリ・アクセス量を削減しているので低速なメモリを使用しても高速なテクスチャ・データ読出装置を実現できる。
【００４２】
また、この発明は、高画質な画像生成のために図３に示すように４近傍補間を行う場合に対しても適用できる。以下に、図１の構成によって、４近傍補間を行う場合の他の処理例を示す。
【００４３】
４近傍補間を行う場合は、各画素に与えられたメモリ・アドレスの最も近傍の４つのメモリ・アドレスからテクスチャ・データを読み出す。与えられたメモリ・アドレスの小数部を切り捨てたアドレスを（Ｕ０，Ｖ０）とすると、（Ｕ０，Ｖ０），（Ｕ０＋１，Ｖ０），（Ｕ０，Ｖ０＋１），（Ｕ０＋１，Ｖ０＋１）の４つのメモリ・アドレスからテクスチャ・データを読み出す。
【００４４】
図３の例では、以下に示す２０個のメモリ・アドレスからテクスチャ・データを読み出す必要がある。
【００４５】
１画素目：（１，１），（２，１），（１，２），（２，２）
２画素目：（１，１），（２，１），（１，２），（２，２）
３画素目：（２，２），（３，２），（２，３），（３，３）
４画素目：（２，２），（３，２），（２，３），（３，３）
５画素目：（３，３），（４，３），（３，４），（４，４）
【００４６】
図１のメモリ・アドレス比較装置１５は、各画素の４つのメモリ・アドレスと直前の画素の４つのメモリ・アドレスを比較して同じメモリ・アドレスの重複を取り除き、メモリ・アドレスの異なるメモリ・アドレスのみを図１のメモリ・アクセス装置１７に送る。
【００４７】
図３の例では以下の１０個のメモリ・アドレスをメモリ・アクセス装置１７に送る。
１画素目：（１，１），（２，１），（１，２），（２，２）
３画素目：（３，２），（２，３），（３，３）
５画素目：（４，３），（３，４），（４，４）
【００４８】
また、各画素について図１のテクスチャ・データ再構成装置１９でテクスチャ・データの再構成を行う際に必要となる情報である以下の情報１および情報２をメモリ・アドレス比較装置１５から比較結果記憶装置１６に送る。
【００４９】
第１の情報として情報１は、各画素について新しいテクスチャ・データを使用するか、以前に読み出したテクスチャ・データを再使用するかを示す各画素の４つのメモリ・アドレスに対応する４ビットの情報である。
【００５０】
第２の情報として情報２は、前回と今回の各画素の４つのメモリ・アドレスの重複の関係を示すために、各画素のメモリ・アドレス（Ｕ，Ｖ）のＵおよびＶのそれぞれの最下位の１ビットの情報である。
【００５１】
図３の例では、各画素について以下の情報Ｉｎｆｏが比較結果記憶装置１６に送られる。表中の各情報と４つのメモリ・アドレスの対応関係は、情報１並びに情報２とも左から（Ｕ０，Ｖ０），（Ｕ０＋１，Ｖ０），（Ｕ０，Ｖ０＋１），（Ｕ０＋１，Ｖ０＋１）の順序で対応している。
【００５２】
【００５３】
以後、説明を簡略化するために、情報２の（０，０）をＡ、（１，０）をＢ、（０，１）をＣ、（１，１）をＤと記すことにする。したがって、上記表は、以下のようになる。
【００５４】
【００５５】
上記表では、たとえば３画素目は、情報１から（Ｕ０，Ｖ０）は、メモリ・アクセスをせずテクスチャ・データの再使用をすることがわかり、情報２からこのテクスチャ・データは、同じＡという情報をもつ２画素目（１画素目）の（Ｕ０＋１，Ｖ０＋１）であることがわかる。
【００５６】
図１のメモリ・アクセス装置１７は、メモリ・アドレス比較装置１５から送られてくるメモリ・アドレス（Ｕ，Ｖ）にしたがってメモリからテクスチャ・データを読み出し、読み出したテクスチャ・データをＣ（Ｕ，Ｖ）を、図１のテクスチャ・データ記憶装置１８に送る。
【００５７】
図３の例では、メモリ・アドレス比較装置１５から送られてくる、
１画素目：（１，１），（２，１），（１，２），（２，２）
３画素目：（３，２），（２，３），（３，３）
５画素目：（４，３），（３，４），（４，４）
のメモリ・アドレスから以下のテクスチャ・データＣ（Ｕ，Ｖ）をメモリ１４から読み出しテクスチャ・データ記憶装置１８に送る。
【００５８】
Ｃ（１，１），Ｃ（２，１），Ｃ（１，２），Ｃ（２，２）
Ｃ（３，２），Ｃ（２，３），Ｃ（３，３）
Ｃ（４，３），Ｃ（３，４），Ｃ（４，４）
【００５９】
図１のテクスチャ・データ記憶装置１８は、メモリ・アクセス装置１７から送られてくるテクスチャ・データＣ（Ｕ，Ｖ）を記憶するＦＩＦＯ型の記憶装置である。
【００６０】
４近傍補間を行う場合には、各画素の４つのメモリ・アドレスに対応したテクスチャ・データを記憶し、テクスチャ・アドレス（Ｕ，Ｖ）の最下位ビットにしたがって、Ｃ（０，０）をＡ，Ｃ（１，０）をＢ，Ｃ（０，１）をＣ，Ｃ（１，１）をＤの４つのＦＩＦＯ型のテクスチャ・データ記憶装置１８に記憶する。
【００６１】
図３の例では、Ａ，Ｂ，Ｃ，Ｄにそれぞれ以下のテクスチャ・データＣ（Ｕ，Ｖ）が記憶される。
Ａ：Ｃ（２，２），Ｃ（４，４）
Ｂ：Ｃ（１，２），Ｃ（３，２），Ｃ（３，４）
Ｃ：Ｃ（２，１），Ｃ（２，３），Ｃ（４，３）
Ｄ：Ｃ（１，１），Ｃ（３，３）
【００６２】
図１のテクスチャ・データ再構成装置１９は、テクスチャ・データ記憶装置１８に記憶されているテクスチャ・データを、比較結果記憶装置１６に記憶されている情報にしたがって所望のテクスチャ・データを読み出す装置である。
【００６３】
テクスチャ・データの再構成の方法は、比較結果記憶装置１６の情報１によりテクスチャ・データ記憶装置１８から新しいテクスチャ・データを読み出すか、それともテクスチャ・データの再使用をするかを決定し、比較結果記憶装置１６の情報２よりＡ，Ｂ，Ｃ，ＤのどのＦＩＦＯ型のテクスチャ・データ記憶装置１８からテクスチャ・データを読むのかを決定する。
【００６４】
図３の例では、比較結果記憶装置１６およびテクスチャ・データ記憶装置１８から読み出される情報およびテクスチャ・データ（Ｕ，Ｖ）は以下のようになり、各画素に対して４つ、計２０個のテクスチャ・データが再構成される。
【００６５】
１画素目）
比較結果記憶装置：情報１（１１１１）並びに情報２（ＤＣＢＡ）
テクスチャ・データ記憶装置：
Ｄから新しいテクスチャ・データ Ｃ（１，１）
Ｃから新しいテクスチャ・データ Ｃ（２，１）
Ｂから新しいテクスチャ・データ Ｃ（１，２）
Ａから新しいテクスチャ・データ Ｃ（２，２）
【００６６】
２画素目）
比較結果記憶装置：情報１（００００）並びに情報２（ＤＣＢＡ）
テクスチャ・データ記憶装置：
Ｄからテクスチャ・データ再使用 Ｃ（１，１）
Ｃからテクスチャ・データ再使用 Ｃ（２，１）
Ｂからテクスチャ・データ再使用 Ｃ（１，２）
Ａからテクスチャ・データ再使用 Ｃ（２，２）
【００６７】
３画素目）
比較結果記憶装置：情報１（０１１１）並びに情報２（ＡＢＣＤ）
テクスチャ・データ記憶装置：
Ａからテクスチャ・データ再使用 Ｃ（２，２）
Ｂから新しいテクスチャ・データ Ｃ（３，２）
Ｃから新しいテクスチャ・データ Ｃ（２，３）
Ｄから新しいテクスチャ・データ Ｃ（３，３）
【００６８】
４画素目）
比較結果記憶装置：情報１（００００）並びに情報２（ＡＢＣＤ）
テクスチャ・データ記憶装置：
Ａからテクスチャ・データ再使用 Ｃ（２，２）
Ｂからテクスチャ・データ再使用 Ｃ（３，２）
Ｃからテクスチャ・データ再使用 Ｃ（２，３）
Ｄからテクスチャ・データ再使用 Ｃ（３，３）
【００６９】
５画素目）
比較結果記憶装置：情報１（０１１１）並びに情報２（ＤＣＢＡ）
テクスチャ・データ記憶装置：
Ｄからテクスチャ・データ再使用 Ｃ（３，３）
Ｃから新しいテクスチャ・データ Ｃ（４，３）
Ｂから新しいテクスチャ・データ Ｃ（３，４）
Ａから新しいテクスチャ・データ Ｃ（４，４）
【００７０】
以上のように、１０回のメモリ・アクセスで２０個のテクスチャ・データを再構成することができるので、４近傍補間を行う場合であっても、この発明は、メモリ・アクセス量を削減でき、高速なテクスチャ・データ読出装置が実現できる。
【００７１】
このテクスチャ・データ読出装置を使用したレンダリング装置４０の一実施例を図４に示す。レンダリング装置２４は、ＸＹ座標（Ｘ，Ｙ）の処理を行うＸＹ処理装置３１と、カラー値（Ｒ，Ｇ，Ｂ）の処理を行うカラー処理装置３２と、テクスチャ座標（Ｓ，Ｔ，Ｑ）の処理を行うテクスチャ処理装置３３と、カラー処理装置３２とテクスチャ処理装置３３の出力に対して演算を行って新しいカラーを生成するブレンド装置３４から構成され、テクスチャ・データを記憶するテクスチャ・メモリ２５と、描画データを記憶するフレーム・バッファ２６に接続される。
【００７２】
ＸＹ処理装置３１は、入力端子２１から供給される三角形の三頂点のＸＹ座標（Ｘ，Ｙ）から、三角形内部のＸＹ座標（ｘ，ｙ）を発生する。カラー処理装置３２は、入力端子２２から供給される三角形の三頂点のカラー値（Ｒ，Ｇ，Ｂ）から、三角形内部の画素のカラー値Ｃｆをそれぞれ線形補間によって求め、後段のブレンド装置３４に出力する。
【００７３】
テクスチャ処理装置３３は、テクスチャ・アドレス発生装置３５と、図１に示す一実施例として示したこの発明のテクスチャ・データ読出装置３６から構成され、入力端子２３から供給される三角形の三頂点のテクスチャ座標（Ｓ，Ｔ，Ｑ）からテクスチャ・アドレス発生装置３５において三角形内部のテクスチャ・アドレス（Ｕ，Ｖ）を発生して、それをテクスチャ・データ読出装置３６に入力させることによりテクスチャ・メモリ２５からテクスチャ・データＣｔを読み出しそれを後段のブレンド装置３４に出力する。
【００７４】
ブレンド装置３４は、カラー処理装置３２からの出力Ｃｆと、テクスチャ処理装置３３からの出力Ｃｔに対して、加算や乗算等の演算を行って新しいカラーＣを生成する。
【００７５】
以上の各処理装置により発生した新しいカラーＣを、ＸＹ処理装置３１の発生するＸＹ座標（ｘ，ｙ）にしたがってフレーム・バッファ２６に書き込むことにより、レンダリング装置を実現する。
【００７６】
このレンダリング装置２４は、低速なメモリを使用してもテクスチャ・キャッシュのような大規摸な回路なしで、高速なテクスチャ・データの読み出しが可能になるので、高速なテクスチャ・マッピングを小規模な回路で実現できるという利点がある。
【００７７】
また、この発明のテクスチャ・データ読み出し方法は、スキャンライン単位に独立に行うことも可能なので、図４のレンダリング装置２４を複数使用したレンダリング装置の他の実施例を図５に示す。
【００７８】
入力端子４１から供給される三角形の三頂点のＸＹ座標（Ｘ，Ｙ）、三角形の三頂点のカラー値（Ｒ，Ｇ，Ｂ）、三角形の三頂点のテクスチャ座標（Ｓ，Ｔ，Ｑ）が高速レンダリング装置４２へ供給される。高速レンダリング装置４２は、上述したレンダリング装置２４を複数個使用して、異なるスキャンラインに割り振り並列に動作させるようにしたものである。入力された各信号は、レンダリング装置２４１ 〜２４ｎ へ供給され、上述したような処理が施され、テクスチャ・メモリ２５１ 〜２５ｎ から新しいカラーＣ１ 〜Ｃｎ が生成され、それぞれ対応するＸＹ座標（ｘ１ ，ｙ１ ）〜（ｘｎ ，ｙｎ ）にしたがってフレーム・バッファ２６に書き込む。これによって、上述したレンダリング装置２４に比べて数倍も高速な高速レンダリングを構成することが可能になる。
【００７９】
【発明の効果】
この発明に依れば、メモリからテクスチャ・データを読み出す際に、メモリ読み出し対象である画素のメモリ・アドレスと、前回のメモリ読み出し対象であった隣接画素のメモリ・アドレスとの比較を行って、そのメモリ・アドレスが異なる場合のみテクスチャ・メモリにアクセスを行い新しいテクスチャ・データを読み出し、メモリ・アドレスが同じ場合には読み出しをせずメモリ・アドレスが同じ画素が続く間保存されているテクスチャ・データを再使用することにより、メモリ・アクセス量を削減できるので、低速なメモリを使用してもテクスチャ・キャッシュのような大規摸な回路なしで、高速なテクスチャ・データの読み出しが可能になり、高速なテクスチャ・マッピングを小規模な回路で実現できる。
【図面の簡単な説明】
【図１】この発明の一実施例の概略構成を示すブロック図である。
【図２】この発明の一実施例の動作の一例を説明するための概略図である。
【図３】この発明の一実施例の４近傍補間を行う場合の動作を説明するための概略図である。
【図４】この発明のテクスチャ・データ読出装置を使用したレンダリング装置の一実施例を示すブロック図である。
【図５】この発明のテクスチャ・データ読出装置を複数使用したレンダリング装置の他の実施例を示すブロック図である。
【図６】テクスチャ・マッピングの概念を説明する概略図である。
【図７】従来のテクスチャ・データ読出装置のブロック図である。
【符号の説明】
１２・・・テクスチャ・データ読出装置、１４・・・メモリ、１５・・・メモリ・アドレス比較装置、１６・・・比較結果記憶装置、１７・・・メモリ・アクセス装置、１８・・・テクスチャ・データ記憶装置、１９・・・テクスチャ・データ再構成装置
【産業上の利用分野】
この発明は、３次元コンピュータ・グラフィックス・システムで表現力を飛躍的に向上させる手法であるテクスチャ・マッピングに用いられるテクスチャ・データ読出装置およびレンダリング装置に関するものである。特に、この発明は、ＣＡＤ（コンピュータ支援設計）やデザイン、ゲーム等の幅広い利用分野に応用できる。
【０００２】
【従来の技術】
テクスチャ・マッピングは、コンピュータ・グラフィックスで三角形や四角形を描画する際に、その表面に予め用意しておいた模様やイメージ等のテクスチャ・データを張り付ける手法で、リアリティの高い画像を生成するものである。図６に例としてテクスチャ・マッピングを施した四角形が回転しているようすを示す。一般的にテクスチャ・マッピングは、描画時には三角形単位に行われ、テクスチャ・データをメモリに格納しておき、それを以下に示すようにメモリ・アドレスを算出して、メモリからテクスチャ・データを読み出すことにより処理を行う。
【０００３】
一般的なテクスチャ・マッピングの一例の順序を以下に示す。１）三角形の各頂点に対して、テクスチャ座標（Ｓ１，Ｔ１，Ｑ１），（Ｓ２，Ｔ２，Ｑ２），（Ｓ３，Ｔ３，Ｑ３）を与える。２）三角形の内部の点のテクスチャ座標（Ｓ，Ｔ，Ｑ）を頂点のテクスチャ座標から線形補間して求める。３）メモリ・アドレス（Ｕ，Ｖ）をＵ＝Ｓ／Ｑ，Ｖ＝Ｔ／Ｑの除算より求める。４）メモリ・アドレスによりメモリからテクスチャ・データを読み出して三角形に張り付ける。
【０００４】
一般的なコンピュータ・グラフィックス・システムでは、テクスチャ・マッピングを、図７Ａに示すように、テクスチャ・データ読出装置５１がメモリ５２からテクスチャ・データを読み出すことにより実現しているが、メモリ５２からの読み出し速度が充分に得られないため、テクスチャ・マッピング装置全体の性能が制限されているのが現状である。
【０００５】
そこで、図７Ｂに示すように、テクスチャ・データ読出装置５１とメモリ５２との間にテクスチャ・データを一時的に貯えておくキャッシュ装置５３を設け、テクスチャ・データ読出装置５１がキャッシュ装置５３から高速にテクスチャ・データを読み出すことにより、テクスチャ・マッピング装置を実現する場合もある。
【０００６】
【発明が解決しようとする課題】
このような構成では、テクスチャ・データの大きさがキャッシュ装置の容量よりも小さい場合は、高速なテクスチャ・データの読み出しが可能であるが、テクスチャ・データの大きさがキャッシュ装置の容量より大きい場合には、キャッシュ装置内のテクスチャ・データの入れ換えのためメモリからテクスチャ・データを読み出してキャッシュ装置へ書き込むことが必要になり、キャッシュ装置が高速化のための手段として有効に働かなくなるという問題点があった。
【０００７】
また、キャッシュ装置は、回路規模が大きいのでキャッシュ装置を使用すると、小規模なテクスチャ・マッピング装置が実現できないという問題点も併せてあった。
【０００８】
従って、この発明は、このような実情に鑑みてなされたものであり、メモリ読み出し対象である画素のメモリ・アドレスが前回メモリ読み出し対象であった隣接画素のメモリ・アドレスと同じ画素は、メモリからのテクスチャ・データの読み出しを行わず、以前にメモリ・アドレスが同じであった画素が読み出したテクスチャ・データを再使用することによりメモリ・アクセス量を削減することで、キャッシュ装置のような大規摸な回路なしで、小規模でかつ高速なテクスチャ・マッピング装置を実現する、テクスチャ読出装置およびレンダリング装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、テクスチャ・マッピングを行う際に、メモリからテクスチャ・データを読み出すための読出装置において、メモリ読み出し対象である画素のメモリ・アドレスと、前回のメモリ読み出し対象であった隣接画素のメモリ・アドレスとの比較を行い、画素のメモリ・アドレスが隣接画素のメモリ・アドレスと異なる場合のみ画素のメモリ・アドレスにしたがって、メモリにアクセスを行い新しいテクスチャ・データを読み出し、画素のメモリ・アドレスが隣接画素のメモリ・アドレスと同じ場合には、メモリから新しいテクスチャ・データの読み出しをせずメモリ・アドレスが同じ画素が続く間保存されているテクスチャ・データを再使用することを特徴とするテクスチャ・データ読出装置である。
【００１０】
また、請求項２に記載の発明は、テクスチャ・マッピングを行う際に、メモリからテクスチャ・データを読み出すための読出装置において、メモリ読み出し対象である画素のメモリ・アドレスと、前回メモリ読み出し対象であった隣接画素のメモリ・アドレスとを比較してメモリ読み出しを行うか否かを決定するメモリ・アドレス比較手段と、メモリ・アドレス比較手段の比較結果から新しくメモリから読み出したテクスチャ・データを使用するか、それとも以前にメモリから読み出したテクスチャ・データを再使用するかの情報を記憶しておく比較結果記憶手段と、メモリ・アドレス比較手段の比較結果にしたがって、メモリ・アクセスを行ってメモリからテクスチャ・データを読み出すメモリ・アクセス手段と、メモリ・アクセス手段によって、メモリから読み出したテクスチャ・データを記憶しておくテクスチャ・データ記憶手段と、比較結果記憶手段に記憶されている情報にしたがって、テクスチャ・データ記憶手段から所望のテクスチャ・データを読み出すテクスチャ・データ再構成手段を有し、メモリ読み出し対象である画素のメモリ・アドレスが前回メモリ読み出し対象であった隣接画素のメモリ・アドレスと同じ画素は、メモリからのテクスチャ・データの読み出しを行わず、以前にメモリ・アドレスが同じであった画素が読み出したテクスチャ・データを再使用することを特徴とするテクスチャ・データ読出装置である。
【００１１】
そして、請求項４に記載の発明は、複数のメモリと、メモリからテクスチャ・データを読み出すための複数のテクスチャ・データ読出装置とが並列に設けられ、同時に複数の画素のテクスチャ・データをメモリから読み出すようになされ、テクスチャ・データ読出装置のそれぞれは、メモリ読み出し対象である画素のメモリ・アドレスと、前回のメモリ読み出し対象であった隣接画素のメモリ・アドレスとの比較を行い、画素のメモリ・アドレスが隣接画素のメモリ・アドレスと異なる場合のみ画素のメモリ・アドレスにしたがって、メモリにアクセスを行い新しいテクスチャ・データを読み出し、画素のメモリ・アドレスが隣接画素のメモリ・アドレスと同じ場合には、メモリから新しいテクスチャ・データの読み出しをせずメモリ・アドレスが同じ画素が続く間保存されているテクスチャ・データを再使用するものであることを特徴とするレンダリング装置である。
【００１２】
この発明に依れば、テクスチャ・マッピングを行う際に、メモリ読み出し対象である画素のメモリ・アドレスが前回のメモリ読み出し対象であった隣接画素のメモリ・アドレスと同じ画素は、メモリからのテクスチャ・データの読み出しを行わず、以前にメモリ・アドレスが同じ画素が読み出したテクスチャ・データを再使用することによりメモリ・アクセス量を大幅に削減する。
【００１３】
【実施例】
以下、この発明の一実施例について図面を参照して説明する。一実地例として、コンピュータ・グラフィックスでは三角形をスキャンライン単位に分割して描画を行うのが一般的であるので、１スキャンライン上でメモリからテクスチャ・データを読み出す場合について説明する。
【００１４】
図１は、この発明のメモリからテクスチャ・データを読み出す装置の一実施例の概略構成を示す。この図１は、テクスチャ・データ読出装置１２およびメモリ１４からなり、さらにテクスチャ・データ読出装置１２は、メモリ・アドレス比較装置１５、比較結果記憶装置１６、メモリ・アクセス装置１７、テクスチャ・データ記憶装置１８およびテクスチャ・データ再構成装置１９からなる。１１で示す入力端子を介してメモリアドレス（Ｕ，Ｖ）は、メモリ・アドレス比較装置１５へ供給される。
【００１５】
メモリ・アドレス比較装置１５は、メモリ読み出し対象である画素のメモリ・アドレスと、前回のメモリ読み出し対象であった隣接画素のメモリ・アドレスを比較してメモリ読み出しを行うか否かを決定するメモリ・アドレス比較手段である。
【００１６】
比較結果記憶装置１６は、メモリ・アドレス比較装置１５の比較結果（情報Ｉｎｆｏ）から新しくメモリから読み出したテクスチャ・データを使用するか、それとも以前にメモリから読み出したテクスチャ・データを使用するかの情報を記憶しておく比較結果記憶手段である。
【００１７】
メモリ・アクセス装置１７は、メモリ・アドレス比較装置１５の比較結果にしたがって、メモリ・アクセスを行ってメモリ１４からテクスチャ・データＣ（Ｕ，Ｖ）を読み出すメモリ・アクセス手段である。
【００１８】
テクスチャ・データ記憶装置１８は、メモリ・アクセス装置１７によってメモリ１４から読み出したテクスチャ・データＣ（Ｕ，Ｖ）を記憶しておくテクスチャ・データ記憶手段である。
【００１９】
テクスチャ・データ再構成装置１９は、比較結果記憶装置１６に記憶されている情報（比較結果Ｉｎｆｏ）にしたがって、テクスチャ・データ記憶装置１８から所望のテクスチャ・データＣ（Ｕ，Ｖ）を読み出すテクスチャ・データ再構成手段である。
【００２０】
このように、メモリ読み出し対象である画素のメモリ・アドレスが前回メモリ読み出し対象であった隣接画素のメモリ・アドレスと同じ画素は、メモリからのテクスチャ・データの読み出しを行わず、以前にメモリ・アドレスが同じであった画素が読み出したテクスチャ・データを再使用することによりメモリ・アクセス量を削減することを特徴としている。
【００２１】
具体的に、この図１の構成による処理の一例を図２を用いて説明する。図１のメモリ・アドレス比較装置１５は、メモリ読み出し対象である画素のメモリ・アドレスと、前回メモリ読み出し対象であった隣接画素のメモリ・アドレスを比較してメモリ読み出しを行うか否かを決定する装置である。
【００２２】
図２に示すように、スキャンライン上に５画素があって、メモリ１４からテクスチャ・データを読み出すときの小数部まで含めたメモリ・アドレス（Ｕ，Ｖ）の一例を、以下に示す。
（１．４，１．２），（１．９，１．７），（２．４，２．２），（２．９，２．７），（３．４，３．２）
【００２３】
これらのメモリ・アドレスの値を最も整数に近い値になるように小数点以下を丸めると、
（１，１），（２，２），（２，２），（３，３），（３，３）
となり、５つの画素のテクスチャ・データを得るためには、メモリ１４から５回の読み出しが必要になる。
【００２４】
ここで、各画素のメモリ・アドレスをそれぞれ直前の画素のメモリ・アドレスと比較してみると、３番目の画素は２番目の画素と、５番目の画素は４番目の画素と同じメモリ・アドレスである。よって、メモリ・アドレス比較装置１５は、３番目の画素は２番目の画素の、５番目の画素は４番目の画素のメモリ読み出しによるテクスチャ・データを再使用することを決定し、
（１，１），（２，２），（３，３）
の３つのメモリ・アドレスのみを図１のメモリ・アクセス装置１７に送る。
【００２５】
また、どの画素が新しくメモリから読み出すテクスチャ・データを使用するのか、それとも以前にメモリから読み出したテクスチャ・データを再使用するのかを示す情報Ｉｎｆｏをメモリ・アドレス比較装置１５から比較結果記憶装置１６に送る。
【００２６】
送る情報Ｉｎｆｏの一例としては、新しくメモリ読み出しを行う画素は ｀１’ で表し、テクスチャ・データの再利用を行う画素は ｀０’ で表すと、１ビットの情報で表現することができる。情報Ｉｎｆｏは、１画素目の比較結果をＩｎｆｏ１、２画素目の比較結果をＩｎｆｏ２、３画素目の比較結果をＩｎｆｏ３、４画素目の比較結果をＩｎｆｏ４および５画素目の比較結果をＩｎｆｏ５で表すそれぞれ１ビットのデータからなる。上述の図２に示すスキャンライン上の画素の例では、この情報Ｉｎｆｏは、１，１，０，１，０となる。
【００２７】
図１の比較結果記憶装置１６は、メモリ・アドレス比較装置１５から送られてくる、新しくメモリから読み出しを行うか、それとも直前の画素のテクスチャ・データを再使用するかの情報Ｉｎｆｏを記憶しておくＦＩＦＯ（ＦＩＲＳＴ ＩＮ ＦＩＲＳＴ ＯＵＴ）型の記憶装置であり、図１のテクスチャ・データ再構成装置１９からの要求により記憶されている情報が順次読み出される。
【００２８】
図１のメモリ・アクセス装置１７は、メモリ・アドレス比較装置１５の比較結果にしたがってメモリ・アクセスを行ってメモリ１４からテクスチャ・データを読み出す装置である。
【００２９】
図２のスキャンライン上の５画素の例では、メモリ・アドレス比較装置１５から送られてくる、
（１，１），（２，２），（３，３）
の３つのメモリ・アドレスにしたがってメモリ１４からテクスチャ・データを読み出す。
【００３０】
読み出したテクスチャ・データをＣ（Ｕ，Ｖ）とすると、
Ｃ（１，１），Ｃ（２，２），Ｃ（３，３）
の３つのテクスチャ・データを図１のテクスチャ・データ記憶装置１８に送る。
【００３１】
図１のテクスチャ・データ記憶装置１８は、メモリ・アクセス装置１７によってメモリ１４から読み出したテクスチャ・データを記憶しておくＦＩＦＯ型の記憶装置であり、テクスチャ・データ再構成装置１９からの要求により記憶されているテクスチャ・データが順次読み出される。
【００３２】
図１のテクスチャ・データ再構成装置１９は、テクスチャ・データ記憶装置１８に記憶されているテクスチャ・データから、比較結果記憶装置１６に記憶されている情報にしたがって所望のテクスチャ・データを読み出す装置である。
【００３３】
図２のスキャンライン上の５画素の例では、比較結果記憶装置１６とテクスチャ・データ記憶装置１８に記憶されている内容は以下のとおりである。
【００３４】
比較結果記憶装置：１，１，０，１，０
テクスチャ・データ記憶装置：Ｃ（１，１），Ｃ（２，２），Ｃ（３，３）
この内容から５画素分のテクスチャ・データの再構成する方法を以下に示す。
【００３５】
１画素目）比較結果記憶装置１６から新しいテクスチャ・データを使用することを示す ｀１’ を読み出して、テクスチャ・データ記憶装置１８から最初のテクスチャ・データＣ（１，１）を読み出す。
【００３６】
２画素目）比較結果記憶装置１６から引き続いて ｀１’ を読み出して、テクスチャ・データ記憶装置１８から新しいテクスチャ・データＣ（２，２）を読み出す。
【００３７】
３画素目）比較結果記憶装置１６からテクスチャ・データの再使用を示す ｀０’ を読み出して、テクスチャ・データ記憶装置１８から新しいテクスチャ・データを読み出すことなく、テクスチャ・データＣ（２，２）を再使用する。
【００３８】
４画素目）比較結果記憶装置１６から ｀１’ を読み出して、テクスチャ・データ記憶装置１８から新しいテクスチャ・データＣ（３，３）を読み出す。
【００３９】
５画素目）比較結果記憶装置１６から ｀０’ を読み出して、テクスチャ・データ記憶装置１８から新しいテクスチャ・データを読み出すことなく、テクスチャ・データＣ（３，３）を再使用する。
【００４０】
以上にようにして、３回のメモリ・アクセスのみで５画素分のテクスチャ・データ
Ｃ（１，１），Ｃ（２，２），Ｃ（２，２），Ｃ（３，３），Ｃ（３，３）
を再構成する。
【００４１】
この発明では、上述のように、メモリ読み出し対象である画素のメモリ・アドレスが前回のメモリ読み出し対象であった隣接画素のメモリ・アドレスと同じであればメモリからテクスチャ・データの読み出しを行わず、以前にメモリ・アドレスが同じであった画素が読み出したテクスチャ・データを再使用することによりメモリ・アクセス量を削減しているので低速なメモリを使用しても高速なテクスチャ・データ読出装置を実現できる。
【００４２】
また、この発明は、高画質な画像生成のために図３に示すように４近傍補間を行う場合に対しても適用できる。以下に、図１の構成によって、４近傍補間を行う場合の他の処理例を示す。
【００４３】
４近傍補間を行う場合は、各画素に与えられたメモリ・アドレスの最も近傍の４つのメモリ・アドレスからテクスチャ・データを読み出す。与えられたメモリ・アドレスの小数部を切り捨てたアドレスを（Ｕ０，Ｖ０）とすると、（Ｕ０，Ｖ０），（Ｕ０＋１，Ｖ０），（Ｕ０，Ｖ０＋１），（Ｕ０＋１，Ｖ０＋１）の４つのメモリ・アドレスからテクスチャ・データを読み出す。
【００４４】
図３の例では、以下に示す２０個のメモリ・アドレスからテクスチャ・データを読み出す必要がある。
【００４５】
１画素目：（１，１），（２，１），（１，２），（２，２）
２画素目：（１，１），（２，１），（１，２），（２，２）
３画素目：（２，２），（３，２），（２，３），（３，３）
４画素目：（２，２），（３，２），（２，３），（３，３）
５画素目：（３，３），（４，３），（３，４），（４，４）
【００４６】
図１のメモリ・アドレス比較装置１５は、各画素の４つのメモリ・アドレスと直前の画素の４つのメモリ・アドレスを比較して同じメモリ・アドレスの重複を取り除き、メモリ・アドレスの異なるメモリ・アドレスのみを図１のメモリ・アクセス装置１７に送る。
【００４７】
図３の例では以下の１０個のメモリ・アドレスをメモリ・アクセス装置１７に送る。
１画素目：（１，１），（２，１），（１，２），（２，２）
３画素目：（３，２），（２，３），（３，３）
５画素目：（４，３），（３，４），（４，４）
【００４８】
また、各画素について図１のテクスチャ・データ再構成装置１９でテクスチャ・データの再構成を行う際に必要となる情報である以下の情報１および情報２をメモリ・アドレス比較装置１５から比較結果記憶装置１６に送る。
【００４９】
第１の情報として情報１は、各画素について新しいテクスチャ・データを使用するか、以前に読み出したテクスチャ・データを再使用するかを示す各画素の４つのメモリ・アドレスに対応する４ビットの情報である。
【００５０】
第２の情報として情報２は、前回と今回の各画素の４つのメモリ・アドレスの重複の関係を示すために、各画素のメモリ・アドレス（Ｕ，Ｖ）のＵおよびＶのそれぞれの最下位の１ビットの情報である。
【００５１】
図３の例では、各画素について以下の情報Ｉｎｆｏが比較結果記憶装置１６に送られる。表中の各情報と４つのメモリ・アドレスの対応関係は、情報１並びに情報２とも左から（Ｕ０，Ｖ０），（Ｕ０＋１，Ｖ０），（Ｕ０，Ｖ０＋１），（Ｕ０＋１，Ｖ０＋１）の順序で対応している。
【００５２】
以後、説明を簡略化するために、情報２の（０，０）をＡ、（１，０）をＢ、（０，１）をＣ、（１，１）をＤと記すことにする。したがって、上記表は、以下のようになる。
【００５４】
上記表では、たとえば３画素目は、情報１から（Ｕ０，Ｖ０）は、メモリ・アクセスをせずテクスチャ・データの再使用をすることがわかり、情報２からこのテクスチャ・データは、同じＡという情報をもつ２画素目（１画素目）の（Ｕ０＋１，Ｖ０＋１）であることがわかる。
【００５６】
図１のメモリ・アクセス装置１７は、メモリ・アドレス比較装置１５から送られてくるメモリ・アドレス（Ｕ，Ｖ）にしたがってメモリからテクスチャ・データを読み出し、読み出したテクスチャ・データをＣ（Ｕ，Ｖ）を、図１のテクスチャ・データ記憶装置１８に送る。
【００５７】
図３の例では、メモリ・アドレス比較装置１５から送られてくる、
１画素目：（１，１），（２，１），（１，２），（２，２）
３画素目：（３，２），（２，３），（３，３）
５画素目：（４，３），（３，４），（４，４）
のメモリ・アドレスから以下のテクスチャ・データＣ（Ｕ，Ｖ）をメモリ１４から読み出しテクスチャ・データ記憶装置１８に送る。
【００５８】
Ｃ（１，１），Ｃ（２，１），Ｃ（１，２），Ｃ（２，２）
Ｃ（３，２），Ｃ（２，３），Ｃ（３，３）
Ｃ（４，３），Ｃ（３，４），Ｃ（４，４）
【００５９】
図１のテクスチャ・データ記憶装置１８は、メモリ・アクセス装置１７から送られてくるテクスチャ・データＣ（Ｕ，Ｖ）を記憶するＦＩＦＯ型の記憶装置である。
【００６０】
４近傍補間を行う場合には、各画素の４つのメモリ・アドレスに対応したテクスチャ・データを記憶し、テクスチャ・アドレス（Ｕ，Ｖ）の最下位ビットにしたがって、Ｃ（０，０）をＡ，Ｃ（１，０）をＢ，Ｃ（０，１）をＣ，Ｃ（１，１）をＤの４つのＦＩＦＯ型のテクスチャ・データ記憶装置１８に記憶する。
【００６１】
図３の例では、Ａ，Ｂ，Ｃ，Ｄにそれぞれ以下のテクスチャ・データＣ（Ｕ，Ｖ）が記憶される。
Ａ：Ｃ（２，２），Ｃ（４，４）
Ｂ：Ｃ（１，２），Ｃ（３，２），Ｃ（３，４）
Ｃ：Ｃ（２，１），Ｃ（２，３），Ｃ（４，３）
Ｄ：Ｃ（１，１），Ｃ（３，３）
【００６２】
図１のテクスチャ・データ再構成装置１９は、テクスチャ・データ記憶装置１８に記憶されているテクスチャ・データを、比較結果記憶装置１６に記憶されている情報にしたがって所望のテクスチャ・データを読み出す装置である。
【００６３】
テクスチャ・データの再構成の方法は、比較結果記憶装置１６の情報１によりテクスチャ・データ記憶装置１８から新しいテクスチャ・データを読み出すか、それともテクスチャ・データの再使用をするかを決定し、比較結果記憶装置１６の情報２よりＡ，Ｂ，Ｃ，ＤのどのＦＩＦＯ型のテクスチャ・データ記憶装置１８からテクスチャ・データを読むのかを決定する。
【００６４】
図３の例では、比較結果記憶装置１６およびテクスチャ・データ記憶装置１８から読み出される情報およびテクスチャ・データ（Ｕ，Ｖ）は以下のようになり、各画素に対して４つ、計２０個のテクスチャ・データが再構成される。
【００６５】
１画素目）
比較結果記憶装置：情報１（１１１１）並びに情報２（ＤＣＢＡ）
テクスチャ・データ記憶装置：
Ｄから新しいテクスチャ・データ Ｃ（１，１）
Ｃから新しいテクスチャ・データ Ｃ（２，１）
Ｂから新しいテクスチャ・データ Ｃ（１，２）
Ａから新しいテクスチャ・データ Ｃ（２，２）
【００６６】
２画素目）
比較結果記憶装置：情報１（００００）並びに情報２（ＤＣＢＡ）
テクスチャ・データ記憶装置：
Ｄからテクスチャ・データ再使用 Ｃ（１，１）
Ｃからテクスチャ・データ再使用 Ｃ（２，１）
Ｂからテクスチャ・データ再使用 Ｃ（１，２）
Ａからテクスチャ・データ再使用 Ｃ（２，２）
【００６７】
３画素目）
比較結果記憶装置：情報１（０１１１）並びに情報２（ＡＢＣＤ）
テクスチャ・データ記憶装置：
Ａからテクスチャ・データ再使用 Ｃ（２，２）
Ｂから新しいテクスチャ・データ Ｃ（３，２）
Ｃから新しいテクスチャ・データ Ｃ（２，３）
Ｄから新しいテクスチャ・データ Ｃ（３，３）
【００６８】
４画素目）
比較結果記憶装置：情報１（００００）並びに情報２（ＡＢＣＤ）
テクスチャ・データ記憶装置：
Ａからテクスチャ・データ再使用 Ｃ（２，２）
Ｂからテクスチャ・データ再使用 Ｃ（３，２）
Ｃからテクスチャ・データ再使用 Ｃ（２，３）
Ｄからテクスチャ・データ再使用 Ｃ（３，３）
【００６９】
５画素目）
比較結果記憶装置：情報１（０１１１）並びに情報２（ＤＣＢＡ）
テクスチャ・データ記憶装置：
Ｄからテクスチャ・データ再使用 Ｃ（３，３）
Ｃから新しいテクスチャ・データ Ｃ（４，３）
Ｂから新しいテクスチャ・データ Ｃ（３，４）
Ａから新しいテクスチャ・データ Ｃ（４，４）
【００７０】
以上のように、１０回のメモリ・アクセスで２０個のテクスチャ・データを再構成することができるので、４近傍補間を行う場合であっても、この発明は、メモリ・アクセス量を削減でき、高速なテクスチャ・データ読出装置が実現できる。
【００７１】
このテクスチャ・データ読出装置を使用したレンダリング装置４０の一実施例を図４に示す。レンダリング装置２４は、ＸＹ座標（Ｘ，Ｙ）の処理を行うＸＹ処理装置３１と、カラー値（Ｒ，Ｇ，Ｂ）の処理を行うカラー処理装置３２と、テクスチャ座標（Ｓ，Ｔ，Ｑ）の処理を行うテクスチャ処理装置３３と、カラー処理装置３２とテクスチャ処理装置３３の出力に対して演算を行って新しいカラーを生成するブレンド装置３４から構成され、テクスチャ・データを記憶するテクスチャ・メモリ２５と、描画データを記憶するフレーム・バッファ２６に接続される。
【００７２】
ＸＹ処理装置３１は、入力端子２１から供給される三角形の三頂点のＸＹ座標（Ｘ，Ｙ）から、三角形内部のＸＹ座標（ｘ，ｙ）を発生する。カラー処理装置３２は、入力端子２２から供給される三角形の三頂点のカラー値（Ｒ，Ｇ，Ｂ）から、三角形内部の画素のカラー値Ｃｆをそれぞれ線形補間によって求め、後段のブレンド装置３４に出力する。
【００７３】
テクスチャ処理装置３３は、テクスチャ・アドレス発生装置３５と、図１に示す一実施例として示したこの発明のテクスチャ・データ読出装置３６から構成され、入力端子２３から供給される三角形の三頂点のテクスチャ座標（Ｓ，Ｔ，Ｑ）からテクスチャ・アドレス発生装置３５において三角形内部のテクスチャ・アドレス（Ｕ，Ｖ）を発生して、それをテクスチャ・データ読出装置３６に入力させることによりテクスチャ・メモリ２５からテクスチャ・データＣｔを読み出しそれを後段のブレンド装置３４に出力する。
【００７４】
ブレンド装置３４は、カラー処理装置３２からの出力Ｃｆと、テクスチャ処理装置３３からの出力Ｃｔに対して、加算や乗算等の演算を行って新しいカラーＣを生成する。
【００７５】
以上の各処理装置により発生した新しいカラーＣを、ＸＹ処理装置３１の発生するＸＹ座標（ｘ，ｙ）にしたがってフレーム・バッファ２６に書き込むことにより、レンダリング装置を実現する。
【００７６】
このレンダリング装置２４は、低速なメモリを使用してもテクスチャ・キャッシュのような大規摸な回路なしで、高速なテクスチャ・データの読み出しが可能になるので、高速なテクスチャ・マッピングを小規模な回路で実現できるという利点がある。
【００７７】
また、この発明のテクスチャ・データ読み出し方法は、スキャンライン単位に独立に行うことも可能なので、図４のレンダリング装置２４を複数使用したレンダリング装置の他の実施例を図５に示す。
【００７８】
入力端子４１から供給される三角形の三頂点のＸＹ座標（Ｘ，Ｙ）、三角形の三頂点のカラー値（Ｒ，Ｇ，Ｂ）、三角形の三頂点のテクスチャ座標（Ｓ，Ｔ，Ｑ）が高速レンダリング装置４２へ供給される。高速レンダリング装置４２は、上述したレンダリング装置２４を複数個使用して、異なるスキャンラインに割り振り並列に動作させるようにしたものである。入力された各信号は、レンダリング装置２４１ 〜２４ｎ へ供給され、上述したような処理が施され、テクスチャ・メモリ２５１ 〜２５ｎ から新しいカラーＣ１ 〜Ｃｎ が生成され、それぞれ対応するＸＹ座標（ｘ１ ，ｙ１ ）〜（ｘｎ ，ｙｎ ）にしたがってフレーム・バッファ２６に書き込む。これによって、上述したレンダリング装置２４に比べて数倍も高速な高速レンダリングを構成することが可能になる。
【００７９】
【発明の効果】
この発明に依れば、メモリからテクスチャ・データを読み出す際に、メモリ読み出し対象である画素のメモリ・アドレスと、前回のメモリ読み出し対象であった隣接画素のメモリ・アドレスとの比較を行って、そのメモリ・アドレスが異なる場合のみテクスチャ・メモリにアクセスを行い新しいテクスチャ・データを読み出し、メモリ・アドレスが同じ場合には読み出しをせずメモリ・アドレスが同じ画素が続く間保存されているテクスチャ・データを再使用することにより、メモリ・アクセス量を削減できるので、低速なメモリを使用してもテクスチャ・キャッシュのような大規摸な回路なしで、高速なテクスチャ・データの読み出しが可能になり、高速なテクスチャ・マッピングを小規模な回路で実現できる。
【図面の簡単な説明】
【図１】この発明の一実施例の概略構成を示すブロック図である。
【図２】この発明の一実施例の動作の一例を説明するための概略図である。
【図３】この発明の一実施例の４近傍補間を行う場合の動作を説明するための概略図である。
【図４】この発明のテクスチャ・データ読出装置を使用したレンダリング装置の一実施例を示すブロック図である。
【図５】この発明のテクスチャ・データ読出装置を複数使用したレンダリング装置の他の実施例を示すブロック図である。
【図６】テクスチャ・マッピングの概念を説明する概略図である。
【図７】従来のテクスチャ・データ読出装置のブロック図である。
【符号の説明】
１２・・・テクスチャ・データ読出装置、１４・・・メモリ、１５・・・メモリ・アドレス比較装置、１６・・・比較結果記憶装置、１７・・・メモリ・アクセス装置、１８・・・テクスチャ・データ記憶装置、１９・・・テクスチャ・データ再構成装置
Claims (4)
- テクスチャ・マッピングを行う際に、メモリからテクスチャ・データを読み出すための読出装置において、
メモリ読み出し対象である画素のメモリ・アドレスと、前回のメモリ読み出し対象であった隣接画素のメモリ・アドレスとの比較を行い、
上記画素のメモリ・アドレスが上記隣接画素のメモリ・アドレスと異なる場合のみ上記画素のメモリ・アドレスにしたがって、上記メモリにアクセスを行い新しいテクスチャ・データを読み出し、上記画素のメモリ・アドレスが上記隣接画素のメモリ・アドレスと同じ場合には、上記メモリから新しいテクスチャ・データの読み出しをせずメモリ・アドレスが同じ画素が続く間保存されているテクスチャ・データを再使用することを特徴とするテクスチャ・データ読出装置。 - テクスチャ・マッピングを行う際に、メモリからテクスチャ・データを読み出すための読出装置において、
メモリ読み出し対象である画素のメモリ・アドレスと、前回メモリ読み出し対象であった隣接画素のメモリ・アドレスとを比較してメモリ読み出しを行うか否かを決定するメモリ・アドレス比較手段と、
上記メモリ・アドレス比較手段の比較結果から新しく上記メモリから読み出したテクスチャ・データを使用するか、それとも以前に上記メモリから読み出したテクスチャ・データを再使用するかの情報を記憶しておく比較結果記憶手段と、上記メモリ・アドレス比較手段の比較結果にしたがって、メモリ・アクセスを行って上記メモリからテクスチャ・データを読み出すメモリ・アクセス手段と、上記メモリ・アクセス手段によって、上記メモリから読み出した上記テクスチャ・データを記憶しておくテクスチャ・データ記憶手段と、
上記比較結果記憶手段に記憶されている上記情報にしたがって、上記テクスチャ・データ記憶手段から所望のテクスチャ・データを読み出すテクスチャ・データ再構成手段を有し、
上記メモリ読み出し対象である画素のメモリ・アドレスが上記前回メモリ読み出し対象であった隣接画素のメモリ・アドレスと同じ画素は、上記メモリからのテクスチャ・データの読み出しを行わず、以前にメモリ・アドレスが同じであった画素が読み出したテクスチャ・データを再使用することを特徴とするテクスチャ・データ読出装置。 - 請求項２に記載のテクスチャ・データ読出装置において、
三角形内部の各画素のテクスチャのメモリ・アドレスを入力し、
メモリ読み出し対象である画素のメモリ・アドレスと上記前回メモリ読み出し対象であった隣接画素のメモリ・アドレスとの比較を行って、
上記画素のメモリ・アドレスと上記隣接画素のメモリ・アドレスが異なる場合のみ上記メモリにアクセスを行い新しいテクスチャ・データを読み出し、
上記画素のメモリ・アドレスと上記隣接画素のメモリ・アドレスが同じ場合には上記メモリから上記テクスチャ・データの読み出しをせずメモリ・アドレスが同じ画素が続く間保存されているテクスチャ・データを再使用することを特徴とするテクスチャ・データ読出装置。 - 複数のメモリと、上記メモリからテクスチャ・データを読み出すための複数のテクスチャ・データ読出装置とが並列に設けられ、
同時に複数の画素のテクスチャ・データを上記メモリから読み出すようになされ、
上記テクスチャ・データ読出装置のそれぞれは、
メモリ読み出し対象である画素のメモリ・アドレスと、前回のメモリ読み出し対象であった隣接画素のメモリ・アドレスとの比較を行い、
上記画素のメモリ・アドレスが上記隣接画素のメモリ・アドレスと異なる場合のみ上記画素のメモリ・アドレスにしたがって、上記メモリにアクセスを行い新しいテクスチャ・データを読み出し、上記画素のメモリ・アドレスが上記隣接画素のメモリ・アドレスと同じ場合には、上記メモリから新しいテクスチャ・データの読み出しをせずメモリ・アドレスが同じ画素が続く間保存されているテクスチャ・データを再使用するものであることを特徴とするレンダリング装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24913396A JP3586991B2 (ja) | 1996-08-30 | 1996-08-30 | テクスチャ・データ読出装置およびレンダリング装置 |
| AU35292/97A AU736560B2 (en) | 1996-08-30 | 1997-08-26 | Method and apparatus for texture data |
| CA002214063A CA2214063C (en) | 1996-08-30 | 1997-08-27 | Method and apparatus for texture data |
| MYPI97003928A MY114047A (en) | 1996-08-30 | 1997-08-27 | Method and apparatus for texture data |
| EP97306593A EP0827114B1 (en) | 1996-08-30 | 1997-08-28 | Method and apparatus for texture data |
| DE69722535T DE69722535T2 (de) | 1996-08-30 | 1997-08-28 | Verfahren und Gerät zum Schaffen von Texturdaten |
| US08/920,837 US6133923A (en) | 1996-08-30 | 1997-08-29 | Method and apparatus for texture data |
| CN97121354A CN1121018C (zh) | 1996-08-30 | 1997-08-30 | 纹理数据的方法和设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24913396A JP3586991B2 (ja) | 1996-08-30 | 1996-08-30 | テクスチャ・データ読出装置およびレンダリング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1079043A JPH1079043A (ja) | 1998-03-24 |
| JP3586991B2 true JP3586991B2 (ja) | 2004-11-10 |
Family
ID=17188426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24913396A Expired - Lifetime JP3586991B2 (ja) | 1996-08-30 | 1996-08-30 | テクスチャ・データ読出装置およびレンダリング装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6133923A (ja) |
| EP (1) | EP0827114B1 (ja) |
| JP (1) | JP3586991B2 (ja) |
| CN (1) | CN1121018C (ja) |
| AU (1) | AU736560B2 (ja) |
| CA (1) | CA2214063C (ja) |
| DE (1) | DE69722535T2 (ja) |
| MY (1) | MY114047A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014176120A1 (en) * | 2013-04-25 | 2014-10-30 | Intel Corporation | Techniques for graphics data prefetching |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU743218B2 (en) * | 1998-09-11 | 2002-01-24 | Canon Kabushiki Kaisha | Fast renering techniques for rasterised graphic object based images |
| AU744091B2 (en) * | 1998-09-11 | 2002-02-14 | Canon Kabushiki Kaisha | Processing graphic objects for fast rasterised rendering |
| JP4343344B2 (ja) | 1998-09-11 | 2009-10-14 | キヤノン株式会社 | ラスタ形式のグラフィックオブジェクトを用いたイメージの高速レンダリング方法 |
| US6384823B1 (en) * | 1999-01-05 | 2002-05-07 | C. Michael Donoghue | System and method for real-time mapping and transfer of coordinate position data from a virtual computer-aided design workspace to the real workspace |
| US6919895B1 (en) * | 1999-03-22 | 2005-07-19 | Nvidia Corporation | Texture caching arrangement for a computer graphics accelerator |
| US6297833B1 (en) * | 1999-03-23 | 2001-10-02 | Nvidia Corporation | Bump mapping in a computer graphics pipeline |
| GB2374775B (en) * | 2001-04-19 | 2005-06-15 | Discreet Logic Inc | Rendering animated image data |
| US6812928B2 (en) | 2002-01-30 | 2004-11-02 | Sun Microsystems, Inc. | Performance texture mapping by combining requests for image data |
| DE10318390A1 (de) * | 2003-04-23 | 2004-12-30 | Volkswagen Ag | Verfahren, Vorrichtung und Computerprogrammprodukt zum virtuellen Positionieren von Bauteilen |
| JP3883522B2 (ja) * | 2003-05-09 | 2007-02-21 | 任天堂株式会社 | ゲーム装置およびゲームプログラム |
| JP3934081B2 (ja) * | 2003-05-12 | 2007-06-20 | 任天堂株式会社 | ゲーム装置およびゲームプログラム |
| US7573599B2 (en) * | 2004-05-20 | 2009-08-11 | Primax Electronics Ltd. | Method of printing geometric figures |
| CN101059760B (zh) * | 2006-04-20 | 2014-05-07 | 意法半导体研发（上海）有限公司 | Opengl到opengl│es翻译器和opengl│es仿真器 |
| US8207978B2 (en) * | 2006-06-29 | 2012-06-26 | Intel Corporation | Simplification of 3D texture address computation based on aligned, non-perspective objects |
| US7652672B2 (en) | 2006-06-29 | 2010-01-26 | Mediatek, Inc. | Systems and methods for texture management |
| US8022960B2 (en) * | 2007-02-22 | 2011-09-20 | Qualcomm Incorporated | Dynamic configurable texture cache for multi-texturing |
| JP5307923B1 (ja) * | 2012-08-20 | 2013-10-02 | 株式会社ｇｌｏｏｐｓ | ゲームサーバ、ゲーム制御方法、プログラム、及びゲームシステム |
| US9449362B2 (en) * | 2013-09-06 | 2016-09-20 | Intel Corporation | Techniques for reducing accesses for retrieving texture images |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4821212A (en) * | 1984-08-08 | 1989-04-11 | General Electric Company | Three dimensional texture generator for computed terrain images |
| GB2240015A (en) * | 1990-01-15 | 1991-07-17 | Philips Electronic Associated | Texture memory addressing |
| GB2267203B (en) * | 1992-05-15 | 1997-03-19 | Fujitsu Ltd | Three-dimensional graphics drawing apparatus, and a memory apparatus to be used in texture mapping |
| GB2270243B (en) * | 1992-08-26 | 1996-02-28 | Namco Ltd | Image synthesizing system |
| US5606650A (en) * | 1993-04-22 | 1997-02-25 | Apple Computer, Inc. | Method and apparatus for storage and retrieval of a texture map in a graphics display system |
| JPH08110952A (ja) * | 1994-10-07 | 1996-04-30 | Yamaha Corp | テクスチャマッピング装置 |
| JP3081774B2 (ja) * | 1995-05-24 | 2000-08-28 | シャープ株式会社 | テクスチャーパターンメモリ回路 |
| US5751292A (en) * | 1995-06-06 | 1998-05-12 | Hewlett-Packard Company | Texture mapping method and system |
| US5880737A (en) * | 1995-08-04 | 1999-03-09 | Microsoft Corporation | Method and system for accessing texture data in environments with high latency in a graphics rendering system |
| GB9518696D0 (en) * | 1995-09-13 | 1995-11-15 | Philips Electronics Nv | Image texture mapping |
| US5781197A (en) * | 1996-07-26 | 1998-07-14 | Hewlett-Packard Company | Method for maintaining contiguous texture memory for cache coherency |
| US5828382A (en) * | 1996-08-02 | 1998-10-27 | Cirrus Logic, Inc. | Apparatus for dynamic XY tiled texture caching |
| US5987567A (en) * | 1996-09-30 | 1999-11-16 | Apple Computer, Inc. | System and method for caching texture map information |
| US5831640A (en) * | 1996-12-20 | 1998-11-03 | Cirrus Logic, Inc. | Enhanced texture map data fetching circuit and method |
| US5852451A (en) * | 1997-01-09 | 1998-12-22 | S3 Incorporation | Pixel reordering for improved texture mapping |
-
1996
- 1996-08-30 JP JP24913396A patent/JP3586991B2/ja not_active Expired - Lifetime
-
1997
- 1997-08-26 AU AU35292/97A patent/AU736560B2/en not_active Expired
- 1997-08-27 CA CA002214063A patent/CA2214063C/en not_active Expired - Lifetime
- 1997-08-27 MY MYPI97003928A patent/MY114047A/en unknown
- 1997-08-28 EP EP97306593A patent/EP0827114B1/en not_active Expired - Lifetime
- 1997-08-28 DE DE69722535T patent/DE69722535T2/de not_active Expired - Lifetime
- 1997-08-29 US US08/920,837 patent/US6133923A/en not_active Expired - Lifetime
- 1997-08-30 CN CN97121354A patent/CN1121018C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014176120A1 (en) * | 2013-04-25 | 2014-10-30 | Intel Corporation | Techniques for graphics data prefetching |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69722535D1 (de) | 2003-07-10 |
| CA2214063A1 (en) | 1998-02-28 |
| EP0827114A3 (en) | 2000-11-29 |
| MY114047A (en) | 2002-07-31 |
| AU736560B2 (en) | 2001-08-02 |
| AU3529297A (en) | 1998-03-05 |
| EP0827114B1 (en) | 2003-06-04 |
| CA2214063C (en) | 2006-10-24 |
| US6133923A (en) | 2000-10-17 |
| CN1177784A (zh) | 1998-04-01 |
| CN1121018C (zh) | 2003-09-10 |
| DE69722535T2 (de) | 2004-04-29 |
| EP0827114A2 (en) | 1998-03-04 |
| JPH1079043A (ja) | 1998-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3586991B2 (ja) | テクスチャ・データ読出装置およびレンダリング装置 | |
| JP4280270B2 (ja) | 幾何プリミティブのインデックスを外す方法、ラスタ化装置、コンピュータ可読媒体 | |
| JP4061697B2 (ja) | 画像表示方法及びそれを実行する画像表示装置 | |
| JP2882465B2 (ja) | 画像生成方法およびその装置 | |
| TWI395152B (zh) | 繪圖處理單元及處理邊框顏色資訊之方法 | |
| KR101039132B1 (ko) | 2차원 벡터 그래픽 처리를 위한 라스터라이저 및 그 방법 | |
| US6614443B1 (en) | Method and system for addressing graphics data for efficient data access | |
| JP3903557B2 (ja) | データ変換装置および画像生成装置 | |
| JPH06100911B2 (ja) | 画像データ処理装置及び方法 | |
| US7372461B2 (en) | Image processing apparatus and method of same | |
| KR900002631B1 (ko) | 화상데이터의 처리방법 및 장치 | |
| JP3548648B2 (ja) | 描画装置及び描画方法 | |
| US6489967B1 (en) | Image formation apparatus and image formation method | |
| JPH0544063B2 (ja) | ||
| JP4408152B2 (ja) | テクスチャマッピング方法及びテクスチャマッピング装置 | |
| JP5310079B2 (ja) | 画像描画装置 | |
| JP2000155851A (ja) | テクスチャ・マッピング装置及びこれを具備したレンダリング装置、並びに情報処理装置 | |
| JP2656754B2 (ja) | 画像データ処理装置及びそれを用いたシステム | |
| JP3090644B2 (ja) | 画像データ処理装置及びそれを用いたシステム | |
| JP2656753B2 (ja) | 画像データ処理装置及びそれを用いたシステム | |
| JP4482996B2 (ja) | データ記憶装置とその方法および画像処理装置 | |
| JP2000148114A (ja) | 画像生成装置および画像生成方法 | |
| JP2903514B2 (ja) | 高速描画方法 | |
| JPH07109549B2 (ja) | グラフィックプロセッサ | |
| JPH10261095A (ja) | 画像処理装置及び画像処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |