JPH08110952A - テクスチャマッピング装置 - Google Patents
テクスチャマッピング装置Info
- Publication number
- JPH08110952A JPH08110952A JP27044894A JP27044894A JPH08110952A JP H08110952 A JPH08110952 A JP H08110952A JP 27044894 A JP27044894 A JP 27044894A JP 27044894 A JP27044894 A JP 27044894A JP H08110952 A JPH08110952 A JP H08110952A
- Authority
- JP
- Japan
- Prior art keywords
- texture
- address
- fill
- coordinates
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】
【目的】 テクスチャデータを経済的に記憶しておくこ
とができるテクスチャマッピング装置を提供する。 【構成】 テクスチャメモリ５には、３次元対象物の表
面にマッピングする基本パターンの繰り返しからなるテ
クスチャデータが、少なくともその基本パターンの全体
が保持されるように所定範囲の記憶領域にテクスチャ座
標系で記憶される。テクスチャマッピング部１は、テク
スチャマッピングすべき範囲をフィル座標系及びテクス
チャ座標系の双方で規定したフィル座標及びテクスチャ
座標を入力し、フィル座標により規定される範囲の内部
の各画素のフィルアドレスを順次生成すると共に、生成
されたフィルアドレスに対応するテクスチャ座標系にお
けるテクスチャアドレスを生成する。そして、この生成
されたテクスチャアドレスの上位のビットをマスクして
テクスチャメモリ５の所定範囲の記憶領域内のアドレス
に変換し、この変換後のアドレスで指定されるテクスチ
ャメモリ５の記憶場所からテクスチャデータを読み出し
て、フィルアドレスで指定されるフレームメモリ４の記
憶場所に格納する。
とができるテクスチャマッピング装置を提供する。 【構成】 テクスチャメモリ５には、３次元対象物の表
面にマッピングする基本パターンの繰り返しからなるテ
クスチャデータが、少なくともその基本パターンの全体
が保持されるように所定範囲の記憶領域にテクスチャ座
標系で記憶される。テクスチャマッピング部１は、テク
スチャマッピングすべき範囲をフィル座標系及びテクス
チャ座標系の双方で規定したフィル座標及びテクスチャ
座標を入力し、フィル座標により規定される範囲の内部
の各画素のフィルアドレスを順次生成すると共に、生成
されたフィルアドレスに対応するテクスチャ座標系にお
けるテクスチャアドレスを生成する。そして、この生成
されたテクスチャアドレスの上位のビットをマスクして
テクスチャメモリ５の所定範囲の記憶領域内のアドレス
に変換し、この変換後のアドレスで指定されるテクスチ
ャメモリ５の記憶場所からテクスチャデータを読み出し
て、フィルアドレスで指定されるフレームメモリ４の記
憶場所に格納する。
Description
【０００１】
【産業上の利用分野】この発明は、３次元グラフィック
スシステム等において、ディスプレイ装置に表示された
３次元モデルの表面に任意のテクスチャを付与するため
のテクスチャマッピング装置に関する。
スシステム等において、ディスプレイ装置に表示された
３次元モデルの表面に任意のテクスチャを付与するため
のテクスチャマッピング装置に関する。
【０００２】
【従来の技術】コンピュータグラフィックスにおいて、
３次元対象物の表示のリアリティを高める手法の一つと
してテクスチャマッピングが知られている。テクスチャ
マッピングは、図１２に示すように、３次元表示対象物
３１の表面に表面粗さや特定のパターン３２を貼りつけ
て、表示対象物３１の表面を写実的に表示する手法であ
る。これを実現するシステムでは、マッピングされるテ
クスチャデータを記憶するためのテクスチャメモリが備
えられる。そして、２次元表示平面に対応するフィル座
標で指定された塗り潰すべきポリゴンの頂点座標に基づ
いて、そのポリゴンの頂点座標によって規定される形状
と同一形状のテクスチャをテクスチャメモリ上に規定
し、その範囲内のテクスチャデータをテクスチャメモリ
から読み出して、指定されたポリゴン内に割り付けてい
く。
３次元対象物の表示のリアリティを高める手法の一つと
してテクスチャマッピングが知られている。テクスチャ
マッピングは、図１２に示すように、３次元表示対象物
３１の表面に表面粗さや特定のパターン３２を貼りつけ
て、表示対象物３１の表面を写実的に表示する手法であ
る。これを実現するシステムでは、マッピングされるテ
クスチャデータを記憶するためのテクスチャメモリが備
えられる。そして、２次元表示平面に対応するフィル座
標で指定された塗り潰すべきポリゴンの頂点座標に基づ
いて、そのポリゴンの頂点座標によって規定される形状
と同一形状のテクスチャをテクスチャメモリ上に規定
し、その範囲内のテクスチャデータをテクスチャメモリ
から読み出して、指定されたポリゴン内に割り付けてい
く。
【０００３】
【発明が解決しようとする課題】しかし、上述した従来
のテクスチャマッピング装置では、マッピングすべきテ
クスチャデータの指定範囲が、予め記憶されているテク
スチャデータの範囲を超えると、範囲を超えた部分のテ
クスチャを割り付けることができないため、事前にかな
り余裕を持った範囲でテクスチャデータを保存しておか
なくてはならず、メモリの容量が増えるという問題があ
る。
のテクスチャマッピング装置では、マッピングすべきテ
クスチャデータの指定範囲が、予め記憶されているテク
スチャデータの範囲を超えると、範囲を超えた部分のテ
クスチャを割り付けることができないため、事前にかな
り余裕を持った範囲でテクスチャデータを保存しておか
なくてはならず、メモリの容量が増えるという問題があ
る。
【０００４】この発明は、このような問題点に鑑みてな
されたもので、テクスチャデータを経済的に記憶してお
くことができるテクスチャマッピング装置を提供するこ
とを目的とする。また、この発明は、限られた記憶空間
に多種類のテクスチャデータを効果的に記憶しておくこ
とができるテクスチャマッピング装置を提供することを
他の目的とする。
されたもので、テクスチャデータを経済的に記憶してお
くことができるテクスチャマッピング装置を提供するこ
とを目的とする。また、この発明は、限られた記憶空間
に多種類のテクスチャデータを効果的に記憶しておくこ
とができるテクスチャマッピング装置を提供することを
他の目的とする。
【０００５】
【課題を解決するための手段】この発明に係るテクスチ
ャマッピング装置は、３次元対象物の２次元表示データ
を記憶するフレーム記憶手段と、前記３次元対象物の表
面にマッピングされる基本パターンの繰り返しからなる
テクスチャデータを少なくともその基本パターンの全体
が保持されるように所定範囲の記憶領域に記憶するテク
スチャ記憶手段と、テクスチャマッピングすべき範囲を
規定したフィル座標及びテクスチャ座標を入力し、前記
フィル座標により規定される範囲の内部の各画素のフィ
ルアドレスを順次生成すると共に、生成されたフィルア
ドレスに対応するテクスチャアドレスを生成し、この生
成されたテクスチャアドレスの上位のビットをマスクし
て前記テクスチャ記憶手段の所定範囲の記憶領域内のア
ドレスに変換し、この変換後のアドレスで指定される前
記テクスチャ記憶手段の記憶場所からテクスチャデータ
を読み出して、前記フィルアドレスで指定される前記フ
レーム記憶手段の記憶場所に格納するマッピング手段と
を有することを特徴とする。
ャマッピング装置は、３次元対象物の２次元表示データ
を記憶するフレーム記憶手段と、前記３次元対象物の表
面にマッピングされる基本パターンの繰り返しからなる
テクスチャデータを少なくともその基本パターンの全体
が保持されるように所定範囲の記憶領域に記憶するテク
スチャ記憶手段と、テクスチャマッピングすべき範囲を
規定したフィル座標及びテクスチャ座標を入力し、前記
フィル座標により規定される範囲の内部の各画素のフィ
ルアドレスを順次生成すると共に、生成されたフィルア
ドレスに対応するテクスチャアドレスを生成し、この生
成されたテクスチャアドレスの上位のビットをマスクし
て前記テクスチャ記憶手段の所定範囲の記憶領域内のア
ドレスに変換し、この変換後のアドレスで指定される前
記テクスチャ記憶手段の記憶場所からテクスチャデータ
を読み出して、前記フィルアドレスで指定される前記フ
レーム記憶手段の記憶場所に格納するマッピング手段と
を有することを特徴とする。
【０００６】また、この発明の他のテクスチャマッピン
グ装置は、前記テクスチャ記憶手段が、複数の前記所定
範囲の記憶領域のそれぞれに異なる基本パターンの繰り
返しからなるテクスチャデータを記憶したものであり、
前記マッピング手段が、前記生成されたテクスチャアド
レスの上位のビットに前記基本パターンの記憶領域を示
すオフセット値を加算して、この加算されたアドレスで
指定される前記テクスチャ記憶手段の記憶場所から前記
テクスチャデータを読み出すものであることを特徴とす
る。
グ装置は、前記テクスチャ記憶手段が、複数の前記所定
範囲の記憶領域のそれぞれに異なる基本パターンの繰り
返しからなるテクスチャデータを記憶したものであり、
前記マッピング手段が、前記生成されたテクスチャアド
レスの上位のビットに前記基本パターンの記憶領域を示
すオフセット値を加算して、この加算されたアドレスで
指定される前記テクスチャ記憶手段の記憶場所から前記
テクスチャデータを読み出すものであることを特徴とす
る。
【０００７】
【作用】この発明によれば、テクスチャデータが基本パ
ターンの繰り返しからなる場合、テクスチャメモリの限
られた記憶領域に最低限の基本パターンを登録しておけ
ば、マッピング手段が、この記憶範囲を超えるテクスチ
ャデータに対して、テクスチャアドレスの上位のビット
をマスクすることにより、生成されたテクスチャアドレ
スを上記記憶範囲内のテクスチャアドレスに変換するの
で、テクスチャデータの一部が欠落することがなく、正
しいマッピングを行うことができる。このため、テクス
チャ記憶手段の容量を大幅に削減することができる。
ターンの繰り返しからなる場合、テクスチャメモリの限
られた記憶領域に最低限の基本パターンを登録しておけ
ば、マッピング手段が、この記憶範囲を超えるテクスチ
ャデータに対して、テクスチャアドレスの上位のビット
をマスクすることにより、生成されたテクスチャアドレ
スを上記記憶範囲内のテクスチャアドレスに変換するの
で、テクスチャデータの一部が欠落することがなく、正
しいマッピングを行うことができる。このため、テクス
チャ記憶手段の容量を大幅に削減することができる。
【０００８】また、テクスチャ記憶手段に複数の所定範
囲の記憶領域を確保し、これらの記憶領域のそれぞれに
異なる基本パターンのテクスチャデータを記憶すると共
に、マッピング手段で、生成されたテクスチャアドレス
の上位のビットをマスクする代わりに、基本パターンの
記憶領域を示すオフセット値を前記テクスチャアドレス
の上位のビットに加算することにより、任意のパターン
のテクスチャデータを、その記憶範囲のみのアドレスに
変換することができる。このため、多数のテクスチャデ
ータを限られた容量のテクスチャメモリに効率的に保存
しておくことができる。更に、基本パターンのサイズも
任意に決定することができる。
囲の記憶領域を確保し、これらの記憶領域のそれぞれに
異なる基本パターンのテクスチャデータを記憶すると共
に、マッピング手段で、生成されたテクスチャアドレス
の上位のビットをマスクする代わりに、基本パターンの
記憶領域を示すオフセット値を前記テクスチャアドレス
の上位のビットに加算することにより、任意のパターン
のテクスチャデータを、その記憶範囲のみのアドレスに
変換することができる。このため、多数のテクスチャデ
ータを限られた容量のテクスチャメモリに効率的に保存
しておくことができる。更に、基本パターンのサイズも
任意に決定することができる。
【０００９】
【実施例】以下、図面を参照して、この発明の実施例を
説明する。図１は、この発明の実施例に係るテクスチャ
マッピング装置の構成を示すブロック図である。このテ
クスチャマッピング装置は、テクスチャマッピング部１
と、画像メモリ２とにより構成される。テクスチャマッ
ピング部１は、例えば１チップで構成され、外部のＣＰ
Ｕ３に接続されている。画像メモリ２は、フレームメモ
リ４とテクスチャメモリ５とから構成され、フレームメ
モリ４には、テクスチャマッピングの対象となる３次元
画像データが表示平面に対応したフィル座標系で格納さ
れ、テクスチャメモリ５には、マッピングすべきテクス
チャデータがテクスチャ座標系で格納されている。
説明する。図１は、この発明の実施例に係るテクスチャ
マッピング装置の構成を示すブロック図である。このテ
クスチャマッピング装置は、テクスチャマッピング部１
と、画像メモリ２とにより構成される。テクスチャマッ
ピング部１は、例えば１チップで構成され、外部のＣＰ
Ｕ３に接続されている。画像メモリ２は、フレームメモ
リ４とテクスチャメモリ５とから構成され、フレームメ
モリ４には、テクスチャマッピングの対象となる３次元
画像データが表示平面に対応したフィル座標系で格納さ
れ、テクスチャメモリ５には、マッピングすべきテクス
チャデータがテクスチャ座標系で格納されている。
【００１０】ＣＰＵ３からは、フィル座標系におけるマ
ッピングすべき三角形の３つの頂点座標（フィル座標）
と、各々の頂点に対応するテクスチャ座標系における貼
り付ける三角形の３つの頂点座標（テクスチャ座標）と
が与えられる。これらの座標はユーザの意向に沿ってＣ
ＰＵ３によって設定される。なお、初期座標のみをユー
ザが指定し、以降はユーザが回転、移動、拡大、縮小等
の制御データを与えるだけでＣＰＵ３がフィル座標を計
算するように構成しても良い。ここで重要なのは、フィ
ル座標、テクスチャ座標それぞれの初期座標をＣＰＵ３
がテクスチャマッピング部１に与えた後は、その物体の
回転、移動、拡大、縮小に伴い、フィル座標は更新され
るがテクスチャ座標については記憶した初期座標値をそ
のまま使えるということである。それにより、ユーザ又
はＣＰＵ３の負担が著しく低減される。
ッピングすべき三角形の３つの頂点座標（フィル座標）
と、各々の頂点に対応するテクスチャ座標系における貼
り付ける三角形の３つの頂点座標（テクスチャ座標）と
が与えられる。これらの座標はユーザの意向に沿ってＣ
ＰＵ３によって設定される。なお、初期座標のみをユー
ザが指定し、以降はユーザが回転、移動、拡大、縮小等
の制御データを与えるだけでＣＰＵ３がフィル座標を計
算するように構成しても良い。ここで重要なのは、フィ
ル座標、テクスチャ座標それぞれの初期座標をＣＰＵ３
がテクスチャマッピング部１に与えた後は、その物体の
回転、移動、拡大、縮小に伴い、フィル座標は更新され
るがテクスチャ座標については記憶した初期座標値をそ
のまま使えるということである。それにより、ユーザ又
はＣＰＵ３の負担が著しく低減される。
【００１１】これらの座標データは、ＣＰＵインタフェ
ース１１を介してフィルアドレス生成部１２及びテクス
チャアドレス生成部１３に供給される。ここで使用され
る「アドレス」という用語は、必ずしもメモリアドレス
を示すものではなく、ｘ，ｙ座標値と同意である。一般
的なメモリでは２次元的に配置されたメモリアドレスセ
ルをロウ／カラムのアドレスで指定するように構成され
ているため、メモリアドレスとｘ，ｙ座標は１対１に対
応する。よって、「メモリアドレス」というのも「ｘ，
ｙ座標値」というのも大差はない。フィルアドレス生成
部１２は、与えられたフィル座標から、それによって規
定される三角形内の全画素についてのフレームメモリ４
上のフィルアドレスを水平走査方向に沿って順次生成す
る。テクスチャアドレス生成部１３は、フィルアドレス
生成部１２で生成されたフィルアドレスに対応するテク
スチャメモリ５上のテクスチャアドレスを生成する。テ
クスチャアドレス生成部１３で生成されたテクスチャア
ドレスは、ゲート回路１４に供給される。ゲート回路１
４は、与えられたテクスチャアドレスをテクスチャメモ
リ５の所定記憶領域内のアドレスに制限して指定された
パターンのテクスチャアドレスに変換する。ゲート回路
１４の出力は、セレクタ１５の一方の入力端に供給され
ている。セレクタ１５の他方の入力端には、フィルアド
レス生成部１２からのフィルアドレスが供給されてい
る。セレクタ１５は、制御部１６の制御のもとで両アド
レスを切換えて画像メモリ２に読出アドレス又は書込ア
ドレスとして供給する。データ処理部１７は、画像メモ
リ２から読み出されたデータに対して必要に応じて所定
の処理を施す。これら各部の制御は、制御部１６によっ
て実行される。
ース１１を介してフィルアドレス生成部１２及びテクス
チャアドレス生成部１３に供給される。ここで使用され
る「アドレス」という用語は、必ずしもメモリアドレス
を示すものではなく、ｘ，ｙ座標値と同意である。一般
的なメモリでは２次元的に配置されたメモリアドレスセ
ルをロウ／カラムのアドレスで指定するように構成され
ているため、メモリアドレスとｘ，ｙ座標は１対１に対
応する。よって、「メモリアドレス」というのも「ｘ，
ｙ座標値」というのも大差はない。フィルアドレス生成
部１２は、与えられたフィル座標から、それによって規
定される三角形内の全画素についてのフレームメモリ４
上のフィルアドレスを水平走査方向に沿って順次生成す
る。テクスチャアドレス生成部１３は、フィルアドレス
生成部１２で生成されたフィルアドレスに対応するテク
スチャメモリ５上のテクスチャアドレスを生成する。テ
クスチャアドレス生成部１３で生成されたテクスチャア
ドレスは、ゲート回路１４に供給される。ゲート回路１
４は、与えられたテクスチャアドレスをテクスチャメモ
リ５の所定記憶領域内のアドレスに制限して指定された
パターンのテクスチャアドレスに変換する。ゲート回路
１４の出力は、セレクタ１５の一方の入力端に供給され
ている。セレクタ１５の他方の入力端には、フィルアド
レス生成部１２からのフィルアドレスが供給されてい
る。セレクタ１５は、制御部１６の制御のもとで両アド
レスを切換えて画像メモリ２に読出アドレス又は書込ア
ドレスとして供給する。データ処理部１７は、画像メモ
リ２から読み出されたデータに対して必要に応じて所定
の処理を施す。これら各部の制御は、制御部１６によっ
て実行される。
【００１２】次に、このように構成されたテクスチャマ
ッピング装置の動作について説明する。図２は、この装
置でテクスチャマッピング処理を実行する際の処理手順
を示すフローチャートである。テクスチャマッピング部
１のフィルアドレス生成部１２は、ＣＰＵ３からフィル
座標Ａ，Ｂ，Ｃとテクスチャ座標ＴＡ，ＴＰ，ＴＣとが
入力されたら、まず、フィル座標Ａ，Ｂ，Ｃをｙ座標の
小さい順にソートし、それに対応させてテクスチャ座標
ＴＡ，ＴＢ，ＴＣも並び替える。そして、ｙ座標の小さ
い順から再度Ａ，Ｂ，Ｃと名前を変更し、これに対応さ
せてＴＡ，ＴＢ，ＴＣも名前を変更する（Ｓ１）。ソー
ト後の各点の関係は、例えば図３（ａ），（ｂ）に示す
ような関係になる。これらの各点の座標値は、次の各変
数ｘａ，ｙａ，ｘｂ，ｙｂ，…に格納される（Ｓ２）。
ッピング装置の動作について説明する。図２は、この装
置でテクスチャマッピング処理を実行する際の処理手順
を示すフローチャートである。テクスチャマッピング部
１のフィルアドレス生成部１２は、ＣＰＵ３からフィル
座標Ａ，Ｂ，Ｃとテクスチャ座標ＴＡ，ＴＰ，ＴＣとが
入力されたら、まず、フィル座標Ａ，Ｂ，Ｃをｙ座標の
小さい順にソートし、それに対応させてテクスチャ座標
ＴＡ，ＴＢ，ＴＣも並び替える。そして、ｙ座標の小さ
い順から再度Ａ，Ｂ，Ｃと名前を変更し、これに対応さ
せてＴＡ，ＴＢ，ＴＣも名前を変更する（Ｓ１）。ソー
ト後の各点の関係は、例えば図３（ａ），（ｂ）に示す
ような関係になる。これらの各点の座標値は、次の各変
数ｘａ，ｙａ，ｘｂ，ｙｂ，…に格納される（Ｓ２）。
【００１３】
【数１】 ｘａ＝Ａ点のｘ座標 ｙａ＝Ａ点のｙ座標 ｘｂ＝Ｂ点のｘ座標 ｙｂ＝Ｂ点のｙ座標 ｘｃ＝Ｃ点のｘ座標 ｙｃ＝Ｃ点のｙ座標 ｔｘａ＝ＴＡ点のｘ座標 ｔｙａ＝ＴＡ点のｙ座標 ｔｘｂ＝ＴＢ点のｘ座標 ｔｙｂ＝ＴＢ点のｙ座標 ｔｘｃ＝ＴＣ点のｘ座標 ｔｙｃ＝ＴＣ点のｙ座標
【００１４】続いて、ｙの初期値としてｙａを格納し
（Ｓ３）、下記数２によりＤ点のｘ座標ｘｄ、Ｅ点のｘ
座標ｘｅ、ＴＤ点のｘ，ｙ座標ｔｘｄ，ｔｙｄ、及びＴ
Ｅ点のｘ，ｙ座標ｔｘｅ，ｔｙｅをそれぞれ求める（Ｓ
４）。
（Ｓ３）、下記数２によりＤ点のｘ座標ｘｄ、Ｅ点のｘ
座標ｘｅ、ＴＤ点のｘ，ｙ座標ｔｘｄ，ｔｙｄ、及びＴ
Ｅ点のｘ，ｙ座標ｔｘｅ，ｔｙｅをそれぞれ求める（Ｓ
４）。
【００１５】
【数２】ｘｄ＝ｘａ＋（ｘｂ−ｘａ）＊（ｙ−ｙａ）／
（ｙｂ−ｙａ） ｘｅ＝ｘａ＋（ｘｃ−ｘａ）＊（ｙ−ｙａ）／（ｙｃ−
ｙａ） ｔｘｄ＝ｔｘａ＋（ｔｘｂ−ｔｘａ）＊（ｙ−ｙａ）／
（ｙｂ−ｙａ） ｔｘｅ＝ｔｘａ＋（ｔｘｃ−ｔｘａ）＊（ｙ−ｙａ）／
（ｙｃ−ｙａ） ｔｙｄ＝ｔｙａ＋（ｔｙｂ−ｔｙａ）＊（ｙ−ｙａ）／
（ｙｂ−ｙａ） ｔｙｅ＝ｔｙａ＋（ｔｙｃ−ｔｙａ）＊（ｙ−ｙａ）／
（ｙｃ−ｙａ）
（ｙｂ−ｙａ） ｘｅ＝ｘａ＋（ｘｃ−ｘａ）＊（ｙ−ｙａ）／（ｙｃ−
ｙａ） ｔｘｄ＝ｔｘａ＋（ｔｘｂ−ｔｘａ）＊（ｙ−ｙａ）／
（ｙｂ−ｙａ） ｔｘｅ＝ｔｘａ＋（ｔｘｃ−ｔｘａ）＊（ｙ−ｙａ）／
（ｙｃ−ｙａ） ｔｙｄ＝ｔｙａ＋（ｔｙｂ−ｔｙａ）＊（ｙ−ｙａ）／
（ｙｂ−ｙａ） ｔｙｅ＝ｔｙａ＋（ｔｙｃ−ｔｙａ）＊（ｙ−ｙａ）／
（ｙｃ−ｙａ）
【００１６】次に、ｘの初期値としてｘｄを格納し（Ｓ
５）、テクスチャアドレス生成部１３にｘ，ｙ，ｘｄ，
ｘｅ，ｔｘｄ，ｔｘｅ，ｔｙｄ，ｔｙｅを転送する。テ
クスチャアドレス生成部１３は、下記数３により、ＴＰ
点のｘ，ｙ座標ｔｘ，ｔｙを算出する（Ｓ６）。
５）、テクスチャアドレス生成部１３にｘ，ｙ，ｘｄ，
ｘｅ，ｔｘｄ，ｔｘｅ，ｔｙｄ，ｔｙｅを転送する。テ
クスチャアドレス生成部１３は、下記数３により、ＴＰ
点のｘ，ｙ座標ｔｘ，ｔｙを算出する（Ｓ６）。
【００１７】
【数３】ｔｘ＝ｔｘｄ＋（ｔｘｅ−ｔｘｄ）＊（ｘ−ｘ
ｄ）／（ｘｅ−ｘｄ） ｔｙ＝ｔｙｄ＋（ｔｙｅ−ｔｙｄ）＊（ｘ−ｘｄ）／
（ｘｅ−ｘｄ）
ｄ）／（ｘｅ−ｘｄ） ｔｙ＝ｔｙｄ＋（ｔｙｅ−ｔｙｄ）＊（ｘ−ｘｄ）／
（ｘｅ−ｘｄ）
【００１８】そして、セレクタ１５によってテクスチャ
アドレス生成部１３の出力を選択することにより、テク
スチャメモリ５のＴＰ点のアドレス（ｔｘ，ｔｙ）のテ
クスチャデータを読み出し（Ｓ７）、続いてセレクタ１
５によってフィルアドレス生成部１３の出力を選択する
ことにより、そのデータをフレームメモリ４のＰ点のア
ドレス（ｘ，ｙ）に格納する（Ｓ８）。このとき、格納
データに対してデータ処理部１７でシェーディング処理
等を施したのちにデータを格納するようにしてもよい。
アドレス生成部１３の出力を選択することにより、テク
スチャメモリ５のＴＰ点のアドレス（ｔｘ，ｔｙ）のテ
クスチャデータを読み出し（Ｓ７）、続いてセレクタ１
５によってフィルアドレス生成部１３の出力を選択する
ことにより、そのデータをフレームメモリ４のＰ点のア
ドレス（ｘ，ｙ）に格納する（Ｓ８）。このとき、格納
データに対してデータ処理部１７でシェーディング処理
等を施したのちにデータを格納するようにしてもよい。
【００１９】以上の処理を、ｘがｘｅに達するまでｘを
１ずつインクリメントしながら繰り返し実行し（Ｓ９，
Ｓ１０）、ｘがｘｅに達したら、ｙを＋１して（Ｓ１
２）、次のＤ点及びＥ点を求め、同様の操作でＰ点及び
ＴＰ点のｘ，ｙ座標を算出する。この操作は、ｙがｙｃ
に達するまで続けられる（Ｓ１１）。なお、ｙがｙｂに
達したら、ステップＳ４のｘｄ，ｔｘｄ，ｔｙｄの算出
式については数２の代わりに下記数４を使用する。
１ずつインクリメントしながら繰り返し実行し（Ｓ９，
Ｓ１０）、ｘがｘｅに達したら、ｙを＋１して（Ｓ１
２）、次のＤ点及びＥ点を求め、同様の操作でＰ点及び
ＴＰ点のｘ，ｙ座標を算出する。この操作は、ｙがｙｃ
に達するまで続けられる（Ｓ１１）。なお、ｙがｙｂに
達したら、ステップＳ４のｘｄ，ｔｘｄ，ｔｙｄの算出
式については数２の代わりに下記数４を使用する。
【００２０】
【数４】ｘｄ＝ｘｂ＋（ｘｃ−ｘｂ）＊（ｙ−ｙｂ）／
（ｙｃ−ｙｂ） ｔｘｄ＝ｔｘｂ＋（ｔｘｃ−ｔｘｂ）＊（ｙ−ｙｂ）／
（ｙｃ−ｙｂ） ｔｙｄ＝ｔｙｂ＋（ｔｙｃ−ｔｙｂ）＊（ｙ−ｙｂ）／
（ｙｃ−ｙｂ）
（ｙｃ−ｙｂ） ｔｘｄ＝ｔｘｂ＋（ｔｘｃ−ｔｘｂ）＊（ｙ−ｙｂ）／
（ｙｃ−ｙｂ） ｔｙｄ＝ｔｙｂ＋（ｔｙｃ−ｔｙｂ）＊（ｙ−ｙｂ）／
（ｙｃ−ｙｂ）
【００２１】この操作によって、テクスチャメモリ５に
格納されたテクスチャデータがフィル座標で指定された
領域にマッピングされることになる。
格納されたテクスチャデータがフィル座標で指定された
領域にマッピングされることになる。
【００２２】いま、図４に示すようなテクスチャデータ
がテクスチャメモリ５に格納されているとし、フィル座
標として図３（ａ）に示すようなやや扁平気味の三角形
の頂点Ａ，Ｂ，Ｃの座標が指定され、テクスチャ座標と
して図４のＴＡ，ＴＢ，ＴＣが指定されたとすると、フ
ィル座標で指定された三角形にマッピングされるテクス
チャは、図５（ａ）のように、やや扁平気味に変形した
画像となる。同様に、テクスチャ座標として先の例に対
してやや回転した図４のＴＡ′，ＴＢ′，ＴＣ′が指定
されたとすると、テクスチャは、図５（ｂ）のように、
やや回転した画像となる。また、テクスチャ座標として
先の例よりも小さな図４のＴＡ″，ＴＢ″，ＴＣ″が指
定されたとすると、テクスチャは図５（ｃ）に示すよう
に、拡大された画像となる。このように、この装置によ
れば、テクスチャ座標をフィル座標に対して任意の値と
することにより、マッピングされるテクスチャを自由に
変形、回転、拡大、縮小することができる。
がテクスチャメモリ５に格納されているとし、フィル座
標として図３（ａ）に示すようなやや扁平気味の三角形
の頂点Ａ，Ｂ，Ｃの座標が指定され、テクスチャ座標と
して図４のＴＡ，ＴＢ，ＴＣが指定されたとすると、フ
ィル座標で指定された三角形にマッピングされるテクス
チャは、図５（ａ）のように、やや扁平気味に変形した
画像となる。同様に、テクスチャ座標として先の例に対
してやや回転した図４のＴＡ′，ＴＢ′，ＴＣ′が指定
されたとすると、テクスチャは、図５（ｂ）のように、
やや回転した画像となる。また、テクスチャ座標として
先の例よりも小さな図４のＴＡ″，ＴＢ″，ＴＣ″が指
定されたとすると、テクスチャは図５（ｃ）に示すよう
に、拡大された画像となる。このように、この装置によ
れば、テクスチャ座標をフィル座標に対して任意の値と
することにより、マッピングされるテクスチャを自由に
変形、回転、拡大、縮小することができる。
【００２３】また、この装置によれば、例えば、図６
（ｂ）に示すような立方体の各面を構成する６つの正方
形に対し、同図（ａ）のようなテクスチャデータを対応
させ、図７（ａ），（ｂ），（ｃ）のように回転させた
場合、立方体の各頂点の座標は各々ＣＰＵ３で計算され
て入力されるが、テクスチャ座標は、立方体がどのよう
に回転しようと、最初に設定した値を入力すればよい。
このため、ＣＰＵ３の計算の負荷を軽減することができ
る。
（ｂ）に示すような立方体の各面を構成する６つの正方
形に対し、同図（ａ）のようなテクスチャデータを対応
させ、図７（ａ），（ｂ），（ｃ）のように回転させた
場合、立方体の各頂点の座標は各々ＣＰＵ３で計算され
て入力されるが、テクスチャ座標は、立方体がどのよう
に回転しようと、最初に設定した値を入力すればよい。
このため、ＣＰＵ３の計算の負荷を軽減することができ
る。
【００２４】ところで、上記の例のようにテクスチャデ
ータが繰り返しのパターンからなる場合、テクスチャメ
モリ５には、フィル座標系全体に対応する分のテクスチ
ャデータを格納するのは、経済的でない。そこで、この
装置では、図８に示すように、テクスチャデータを一部
のみ記憶すると共に、種々のテクスチャデータを記憶す
ることにより、テクスチャメモリ５の有効利用を図るよ
うにしている。図示の例では、各テクスチャアドレス範
囲とテクスチャデータとの関係は、下記表１の通りとな
る。
ータが繰り返しのパターンからなる場合、テクスチャメ
モリ５には、フィル座標系全体に対応する分のテクスチ
ャデータを格納するのは、経済的でない。そこで、この
装置では、図８に示すように、テクスチャデータを一部
のみ記憶すると共に、種々のテクスチャデータを記憶す
ることにより、テクスチャメモリ５の有効利用を図るよ
うにしている。図示の例では、各テクスチャアドレス範
囲とテクスチャデータとの関係は、下記表１の通りとな
る。
【００２５】
【表１】
【００２６】そこで、テクスチャアドレス生成部１３で
生成されたテクスチャアドレスｔｘ，ｔｙの各上位４ビ
ットを、ゲート回路１４によってテクスチャデータに対
応した固定値に置き換える。例えば“Ｆ”の繰り返しパ
ターンであれば、ｔｘ，ｔｙの上位４ビットは、それぞ
れ０，０になる。これにより、図８に示すように、テク
スチャアドレスとして、“Ｆ”のテクスチャデータの記
憶範囲を超えるアドレスＴＡ（１−−−，０−−−），
ＴＢ（０−−−，１−−−），ＴＣ（１−−−，１−−
−）が与えられても、各上位４ビットが“０”に置き換
えられるので、各アドレスがＴＡ′（０−−−，０−−
−），ＴＢ′（０−−−，０−−−），ＴＣ′（０−−
−，０−−−）に置き換えられ、結果として図９（ａ）
に示すような、“Ｆ”の繰り返しパターンを全体的に割
り付けることができる。同様に、アドレスの各上位４ビ
ットをそれぞれ“１，０”に設定すれば、図８に示した
ＴＡ，ＴＢ，ＴＣによって割り付けられるパターンは、
図９（ｂ）のような、“Ｔ”の繰り返しパターンとな
る。
生成されたテクスチャアドレスｔｘ，ｔｙの各上位４ビ
ットを、ゲート回路１４によってテクスチャデータに対
応した固定値に置き換える。例えば“Ｆ”の繰り返しパ
ターンであれば、ｔｘ，ｔｙの上位４ビットは、それぞ
れ０，０になる。これにより、図８に示すように、テク
スチャアドレスとして、“Ｆ”のテクスチャデータの記
憶範囲を超えるアドレスＴＡ（１−−−，０−−−），
ＴＢ（０−−−，１−−−），ＴＣ（１−−−，１−−
−）が与えられても、各上位４ビットが“０”に置き換
えられるので、各アドレスがＴＡ′（０−−−，０−−
−），ＴＢ′（０−−−，０−−−），ＴＣ′（０−−
−，０−−−）に置き換えられ、結果として図９（ａ）
に示すような、“Ｆ”の繰り返しパターンを全体的に割
り付けることができる。同様に、アドレスの各上位４ビ
ットをそれぞれ“１，０”に設定すれば、図８に示した
ＴＡ，ＴＢ，ＴＣによって割り付けられるパターンは、
図９（ｂ）のような、“Ｔ”の繰り返しパターンとな
る。
【００２７】このようなゲート回路１４は、例えば図１
０のように構成することができる。マスク回路２１は、
テクスチャアドレス生成部１３からの出力の上位ビット
を“０”に置き換えることによりマスクする。いま、テ
クスチャ座標が１１ビットの場合、各ｘ，ｙ座標につい
てテクスチャデータのパターンサイズとマスク回路２４
の出力との関係は、下記表２の通りとなる。なお、ここ
で上欄の数字はマスク回路２１の出力ビット番号で、
“０”の部分がマスクされるビット、bxがアドレスのｘ
ビット目をそのまま通過させることを意味している。マ
スク回路２１の出力のビット“０”の部分をＯＲゲート
２２によってテクスチャパターン番号に置き換えれば、
サイズ８×８のテクスチャデータを２8 ＝２５６通り選
択することが可能になる。
０のように構成することができる。マスク回路２１は、
テクスチャアドレス生成部１３からの出力の上位ビット
を“０”に置き換えることによりマスクする。いま、テ
クスチャ座標が１１ビットの場合、各ｘ，ｙ座標につい
てテクスチャデータのパターンサイズとマスク回路２４
の出力との関係は、下記表２の通りとなる。なお、ここ
で上欄の数字はマスク回路２１の出力ビット番号で、
“０”の部分がマスクされるビット、bxがアドレスのｘ
ビット目をそのまま通過させることを意味している。マ
スク回路２１の出力のビット“０”の部分をＯＲゲート
２２によってテクスチャパターン番号に置き換えれば、
サイズ８×８のテクスチャデータを２8 ＝２５６通り選
択することが可能になる。
【００２８】
【表２】
【００２９】また、例えば図１０のＯＲゲート２２の代
わりに、図１１のように、加算器２３を使用することに
より、指定の値だけテクスチャアドレスをオフセットさ
せることができるので、複数あるテクスチャデータの領
域の大きさが異なっても所望のテクスチャマッピングが
可能である。
わりに、図１１のように、加算器２３を使用することに
より、指定の値だけテクスチャアドレスをオフセットさ
せることができるので、複数あるテクスチャデータの領
域の大きさが異なっても所望のテクスチャマッピングが
可能である。
【００３０】このように、繰り返し図形をテクスチャデ
ータとする場合において、極端な場合繰り返しの最小単
位のみをテクスチャデータとして記憶しておけば、任意
の座標でテクスチャ座標を指定してテクスチャマッピン
グを行うことができ、メモリの容量を節約することがで
きると共に、テクスチャ座標の指定が簡単になる。
ータとする場合において、極端な場合繰り返しの最小単
位のみをテクスチャデータとして記憶しておけば、任意
の座標でテクスチャ座標を指定してテクスチャマッピン
グを行うことができ、メモリの容量を節約することがで
きると共に、テクスチャ座標の指定が簡単になる。
【００３１】なお、以上の実施例では、マッピングする
範囲を三角形として説明したが、四角形等、他の多角形
に対してマッピングを施しても良いことはいうまでもな
い。
範囲を三角形として説明したが、四角形等、他の多角形
に対してマッピングを施しても良いことはいうまでもな
い。
【００３２】
【発明の効果】以上述べたように、この発明によれば、
テクスチャデータが基本パターンの繰り返しからなる場
合、テクスチャメモリの限られた記憶領域に最低限の基
本パターンを登録しておけば、マッピング手段が、この
記憶範囲を超えるテクスチャデータに対して、テクスチ
ャアドレスの上位のビットをマスクすることにより、生
成されたテクスチャアドレスを上記記憶範囲内のテクス
チャアドレスに変換するので、テクスチャデータの一部
が欠落することがなく、正しいマッピングを行うことが
できる。このため、テクスチャ記憶手段の容量を大幅に
削減することができる。
テクスチャデータが基本パターンの繰り返しからなる場
合、テクスチャメモリの限られた記憶領域に最低限の基
本パターンを登録しておけば、マッピング手段が、この
記憶範囲を超えるテクスチャデータに対して、テクスチ
ャアドレスの上位のビットをマスクすることにより、生
成されたテクスチャアドレスを上記記憶範囲内のテクス
チャアドレスに変換するので、テクスチャデータの一部
が欠落することがなく、正しいマッピングを行うことが
できる。このため、テクスチャ記憶手段の容量を大幅に
削減することができる。
【００３３】また、この発明の他のテクスチャマッピン
グ装置によれば、テクスチャ記憶手段に複数の所定範囲
の記憶領域を確保し、これらの記憶領域のそれぞれに異
なる基本パターンのテクスチャデータを記憶すると共
に、マッピング手段で、生成されたテクスチャアドレス
の上位のビットをマスクする代わりに、前記テクスチャ
アドレスの上位のビットに基本パターンの記憶領域を示
すオフセット値を加算するので、任意のパターンのテク
スチャデータを、その記憶範囲のみのアドレスに変換す
ることができ、多数のテクスチャデータを限られた容量
のテクスチャメモリに効率的に保存しておくことができ
ると共に、基本パターンのサイズも任意に決定すること
ができる。
グ装置によれば、テクスチャ記憶手段に複数の所定範囲
の記憶領域を確保し、これらの記憶領域のそれぞれに異
なる基本パターンのテクスチャデータを記憶すると共
に、マッピング手段で、生成されたテクスチャアドレス
の上位のビットをマスクする代わりに、前記テクスチャ
アドレスの上位のビットに基本パターンの記憶領域を示
すオフセット値を加算するので、任意のパターンのテク
スチャデータを、その記憶範囲のみのアドレスに変換す
ることができ、多数のテクスチャデータを限られた容量
のテクスチャメモリに効率的に保存しておくことができ
ると共に、基本パターンのサイズも任意に決定すること
ができる。
【図１】 この発明の実施例に係るテクスチャマッピン
グ装置のブロック図ある。
グ装置のブロック図ある。
【図２】 同装置によるマッピング処理の手順を示すフ
ローチャートである。
ローチャートである。
【図３】 同装置に与えられるフィル座標とテクスチャ
座標の一例を示す図である。
座標の一例を示す図である。
【図４】 同装置におけるテクスチャメモリとテクスチ
ャ座標との関係を示す図である。
ャ座標との関係を示す図である。
【図５】 図４の各テクスチャ座標に対応するマッピン
グ結果を示す図ある。
グ結果を示す図ある。
【図６】 立方体とこれにマッピングされるテクスチャ
パターンの一例を示す図である。
パターンの一例を示す図である。
【図７】 同立方体が回転した場合のパターンの変化を
示す図である。
示す図である。
【図８】 テクスチャメモリの有効利用方法の一例を示
す図である。
す図である。
【図９】 同メモリを使用したマッピング例を示す図で
ある。
ある。
【図１０】 ゲート回路の具体例を示す図である。
【図１１】 ゲート回路の他の例を示す図である。
【図１２】 テクスチャマッピングを説明するための図
である。
である。
１…テクスチャマッピング部、２…画像メモリ、３…Ｃ
ＰＵ、４…フレームメモリ、５…テクスチャメモリ、１
１…ＣＰＵインタフェース、１２…フィルアドレス生成
部、１３…テクスチャアドレス生成部、１４…ゲート回
路、１５…セレクタ、１６…制御部、１７…データ処理
部。
ＰＵ、４…フレームメモリ、５…テクスチャメモリ、１
１…ＣＰＵインタフェース、１２…フィルアドレス生成
部、１３…テクスチャアドレス生成部、１４…ゲート回
路、１５…セレクタ、１６…制御部、１７…データ処理
部。
Claims (2)
- 【請求項１】 ３次元対象物の２次元表示データを記憶
するフレーム記憶手段と、 前記３次元対象物の表面にマッピングされる基本パター
ンの繰り返しからなるテクスチャデータを少なくともそ
の基本パターンの全体が保持されるように所定範囲の記
憶領域に記憶するテクスチャ記憶手段と、 テクスチャマッピングすべき範囲を規定したフィル座標
及びテクスチャ座標を入力し、前記フィル座標により規
定される範囲の内部の各画素のフィルアドレスを順次生
成すると共に、生成されたフィルアドレスに対応するテ
クスチャアドレスを生成し、この生成されたテクスチャ
アドレスの上位のビットをマスクして前記テクスチャ記
憶手段の所定範囲の記憶領域内のアドレスに変換し、こ
の変換後のアドレスで指定される前記テクスチャ記憶手
段の記憶場所からテクスチャデータを読み出して、前記
フィルアドレスで指定される前記フレーム記憶手段の記
憶場所に格納するマッピング手段とを有することを特徴
とするテクスチャマッピング装置。 - 【請求項２】 前記テクスチャ記憶手段は、複数の前記
所定範囲の記憶領域のそれぞれに異なる基本パターンの
繰り返しからなるテクスチャデータを記憶したものであ
り、 前記マッピング手段は、前記生成されたテクスチャアド
レスの上位のビットに前記基本パターンの記憶領域を示
すオフセット値を加算して、この加算されたアドレスで
指定される前記テクスチャ記憶手段の記憶場所から前記
テクスチャデータを読み出すものであることを特徴とす
る請求項１記載のテクスチャマッピング装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27044894A JPH08110952A (ja) | 1994-10-07 | 1994-10-07 | テクスチャマッピング装置 |
| TW084106984A TW278162B (ja) | 1994-10-07 | 1995-07-06 | |
| US08/541,670 US5764237A (en) | 1994-10-07 | 1995-10-10 | Texture mapping apparatus computing texture address by fill address |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27044894A JPH08110952A (ja) | 1994-10-07 | 1994-10-07 | テクスチャマッピング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08110952A true JPH08110952A (ja) | 1996-04-30 |
Family
ID=17486432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27044894A Pending JPH08110952A (ja) | 1994-10-07 | 1994-10-07 | テクスチャマッピング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08110952A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6067089A (en) * | 1996-07-11 | 2000-05-23 | Yamaha Corporation | Texture mapping device |
| CN1121018C (zh) * | 1996-08-30 | 2003-09-10 | 索尼公司 | 纹理数据的方法和设备 |
| JP2007265269A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | テクスチャマッピング装置、方法およびプログラム |
| JP2007328270A (ja) * | 2006-06-09 | 2007-12-20 | Navitime Japan Co Ltd | ナビゲーションシステム、経路探索サーバ、端末装置および地図表示方法 |
| US9269181B2 (en) | 2011-04-04 | 2016-02-23 | Mitsubishi Electric Corporation | Texture mapping device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03138779A (ja) * | 1989-10-25 | 1991-06-13 | Daikin Ind Ltd | テクスチャ・マッピング方法およびその装置 |
-
1994
- 1994-10-07 JP JP27044894A patent/JPH08110952A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03138779A (ja) * | 1989-10-25 | 1991-06-13 | Daikin Ind Ltd | テクスチャ・マッピング方法およびその装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6067089A (en) * | 1996-07-11 | 2000-05-23 | Yamaha Corporation | Texture mapping device |
| CN1121018C (zh) * | 1996-08-30 | 2003-09-10 | 索尼公司 | 纹理数据的方法和设备 |
| JP2007265269A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | テクスチャマッピング装置、方法およびプログラム |
| JP4594892B2 (ja) * | 2006-03-29 | 2010-12-08 | 株式会社東芝 | テクスチャマッピング装置、方法およびプログラム |
| JP2007328270A (ja) * | 2006-06-09 | 2007-12-20 | Navitime Japan Co Ltd | ナビゲーションシステム、経路探索サーバ、端末装置および地図表示方法 |
| US9269181B2 (en) | 2011-04-04 | 2016-02-23 | Mitsubishi Electric Corporation | Texture mapping device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764237A (en) | Texture mapping apparatus computing texture address by fill address | |
| US6333747B1 (en) | Image synthesizing system with texture mapping | |
| EP0715276A2 (en) | Method and apparatus for mapping texture | |
| EP1847965A1 (en) | Plotting device and plotting method | |
| JPH0535913B2 (ja) | ||
| JPS6158083A (ja) | 高速メモリ−・システム、デ−タ処理方法及びメモリ−・セグメント | |
| US5745739A (en) | Virtual coordinate to linear physical memory address converter for computer graphics system | |
| JPS60239796A (ja) | デイスプレイメモリ中のデータを変更する回路と方法 | |
| US4951230A (en) | Method and apparatus for tiling an image | |
| US5719598A (en) | Graphics processor for parallel processing a plurality of fields of view for multiple video displays | |
| JPH0927039A (ja) | オブジェクトにテクスチャを表示するためにテクセル値を計算する方法及び装置 | |
| JPH1079043A (ja) | テクスチャ・データ読出装置およびレンダリング装置 | |
| JPH09330423A (ja) | 三次元形状データ変換装置 | |
| US6476819B1 (en) | Apparatus and method for assigning shrinkage factor during texture mapping operations | |
| US6215501B1 (en) | Method and filling a polygon and recording medium | |
| JPH08110952A (ja) | テクスチャマッピング装置 | |
| US6373494B1 (en) | Signal processing apparatus and image processing apparatus | |
| JP3903557B2 (ja) | データ変換装置および画像生成装置 | |
| JPH01131976A (ja) | テクスチャマッピング装置およびその方法 | |
| JPH08110951A (ja) | テクスチャマッピング装置 | |
| JPH0816822A (ja) | ３次元動画像生成方法 | |
| US20040104916A1 (en) | Apparatus and method for generating texture maps for use in 3D computer graphics | |
| JPH06301792A (ja) | テクスチャマッピング装置 | |
| JP3807571B2 (ja) | 形状変換方法および該方法を実行させるプログラムを記録した記録媒体、ならびに形状変換装置 | |
| JP2000155851A (ja) | テクスチャ・マッピング装置及びこれを具備したレンダリング装置、並びに情報処理装置 |