JPH03138779A - テクスチャ・マッピング方法およびその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明はマツピング図形が単純な繰返しパターンであ
る場合に好適なテクスチャ・マッピング方法およびその
装置に関する。

〈従来の技術〉 従来からグラフィックス表示装置はテクスチャ・マッピ
ング機能を具備しており、表示すべき図形の形状を変化
させることなく任意の模様を付与することにより意匠上
の効果を視認するいわゆるＣ　Ａ　Ｄ　（ｃｏｍｐｕｔ
ｅｒ　ａｉｄｅｄ　ｄｅｓｉｇｎ　）等を行ない易くす
ることができる。

第９図は従来から汎用されているテクスチャ・マッピン
グ装置の構成を概略的に示すブロック図であり、マツピ
ング図形を格納するソース・メモリ（９１）と、ディス
ティネーション図形を格納するディスティネーション・
メモリ（９２）と、ディスティネーション・メモリ（９
２）に供給すべき平面座標データ、奥行きデータおよび
色データを生成するディスティネーション用直線発生器
（９３）と、ソース・メモリ（９りに供給すべき読出し
アドレスとしての平面座標データを生成するソース用直
線発生器（９４）と、上記色データおよびソース・メモ
リ（ｇりから読出された色データとを入力とする演算器
（９５）とを有している。尚、演算器（９５）から出力
される色データがディスティネーション・メモリ（９２
）に書込み用の色データとして供給される。

したがって、ディスティネーション用直線発生器（９３
）と同期してソース用直線発生器（９４）を動作させれ
ばよく、ソース・メモリ（９１）から読出された色デー
タに基づいてディスティネーション・メモリ（９２）に
対する書込みが行なわれ、この結果、表示する図形の模
様をソース・メモリ（９１）の内容に基づいて簡単に変
更することができる。

〈発明が解決しようとする課題〉 以上の説明から明らかなように、テクスチャ・マッピン
グ装置は、表示する図形のサイズに合せてソース・メモ
リ（９１）にマツピング図形を格納しておけばよいので
あるが、タイル模様、れんが模様のような単純な繰返し
パターンであっても、表示する図形のサイズに合せて繰
返しパターンをソース・メモリ（９１）に格納しておか
なければならず、マツピング図形を格納する手間がかか
るのみならず、かなり大きな容量のソース・メモリ（９
１）　（表示する図形の最大サイズと等しい容量のソー
ス・メモリ）が必要になるという不都合がある。また、
繰返しパターンが代わる毎にソース・メモリ（９１）に
対する繰返しパターンの書込みが必要になる。

また、タイル、れんが等１個分のマツピング図形を格納
しでおくだけで表示する図形の全範囲に対するテクスチ
ャ・マッピングを行なうことも考えられるが、この場合
には、タイル、れんが１個分に対応させて、表示する図
形を分割し、登録しておかなければならず、分割、登録
の手間がかかってしまうという不都合がある。

したがって、何れの場合にもテクスチャ・マッピング動
作を行なわせる前処理にかなりの労力および長い時間が
かかるという不都合がある。

〈発明の目的〉 この発明は上記の問題点に鑑みてなされたものであり、
ソース・メモリの必要容量を少なくできるとともに、前
処理を著しく簡素化できる新規なテクスチャ・マッピン
グ方法およびその装置を提供することを目的としている
。

く課題を解決するための手段〉 上記の目的を達成するための、この発明のテクスチャ・
マッピング方法は、単調な繰返しパターンの一部をマツ
ピング図形としてマツピング図形格納手段に格納してお
き、ディスプレイ面に対応するアドレスと同期して生成
されるマッピング・アドレスの上位所定数ビットを該当
する繰返しパターンの格納箇所に対応する定数で置換し
てマツピング図形格納手段に対して読出しアドレスとし
て供給する方法である。

上記の目的を達成するための、この発明のテクスチャ・
マッピング装置は、単調な繰返しパターンの一部をマツ
ピング図形として格納するマツピング図形格納手段と、
マツピング図形格納手段に対する読出しアドレスを生成
するアドレス生成手段と、生成された読出しアドレスの
上位所定数ビットを該当する繰返しパターンの格納箇所
に対応する定数で置換する置換手段とを含んでいる。

但し、上記置換手段としては、読出しアドレスの上位任
意数ビットをマスクし、マスクしたビット位置に任意の
定数をセットし得る選択手段と、マスクするビットを指
定するマスク・ビット指定手段と、マスクしたビット位
置にセットする値を指定するセット値指定手段とを含ん
でいることが好ましい。

く作用〉 以上のテクスチャ・マッピング方法であれば、単調な繰
返しパターンの一部をマツピング図形としてマツピング
図形格納手段に格納しておき、マッピング・アドレスの
上位所定数ビットを該当する繰返しパターンの格納箇所
に対応する定数で置換するのであるから、マツピング図
形よりも大きい表示用の図形に対してテクスチャΦマツ
ピングを行なう場合には、マツピング図形が必要回数だ
けアクセスされ、この結果、表示用の図形の全範囲に対
して繰返しパターンをマツピングすることができる。

以上の構成のテクスチャ・マッピング装置であれば、単
調な繰返しパターンの一部をマツピング図形としてマツ
ピング図形格納手段に格納しておき、マツピング図形格
納手段に対する読出しアドレスの上位所定数ビットを置
換手段により該当する繰返しパターンの格納箇所に対応
する定数で置換するのであるから、マツピング図形より
も大きい表示用の図形に対してテクスチャ・マッピング
を行なう場合には、マツピング図形が必要回数だけアク
セスされ、この結果、表示用の図形の全範囲に対して繰
返しパターンをマツピングすることができる。

そして、置換手段が、選択手段と、マスク・ビット指定
手段と、セット値指定手段とを含んでいる場合には、マ
スク・ビット指定手段によりマスクすべきビット数を設
定できるとともに、マスクされたビットにセットする新
たな値をセット値指定手段により設定できるのであるか
ら、マツピング図形格納手段に格納されているマツピン
グ図形のアドレス、サイズに適合する読出しアドレスを
生成することができる。

第１図（Ａ）に示す繰返しパターンをマツピング図形と
する場合を例にとってさらに詳細に説明する。

第１図（Ｂ）に示すように、マツピング図形格納手段の
所定領域（平面座標の上位所定数ビットがＵｌ、Ｖｌの
領域）に繰返しパターンの単位が格納されており、第１
図（Ｃ）に示す表示用の図形に上記繰返しパターンをマ
ツピングする場合には、表示用の図形を表示するための
アドレスおよび色データが順次生成され、この生成動作
と同期してマツピング図形格納手段に対する読出しアド
レスが生成される。しかし、読出しアドレスはそのまま
マツピング図形格納手段に供給されるのではなく、上位
所定数ビットがそれぞれＵｌ、Ｖｌで置換された状態で
供給されるのであるから、マツピング図形格納手段から
の読出しは、該当する繰返しパターンが格納されている
領域に対してのみ行なわれる。そして、繰返しパターン
が格納されている領域よりも広い領域からの読出しを行
なうべく読出しアドレスが生成される場合には、上記領
域に対するアクセスが反復して行なわれるのであるから
、置換される前の読出しアドレスを基準とすれば、第１
図（Ｄ）に示すように、繰返しパターンが必要個数だけ
格納されているのと等価になる。したがって、マツピン
グ図形格納手段に実際に格納されている繰返しパターン
よりも広い範囲にマツピングを行なう場合に、必要最少
限の繰返しパターンをマツピング図形格納手段に格納し
ておくだけで、全範囲に対して繰返しパターンに基づく
テクスチャ・マッピングを達成することができる。

〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。

第２図はこの発明のテクスチャーマツピング方法の一実
施例を示すフローチャートであり、テクスチャ・マッピ
ング令メモリに複数の繰返しパターンが第１図（Ｂ）に
示す状態で格納されている場合に対応している。

テクスチャ中マツピングを行なう場合には、ステップ■
において繰返しパターンを選択し、ステップ（２）にお
いて、選択された繰返しパターンに基づいて、読出しア
ドレスの上位所定数ビットを置換すべき値Ｕ　１．Ｖ　
１を設定し、ステップ■においてディスティネーション
・メモリおよびテクスチャ・マッピング・メモリのそれ
ぞれに供給すべきデータを生成し、ステップ■において
、テクスチャ・マッピング・メモリに供給すべきデータ
の上位所定数ビットを上記値Ｕｌ、Ｖｌで置換し、ステ
ップ■において、生成されたままのデータをディスティ
ネーション・メモリに供給するとともに、値Ｕ　ｔ、ｖ
　ｔにより上位所定数ビットが置換されたデータをテク
スチャ・マッピング・メモリに供給し、該当する繰返し
パターンを読出してディスティネーション・メモリの該
当アドレスに投影する。

そして、ステップ■においてテクスチャ・マッピングが
終了したか否かを判別し、終了していないと判別された
場合には、再びステップ■の処理を行なう。逆に終了し
ていると判別された場合にはそのまま一連の処理を終了
する。

以上の一連の処理を行なえば、対象図形がテクスチャ・
マッピング・メモリに格納されている繰返しパターンよ
り大きくても、この繰返しパターンを複数回繰返して読
出し、マツピングするので、対象図形の全範囲について
繰返しパターンをマツピングすることができる。

〈実施例２〉 第３図はこの発明のテクスチャ・マッピング装置の一実
施例を示すブロック図であり、対象図形が描画されるデ
ィスティネーション・メモリ（１）と、複数の繰返しパ
ターンが格納されているテクスチャ・マッピング・メモ
リ（２）と、ディスティネーション・メモリ（１）に供
給すべきアドレスおよび色データを生成する直線補間演
算器（以下、ＤＤＡと略称する）　（３Ｘ）　（３ｙ）
　（３ｃ）と、テクスチャ・マッピング・メモリ（２に
供給すべきアドレスを生成するＤ　Ｄ　Ａ　（４ｕ）　
（４ｖ）と、Ｄ　Ｄ　Ａ　（４ｕ）　（４ｖ）から出力
されるアドレスの上位所定数ビットを該当する繰返しパ
ターンに対応する定数で置換する置換部（５ｕ）（５ｖ
）と、テクスチャ・マッピング・メモリ（２から読出さ
れた色データおよびＤ　Ｄ　Ａ　（３ｃ）により生成さ
れた色データを入力として所定の処理を施し、処理結果
をディスティネーション・メモリに供給する演算器（６
）とを有している。

第４図は置換部（５ｕ）　（５ｖ）の構成の一例を示す
ブロック図であり、セット値指定手段としてのバンク・
レジスタ（５１ｕ）（５１ｖ）と、マスク・ビット指定
手段としてのマスク・レジスタ（５２ｕ）　（５２ｖ）
と、選択手段としてのセレクタ・アレイ（５１ｕ）　（
５３ｖ）とをそれぞれ有している。

上記バンク・レジスタ（５１ｕ）　（５１ｖ）は繰返し
パターン選択動作に伴なって、該当する繰返しパターン
の先頭アドレスがセットされるものであり、上記マスク
・レジスタ（５２ｕ）　（５２ｖ）は繰返しパターンの
全範囲を通じてアドレスの値が変化するビットと変化し
ないビットとを識別するデータがセットされるものであ
り、上記セレクタ・アレイ（５３ｕ）（５３ｖ）はマス
ク拳レジスタの各ビットの値に基づいてＤＤＡからの出
力データ、バンク・レジスタからの出力データを選択す
るものである。このセレクタ・アレイは、例えば第５図
に示すように、ＤＤＡからの出力データ、バンクφレジ
スタからの出力データが供給されるＡＮＤゲート（８１
）（８２）の出力データをＯＲゲート（６３）に供給し
、ＯＲゲート（６３）からの出力データをテクスチャ・
マッピング・メモリ（２）に供給するようにしている。

そして、上記ＡＮＤゲート（６■）にはマスク・レジス
タの内容がそのまま供給され、ＡＮＤゲート（６２）に
はマスク・レジスタの内容がインバータ（６４〉を介し
て供給されている。したがって、マスクやレジスタの内
容に基づいてＤＤＡからの出力データ、またはバンク・
レジスタからの出力データがビット単位で選択される。

以上の構成のテクスチャ・マッピング装置の動作は次の
とおりである。

テクスチャ・マッピング・メモリ（２は例えば、予め１
６個の矩形領域に区画されており、各区画領域毎に互に
異なる繰返しパターンが格納されている。したがって、
各繰返しパターンが格納されている区画領域は、Ｕ−Ｖ
アドレスの上位２ビツトずつにより指定できる。以下に
おいては、Ｕ−■アドレスの上位２ビツトがそれぞれ“
１０”“０１”の区画領域にれんが積み模様の繰返しバ
ターンが格納されている場合（第６図参照）について説
明する。

この場合には、マスク・レジスタ（５２ｕ）　（５２ｖ
）に上位２ビツトが“０＃で残余のビットが“１“のデ
ータが格納され、れんが積み模様の繰返しパターンが選
択されたことを条件として各バンク・レジスタ（５１ｕ
）　（５１ｖ）に、それぞれ上位２ビツトが“１０°　
“０１”となる値が格納される。

この状態でディスティネーション・メモリ（１）に描画
された家（ｌａ）の壁の部分（ｌｂ）　（第８図参照）
にれんが積み模様をマツピングする場合には、ＯＤ　Ａ
　（３ｘ）（３ｙ）により壁を構成するピクセルの平面
アドレスｘ＋Ｙを順次生成し、このアドレス生成と同期
してＤ　Ｄ　Ａ　（４ｕ）　（４ｖ）により読出しアド
レスｕ、ｖを順次生成する。しかし、このｕ、ｖアドレ
スはそのままテクスチャ・マッピング・メモリ（２）に
供給されるのではなく、セレクタ・アレイ（５３ｕ）　
（５３ｖ）を介して供給されるのであるから、以下のよ
うにしてれんが積み模様の繰返しパターンのみを読出す
べく読出しアドレスをテクスチャ・マッピング・メモリ
（２）に供給することができる。即ち、ＤＤＡ（４ｕ）
により生成される読出しアドレスＵが、第８図（Ａ）に
示すようにｕ　Ｏ，ｕ　１．−ｕ　９の１０ビツトのア
ドレスであっても、第８図（Ｂ）に示すように、上位２
ビツトについてはマスク・レジスタ　（５２ｕ）の内容
が“００″であるからＵ９、ｕＯに代えてバンク・レジ
スタ（５１ｕ）の上位２ビツト“１０”　（第８図（Ｃ
）参照）が選択され、残余のビットについてはマスク・
レジスタ（５２ｕ）の内容が全て′１”であるからｕ７
．ｕＯ，・・・ｕＯが選択される。この結果、“１，０
．ｕ７．ｕＯ，・・・ｕＯ“　（第８図（Ｄ）参照）が
読出しアドレスとしてテクスチャ・マッピング・メモリ
■に供給される。同様にＶアドレスについててもセレク
タ・アレイ（５３ｖ）において同様の処理が行なわれ、
上位２ビツトが“０１°に変換された読出しアドレスが
テクスチャ・マッピング・メモリ（２）に供給される。

この読出しアドレスは順次変化するのであるが、実際に
テクスチャ争マツピング争メモリ■に供給されるアドレ
スはｕＬ　　ｕＯ，・・・ｕＯおよびｖ　７．　ｖ　８
．・・・■０の範囲で変化するだけであるから、Ｄ　Ｄ
　Ａ　（４ｕ）（４ｖ）から出力されるアドレスのビッ
トｕ８またはｖ８が変化する毎に再び該当する区画領域
に対する読出しアドレスをテクスチャ・マッピング・メ
モリ（２）に供給する。したがって、れんが積み模様の
マツピング図形がテクスチャ・マッピング・メモリ（２
）の全範囲に格納されているのと同様になり、壁の部分
（ｌｂ）が広くてもれんが積み模様を必要回数だけ反復
して読出し、演算器（６）を通してディスティネーショ
ン・メモリ（１）に供給することにより何ら不都合なく
マツピングを達成することができる。（第８図中破線参
照）また、他の部分に他の繰返しパターンをマツピング
する場合には、バンク・レジスタ（５１ｕ）　（５１ｖ
）の内容を該当する繰返しパターンが格納されている区
画領域に対応する値に変更するだけで同様にテクスチャ
・マッピングを行なうことができる。

その後は、ディスティネーション・メモリ（１）の内容
に基づいて可視的表示を行なえばよい。

以上の説明においては、ディスティネーション・メモリ
（１）に供給するための平面アドレスおよび色データを
生成する２次元グラフィックス表示装置についてのみ説
明したが、奥行きデータをも生成し、デプス・バッファ
・アルゴリズムを用いることにより３次元的表示を行な
わせることもできる。

尚、この発明は上記の実施例に限定されるものではなく
、例えば、Ｄ　Ｄ　Ａ　（４ｕ）　（４ｖ）にＸ値、ｙ
値をそれぞれ供給してハツチング、ビクセル・アレイと
して用いることが可能であるほか、テクスチャ・マッピ
ング・メモリの区画領域を固定しておいて、マスク・レ
ジスタ（５２ｕ）　（５２ｖ）を省略することが可能で
あり、さらに、繰返しパターンの種類に対応して異なる
サイズの区画領域を割当てておくことが可能であるほか
、この発明の要旨を変更しない範囲内において種々の設
計変更を施すことが可能である。

〈発明の効果〉 以上のように第１の発明は、繰返しパターンのマツピン
グ図形よりも大きい表示用の図形に対してテクスチャ・
マッピングを行なう場合に、マツピング図形を必要回数
だけアクセスして、表示用の図形の全範囲に対して繰返
しパターンをマツピングすることができ、ひいてはマツ
ピング図形の格納領域を小さくすることができるという
特をの効果を奏する。

第２の発明も、繰返しパターンのマツピング図形よりも
大きい表示用の図形に対してテクスチャ・マッピングを
行なう場合に、マツピング図形を必要回数だけアクセス
して、表示用の図形の全範囲に対して繰返しパターンを
マツピングすることができ、ひいてはマツピング図形の
格納領域を小さくすることができるという特有の効果を
奏する。

第３の発明は、マツピング図形格納手段に格納されてい
るマツピング図形のアドレス、サイズに適合する読出し
アドレスを生成することができ、種々の繰返しパターン
に対処できるという特有の効果を奏する。

【図面の簡単な説明】

第１図はこの発明によるテクスチャ・マッピング動作を
説明する概略図、 第２図はこの発明のテクスチャ・マッピング方法の一実
施例を示すフローチャート、 第３図はこの発明のテクスチャ・マッピング装置の一実
施例を示すブロック図、 第４図は置換部の構成の一例を示すブロック図、第５図
はセレクタ・アレイの構成の一例を示すブロック図、 第６図はテクスチャ・マッピング・メモリにれんが積み
の繰返しパターンが格納されている状態を示す概略図、 第７図は読出しアドレスの上位ビットを置換する動作を
説明する図、 第８図は家の壁の部分に対するれんが積み模様のテクス
チャ・マッピングを概略的に説明する図、第９図は従来
から汎用されているテクスチャ・マッピング装置の構成
を概略的に示すブロック図。 （１）・・・ディスティネーション・メモリ、（２）・
・・テクスチャ・マッピング・メモリ、（４ｕ）　（４
ｖ）−Ｄ　Ｄ　Ａ　、　（，５ｕ）　（５ｖ）−・・置
換部、（５１ｕ）（５１ｖ）・・・バンク会レジスタ、
（５２ｕ）　（５２ｖ）・・・マスク争レジスタ、（５
３ｕ）　（５３ｖ）・・・セレクタ・アレイ、（８１）
（６２）・・・ＡＮＤゲート、（Ｂ３）・・・ＯＲゲー
ト、（Ｂ４）・・・インバータ、 （ｕ）（ｖ）・・・読出しアドレス

Claims (1)

1. 【特許請求の範囲】 １、単調な繰返しパターンの一部をマッピング図形とし
   てマッピング図形格納手段（２）に格納しておき、ディ
   スプレイ面に対応するアドレスと同期して生成されるマ
   ッピング・アドレス（ｕ）（ｖ）の上位所定数ビットを
   該当する繰返しパターンの格納箇所に対応する定数で置
   換してマッピング図形格納手段（２）に対して読出しア
   ドレスとして供給することを特徴とするテクスチャ・マ
   ッピング方法。 ２、単調な繰返しパターンの一部をマッピング図形とし
   て格納するマッピング図形格納手段（２）と、マッピン
   グ図形格納手段（２）に対する読出しアドレス（ｕ）（
   ｖ）を生成するアドレス生成手段（４ｕ）（４ｖ）と、
   生成された読出しアドレス（ｕ）（ｖ）の上位所定数ビ
   ットを該当する繰返しパターンの格納箇所に対応する定
   数で置換する置換手段（５ｕ）（５ｖ）とを含むことを
   特徴とするテクスチャ・マッピング装置。 ３、置換手段（５ｕ）（５ｖ）が、読出しアドレス（ｕ
   ）（ｖ）の上位任意数ビットをマスクし、マスクしたビ
   ット位置に任意の定数をセットし得る選択手段（５３ｕ
   ）（５３ｖ）（６１）（６２）（６３）（６４）と、マ
   スクするビットを指定するマスク・ビット指定手段（５
   ２ｕ）（５２ｖ）と、マスクしたビット位置にセットす
   る値を指定するセット値指定手段（５１ｕ）（５１ｖ）
   とを含んでいる上記特許請求の範囲第２項記載のテクス
   チャ・マッピング装置。