JPH0535913B2 - - Google Patents

Info

Publication number
JPH0535913B2
JPH0535913B2 JP61073163A JP7316386A JPH0535913B2 JP H0535913 B2 JPH0535913 B2 JP H0535913B2 JP 61073163 A JP61073163 A JP 61073163A JP 7316386 A JP7316386 A JP 7316386A JP H0535913 B2 JPH0535913 B2 JP H0535913B2
Authority
JP
Japan
Prior art keywords
contour point
horizontal scanning
information
storage area
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61073163A
Other languages
English (en)
Other versions
JPS62231380A (ja
Inventor
Hiroyuki Murata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Namco Ltd
Original Assignee
Namco Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Namco Ltd filed Critical Namco Ltd
Priority to JP61073163A priority Critical patent/JPS62231380A/ja
Priority to US07/030,706 priority patent/US4829295A/en
Priority to KR1019870003051A priority patent/KR910009101B1/ko
Publication of JPS62231380A publication Critical patent/JPS62231380A/ja
Publication of JPH0535913B2 publication Critical patent/JPH0535913B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/42Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/20Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video object coding
    • H04N19/27Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video object coding involving both synthetic and natural picture components, e.g. synthetic natural hybrid coding [SNHC]

Description

【発明の詳細な説明】
[産業上の利用分野] 本発明は画像合成装置、特に画像情報供給源か
ら出力される画像情報に基づき画像信号をリアル
タイムで合成出力することの可能な画像合成装置
に関する。 [従来の技術] 画像合成回路は、外部から供給される画像情報
に基づき、CRT表示用の各種画像信号を合成出
力するものであり、単に2次元的な平面画像ばか
りでなく、立体の2次元画像、すなわち、疑似3
次元画像信号をも合成出力することができること
から、例えば3次元画像用のビデオゲーム、飛行
機及び各種乗物の操縦シユミレータ、コンピユー
タグラフイクス、CAD装置のデイスプレイ及び
その他の用途に幅広く用いられている。 従来、このような画像合成回路は、いわゆるビ
ツト・マツプ・デイスプレイ(グラフイツクデイ
スプレイ)の手法を用いており、このためCRT
画面の全ピクセルに1対1に対応する記憶エリア
を有するビツト・マツプ・メモリが設けられてい
る。 そして、このメモリの各記憶エリアには、一画
面に表示する全ピクセル情報が書き込まれ、例え
ばコンピユータグラフイクス等において任意の図
形を表示する場合には、画面上にその輪郭を描
き、その内部をメモリに書込まれた指定色で塗り
潰していくという作業が行われている。 ところで、このような画像合成装置は、同時に
複数の図形を表示することが多く、特に複数の図
形が重ね合せ表示されるような場合には、その重
ね合せ領域をどのように塗り潰し処理するかが問
題となる。 このような装置として、従来より、優先度の高
い図形から塗り潰し処理を行つていく装置と、優
先度の低い図形から塗り潰し処理を行つていく装
置とが知られている。 [発明が解決しようとする問題点] しかし、これらの従来装置は、いずれも以下(A)
〜(C)に述べるような問題点を有しており、その有
効な対策が望まれていた。 (A) まず、前者の従来装置は、迅速な画像処理が
極めて困難であるため、動きの速い動画をリア
ルタイムで表示することが難しいという問題が
あつた。 すなわち、優先度の高い図形(近くに位置す
る図形)から優先度の低い図形(遠くに位置す
る図形に向け順次塗り潰し処理を行い、複数の
図形を重ね合せ表示しようとする場合には、後
の図形データによつて先に書込まれた優先度の
高い図形データが消去されることがないように
する必要がある。 このため、このような従来装置では、前記塗
り潰し処理に先立つて、塗潰しの対象となる全
てのデータ書込みエリアからデータを読出し、
各エリアにデータが書込まれているか否かの判
別を行う。そして、データが書込まれてないと
判断したエリアに対してのみ塗潰し処理を行う
というリード・モデイフアイ・ライト動作を行
つている。 従つて、ビツト・マツプ・メモリに対する塗
潰し作業を高速で行うことができず、画像の変
化に対しビツト・マツプ・メモリの塗潰し作業
が追従できない場合が多く、特に動きの速い動
画等をリアルタイム表示することができないと
いう問題があつた。 また、このような従来装置では、使用するデ
ータバスの容量をふやすことにより、前記リー
ド・モデイフアイ・ライト動作を高速で行うこ
とも可能である。 しかし、このようにすると、扱う情報量に比
し装置全体が大形かつ高価なものとなり、装置
自体の非実用的なものになつてしまうという問
題が発生する。 (B) また、前述した後者の従来装置、すなわち優
先度の低い図形から順に塗潰し処理する装置で
は、最も優先度の高い図形が画面から欠落して
しまう場合があるという問題があつた。 すなわち、この従来装置は、いわゆる重ね絵
の要領で、優先度の低い図形から優先度の高い
図形の順にデータの塗り潰し処理を行い、複数
の図形の重ね合せ表示を行つている。 従つて、この装置では、前述したリード・モ
デイフアイ・ライトが不要となるため、回路全
体を単純化し、しかもその塗潰し処理を比較的
高速で行うことができる。 この反面、この従来装置では、なんらかの原
因でデータの書込み時間が不足すると、最も優
先度の高い図形をメモリへ書込むことができ
ず、この結果CRT画面上には優先度の低い図
形のみが表示され、優先度の高い図形が欠落し
てしまう場合があるという問題があつた。 (C) また、このようなビツト・マツプ・デイスプ
レイの手法を用いた従来装置では、いずれも必
要とするメモリ容量が極めて大きなものとなつ
てしまうという問題があつた。 すなわち、ビツト・マツプ・デイスプレイの
方法を用いると、CRTの全ピイクセルに対応
した記憶エリアをもつ大容量ビツト・マツプ・
メモリが必要となる。 特に、CRT表示画面上に所望の画像をカラ
ー表示しようとする場合には、前記ピイクセル
数にカラー表示用の色情報ビツト数を掛合せた
数の記憶容量が必要となり、使用するメモリ容
量が極めて大きなものとなつてしまうという問
題があつた。 [発明の目的] 本発明は、このような従来の課題に鑑みなされ
たものであり、その目的は、優先度の高い画像の
脱落を伴うことなく、画像信号をリアルタイムで
合成出力することの可能な画像合成装置を提供す
ることにある。 [問題点を解決するための手段] 前記目的を達成するため、ラスタデイスプレイ
用の図形の輪郭線が各水平走査線と交差する左右
輪郭点のペアと、この図形の付随データと、から
成る輪郭点情報が各水平走査線に関連づけて設定
された水平走査記憶エリア内に前記図形の優先度
に基づき順次書込み記憶される輪郭点情報記憶手
段と、 少なくとも一水平走査分のピクセル数に対応し
た記憶エリアを有するラインバツフアと、 ラスタデイスプレイ用の水平走査信号に同期し
て、前記ラスタデイスプレイの垂直走査位置に対
応する水平走査記憶エリアから輪郭点情報を順次
読み出すとともに、読出した輪郭点情報に含まれ
る付随データを、当該輪郭点情報に含まれる輪郭
点ペアによつて囲まれる前記ラインバツフアの記
憶エリアに順次書き込むラインプロセツサ回路
と、 を含み、 前記ラインプロセツサ回路は、 各水平走査期間内におけるラインバツフア内の
空き記憶エリアをリアルタイム検出する空き領域
検出部と、 水平走査信号に同期して、その垂直走査位置に
対応する水平走査記憶エリアから輪郭点情報をそ
の優先度の高い順に読み出すデータ読出し部と、 輪郭点情報が良き出される毎に、その輪郭点ペ
アによつて囲まれ、しかも前記空き領域検出部に
より検出されたラインバツフアの空き記憶エリア
内に付随データを順次書き込むデータ書き込む部
と、 を含み、水平走査信号が出力されるごとに、ライ
ンバツフアを介して水平走査用の画像信号を合成
出力することを特徴とする。 [実施例の目次] A 発明の概要説明 B:実施例 B1:画像情報供給源 *着眼点 *構成 *作用 *付随データ *コミユニケーシヨンメモリ B2:フイールドプロセツサ回路 *多角形認識番号 B3:画像合成装置 (a) 記憶回路 a−1.フイールドメモリ *データ書込順序 *ワード構成 a−2 付随データメモリ (b) ラインバツフア (c) ラインプロセツサ回路 *データ読出し部 *データ書込み部 *空き領域検出部 *塗り潰し動作の具体例 (d) 本実施例と従来装置との比較 C:具体例 C1:第1の具体例 (a) 仕様 (b) デユアルポートRAM (c) 画像情報供給源 (d) フイールドプロセツサ回路 *構成 *動作 (e) フイールドメモリ (f) ラインバツフア (g) ラインプロセツサ回路 *輪郭点情報の読出し *塗り潰し処理 *塗り潰し動作の具体例 *空きピクセル *多角形の表示可能数 *デユアルポートRAM C2:第2の具体例 *完全不連続型 *半不連続型 [実施例] 次に本発明の好適な実施例を図面に基づき説明
する。 A:概要説明 本発明は、外部から供給される各種の図形情報
に基づき、CRT表示用の画像信号をリアルタイ
ムで合成出力可能な装置に関するものである。 第2図には、本発明を用いた疑似3次元画像合
成装置の好適な1例が示されており、実施例の装
置は、画像情報供給源10、フイールドプロセツ
サ回路12及び本発明の画像合成装置14からな
る。 前記画像情報供給源10は、3次元の立体情報
を扱い、これに回転、平行移動、透視投影等の各
種変換を施して、表示すべき3次元情報を2次元
の図形の組合せ情報に交換し、これを疑似3次元
情報として出力している。 この疑似3次元情報には、図形の形状、装置、
優先度等の他、例えばカラーコード、及びその他
の付随データが含まれている。 前記フイールドプロセツサ回路12は、このよ
うに出力される疑似3次元情報に基づき、CRT
上に表示される各図形の輪郭を演算する。そし
て、各多角形の輪郭点を、対応する付随データと
ともに輪郭点情報として順次出力している。 そして、本発明の画像合成装置14は、このよ
うにして出力される輪郭点情報に基づき、CRT
表示用の疑似3次元画像信号をリアルタイムで演
算出力する。 B:実施例 第1図には、前記疑似3次元画像合成装置を用
いて形成された飛行機用操縦シユミレータ装置の
好適な1例が示されている。 B1:画像情報供給源 本実施例において、画像情報供給源10は、飛
行中における各種フライト条件のシユミレーシヨ
ン画像を演算し、このシユミレーシヨン画像を複
数の図形の組合せ情報として、コミユニケーシヨ
ンメモリ28を介してフイールドプロセツサ回路
12へ向け出力している。 *着眼点 ところで、画像情報供給源10から出力される
画像のリアリテイを高めるためには、扱う情報量
が多い程有利となる。 この反面、画像情報供給源10の高速化を図る
ためには、扱う情報量が少い程有利となる。 従つて、画像情報供給源10から出力される信
号のリアリテイを高め、しかもその高速化を可能
とするためには、少い情報量でよりリアリテイの
ある画像を得る信号処理を工夫する必要がある。 このためには、画像情報供給源10の出力する
疑似3次元情報から、有用性の低い情報を必要に
応じて順次削除すれば良い。本出願人は、このよ
うな観点に立つて、次の4つのポイントについて
の検討を行つた。 ポイント1 3次元物体に関する情報の内、最も有用性の低
い情報は、物体の内部に関するものである。 これは、物体が半透明でない限り、その内部は
目に見えず無視することができるからである。 従つて、3次元画像情報として扱うものは、物
体表面に関する情報に限れば充分であることが理
解される。 ポイント2 また、物体の表面細部における情報が損なわれ
ることを我慢すれば、物体の表面形状は、これを
「平面図形」の組合せから成る集合体と見なして
簡略化することができる。 従つて、物体表面の情報を、図形形状及び色情
報等から成る「平面図形」のみに限定すれば、扱
う情報量を更に少ないものとすることが可能とな
る。 ポイント3 前記ポイント2で絞られた図形形状に関する情
報を、更に限定して、円、楕円、多角系等、なん
らかの規則に従つて単純化された図形形状に限定
することにより、扱う情報を更に少ないものとす
ることが可能となる。 ポイント4 前記ポイント3で単純化された図形形状として
は、円、楕円、多角形等が考えられる。しかし、
このような複数の図形形状を適宜選択使用する
と、回路全体が複雑化するばかりでなく、「図形
の種類の選択」という新な情報が必要となる。 従つて、このような組合せ表示に用いられる図
形の種類は、円、楕円又は多角形のいずれか1種
類に限定することが好ましい。 このため、任意の図形の組合わせ表示という観
点にたつて、これら各図形をそれぞれ検討してみ
ると、フレキシビリテイの点で多角形がもつとも
有利である。 実施例の画像情報供給源10は、このような観
点に基づいて形成されており、各3次元物体を複
数の多角形の組合せ情報として順次演算出力して
いる。 このようにすることにより、実施例の画像情報
供給源10は、よりリアリテイのある画像信号を
合成するために必要な情報を、高速で演算出力す
ることが可能となる。 *構成 以下、本実施例の画像情報供給源10の具体的
な構成を詳細に説明する。 実施例において、この画像情報供給源10は、
操作部20、メインCPU回路22、3次元情報
メモリ24、3次元演算回路26を含む。 そして、前期操作部20は、実際の飛行機の操
縦席と全く同じに形成され、その操作内容は、ス
イツチや可変抵抗器を介して電気信号に変換さ
れ、メインCPU回路22に向け出力されている。 メインCPU回路22は、シユミレータとして
の動作の中枢部をなすものであり、操作部20か
ら出力される信号に基づき、飛行機の飛行位置を
表すデータを演算し3次元演算回路26へ向け出
力する。 また、このメインCPU回路22は、3次元演
算回路26から出力される各種の状況信号、例え
ば「飛行機が他の物体に衝突した」、「飛行機が乱
気流に入つた」、「飛行機が目的地に到達した」等
の情報を受け取り、これに応じた状況データを演
算し、3次元演算回路26へ向け出力いている。 また、前記3次元情報メモリ24には、あらゆ
る物体が多面体として表現され、この多面体の各
頂点を表す3次元座標データと、多面体の各表面
を各頂点の繋がりとして表す多角形データとが書
込み記憶されている。ここにおいて、前記各多面
体データは、固定座標系を用いて表されている。 また、前記3次元演算回路26は、メイン
CPU回路22の演算する飛行機の現在位置に基
づき、3次元情報メモリ24に格納された各種多
面体データを参照しながら、飛行機から見える光
景を演算する。そして、その光景を図形情報の組
合せとしてコミユニケーシヨンメモリ28に向け
出力している。 *作用 実施例において、このような多角形情報の演算
は、次のような手順に従つて行われる。 第3図に示すごとく、実施例の3次元演算回路
26は、飛行機を原点とした移動座標系を想定
し、図中右方向をX座標、下方向をY座標、前方
向をZ座標に設定している。 そして、メインCPU回路22から、飛行機の
現在位置を表す移動座標が出力されると、この3
次元演算回路26は3次元情報メモリ24から所
定の多面体データの読み出しを行う。 実施例において、3次元情報メモリ24に書込
まれた情報は、固定座標系を用いて表されている
ため、3次元演算回路26は、メモリ24から読
出した情報を移動座標系の座標データに変換する
必要がある。 この変換には、座標の回転と平行移動という2
つの演算要素の組合わせで実現することができ、
この変換の過程において、パイロツトの視野に入
らないことが判明した情報(Z<0等)が除去さ
れる。変換により求められた状況データは、メイ
ンCPU回路22へ向け出力される。 そして、座標変換された各多面体情報は、次に
表示画面がZ=0の平面上にあるとして、Z<0
の視点に向つて透視投影変換される。 このような透視投影変換により、前記各多面体
データは、多面体の各頂点座標をX、Yの2次元
に変換した点情報の集まりとして表される。 また、このような透視投影変換を行うにあた
り、視点と多面体の各頂点座標との距離を求めて
おく。 そして、前記透視投影変換により求められた2
次元の点情報(多面体の頂点座標)を、多面体表
面を表す各多角形毎に分類し、分類した多角形が
パイロツトの視野すなわち画面の視野に入るか否
かをチエツクする。 本実施例において、フイールドプロセツサ回路
12及び画像合成装置14は、その受付け座標範
囲が、前記視野よりも幾分広く設定されている。 このため、3次元演算回路26は、得られる情
報を多角形ごとにチエツクし、視野に全く入らな
い多角形は除去し、一部は視野に入るが残りは受
付け座標範囲を越えているような多角形は受付け
座標範囲に入るように適当な変形を施している。 その後、この3次元演算回路26は、受付け座
標範囲に入る多角形に対し、視点からの距離の代
表値を決定する。 そして、前記代表値の小さい多角形から順に、
優先度の高い多角形情報としてコミユニケーシヨ
ンメモリ28に向け出力する。 *付随データ このとき、コミユニケーシヨンメモリ28に向
け出力される各多角形情報には、多角形の各頂点
の2次元座標データ(X、Y)のみならず、付随
データが含まれる。 前記付随データとしては、例えば多角形のカラ
ーコード、輝度情報や、他の画像との合成等に有
用なZ軸座標値、等が考えられる。また、これ以
外にも、例えばこの多角形の傾きを付随データと
して与えておけば、面の傾きと光の方向との関係
で当該多角形の明るさをその後の演算処理により
決定することも可能である。 なお、本実施例においては、説明を簡単にする
ために、付随データとしてカラーコードが出力さ
れるものとして以後の説明を行う。 以上説明したように、実施例の画像情報供給源
10は、パイロツトの視野に入る情景を複数の多
角形情報の組合せに変換し、優先度の高い多角形
情報から順次コミユニケーシヨンメモリ28へ向
け出力することになる。 *コミユニケーシヨンメモリ そして、前記コミユニケーシヨンメモリ28
は、画像情報供給源10とフイールドプロセツサ
回路12とのインターフエースとして機能し、画
像情報供給源10から出力される多角形情報を、
その優先度の高い順にフイールドプロセツサ回路
12へ向け出力している。 B2:フイールドプロセツサ回路 フイールドプロセツサ回路12は、輪郭点情報
演算手段として機能し、入力される多角形情報に
基づき、CRT上に表示される多角形の輪郭を演
算出力する。 実施例において、前記画像情報供給源10から
優先度の高い順に出力される多角形情報は、
CRTのフイールド走査(奇数フイールドまたは
偶数フイールドへの走査)に同期して更新され
る。 このため、実施例のフイールドプロセツサ回路
12は、フイールド走査時間を1周期として動作
し、この間に入力される多角形情報を優先度の高
い順に内部レジスタに格納する。 従つて、画像情報供給源10から、例えば第4
図Aに示すように、多角形A,B,Cを表す多角
形情報が順次出力される場合を想定すると、フイ
ールドプロセツサ回路12は、まず優先度の最も
高い図形Aの各頂点a1、a2、a3、a4、を表すX、
Y座標データと、当該図形の付随データ(カラー
コード)と、を図形Aの多角形情報として読出
し、これをその内部レジスタに格納する。 そして、このようにして読出した多角形情報に
含まれる頂点座標データに基づき、多角形Aの輪
郭線がCRTの各水平走査線と交差する輪郭点位
置の演算を行う。 ところで、ある1本の走査線と交鎖する図形が
存在する場合を想定すると、この走査線上には、
図形の輪郭点が必ず少くとも2個存在する(多角
形の頂点は除く)。この2つの輪郭点をその位置
によつて「左輪郭点」と「右輪郭点」と定義し、
両者合せて「輪郭点ペア」と定義することにす
る。 通常、このような輪郭点ペアは、1個の図形を
考えてみると左右1組存在するのみであるが、特
殊な凹多角形等に関しては、複数組存在する場合
もある。 実施例のフイールドプロセツサ回路12は、演
算により求めた各輪郭点位置を、各走査線毎に輪
郭点ペアとしてまとめる。 そして、このようにして求めた各輪郭点ペア
と、図形の付随データとを含む輪郭点情報を画像
合成装置14へ向け出力する。 その後、フイールドプロセツサ回路12は、多
角形B,Cに対しても同様にしてその輪郭点情報
を順次演酸し、求めた輪郭点情報を画像合成装置
14へ向け出力する。 このようにして、本実施例のフイールドプロセ
ツサ回路12からは、各多角形A,B,Cの各輪
郭点ペア及び付随データから成る輪郭点情報がそ
の優先度の高い順に順演算出力されることとな
る。 *多角形認識番号 また、本実施例のフイールドプロセツサ回路1
2は、後述する記憶回路32内に付随データメモ
リ44が設けられている場合には、各多角形A,
B,Cに対応する多角形認識番号を発生し、この
認識番号を前記輪郭点ペア及び付随データととも
に記憶回路32へ向け出力する必要がある。 B3:画像合成装置 本発明の画像合成装置14は、このようにして
優先度の高い順に入力される各多角形A,B,C
の輪郭点情報に基づき、CRT表示用の画像信号
を合成出力している。 本発明において、この画像合成装置14は、記
憶回路32と、ラインプロセツサ回路34と、ラ
インバツフア36とを含む。 (a) 記憶回路 a−1 フイールドメモリ 本実施例において、この記憶回路32は、輪郭
点情報記憶手段として機能し、通常、フイールド
メモリ42を用いて形成されている。そして、
CRTの1画面上に表示される全ての多角形の輪
郭点情報を記憶する。 第4図Bには、このフイールドメモリ42の概
念図が示されており、そのメモリ空間は、走査線
と1対1に対応するよう、1画面を構成する走査
線の本数と等しい数の水平走査記憶エリアに分割
され、各記憶エリアにはY座標に対応したアドレ
スが与えられている。 従つてフイールドプロセツサ回路12から出力
される各多角形A,B,Cの輪郭点情報は、その
Y座標に対応した水平走査記憶エリア内の空き領
域に、順次書込み記憶されることとなる。 *データ書込順序 本実施例の装置は、この水平走査記憶エリアに
対する輪郭点情報の書込順序を用いて、各多角形
A,B,Cの優先度を表している。 すなわち、実施例のフイールドプロセツサ回路
12は、優先度の高い多角形A,B,Cの順に輪
郭点情報を出力する。従つて、実施例のフイール
ドメモリ42内の各水平走査記憶エリア内には、
まず優先度の最も高い多角形Aの輪郭点情報が書
込まれ、これに続いて多角形B,Cの順に輪郭点
情報が順次書込まれることとなる。 従つて、例えばY=20で指定される水平走査記
憶エリアを例にとると、この記憶エリア内には、
アドレスの小さい順に多角形A,B,Cの各輪郭
点情報が書込まれることになる。 *ワード構成 ところで、このようにして書込まれる各多角形
の輪郭点情報に着目してみると、これら各輪郭点
情報は、左輪郭点のX座標XL、右輪郭点のX座
標XR及び多角形の付随データの3者からなる。 このような多角形情報の書込みは、各水平走査
記憶エリアのワード構成をどのようにしても行え
るが、実際的なワード構成としては、次に述べる
3つのものが考えられる。 1つの輪郭点情報の格納に1つのワードを用
い、1つのワード内に輪郭点情報を構成する左
輪郭点、右輪郭点及び付随データの全てを格納
する。 1つの輪郭点情報の格納に2つのワードを用
いる。そして、左輪郭点及び右輪郭点をそれぞ
れ各ワードに割当て、付随データもこれを2等
分してそれぞれのワードに割り当てる。 1つの輪郭点情報の格納に3つのワードを用
いる。そして、左輪郭点、右輪郭点及び付随デ
ータをそれぞれのワードに格納する。 本実施例においては、前記いずれのワード構成
を採用することも可能であるが、使用するワード
数が少い程データのアクセスが速くなることは言
うまでもない。 また、前記〜のいずれのワード構成を採用
するかによつて、フイールドプロセツサ回路12
による輪郭点情報の書込み方法が異なるものとな
る。 まず、のワード構成を採用した場合には、3
つの書込み方法が考えれる。 まず第1の方法としては、1つの多角形の輪郭
点を演算する過程で、輪郭点ペアが求まつた輪郭
点情報から順次書込んでいく方法がある。 この場合には、片方の輪郭点を一時記憶するた
めのメモリが必要である。そして、最初に求まつ
た輪郭点を一旦このエモリの記憶しておき、これ
と対をなす他方の輪郭点が求まつた時点で双方の
輪郭点を輪郭点ペアとして書込み記憶する。 第2の方法としては、リード・モデイフアイ・
ライト(読出し、修正、書戻し)を用いたものが
ある。 この方法によれば、多角形の輪郭点演算過程に
おいて、輪郭点ペアの一方の輪郭点が求まると、
直ちに付随データとともにその書込みが行なわれ
る。そして、その後輪郭点ペアの他方の輪郭点が
求まつた時点で、先に書込んだ輪郭点を読み出
し、新に求めた輪郭点とともにその書込みを再度
行う。 なお、付随データはこの時同時に書き込んでも
良いし、他の時点で書き込んでもかまわない。 第3の方法は、1つの多角形の輪郭点を求める
手順そのものが先の2つの方法と異なる。最大点
または最小点を起点として左右輪郭点を同時進行
で求め、付随データとともに書き込みを行う方法
である。この方法では輪郭点を演算する回路がや
や複雑になる。 なお、前記のワード構成を採用した場合に
は、フイールドプロセツサ回路12は、1つの多
角形の輪郭点演算過程において輪郭点が求まるご
とに直ちにその書込みを行うこととなる。特に、
のワード構成を採用した場合には、輪郭点とは
別に付随データのみを該当するワードに書込む必
要がある。 a−2 付随データメモリ ところで、前記付随データに着目してみると、
この付随データは、前述したように、原則的にフ
イールドメモリ42内へ輪郭点ペアと1纏めにし
て書込み記憶される。 しかし、フイールドメモリ42内における付随
データの記憶構造は冗長であるため、付随データ
のビツト数が大きな場合には、専用の付随データ
メモリ44を別途に設けることが好ましい。 この場合、フイールドプロセツサ回路12は、
輪郭点情報として、輪郭点ペア及び付随データの
他に、多角形認識番号を出力する。 そして、付随データメモリ44内には、前記多
角形認識番号をアドレスとして付随データが書込
まれることになる。 一方、フイールドメモリ42内には、付随デー
タの代わりに多角形認識番号が書込まれることに
なる。 通常、付随データは、例えば色情報、輝度情報
等のビツト数が少ない簡単なものが多く、このよ
うな場合には、前記付随データメモリ44が必要
とされることは少い。 しかし、このような付随データに、前記色情報
等に加えて、例えば多角形どうしを合成するため
に用いるZ軸座標値、及びその他の特殊機能に関
連する情報が含まれているような場合には、付随
データを構成するビツト数が極めて多くなり、専
用の付随データメモリ44が必要となるのであ
る。 (b) ラインバツフア ラインバツフア36は、少くとも1水平走査分
のピクセル数に対応した付随データ記憶エリアを
有し、各記憶エリア内に輪郭点情報に含まれる付
随データが書込み記憶可能に形成されている。 第5図A及び第6図Aには、実施例のラインバ
ツフア36のフオーマツトが示されている。 実施例のラインバツフア36は、後述するライ
ンプロセツサ回路34が、水平走査信号に同期し
てその垂直走査位置に対応する水平走査記憶エリ
アから各輪郭点情報(付随データ、左輪郭点位置
XL、右輪郭点位置XR)を読み出すと、各輪郭
点情報に含まれる付随データを輪郭点ペアXL,
XRにより囲まれるアドレスに順次書込み記憶す
るよう形成されている。 従つて、例えば多角形A,B,Cの付随データ
がそれぞれ赤、青、黄色のカラーコードをそれぞ
れ表すものである場内には、このラインバツフア
36の所定領域にはそれぞれ赤、青、黄色のカラ
ーコードが書込まれることになる。 (c) ラインプロセツサ回路 ラインプロセツサ回路34は、CRTの水平走
査に同期して、フイールドメモリ42内の所定水
平走査記憶エリアから、各多角形の輪郭点情報を
その優先度の高い順に、順次読出す。 そして、読出した輪郭点情報の左輪郭点位置
XLと右輪郭点位置XRとにより囲まれるライン
バツフア36内の記憶エリアに、その付随データ
を順次書込み記憶する。 本発明において、このラインプロセツサ回路3
4は、データ読出し部46と、データ書込み部4
8と、空き領域検出部50と、を含む。 *データ読出し部 前記データ読出し部46は、水平走査に同期し
て、その垂直走査位置に対応する水平走査記憶エ
リアから各多角形の輪郭点情報をその優先度に従
つてつて順次読出す。 例えば、第4図に示すY=20のラインを水平走
査する場合を想定すると、データ読出し部46
は、フイールドメモリ42内におけるY=20の水
平走査記憶エリアから、まず多角形Aの輪郭点情
報を読出し、次に多角形B,Cの順に輪郭点情報
を順次読出す。 *データ書込み部 そして、データ書込み部48は、輪郭点情報が
読出される毎に、この輪郭点ペアXL,XRによ
つて囲まれるラインバツフア36の記憶エリア
に、付随データを順次書込んでいく。 このとき、ラインバツフア36に対するデータ
の書込み、すなわち付随データの塗り潰し処理
は、輪郭点情報の読出し順位に従つて行われるた
め、ラインバツフア36内には、優先度の高い付
随データが先に書込まれることとなる。 従つて、このラインバツフア36上に、後から
書込む付随データは、先に書かれた付随データ上
に重ね書きされることがないよう、その空きエリ
ア(以後空きピクセルと記す)に対してのみ行う
必要がある。 *空き領域検出部 しかし、このようなラインバツフア36内の空
きピクセル検出を、いわゆるリード・モデイフア
イ・ライトの手法を用いて行つていたのでは、と
ても回路全体の高速化を図ることができない。 そこで、本発明のラインプロセツサ回路34
は、空き領域検出部50を用いて、水平走査中に
おけるラインバツフア36内の空きピクセルを高
速で検出している。 第5図B及び第6図Bにはこの空き領域検出部
50のフオーマツトが示されており、この検出部
50は、ラインバツフア36内の対応するピクセ
ルが空きピクセルである場合には「0」にセツト
され、塗り潰しピクセルである場合には、「1」
にセツトされる。 そして、空き領域検出部50の検出する空きピ
クセル情報に基づき、輪郭点情報が読出されるご
とに、前記データ書込み部48は、その左輪郭点
位置XL及び右輪郭点位置XRによつて囲まれる
ラインバツフア36内の空きピクセルに付随デー
タを順次書込んでいく。 これと同時に、空き領域検出部50は、前記左
輪郭点位置及び右輪郭点位置により囲まれた空き
ピクセル内に新な付随データが書込まれたことを
検出する。 *塗り潰し動作の具体例 従つて、例えば第4図に示すY=20のラインを
水平走査し、このとき各多角形A,B,Cの輪郭
点情報中に、赤、青、黄のカラーコードが付随デ
ータとしてそれぞれ含まれている場合を想定する
と、ラインプロセツサ回路34は、フイールドメ
モリ42内におけるY=20の水平走査記憶エリア
から、まず多角形Aの輪郭点情報を読出す。 そして、第6図Aに示すごとく、この輪郭点情
報に含まれる左輪郭点位置XLAと右輪郭点位置
XRAとにより囲まれたラインバツフア36のメ
モリ領域を、まず赤のカラーコードで塗り潰して
いく。これと同時に、第6図Bに示すごとく、空
き領域検出部50は、左輪郭点位置XLA及び右
輪郭点位置XRAにより囲まれた個所以外の領域
をラインバツフア36内の現在の空きピクセルと
して検出する。 このようにして多角形Aの塗り潰し処理が終了
すると、次に、フイールドプロセツサ回路34
は、次に優先度の高い多角形Bの輪郭点情報を同
様にして読出し、その輪郭点情報に含まれる左輪
郭点及び右輪郭点位置XLB,XRBにより囲まれ
るメモリ領域を、第5図Aに示すごとく、青のカ
ラーコードで塗り潰していく。 このとき、ラインプロセツサ回路34は、ライ
ンバツフア36内に既に書込まれた赤のカラーコ
ード上に重ね書きされないように、空き領域検出
部50の検出する空きピクセル(第6図B)に対
してのみ行われる。 そして、空き領域検出部36は、同様にしてこ
のような書込み動作に基づき第5図Bに示すよう
にラインバツフア36の新な空きピクセル領域を
リアルタイムで検出する。 そして、多角形Bの塗り潰し処理が終了する
と、次に多角形Cの塗り潰し処理が同様にして行
われる。 このようにして、本実施例のラインプロセツサ
回路34は、ラインバツフア36を用いて1水平
走査分の画像信号を合成する。 そして、このようにしてラインバツフア36内
に合成された水平走査用の画像信号は、CRTの
水平走査に同期してカラーパレツトメモリ38に
入力され、ここでカラーコードに基づいた具体的
なカラー信号に変換され、CRT40へ向け出力
される。 実施例のラインプロセツサ回路34は、このよ
うなラインバツフア36に対する画像信号の合成
書込み及び出力を、CRTの水平走査に同期して
繰返して行うため、CRT40上には、画像情報
供給源10から出力されるシユミレーシヨン画像
が、多角形の組合せ情報として良好に表示される
ことになる。 (d) 本実施例と従来装置との比較 本実施例の装置では、いわゆる付随データの
リード・モデイフアイ・ライトという作業が不
要となる。 すなわち、ビツトマツプ・デイスプレイの方
式を用いた画像合成装置では、ビツトマツプメ
モリ内に画像の輪郭線を設定し、その後この輪
郭線内を所望の付随データで塗り潰していくと
いういわゆる「塗り潰し作業」が必要となる。 しかし、従来装置を用い、このような塗り潰
し処理を、優先度の高い図形から順に行つてい
く場合を想定すると、先に書き込まれた優先度
の高い情報を、後から書き込む優先度の低い情
報で消去することがないよう、いわゆるリー
ド・モデイフアイ・ライトという時間のかかる
作業をその都度行う必要があり、画像合成を短
時間で行うことができない。 特に、このようなリード・モデイフアイ・ラ
イトの処理を行うと、前記塗り潰し作業が画像
の変化に対し追従できない場合が多く、動きの
速い動画等のリアルタイム表示を得ることがで
きないという問題があつた。 また、このような塗り潰し作業は、使用する
バスライを大容量のものとすることにより、高
速で行うことも可能である。しかし、このよう
にすると、扱う情報量に比し、バスライン及び
その他の部材の容量が大きくなり過ぎ、装置全
体が大型でかつ高価なものとなつてしまうとい
う問題が発生する。 これに対し、実施例の画像合成装置は、空き
領域検出部50を用いて、ラインバツフア36
内の空きエリアを検出し、付随データの塗り潰
しを行つている。このため、従来装置のよう
に、付随データの塗り潰し処理を行う際、リー
ド・モデイフアイ・ライトという時間のかかる
作業を全く行う必要がなく、画像合成を高速で
行うことが可能となる。 特に、付随データのリード・モデイフアイ・
ライト行わない場合には、画像合成を行う際の
データ演算量が極めて少くてすむ。従つて、バ
スラインの容量を大きくすることなく、画像信
号の合成をリアルタイムで行うことが可能とな
る。 本実施例の装置では、使用するメモリの容量
を少なくすることができる。 すなわち、従来装置では、少くとも1画面分
の全ピクセル数に対応した付随データを記憶す
るビツトマツプメモリを必要とした。 しかし、本実施例の装置では、ビツトマツプ
メモリにかわり、1画面分の画像情報の記憶用
にフイールドメモリを用い、塗りつぶし作業用
にラインバツフアを用いて、役割の分担を行つ
ている。 フイールドメモリは、ピクセルとの対応関係
はないため、ビツトマツプメモリより小さな容
量で済む。一方、ラインバツフアはピクセルと
の対応関係はあるが、その容量は走査線の1乃
至2本分でよい。 従つて、メモリの総容量をビツトマツプメモ
リより小さくすることが可能となる。 本実施例の装置は、優先度の高い画像の脱落
を伴うことなく、画像信号を良好に合成出力す
るととができる。 すなわち、リード・モデイフアイ・ライトを
用いない装置として、従来よりも優先度の低い
図形から順に塗潰し処理する装置が知られてい
る。 このような従来装置では、なんらかの原因で
データの書込み時間が不足すると、最も優先度
の高い図形をメモリへ書込むことができず、こ
の結果CRT画面上には優先度の低い図形のみ
が表示され、優先度の高い図形が欠落してしま
う場合があるという重大な欠点があつた。 これに対し、本実施例の装置では、フイール
ドメモリ42内の各水平走査記憶エリア内に多
角形A,B,Cの輪郭点情報をその優先度の高
い順に順次書込み記憶し、このようにして書込
まれた各輪郭点情報を、ラインプロセツサ回路
34を用いて優先度の高い順に順次読出すよう
形成されている。 従つて、なんらかの原因でデータの書込み読
出し時間が不足した場合でも、最も優先度の高
い図形の脱落を伴なうことなく、画像信号を良
好に合成出力することができる。 本実施例の装置は、リアリテイの高い疑似3
次元画像をリアルタイムで合成出力することが
できる。 すなわち、本実施例の装置は、疑似3次元画
像を表示するために、3次元物体の表面形状
を、複数の多角形の集合体として取扱つてい
る。 従つて、本実施例によれば、前述したように、
少い情報、メモリ容量でよりリアリテイの高い疑
似3次元画像をリアルタイムで合成出力すること
が可能となる。 C:具体例 次に、本発明の装置の具体的な実施例を詳細に
説明する。 C1:第1の具体例 実施例の装置は、次のような仕様に基づき水平
走査線1本辺り64個の多角形を表示できるように
形成されている。 (a) 仕様 (イ) CRT(インターレース) ピクセル数576×448個(576×224個/フイール
ド) 走査線数525本(262.5本/フイールド) 垂直同期周波数60.015Hz(垂直周期16.663m
s) 水平同期周波数15.754KHz(水平周期63.477μs) ドツトクロツク周波数12.288MHz (ロ) 多角形表示個数(1画面)1.024個 (ハ) 多角形表示個数(水平)64個 (ニ) 入力情報の座標範囲 0≦X≦4095、0≦Y≦2047 (ホ) 表示座標範囲 2048≦X≦2623、1024≦Y≦1471 (回路上0≦X≦575、0≦Y≦447とみなしてい
る。) (b) デユアルポートRAM また、本実施例の装置の各メモリ、例えばコミ
ユニケーシヨンメモリ28、フイールドメモリ4
2、ラインバツフア36には、前段のプロセツサ
によるデータの書込みと、後段のプロセツサによ
るデータの読出しとが独立で行われる、いわゆる
デユアルポートRAMを用いることが好ましい。 本実施例において用いられているこれらデユア
ルポートRAMは、それぞれ書込み及び読出し作
業に必要とする容量の2倍の記憶容量を有し、そ
のメモリ空間が2つの記憶エリアに2等分されて
いる。 そして、このように2等分された各記憶エリア
は、前段のプロセツサ及び後段のプロセツサによ
り一定周期で交互にアクセスされるように形成さ
れている。 従つて、このデユアルポートRAMは、その一
方の記憶エリアにデータの書込みが行われている
場合には、他方の記憶エリアからは書込まれたデ
ータの読出しが行われており、また一方の記憶エ
リアからデータの読出しが行われている場合は、
他方の記憶エリアに新なデータの書込みが行われ
ることとなる。 第1表には、記憶エリアの切換周期が、各メモ
リ毎に示されている。
【表】 (c) 画像情報供給源 本実施例において、画像情報供給源10は
CRTのフイールド走査に同期して、優先度の高
い順に多角形情報を順次出力している。 例えば第4図Aに示す画像をCRT上に表示す
る場合、多角形情報は、その優先度に従つて図形
A,B,Cの順に順次出力される。 このようにして出力される各多角形情報には、
その付随データと、多角形の各頂点座標データ
(X、Y)が含まれている。 実施例において、前記付随データは、多角形の
表示色を表すカラーコードから成るものとする。
このカラーコードは、前記カラーパレツトメモリ
38のカラー信号読出しアドレスとして機能する
ものである。 また、前記各多角形の頂点座標データは、第7
図Aに示すよう、多角形の輪郭に沿つてa1、a2、
a3、a4の順に、反時計回りに出力する必要があ
る。 これは、後述するように、フイールドプロセツ
サ回路12に裏返し多角形を除去する機能を発揮
させるためである。 このようにして、コミユニケーシヨンメモリ2
8内には、第7図B,Cに示すように、多角形
A,B,Cの多角形情報がその優先順位に従つて
書込まれることになる。 (d) フイールドプロセツサ回路 第8図には、本実施例のフイールドプロセツサ
回路12の具体的な構成が示されている。 構 成 実施例のフイールドプロセツサ回路12は、前
処理回路52、除算回路54、線分回路56、輪
郭点バツフア58、輪郭点カウンタ60を含む。 前記前処理回路52は、コミユニケーシヨンメ
モリ28内に例えば第7図Cに示すように書込ま
れた多角形情報を、その優先度に従つて多角形
A,B,Cの順に順次読出す。 そして、読出された多角形情報を、多角形を構
成する各辺の情報に整理して線分回路56へ向け
出力する。この時、除算回路54は、多角形の各
辺の傾きを演算するために用いられる。 また、線分回路56は、前処理回路52から入
力されるデータに基づき、最初に優先度の一度高
い多角形Aの輪郭点ペア群を演算し、次に多角形
B,Cの順に輪郭点ペア群をそれぞれ演算する。 そして、演算した輪郭点ペアをカラーコードと
ともに輪郭点情報としてフイールドメモリ42へ
順次書込んでいく。 ここにおいて、前記輪郭点バツフア58は、輪
郭点ペアを得るために、先に求まつた輪郭点を一
時的に記憶しておくために用いられる。 また、前記輪郭点カウンタ60は、各水平走査
線毎の輪郭点の数をカウントするレジスター群と
して用いられる。 従つて、この輪郭点カウンタ60は、このカウ
ント値を2で割ると、1水平走査線上に表示され
る輪郭点ペアのカンウンタとみなすことができ
る。これは、フイールドメモリ42の個々の水平
走査記憶エリアに対する書込みポインターに他な
らない。 また、そのカウント値の最下位ビツトは、左輪
郭点及び右輪郭点からなる輪郭点ペアが完成した
か、それとも輪郭点ペアの片割れしかできていな
いのかを示すフラグとして使うことができる。 動 作 第9図〜第13図には、前記フイールドウロセ
ツサ回路12のフローチヤートが示されている。 このフローチヤート中には、次のような各種の
変数が用いられており、大文字の変数の多くは実
在するレジスタを表し、小文字の変数はバスライ
ン上に現れる数値を表している。 X、Y:多角形情報に含まれる各頂点のX、Y座
標値。 X0、Y0:多角形の最初の頂点座標値。 X1、Y1:辺の始点(有向線分としての)座標値 X2、Y2:辺の終点(有向線分としての)座標値 Q(Quotient):除算結果、商。 すなわち辺の勾配 X、Y:輪郭点の座標値 YE(Y End):辺のプロツト終了点のY座標値 XV(X Visible):表示画面上における輪郭点の
X座標値 BR(Buffer):走査線番号Rに対応する輪郭点バ
ツフア。 CR(Counter):走査線番号Rに対応する輪郭点
カウンタ。 まず第9図には、フイールドプロセツサ回路1
2の全動作を表すフローチヤートが示されてお
り、このフイールドプロセツサ回路12は、新た
なフイールド走査が行われる度に所定のフイール
ド処理動作をくりかえして行う。 第10図には、第9図に示すフイールド処理動
作が示されている。 実施例の装置は、まず新なフイールド走査が開
始されると同時に、224本の各水平走査線に対応
して設定されたカウンタ60のカウント値C0、
C1、C2、…C223を0にクリアする。 そして、コミユニケーシヨンメモリ28から優
先順位の高い順に多角形情報を1つずつ読み出
し、所定の多角形の処理動作を行う。 すなわち、実施例の装置は、読出しは多角形情
報に基づき、当該多角形の全輪郭点ペアを演算す
る。そして、各輪郭点ペアをカラーコードと組合
せ、輪郭点情報としてフイールドメモリ42内へ
書き込み記憶する。 例えば、コミユニケーシヨンメモリ28内に、
第7図Cに示すような多角形情報が格納されてい
る場合を想定すると、まず多角形Aに対して前述
した処理を行い、この処理が完了した時点で、次
に多角形B、多角形Cに対し順次同様の処理を行
う。 そして、全多角形についての処理が終了した時
点で、第4図Bにおいて斜線で示すように、フイ
ールドメモリ42内の各水平走査記憶エリアに終
了コードを書込む。具体的には、P=0、1、
2、…223及びカウンタ60のカウント値C0、
C1、C2、C223の組合せをアドレスとして、前記
終了コードの書込みを行う。 第11図には、第10図に示す1つの多角形の
処理動作についてのフローチヤートが示されてい
る。 実施例において、例えば多角形Aについての処
理動作が開始されると、この多角形Aの最初の頂
点a1のX、Y座標を読出し、次に頂点a2のX、
Y座標を読出す。 ここにおいて、X0、Y0、X1、Y1、X2、Y2は
それぞれ実際のレジスタを用いて設定され、X2
又はY2に値をセツトすると、自動的にその元の
値がそれぞれX1とY1にセツトされるように形成
されている。なお、この時X1、Y1の元の値は自
動的に消滅することとなる。 このようにして、頂点座標a1とa2のXY座標が
読出されると、この読出し情報に基づき1つの辺
a1、a2の処理動作が行われる。 このような動作を多角形の各辺a1a2、a2a3、
a3a4、a4a1について順次行う。 なお、第11図には示していないが付随データ
(カラーコード)もX、Y座標と同様に読出され、
専用のレジスタにセツトされる。 第12図には、第11図に示す1つの辺の処理
動作が示されている。 まず、実施例の装置は、対象となる辺の両端Y
座標が一致しているか否かの判断を行う(ステツ
プ120)。そして、両端のY座標が一致している場
合には、この辺をプロツトする必要がないものと
判断しこの辺に対する処理動作を中止する。 つぎに、実施例の装置は、対象となる辺のY座
標が、全ての点で画面外であるか否かの判断を行
う(ステツプ121、122)。 そして、対象となる辺が、受付座標範囲内であ
つても、その辺を構成する全ての点でそのY座標
が画面の外であるならば、この辺をプロツトする
必要がないものと判断し、この辺に対する処理動
作を終了する(クリツピングの第1段階)。 次に、実施例の装置は、対象とする辺の傾きQ
を演算する(ステツプ123)。 この時、辺の傾きは、実際には整数部と余りの
2つに分けて求められるが、第12図において
は、アルゴリズムの説明を簡単にするために、傾
きQを実数とみなしている。 このようにすることにより、対象とする辺を表
す式が次のようにして設定される。 X=QY+X1−QY1 Q=X2−X1/Y2−Y1 次に、対象とする辺のどの端から輪郭点の演算
を開始するかを決定する(ステツプ124)。このた
め、まず辺の両端のY座標、Y1、Y2のどちらか
が大きいかを判断し、輪郭点の演算がかならずY
座標の増加方向に行われるよう、輪郭点の演算開
始点を初期設定する。 次に、対象とする辺が各水平走査線と交差する
点、すぬわち輪郭点のX座標の演算を、その演算
開始端から演算終了端に向けて順次行う。 例えば第4図Aに示す辺a1、a2を例にとると、
まずこの辺a1、a2とY=6の水平走査線と交差
するX座標が求められる(ステツプ125)。次に、
Y=8、Y=10の水平走査線と交差する輪郭点が
順次求められる。 そして、水平走査線のY座標が、測定終了端と
して設定されたY座標YEとなつた時点で、この
辺a1a2に対する輪郭点演算動作を終了する(ス
テツプ126)。 なお、対象となる辺a1a2と交差するY座標が、
画面の外側にある場合には輪郭的を求める必要が
ないため、その位置における輪郭的の演算動作が
行われない(クリツピングの第2段階)(ステツ
プ127、128)。 また、本実施例では、偶数フイールドと奇数フ
イールドの走査が交互に行われている。 従つて、実施例の装置では、今行われている走
査が偶数フイールドか奇数フイールドかを判断
し、偶数フイールドの場合には、偶数の水平走査
線(Y=0、2、4、…)と交差する輪郭点のみ
を演算し、奇数フイールドの場合には奇数の水平
走査線(Y=1、3、5、…)と交差する輪郭点
のみを演算するように動作する(ステツプ129)。 第13図には、第12図に示す輪郭点の処理動
作(ステツプ125)が示されている。 実施例の装置は、まずCRT画面の左側上隅を
原点とした新なXV座標を求める(ステツプ
130)。この新なXV座標は本来のX座標から2048
を差し引いた値である。 また、本来のX座標が画面の外にあるならば、
これを画面の両端に表示するようにXV=0、
XV=575にそれぞれ設定してやる(クリツピン
グの第3段階)。 このようにして求めた新なVV座標自体が、実
施例のフイールドプロセツサ回路12が演算する
輪郭点のX座標となる。 そして、このようにして輪郭点が求まると、次
にこの輪郭点を書込むアドレスRを演算する(ス
テツプ131)。ここにおいて、関数int(X)は、Xを
越えない最大の整数を表し、また、(y−1024)
は、画面の左上隅を原点とする新なY座標を表し
ている。 カウンタ54のカウント値CRが偶数である場
合には、輪郭点ペアの片方のみが求められている
状態である。このため、求めた輪郭点を次の他方
の輪郭点が求まるまでBRとしてバツフア52内
へ一時記憶しておき、カウンタ54のカウント値
CRをインクリメントする(ステツプ134)。 CRが奇数の場合は、両輪郭点が出揃つた状態
である。この場合、前記アドレスRで指定される
に従いフイールドメモリ42内の水平走査記憶エ
リアに前記輪郭点XVを格納する。この時、すで
に求まつている輪郭点BRおよび専用アドレスに
記憶された付随データも、同時に水平走査記憶エ
リアに格納される。そして、当該エリアに対応し
て設けられたカウンタ54のカウント値CRをイ
ンクリメントする(ステツプ132、133)。 また、本実施例の装置は、3次元の立体画像を
2次元上に疑似3次元画像として表示するもので
ある。 ところで、画像情報供給源10から出力され
る、立体表面側の多角形情報は、反時計回りにそ
の頂点座標が与えられている。しかし、これとは
逆に、立体の裏面側に位置する多角形は、時計回
りに頂点座標が与えられた裏がえしの多角形情報
として出力される。 このため、実施例の装置は、Y座標の増減と、
輪郭点の大小とを組合せて比較し、裏返しの多角
形情報の除去を行つている(ステツプ135)。 なお、本実施例において、前処理回路46及び
除算回路48が、第9図〜第11図に示す全ての
動作及び第12図のステツプ129、127、125を除
く全ての部分の動作を扱い、線分回路50、輪郭
点バツフア52及び輪郭点カウンタ54が、第1
2図のステツプ129、127、125の動作及び第13
図に示す全ての動作を扱つている。 また、前記フローチヤートにおいては、説明を
簡単にするために直列処理を行う場合を例にとり
説明しているが、必要に応じて並列処理、パイプ
ライン処理を導入して高速化を図ることも可能で
ある。 (e) フイールドメモリ 本実施例において、記憶回路32は、フイール
ドメモリ42のみからなり、付随データメモリ4
4は設けられていない。これは、とりあつかわれ
る付随データが、前述したようにカラーコードと
いう比較的ビツト数の少ないデータだからであ
る。 このフイールドメモリ42は、1フイールド内
に表される全多角形の輪郭点情報を記憶するもの
であり、実施例においては、28ビツト×215
(32K)ワードのRAMで構成されている。 なお、このフイールドメモリ42は、前述した
ように、デユアルポートRAMとして実際の作業
エリアの倍の容量を有するよう形成されている。
このため、1つの作業エリアには、全容量の半
分、すなわち28ビツト×214(16k)ワードの容量
がある。 また、本実施例においてCRTは飛越し走査に
よつて偶数フイールドと奇数フイールドとを交互
に表示している。このため、このフイールドメモ
リ42のメモリ空間は、第4図Bに示すように、
偶数フイールドの各走査線(Y=0、2、4、
…)又は奇数フイールドの各走査線(Y=1、
3、5、…)にそれぞれ1対1に対応したブロツ
クに分割されている。 ここにおいて、前記仕様のところで説明したと
おり、1フレーム画面を構成するY座標は回路構
成上448本であるため、奇数フイールド又は偶数
フイールド中の走査線数は224本である。また、
1本の水平走査線上に表示される多角形の最大個
数は64個である。 従つて、1ワード中に1個の輪郭点情報(輪郭
点ペアとカラーコードからなる。)を格納する場
合を想定すると、実施例のフイールドメモリ42
において実際に使用されている作業エリアは、28
ビツト×14336(=64×224)ワードとなる。 第14図には、このフイールドメモリ42内に
書込まれる輪郭点情報のフオーマツトが示されて
いる。各輪郭点情報は、8ビツトのカラーコード
と、10ビツトの左輪郭点X座標XLと、10ビツト
の右輪郭点X座標XRと、を含む合計28ビツトの
データからなる。 そして、フイールドプロセツサ回路12から順
次出力される各輪郭点情報は、この輪郭点情報に
含まれるY座標によつて指定される水平走査記憶
エリアに、その優先順位に従つて、アドレスの若
い方から順に書込まれ、この記憶エリアの末尾に
は終了コードが書込まれる。 但し、水平走査記憶エリア内が64個の輪郭点情
報で埋め尽された場合には、終了コードの書込は
行われない。 また、実施例のフイールドメモリ42は、第1
5図に示すごとく、3MHzのクロツクに従いデー
タの書込み及読出しが制御されている。すなわ
ち、フイールドプロセツサ回路12から出力され
るデータのクロツクがHレベルのときに書込ま
れ、書込まれたデータの読出しはクロツクがLレ
ベルの時に行われている。 なお、フイールドメモリはビデオ画面全体でな
く、画面半分あるいは一部のみを記憶するように
しても良い。 (f) ラインバツフア 第5図A及び第6図Aには、ラインバツフア3
6のフオーマツトが示されている。このラインバ
ツフア36は、1本の走査線を構成する各ピクセ
ルに対応して0から575のアドレスを有し、各ア
ドレスには付随データ記憶用に8ビツトの記憶エ
リアが割り当てられている。 実施例において、このラインバツフア36は、
8ビツト×576ワードのメモリ容量の記憶エリア
を2個有するデユアルポートRAMを用いて形成
されている。 そして、フイールドメモリ42から輪郭点情報
が読み出される度に、その左輪郭点XL及び右輪
郭点XRによつて囲まれる記憶エリアは、その付
随データによつて塗り潰し処理される。 実施例の装置は、この塗り潰し処理を後述する
ようラインバツフア36の空きエリアに対しての
み行うよう形成されている。 (g) ラインプロセツサ回路 第16図には、本実施例のラインプロセツサ回
路34の詳細な構成が示されている。 ラインプロセツサ回路34は、CRTの水平走
査に同期して、フイールドメモリ42内の所定水
平走査記憶エリアから多角形の輪郭点情報を読出
し、ラインバツフア36を介して水平走査用の画
像信号を合成出力している。 *輪郭点情報の読出し 実施例において、このラインプロセツサ回路3
4は、CRTの水平走査に同期して該当する走査
ラインの選択信号を出力するラインカウンタ70
と、0番から順に優先度番号を発生する優先度番
号カウンタ72と、を含み、これら各カウンタの
出力を読出しアドレスとしてフイールドメモリ4
2へ向け出力する。 ここにおいて、前記ラインカウンタ70及び優
先度番号カウンタ72の出力は、制御回路74か
らフイールド走査開始パルス及び水平走査開始パ
ルスが出力される毎にそれぞれクリアされる。 この結果、ラインカウンタ72の出力する選択
信号(Y座標データ)により指定された水平走査
記憶エリアから、輪郭点情報がその優先度の高い
順に順次読み出されることになる。 この時、読出された各輪郭点情報に含まれる左
輪郭点位置XL、右輪郭点位置XR、カラーコー
ドはそれぞれラツチ回路76に一旦ラツチされ
る。 *塗り潰し処理 そして、ラツチ回路76内に輪郭点情報がラツ
チされるごとに、その左輪郭点位置XLと右輪郭
点位置XRとにより囲まれるラインバツフア36
のメモリエリアは、付随エータで塗り潰されてい
く。 実施例のラインプロセツサ回路は、このような
塗り潰し処理が終了する度に、新たな多角形の輪
郭点情報を読出し、ラインバツフア36に対して
同様な塗り潰し処理を行う。 従つて、例えば第4図に示すY=20の水平走査
記憶エリアから輪郭点情報を順次読出す場合を想
定すると、ラインバツフア36は、多角形A,
B,Cの付随データで順次塗り潰し処理されるこ
ととなる。 このとき、ラインバツフア36に対する塗り潰
しは、輪郭点情報の読出し順位に従つて行われる
ため、ラインバツフア36上には、優先度の高い
付随データが先に書込まれることになる。 従つて、このラインバツフア36上に後から書
込む付随データは、先に書かれた付随データ上に
重ね書きされることがないよう、空きピクセルに
対してのみ行う必要がある。 しかし、前述したように、ラインバツフア36
内の空きピクセル検出を、いわゆるリード・モデ
イフアイ・ライトの手法を用いて行つたのでは、
とても回路全体の高速化を図ることができない。 本発明の特徴的事項は、ラインバツフア36に
対しリード・モデイフアイ・ライトを行うことな
く、ラインバツフア36に対する付随データの塗
り潰し処理を行うことにある。 このため、実施例の装置には、空き検出/デー
タ書込み回路78が設けられている。そして、ラ
インバツフア36内の空きピクセルをリアルタイ
ム検出し、ラツチ回路76に輪郭点情報がラツチ
されるごとに、その輪郭点ペアによつて囲まれる
ラインバツフア36内の空きピクセルに、付随デ
ータの書込みを行つている。 実施例において、この回路78は、フリツプフ
ロツプ群80、プライオリテイエンコーダ82、
ラツチ回路84、デコーダ86、比較回路88、
オアゲート90を含む。 前記フリツプフロツプ群80は、1本の水平走
査線上の全ピクセルと1対1に対応する576個の
フリツプフロツプからなる。 第5図B及び第6図Bには、前記フリツプフロ
ツプ群80のフオーマツトが示されており、前記
576個のフリツプフロツプには、1本の走査線を
構成するピクセルに対応して0〜575のアドレス
が割り当てられれちる。 各フリツププロツプは、対応するピクセルが空
きピクセルである場合には「0」にセツトされ、
塗り潰しピクセルである場合には「1」にセツト
される。そして、各フリツプフロツプの出力はそ
れぞれプライオリテイエンコーダ82へ向け出力
される。 プライオリテイエンコーダ82は、このように
してフリツプフロツプ群80から出力される576
個の空きピクセル情報と、ラツチ回路76から出
力される多角形の左輪郭点X座標(XL)とを照
合する。 そして、空ピクトルの中から、そのX座標が左
輪郭点X座標(XL)以上で、かつ最も小さいも
のを高速で検出し、この検出結果を「次に書込み
を行うべきピクセルのX座標」として出力する。
そして、このX座標値は、ラツチ回路84を介し
てラインバツフア36に向け「書込みアドレス」
として出力される。 この結果、この書込みアドレスで指定されるラ
インバツフア36の空きピクセルには、ラツチ回
路76にラツチされている多角形の付随データが
書込まれることになる。 これと同時に、プライオリテイエンコーダ82
の出力は、ラツチ回路84を介してデコーダ86
にフイードバツクされる。そして、このX座標値
により指定されるフリツプフロツプは、空きピク
セル表示状態「0」から、ピクセル塗り潰し状態
「1」にセツトされる。 このようにして、実施例の装置では、ラインバ
ツフア36とフリツプフロツプ群80とが連動し
て動作し、この結果、ラインバツフア36内にお
いて左輪郭点XL及び右輪郭点XRに狭まれた空
きピクセルは新たな付随データによつて塗り潰し
処理されることになる。 そして、1組の輪郭点(XL、XR)により囲
まれた領域に対する塗り潰しは、次のような場合
に終了する。 まず、左輪郭点より右に「空きピクセル」が
1つもなくなつ場合に終了する。 この場合には、プライオリテイエンコーダ8
2から、オアゲート90に向け「空きピクセル
なし」の状態を表すHレベルの信号が出力され
る。 また、検出した空きピクセルが右輪郭点に等
しい場合か、またはこれより右側に存在するよ
うな場合にも終了する。このような場合を検出
するため、実施例の装置では、比較回路88が
用いられている。 すなわち、比較回路88は、ラツチ回路76か
ら出力される右輪郭点のX座標とラツチ回路84
から出力される「次に書込みを行うべきピクセル
のX座標」とを比較し、ラツチ回路84と出力す
るX座標がラツチ回路76の出力するX座標と等
しくなつた場合、またはこれを上回つた場合に、
塗り潰し動作終了を表す「Hレベルの信号」をオ
アゲート90に向け出力する。 そして、オアゲート90は、このようにして出
力されるHレベルの信号を塗り潰し終了信号とし
て制御回路74へ向け出力する。これにより、制
御回路74は、優先度番号カウンタ72の出力を
インクリメントする。実施例の装置は、このよう
にして1の多角形の輪郭点情報に基づく塗り潰し
作業が終了する毎に、優先度番号カウンタ72の
出力をインクリメントし、次の輪郭点情報の続出
し塗り潰し作業を同様に行う。 *塗り潰し動作の具体例 従つて、例えばY=20をアドレスとして指定さ
れるフイールドメモリ内の水平走査記憶エリアか
ら、多角形A,B,Cの順に輪郭点情報が読出さ
れる場合を想定すると、読出された輪郭点情報に
基づく塗り潰し処理は次のようにして行われる。 すなわち、この水平走査記憶エリアから輪郭点
情報読出しが開始される前は、ラインバツフア3
6内の各ピクセルは全て空き領域である。従つ
て、この状態において、フリツプフロツプ群80
は、全て「0」にセツトされている。 この状態で、まず最も優先度の高い多角形Aの
輪郭点情報が読出されたラツチ回路76内にラツ
チされると、その付随データ、すなわち赤のカラ
ーコードは、その輪郭点ペアXLAとXRAに囲ま
れたラインバツフア36内の記憶エリア(XLA
≦X<XRAなるX領域)内に第6図Aに示すよ
うに順次書込まれていく。 これと同時に、その輪郭点ペアXLAとXRAと
により囲まれたフリツプフロツプ群80内の各フ
リツプフロツプは第6図Bに示すごとく「1」に
順次セツトされていく。 そして、多角形Aのカラーコード塗り潰し処理
が終了すると、オアゲート90から塗り潰し終了
信号が出力され、優先度カウンタ72が1つイン
クリメントされ、次に多角形Bの輪郭点情報の読
出しが開始される。 そして、多角形Bの輪郭点情報が読出される
と、この輪郭点情報は同様にしてラツチ回路16
内にラツチされる。 この状態において、フリツプフロツプ群80
は、第6図Bに示すごとく、ラインバツフア30
内のXLAとXRAとにより囲まれた領域が塗り潰
し処理されていることを検出している。 従つて、実施例のラインプロセツサ回路34
は、その輪郭点ペアXLBとXRBにより囲まれた
ラインバツフア36内の空き領域(XLB≦X<
XLAなるX領域)内にその付随データ、すなわ
ち青のカラーコードを順次書込んでいく。 これと同時に、実施例の装置はフリツプフロツ
プ群80内のXLBとXLAとにより囲まれた領域
内のフリツプフロツプを順次「1」にセツトして
いく。 この結果、多角形Bの塗り潰し処理が終了した
時点で、ラインバツフア36内には第5図Aに示
すごとく多角形AとBのカラーコードがそれぞれ
書込まれ、またフリツプフロツプ群80は、第5
図Bに示すように、ラインバツフア36内の塗り
潰し領域を検出することになる。 これと同時に、制御回路74内には塗り潰し終
了信号が入力され、次の多角形Cの読出し及び塗
り潰し処理が同様にして行われる。 このとき、多角形Cの輪郭点ペアXLCとXRC
とにより囲まれた領域内には何ら空き領域がない
ため、その付随データの書込みは行われない。 このようにして、本実施例のラインプロセツサ
回路34は、CRTの水平走査に同期して、各水
平走査毎にラインバツフア36内に水平走査用の
画像信号を良好に合成書込みすることができる。 そして、実施例の装置は、このようにしてライ
ンバツフア36内に書込まれたカラーコードを、
CRTの水平走査に同期してアドレス「0」、
「1」、……「575」の順に順次カラーパレツトメ
モリ38へ向け出している。これにより、カラー
パレツトメモリ38からは、多角形A,Bを指定
されたカラーで表示する映像信号がCRT40へ
向け出力されることとなる。 従つて、このような動作を、水平走査に同期し
てくりかえし行えば、画像情報供給源10から出
力される多角形情報に基づき、CRT40上に所
望の画像信号をリアルタイムで表示することが可
能となる。 *空きピクセルの処理 ところで、前述したように、1本の水平走査線
に対する塗り潰し処理が全て終了した時点でライ
ンバツフア36内に空きピクセル(空き記憶エリ
ア)が残つている場合がある。 このような空きピクセルは、画面上では、全て
の多角形の外側に位置する点であり、従つて、こ
のような空きピクセルに関しては、多角形が存在
しないことを表す情報をカラーパレツトメモリ3
8へ向け出力しなければならない。 このような方法としては、次のような3通りの
方法が考えられる。 データの書込みに先立つてラインバツフア3
6を予め初期化しておく。 フリツプフロツプ群80の全ての内容を、画
像信号の出力に同期してシリアルに出力する。 1本の水平走査線の塗り潰し処理が全て終了
した後、ラインバツフア36の空きピクセル
を、空きピクセル情報で全て塗り潰し処理す
る。 このような方法のうち、3番目の方法が比較的
簡単に採用することができる。 *多角形の表示可能数 なお、実施例のラインプロセツサ回路34を用
いて、1本の水平走査線上に何個の多角形を表示
可能であるかについての検討を行つた。 この検討の結果、計算上では、12MHzのドツト
クロツク(画素の表示周期を定める基準となるク
ロツク)をサイクルとしてラインバツフア36の
書込みを行う場合を想定する。1水平走査線辺り
203以上の多角形をリアルタイム表示可能である
ことが確認された。 *デユアルポートRAM なお、実施例のラインバツフア36は、前述し
たようにデユアルポートRAMを用いて形成さ
れ、そのメモリ空間が2つの記憶エリアに2等分
されている。 従つて、このラインバツフア36は、その一方
の記憶エリアにラインプロセツサ回路36からデ
ータの書込みが行われている場合には、他方の記
憶エリアからデータの読出しが行われており、ま
た、一方の記憶エリアからデータの読出しが行わ
れている場合には、他方の記憶エリアにラインプ
ロセツサ回路14によるデータの書込みが行われ
ることとなる。 なお、第16図に示すラインプロセツサ回路3
4の各部と、第1図に示すラインプロセツサ回路
34のデータ読出し部46、データ書込み部4
8、空き領域検出部50との対応関係は次のよう
になる。 すなわち、制御回路74によつて制御されるラ
インカウンタ70、優先度番号カウンタ72は、
データ読出し部46として機能する。 そして、ラツチ回路76、空き検出/データ書
込み部78の一部、例えばプライオリテイエンコ
ーダ82、ラツチ回路84、比較回路88、ゲー
ト90などがデータ書込み部48として機能す
る。さらに、空き領域/データ書込み回路78の
一部、例えばフリツプフロツプ群80、デコーダ
86などが空き領域検出部50として機能する。 C2:第2の具体例 −フイールドメモリ42の他の実施例− 本発明において、フイールドメモリ42には、各
水平走査線に対応した複数の水平走査記憶エリア
が設けられている。 このような水平走査記憶エリアは、第4図Bに
示すように、フイールドメモリ42内のメモリ空
間を、単純に全走査線数に対応した数の単位ブロ
ツクに等分割して設定することも可能である。 しかし、このようにすると、各ブロツクのメモ
リ容量が固定され、1本の水平走査線上に表示し
得る多角形の個数は、各ブロツクのメモリ容量に
より制限されてしまう。このため、1つのブロツ
クがオーバーフローているにもかかわらず、他の
ブロツク内に空き領域がたくさん存在するという
ような状況が頻繁に発生し、メモリの利用効率が
悪いという問題がある。 このような問題を解決するために、各水平走査
記憶エリアを完全不連続型又は半不連続型とし、
そのメモリ容量をフレキシブルに設定可能に形成
することが好ましい。 完全不連続型 第17図には、このようにして形成された完全
不連続型フイールドメモリ42の好適な1例がさ
れている。図において、このフイールドメモリ4
2のメモリイメージは、1画面当りのメモリ容量
が16384(=214)ワード、ブランキングを除く走
査線数が224本/フイールドとし描かれている。 そして、このフイールドメモリ42の各ワード
中には、「次のアドレス」を表す項目が含まれて
おり、後段のラインプロセツサ回路34が、1ラ
イン分の輪郭点情報を連続的に読み出すことを可
能にしている。 ところで、実施例のフイールドメモリ42は、
1画面辺り16384(=214)個のワードがあるため、
次の読出アドレス指定を行うには14ビツトのアド
レスが必要となる。 従つて、付随データ、左輪郭点、右輪郭点、次
のアドレスのそれぞれに対し8ビツト、10ビツ
ト、10ビツト、14ビツトのメモリ空間を割り当て
ると、1ワード辺り42ビツトのメモリ空間が必要
となる。 また、このようなフイールドメモリ42に対
し、データの書き込みを行うためにはフイールド
プロセツサ回路12内に、各CRTの水平走査線
と1対1に対応した224個のスレーブポインタと、
1個のマスターポインターとを設ける必要があ
る。 ここにおいて、各スレーブポインターは、同一
水平走査記憶エリア内での、次に輪郭点情報を書
込むべきアドレスを指定するために用いられる。 また、マスターポインターは、スレーブポイン
ターによつて指定されるワードの、「次のアドレ
スの欄に書き込まれるべきアドレスを設定するた
めに用いられる。 このため、マスターポインタの出力するアドレ
スは、前記各スレーブボインターが指定しておら
ず、しかも未だデータが書き込まれていない領域
内の最も若いアドレスなるように制御される。 次にこのスレーブポインタとマスターポインタ
とを用いて行われる輪郭点情報の書き込み動作を
説明する。 まず、データの書き込みに先立つて、スレーブ
ポインター及びマスターポインタが初期化され
る。これにより、スレーブポインタは、対応する
水平走査記憶エリアの先頭アドレス0、1、2…
…223をそれぞれ指定する。また、マスターポイ
ンターは、アドレス224を指定する。 これに続いて、フイールドプロセツサ回路12
による、輪郭点情報の演算出力が開始されると、
演算された輪郭点情報はそのy座標により指定さ
れる水平走査記憶エリアに次のような手順に従つ
て書き込まれる。 まず、フイールドプロセツサ回路12が、ライ
ン上における最初の輪郭点情報を演算すると、こ
の輪郭点情報のy座標に対応するスレーブポイン
ターによつて、フイールドメモリ42の書き込み
アドレスが指定される。 そして、演算された輪郭点情報は、指定された
アドレスの「付随データ」「左輪郭点」、及び「右
輪郭点」の欄にそれぞれ書き込まれ、また、指定
されたワードの「次のアドレス」の欄には、現在
マスターポインターが示しているアドレス「224」
が書き込まれる。 次に、前記スレーブポインターは、「次のアド
レス」の欄に書き込まれたマスターポインターの
アドレスと同じアドレス「224」を示すように切
替わり、これに連動してマスターポインターの出
力するアドレスも増加して「225」となる。 この結果、このスレーブポインターは、次に同
一ラインの輪郭点情報が演算された場合には、ア
ドレス224で指定されたワードの「付随データ」
「左輪郭点」「右輪郭点」の各欄に輪郭点情報を書
き込む、また、「次のアドレス」の欄にそのとき
表示されているマスターボインターのアドレスの
書き込みを行う。 そして、この書込み終了後、当該スレーブポイ
ンターは「次のアドレス」の欄に書き込まれたマ
スターポインターのアドレスを新たに指定するよ
うになり、これに連動してマスターポインターの
出力するアドレスは、1つの増加することにな
る。 実施例のフイールドメモリ42では、このよう
にして、全多角形の輪郭点情報の書き込みが終了
すると、各スレーブポインターの示すアドレスに
終了コードの書き込みを行う 以上の構成とすることにより、各水平走査記憶
エリアは、各ワードの「次とアドレス」の欄に書
き込まれるアドレスにより結びつけられ1連の記
憶エリアとして取り扱われることとなる。 従つて、例えば、ラインプロセツサ回路34が
走査線mに対応する水平走査記憶エリアから輪郭
点情報を読み出す場合を想定すると、この水平走
査記憶エリアに書き込まれた輪郭点情報は、フイ
ールドメモリのアドレスmを起点として「次のア
ドレス」を参照しながら、終了コードが検出され
るまでに、芋蔓式に読み出されることとなる。 このように、実施例のフイールドメモリ42で
は、アドレスmで指定される記憶エリアを起点と
して、各ワードの「次のアドレス」の欄に書き込
まれるアドレスにより結び付けられる一連の記憶
エリアが、水平走査線mに対応した水平走査記憶
エリアとして設定されることになる。 第18図には、このようにして構成されたフイ
ールドメモリ42に対して用いられうラインプロ
セツサ回路34のデータ読出し部の一例が示され
ている。 図において、前記第1と具体例と対応する部材
には同一符号を付してその説明は省略する。 実施例において、これら各ラインプロセツサ回
路34は、CRTの水平走査に同期して該当する
走査ラインの選択信号(Y座標データ)の出力す
るラインカウンタ70と、当該走査ラインの0番
地指定用の6ビツト情報を出力する0番地指定回
路71aと、を含む。そして、この両者の出力
を、水平走査記憶エリア内の先頭ワード読出しア
ドレスとしてマルチプレクサ71b、ラツチ回路
71cを介してフイールドメモリ42へ向け出力
する。 この結果、選択信号(Y座標データ)により指
定された水平走査記憶エリア内の先頭ワードか
ら、輪郭点情報の読出が開始されることになる。 この時、実施例の装置は、この読出しワードの
「次のアドレス」の欄に書込まれている14ビツト
の次のアドレスを同時に出力し、これをマルチプ
レクサ71bに入力する。 そして、マルチプレクサ71bは、自動的にフ
イールドメモリ42から読出される次のアドレス
を選択し、ラツチ回路71cへ出力する。 従つて、このラインプロセツサ回路34のライ
ンカウンタ70から、例えば走査線mの選択信号
が出力された場合を想定すると、この水平走査記
憶エリアmからは、フイールドメモリ42のアド
レスmを起点として、「次のアドレス」の欄を参
照しながら終了コードが検出されるまで輪郭点情
報が芋蔓式に順次読出されることとなる。 半不連続型 ところで、第17図に示すように、水平走査記
憶エリアのメモリ容量を完全にフレキシブルに設
定可能にすると、「次のアドレス」の欄に14ビツ
ト割り振らなければならないため、1ワードの構
成単位が28ビツトから42ビツトに増え、フイール
ドメモリ42の総容量が約1.5倍に増えてしまう
という問題がある。 このような問題点を解決するためには、水平走
査記憶エリアの記憶容量を、不連続方式とするこ
とが好ましい。 第19図には、このようなフイールドメモリ4
2の一例が示されている。 本実施例において、フイールドメモリ42のメ
モリ空間は、複数ワードから構成されたセクタブ
ロツク毎に等分割される。 この分割個数は、少なくとも全走査線の本数以
上に設定する必要があり、本実施例においては、
1024個のセクターブロツクに分割されている。 そして、各セクタブロツクは、その最終ワード
が、「次のセクターアドレス」に割当てられてい
る。 また、図において、セクターアドレスは、各セ
クターブロツクを指定するアドレスであり、各セ
クターブロツクの先頭アドレスを、セクターブロ
ツク内のワード数で割つた値として表される。 本実施例においては、フイールドメモリの1画
面分の容量を16384(=214)ワードとし、1セク
ターブロツク当りのワード数を16(=24)に設定
する。この結果、1画面分のセクターブロツク
は、1024(=210)となり、セクターアドレスは0
〜1023の範囲で表される。 次に、このようにして形成されたフイールドメ
モリ42に対する輪郭点情報の書込み動作を説明
する。 このような書込み動作を行うためには、フイー
ルドプロセツサ回路12内に、走査線の本数に対
応した224個のスレープポインタと、1個のマス
タポインタとを用意する必要がある。 ところで、本実施例においては、各セクターブ
ロツク内に複数のワードが存在する。このため、
各走査線に対応して設けられたスレーブポインタ
は、各ワード毎に割付けられたアドレスを示して
いるのに対し、マスターポインターは、各セクタ
ーブロツク毎に割付けられたセクターアドレスを
示している点に注意する必要がある。 そして、フイールドプロセツサ回路12が、輪
郭点情報の演算を開始すると、スレーブポイン
タ、 マスターポインタの初期化が行われる。 この結果、各スレーブポインタは、セクタ−ブ
ロツク0、1、2、……223の先頭アドレス0、
16、32、……、3568を示し、また、マスターポイ
ンターは、セクタ−ドレス224を示すこととなる。 これに続いて、輪郭点情報の出力が開始される
と、各輪郭点情報は、そのY座標に対応するスレ
ーブポインタにより指定された空ワードに順次書
き込まれる。そして、スレーブポインタは、輪郭
点情報の書込みが終了する度にそのドレスをイン
クリメントし次の空ワードを指定する。 このようにして、各セクタブロツクに対する輪
郭点情報の書き込みは、第4図Bと同様にして進
められる。 ところで、スレーブポインタが、あるセクタ−
ブロツクの最終ワードを指定している場合に、こ
こに書込むべき輪郭点情報が出力されると、次の
ような処理が行われる。 まず、スレーブポインタの示すアアドレスに、
マスターポインターの出力する値、例えば224が
「次のセクタ−アドレス」として書込まれる。 そして、マスターポインターにより指定される
セクタ−ブロツクの先頭番地が、スレーブポイン
ターにセツトされ、これと同時にマスターポイン
ターの出力するセクタ−アドレスは1つ増加す
る。 その後、スレーブポインタが新に指定するアド
レスに、前述した輪郭点情報が順次書き込まれ、
その度スレーブポインターのアドレスが1つイン
クリメントされる。 以上の構成とすることにより、実施例のフイー
ルドメモリ42によれば、前記第17図に示すフ
イールドメモリ42に比し、1ワード辺りのビツ
ト数を大幅に少くすることが可能となる。 第20図には、このような半不連続型フイール
ドメモリ42に対して用いられるラインプロセツ
サ回路34のデータ読出し部一例が示されてい
る。 このラインプロセツサ回路34は、ラインカウ
ンタ70、0番地指定回路71a、マルチプレク
サ71b、ラツチ回路71c及びセクタ内選択用
カウンタ71dを含む。 前記半不連続形フイールドメモリ42は、0か
ら1023のセクタドレスを有しており、これら各セ
クタドレスはラツチ回路71の出力する読出しア
ドレスの上位10ビツトで指定される。 実施例において、CRTの水平走査に同期し、
該走査ラインの水平走査記憶エリアの先頭セクタ
アドレスがラインカウンタ70および0番地指定
回路71aから出力される。 そして、指定された各セクタ内の読出しワード
指定信号は、セクタ内選択用カウンタ71dから
順次出力される。 実施例において、1つのセクタが16ワードから
構成されている。このため、セクタ内選択用カウ
ンタ71dは、0から15までの各ワードに対する
合計16個のワード指定アドレスをくりかえして出
力する。 このセクタ内選択用カウンタ71は、水平走査
開始時に「0」になる。また、ラツチ71cは、
セクタアドレスを出力するものであり、セクタ内
選択用カウンタ71dが「0」になる瞬間にの
み、その記憶内容を更新す。また、マルチプレク
サ71bは、水平走開始時にのみラインカウンタ
70の出力および0番地指定の2ビツトの「0」
を選択する。 また、ラインカウンタ70は、フイールド走査
の開始時に「0」になる。 実施例における水平走査記憶エリアの読出しは
次のように行われる。 まず、水平走査開始時に、ラインカウンタ70
が走査線mに対応する水平走自記憶エリアの選択
信号mを出力しているものとする。 このラインカウンタ70の出力mに2ビツトの
「0」を付加したものが、マルチプレクサ71b
を経て、ラツチ71cに読込まれ、セクタアドレ
スとして出力される。 これと同時に、セクタ内選択用カウンタ71d
が「0」にクリアされる。その結果、フイールド
メモリ42のアドレス入力には14ビツトのアドレ
ス16mが入力される。 これは、走査線mに対応する水平走査記憶エリ
アの先頭アドレスであり、フイールドメモリ42
からは最初の輪郭点情報が読み出される。 以後、輪郭点情報の処理が終るごとに、ラツチ
71cの出力するセクタアドレスは保持されたま
ま、セクタ内選択用カウンタ71dが1、2、…
…14とカウントアツプし、2番目、3番目、……
15番目の輪郭点情報が読出される。 そして、セクタ内選択用カウンタ71dの出力
する値が15になつた時、フイールドメモリ42か
らは輪郭点情報にかわつて「次のセクタアドレ
ス」が読出され、マルチプレクサ71bを経てラ
ツチ71cに入力する。 更に引き続いて、セクタ内選択用カウンタ71
dがカウントすると、その出力する値は再び
「0」となり、同時にラツチ71cは次のセクタ
アドレスを出力するようになる。 このように、輪郭点情報の読み出しは、セクタ
内では連続的に行われるが、ひとつのセクタの読
出しが終了する時点では、「次のセクタアドレス」
を参照しながら芋蔓式に行われる。 なお、この読出し動作は終了コードが検出され
るまで継続する。 [発明の効果] 以上説明したように、本発明によれば、ライン
バツフアに対する付随データの塗り潰し処理を、
リード・モデイフアイ・ライトすることなくその
優先度の高い順に行うことができるため、装置全
体を大型化することなく、しかも優先度の高い画
像の欠落を生じることなく、画像信号の合成をリ
アルタイムで行うことが可能となる。
【図面の簡単な説明】
第1図は本発明の画像合成装置を用いて形成さ
れたシユミレーシヨン装置の全体説明図、第2図
は本発明を用いて形成される画像表示装置の全体
ブロツク図、第3図は画像情報供給源において用
いられる移動座標系の1例を示す説明図、第4図
は輪郭点情報とフイールドメモリとの関係を示す
説明図、第5図A及び第6図Aは本発明において
用いられるラインバツフアの概略説明図、第5図
B及び第6図Bは本発明ににおいて用いられる空
き領域検出部の概略説明図、第7図はコミユニケ
ーシヨンメモリの構造を示す説明図、第8図はフ
イールドプロセツサ回路の具体的な構成を示す説
明図、第9〜第13図は第8図に示すフイールド
プロセツサ回路の動作を示すフローチヤート図、
第14図は実施例において用いられる輪郭点情報
の説明図、第15図はフイールドメモリに対する
読出/書込みタイミングを示す説明図、第6図は
第1図に示すラインプロセツサ回路の第1の具体
例を示すブロツク図、第17図は第1図に示すフ
イールドメモリの他の具体例を示す説明図、第1
8図は第17図に示すフイールドメモリに対して
使用されるラインプロセツサ回路の説明図、第1
9図は第1図に示すフイールドメモリの他の具体
例を示す説明図、第20図は第19図に示すフイ
ールドメモリに対して使用されるラインプロセツ
サ回路の説明図。 10……画像情報供給源、12……フイールド
プロセツサ回路、14……画像合成装置、32…
…記憶回路、34……ラインプロセツサ回路、3
6……ラインバツフア、40……CRT、42…
…フイールドメモリ、44……付随データメモ
リ、46……データの書込み部、48……データ
の読出し部、50……空き領域検出部、80……
フリツプフロツプ群、82……プライオリテイー
エンコーダ、86……デコーダ。

Claims (1)

  1. 【特許請求の範囲】 1 ラスタデイスプレイ用の図形の輪郭線が各水
    平走査線と交差する左右輪郭点のペアと、この図
    形の付随データと、から成る輪郭点情報が各水平
    走査線に関連づけて設定された水平走査記憶エリ
    ア内に前記図形の優先度に基づき順次書込み記憶
    される輪郭点情報記憶手段と、 少なくとも一水平走査分のピクセル数に対応し
    た記憶エリアを有するラインバツフアと、 ラスタデイスプレイ用の水平走査信号に同期し
    て、前記ラスタデイスプレイの垂直走査位置に対
    応する水平走査記憶エリアから輪郭点情報を順次
    読み出すとともに、読出した輪郭点情報に含まれ
    る付随データを、当該輪郭点情報に含まれる輪郭
    点ペアによつて囲まれる前記ラインバツフアの記
    憶エリアに順次書き込むラインプロセツサ回路
    と、 を含み、 前記ラインプロセツサ回路は、 各水平走査期間内におけるラインバツフア内の
    空き記憶エリアをリアルタイム検出する空き領域
    検出部と、 水平走査信号に同期して、その垂直走査位置に
    対応する水平走査記憶エリアから輪郭点情報をそ
    の優先度の高い順に読み出すデータ読出し部と、 輪郭点情報が読み出される毎に、その輪郭点ペ
    アによつて囲まれ、しかも前記空き領域検出部に
    より検出されたラインバツフアの空き記憶エリア
    内に付随データを順次書き込むデータ書き込む部
    と、 を含み、水平走査信号が出力されるごとに、ライ
    ンバツフアを介して水平走査用の画像信号を合成
    出力することを特徴とする画像合成装置。 2 特許請求の範囲1記載の装置において、 輪郭点情報記憶手段は、水平走査線に対応した
    複数の水平走査記憶エリアを有するフイールドメ
    モリを含み、入力される輪郭点情報が対応する水
    平走査記憶エリア内にその優先度に従つて順次書
    込み記憶されることを特徴とする画像合成装置。 3 特許請求の範囲1記載の装置において、 輪郭点情報記憶手段は、フイールドメモリと付
    随データモメリとを含み、 前記フイールドメモリの各水平走査記憶エリア
    には、輪郭点ペアと図形の認識番号とが書込み記
    憶され、 前記付随データメモリには、図形の認識番号を
    アドレスとして付随データが書込み記憶されるこ
    とを特徴とする画像合成装置。
JP61073163A 1986-03-31 1986-03-31 画像合成装置 Granted JPS62231380A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61073163A JPS62231380A (ja) 1986-03-31 1986-03-31 画像合成装置
US07/030,706 US4829295A (en) 1986-03-31 1987-03-25 Image synthesizer
KR1019870003051A KR910009101B1 (ko) 1986-03-31 1987-03-31 화상합성장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61073163A JPS62231380A (ja) 1986-03-31 1986-03-31 画像合成装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP4283941A Division JP2583379B2 (ja) 1992-09-28 1992-09-28 疑似3次元画像合成装置及び画像合成方法

Publications (2)

Publication Number Publication Date
JPS62231380A JPS62231380A (ja) 1987-10-09
JPH0535913B2 true JPH0535913B2 (ja) 1993-05-27

Family

ID=13510221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61073163A Granted JPS62231380A (ja) 1986-03-31 1986-03-31 画像合成装置

Country Status (3)

Country Link
US (1) US4829295A (ja)
JP (1) JPS62231380A (ja)
KR (1) KR910009101B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160010302A (ko) * 2014-07-17 2016-01-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016189A (en) * 1988-07-06 1991-05-14 Ricoh Company, Ltd. Area filling device
JPH02232690A (ja) * 1989-03-04 1990-09-14 Brother Ind Ltd データ変換装置
US5031117A (en) * 1990-02-13 1991-07-09 International Business Machines Corporation Prioritization scheme for enhancing the display of ray traced images
US5371840A (en) * 1990-04-26 1994-12-06 Honeywell Inc. Polygon tiling engine
US5502802A (en) * 1990-07-27 1996-03-26 Ricoh Company, Ltd. Polygonal image-drawing processor
US5363119A (en) * 1991-05-01 1994-11-08 Atari Games Corporation Scaling processor for raster images
US5553219A (en) * 1991-05-10 1996-09-03 Fuji Xerox Co., Ltd. Font outline and bit map generator synthesizing filling data with selected outline data or duplicate outline data
AU3590593A (en) * 1992-01-21 1993-08-03 Compaq Computer Corporation Video graphics controller with improved calculation capabilities
US5613053A (en) 1992-01-21 1997-03-18 Compaq Computer Corporation Video graphics controller with automatic starting for line draws
US5388841A (en) * 1992-01-30 1995-02-14 A/N Inc. External memory system having programmable graphics processor for use in a video game system or the like
GB2270243B (en) * 1992-08-26 1996-02-28 Namco Ltd Image synthesizing system
JP2647348B2 (ja) * 1993-09-20 1997-08-27 インターナショナル・ビジネス・マシーンズ・コーポレイション クリッピング・プレーン・データ記憶システム及び方法
US5761328A (en) * 1995-05-22 1998-06-02 Solberg Creations, Inc. Computer automated system and method for converting source-documents bearing alphanumeric text relating to survey measurements
US7620527B1 (en) 1999-05-10 2009-11-17 Johan Leo Alfons Gielis Method and apparatus for synthesizing and analyzing patterns utilizing novel “super-formula” operator
US6452600B1 (en) 1999-10-28 2002-09-17 Nintendo Co., Ltd. Graphics system interface
US6618048B1 (en) 1999-10-28 2003-09-09 Nintendo Co., Ltd. 3D graphics rendering system for performing Z value clamping in near-Z range to maximize scene resolution of visually important Z components
US6411301B1 (en) 1999-10-28 2002-06-25 Nintendo Co., Ltd. Graphics system interface
US6859862B1 (en) 2000-04-07 2005-02-22 Nintendo Co., Ltd. Method and apparatus for software management of on-chip cache
US6857061B1 (en) 2000-04-07 2005-02-15 Nintendo Co., Ltd. Method and apparatus for obtaining a scalar value directly from a vector register
US7119813B1 (en) 2000-06-02 2006-10-10 Nintendo Co., Ltd. Variable bit field encoding
US6980218B1 (en) 2000-08-23 2005-12-27 Nintendo Co., Ltd. Method and apparatus for efficient generation of texture coordinate displacements for implementing emboss-style bump mapping in a graphics rendering system
US6609977B1 (en) 2000-08-23 2003-08-26 Nintendo Co., Ltd. External interfaces for a 3D graphics system
US6867781B1 (en) 2000-08-23 2005-03-15 Nintendo Co., Ltd. Graphics pipeline token synchronization
US6937245B1 (en) 2000-08-23 2005-08-30 Nintendo Co., Ltd. Graphics system with embedded frame buffer having reconfigurable pixel formats
US6707458B1 (en) 2000-08-23 2004-03-16 Nintendo Co., Ltd. Method and apparatus for texture tiling in a graphics system
US6639595B1 (en) 2000-08-23 2003-10-28 Nintendo Co., Ltd. Achromatic lighting in a graphics system and method
US6664962B1 (en) 2000-08-23 2003-12-16 Nintendo Co., Ltd. Shadow mapping in a low cost graphics system
US7134960B1 (en) 2000-08-23 2006-11-14 Nintendo Co., Ltd. External interfaces for a 3D graphics system
US6580430B1 (en) 2000-08-23 2003-06-17 Nintendo Co., Ltd. Method and apparatus for providing improved fog effects in a graphics system
US6664958B1 (en) 2000-08-23 2003-12-16 Nintendo Co., Ltd. Z-texturing
US6825851B1 (en) 2000-08-23 2004-11-30 Nintendo Co., Ltd. Method and apparatus for environment-mapped bump-mapping in a graphics system
US7538772B1 (en) 2000-08-23 2009-05-26 Nintendo Co., Ltd. Graphics processing system with enhanced memory controller
US6999100B1 (en) 2000-08-23 2006-02-14 Nintendo Co., Ltd. Method and apparatus for anti-aliasing in a graphics system
US7002591B1 (en) 2000-08-23 2006-02-21 Nintendo Co., Ltd. Method and apparatus for interleaved processing of direct and indirect texture coordinates in a graphics system
US6606689B1 (en) 2000-08-23 2003-08-12 Nintendo Co., Ltd. Method and apparatus for pre-caching data in audio memory
US6700586B1 (en) 2000-08-23 2004-03-02 Nintendo Co., Ltd. Low cost graphics with stitching processing hardware support for skeletal animation
US6811489B1 (en) 2000-08-23 2004-11-02 Nintendo Co., Ltd. Controller interface for a graphics system
US6636214B1 (en) 2000-08-23 2003-10-21 Nintendo Co., Ltd. Method and apparatus for dynamically reconfiguring the order of hidden surface processing based on rendering mode
US7196710B1 (en) 2000-08-23 2007-03-27 Nintendo Co., Ltd. Method and apparatus for buffering graphics data in a graphics system
US7034828B1 (en) 2000-08-23 2006-04-25 Nintendo Co., Ltd. Recirculating shade tree blender for a graphics system
US7184059B1 (en) 2000-08-23 2007-02-27 Nintendo Co., Ltd. Graphics system with copy out conversions between embedded frame buffer and main memory
US6697074B2 (en) 2000-11-28 2004-02-24 Nintendo Co., Ltd. Graphics system interface
US7003588B1 (en) 2001-08-22 2006-02-21 Nintendo Co., Ltd. Peripheral devices for a video game system
US9747658B2 (en) * 2013-09-06 2017-08-29 Apple Inc. Arbitration method for multi-request display pipeline

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4371872A (en) * 1979-07-23 1983-02-01 The Singer Company Fractional clock edge smoother for a real-time simulation of a polygon face object system
US4318175A (en) * 1979-08-13 1982-03-02 Bunker Ramo Corporation Addressing means for random access memory system
US4489389A (en) * 1981-10-02 1984-12-18 Harris Corporation Real time video perspective digital map display
GB2130854B (en) * 1982-10-10 1986-12-10 Singer Co Display system
US4609917A (en) * 1983-01-17 1986-09-02 Lexidata Corporation Three-dimensional display system
US4700181A (en) * 1983-09-30 1987-10-13 Computer Graphics Laboratories, Inc. Graphics display system
US4648045A (en) * 1984-05-23 1987-03-03 The Board Of Trustees Of The Leland Standford Jr. University High speed memory and processor system for raster display
US4697178A (en) * 1984-06-29 1987-09-29 Megatek Corporation Computer graphics system for real-time calculation and display of the perspective view of three-dimensional scenes
US4658247A (en) * 1984-07-30 1987-04-14 Cornell Research Foundation, Inc. Pipelined, line buffered real-time color graphics display system
US4677574A (en) * 1984-08-20 1987-06-30 Cromemco, Inc. Computer graphics system with low memory enhancement circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160010302A (ko) * 2014-07-17 2016-01-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
JPS62231380A (ja) 1987-10-09
KR910009101B1 (ko) 1991-10-28
US4829295A (en) 1989-05-09
KR870009585A (ko) 1987-10-27

Similar Documents

Publication Publication Date Title
JPH0535913B2 (ja)
US6333747B1 (en) Image synthesizing system with texture mapping
US4725831A (en) High-speed video graphics system and method for generating solid polygons on a raster display
US4967392A (en) Drawing processor for computer graphic system using a plurality of parallel processors which each handle a group of display screen scanlines
US7119809B1 (en) Parallel architecture for graphics primitive decomposition
KR910009102B1 (ko) 화상합성 장치
EP0307019B1 (en) Apparatus for modifying pixel data stored in a random access memory
US20020080141A1 (en) Image processing system, device, method, and computer program
JPH0916806A (ja) 立体画像処理装置
US5321805A (en) Raster graphics engine for producing graphics on a display
US20020050991A1 (en) Image processing system, device, method and computer program
JP2763481B2 (ja) 画像合成装置及び画像合成方法
JP2583379B2 (ja) 疑似3次元画像合成装置及び画像合成方法
JP2667944B2 (ja) 疑似3次元画像合成装置及び画像合成方法
JP2774874B2 (ja) 画像合成装置及び画像合成方法
JPH05342368A (ja) 3次元画像生成方法及び装置
JP3098092B2 (ja) 模擬視界発生装置
JPH05120449A (ja) 画像処理装置
JPH0350686A (ja) 図形処理方式
JPH0816935B2 (ja) 波浪画像発生方式
JP2888640B2 (ja) 画像合成装置及び画像合成方法
JPH04275687A (ja) 模擬視界装置
JPH06203171A (ja) 画像生成装置および方法
JPS61159690A (ja) Crtディスプレイ装置における半透明図形描画回路
JPH0368088A (ja) パターン発生方法および装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees