JP2647348B2

JP2647348B2 - クリッピング・プレーン・データ記憶システム及び方法

Info

Publication number: JP2647348B2
Application number: JP6202549A
Authority: JP
Inventors: ウイリアム・エフ・ローレス; リチャード・ジェシ・ミッチェル
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1993-09-20
Filing date: 1994-08-26
Publication date: 1997-08-27
Anticipated expiration: 2012-08-27
Also published as: JPH07152637A; US5668979A; EP0644521A2

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般にビデオ表示画面上
へのグラフィックス・イメージのコンピュータ生成の間
におけるデータの記憶及び検索に関する。更に詳しく
は、本発明はフレーム・バッファにレンダリングされる
ビデオ画面イメージに関連して使用されるクリッピング
用、マスキング用又はステンシル用プレーン・データを
効率的に生成、記憶及び検索するシステム及び方法に関
する。

【０００２】

【従来の技術】コンピュータ・システムにより定義され
るグラフィックス・イメージのレンダリング、記憶及び
最終的表示は活発に競争及び発展されつつある技術分野
である。アニメーションやビデオ再生を含む高解像度の
色範囲のグラフィックス・イメージを生成するために使
用される今日の好適なシステムは高速ラスタ・エンジン
を使用して中央プロセッサにより定義されるプリミティ
ブをカラー・イメージに変換する。このカラー・イメー
ジはフレーム・バッファとして知られるビデオ周波数ラ
ンダム・アクセス・メモリに2進データとして記憶され
る。フレーム・バッファ内のデータはビデオ表示装置に
対応したラスタ・フォーマットで記憶され、フレーム・
バッファの深さはビット・プレーンにより定義され、色
解像度に対応する。フレーム・バッファは最終イメージ
を生成するためにビデオ表示画面に同期して走査され
る。高性能ワークステーションも通常フレーム・バッフ
ァに対応するサイズの追加のビット・プレーンを含み、
これにウィンドウ及び他の一般のマスキング又はクリッ
ピング・アプリケーションを記憶する。今日ハイ・グレ
ードのビデオ表示装置の画素解像度は通常1024×768と
増加し、同様にフレーム・バッファのサイズもそれと共
に増加する。しかし、フレーム・バッファは高価なVRAM
チップを使用するため、ダブル・バッファ機構を使用す
るシステムではコストが更に増大する。

【０００３】VRAMチップの構成は通常2の累乗で増加す
る固定のアドレス可能範囲を有するフレーム・バッファ
を生成する。しかし、ビデオ表示画面はそのような比率
ではない。従って、フレーム・バッファ・メモリの未使
用部分又は残余部分が通常残される。1024×768画素の
グラフィックス表示画面では、通常フレーム・，バッフ
ァのサイズは1024×1024である。従って、フレームバッ
ファは1024×256の未使用又は残余のアドレス可能メモ
リ空間を含む。

【０００４】残余メモリの深さはフレーム・バッファの
使用部分のビット・プレーンの数に対応する。256色範
囲を有するグラフィックス表示装置では、フレーム・バ
ッファは8ビット・プレーンを含む。高い色解像度が要
求されるグラフィックス・ワークステーションではフレ
ーム・バッファ内の各画素を表すために各々がそれぞれ
8ビットのRGBに対応する24ビットのデータが使用され
る。

【０００５】フレーム・バッファに高価なRAMメモリが
使用される場合には、クリッピング用プレーン・デー
タ、マスキング用プレーン・データ又はステンシル用プ
レーン・データを残余メモリに記憶することによりフレ
ーム・バッファの残余メモリを効率的に使用するシステ
ム及び方法が必要とされる。しかしながら、こうした記
憶装置はクリッピング用プレーンを残余メモリに高速且
つ低レベルの複雑なハードウェアによりレンダリングし
なければならず、また後にレンダリングに一致するレー
トで残余メモリからクリッピング用プレーンをフレーム
・バッファに抽出しなければならない。データを残余フ
レーム・バッファ・メモリに記憶するために、ソフトウ
ェアによる管理技術が使用可能であるが、ソフトウェア
による管理方法はクリッピング用データ、マスキング用
データ及びステンシル用データを画面イメージをフレー
ム・バッファにレンダリングするのと同じスピードによ
り抽出及び使用することが困難である。

【０００６】

【発明が解決しようとする課題】本発明の目的はクリッ
ピング用プレーン・データ、マスキング用プレーン・デ
ータ又はステンシル用プレーン・データをフレーム・バ
ッファの未使用部分又は残余部分に効率的に記憶する高
速且つ低価格のシステム及び方法を提供することにあ
る。

【０００７】

【課題を解決するための手段】本発明のシステム及び方
法は残余フレーム・バッファ・メモリを効率的に使用す
ることにより、クリッピング用、マスキング用、ステン
シル用、ウィンドウ用、オーバレイ用、アンダーレイ用
などのデータ(以降では一般にクリッピング・データと
称される)を1画素単位で最小の複雑性で更にグラフィッ
クス表示システムのレンダリング・レートに一致するス
ピードでレンダリング、記憶及びアクセスすることを可
能とする。一般に、フレーム・バッファにレンダリング
される画面イメージに対応するクリッピング・データが
フレーム・バッファの残余メモリ内のビット・プレーン
に連続的に記憶される。全フレーム・バッファ・メモリ
に対する残余フレーム・バッファ・メモリの相対サイズ
はクリッピング・データを記憶するために必要とされる
ビット・プレーンの数を規定する。

【０００８】本発明は好適には、サポートするビデオ表
示装置よりも大きなサイズの多重ビット・プレーン・フ
レーム・バッファを含む。クリッピング・プレーン・デ
ータを記憶するためにフレーム・バッファの未使用又は
残余メモリが使用される。フレーム・バッファの表示セ
クションを複数の部分に分割し、フレーム・バッファ・
ビット・プレーンをアドレスされるフレーム・バッファ
の上記複数部分に関連付けることにより、対応するクリ
ッピング・プレーン・データをフレーム・バッファの残
余セクションに折り重ね又は堆積する。フレーム・バッ
ファの残余部分へのクリッピング・データのレンダリン
グはフレーム・バッファ・プレーン・マスキングを用い
て容易に達成される。クリッピング・データはほぼ従来
通りの方法によりレンダリング・イメージに適用され
る。クリッピング・データを対応する表示フレーム・バ
ッファ部分の画素に位置合わせするために必要なアドレ
ス・シフトは比較的少ない比較加算回路により達成され
る。これによりシステム・スピードを維持し且つフレー
ム・バッファの表示部分へのレンダリングを不当に複雑
化することなく、高価なVRAMフレーム・バッファ・メモ
リが効率的に使用されることになる。

【０００９】

【実施例】図1は本発明を実施するための主要要素を含
むブロック図である。これらは生成されるグラフィック
ス・プリミティブを定義する中央処理ユニット1、グラ
フィックス・イメージを形成する個々の画素をレンダリ
ングするグラフィックス・プロセッサ2、表示イメージ
を記憶するフレーム・バッファ・メモリ3及び人間のユ
ーザにより感知される形式にイメージを描写する表示装
置4を含む。フレーム・バッファに記憶される多重ビッ
ト・プレーン・データを表示装置上のカラー・イメージ
に変換するために使用されるラスタ化手段は既知であ
り、本発明の理解に関係しないために省略されている。
ここで表示装置4は画素の配置が正方形ではなく、1024
×768画素の従来の矩形のグラフィック表示画面を表
す。フレーム・バッファ3は従来のVRAMタイプのメモリ
装置を使用するので、1024×768の表示装置4をサポート
するためには結果的に1024×1024のX-Y方向のアドレス
空間を必要とする。

【００１０】適度の価格のグラフィックス・システムは
通常8ビット・プレーンを有するフレーム・バッファを
有し、1画素位置当たり8ビットの色解像度を提供する。
しかしながら、フレーム・バッファはより多くの或いは
より少ないビット・プレーンを有することが可能であ
り、少ない数では低品位の色解像度を提供し、多い数
(通常24)ではほぼ理想的な色解像度を提供することが理
解されよう。同様に全体システムのアーキテクチャは他
が表示のために走査されている時に、あるものの変更を
可能とする必要が生じる時多重フレーム・バッファを使
用することができる。

【００１１】本発明はイメージをフレーム・バッファの
表示部分にレンダリング中にクリッピング、マスキング
又はステンシルのためのデータを記憶するためにフレー
ム・バッファ3の未使用部分又は残余部分6を効果的且つ
効率的に利用することに関する。高価なシステムにおい
て実施されているようにこのデータを記憶するために、
追加のビット・プレーンをフレーム・バッファに追加す
ることも可能であるが、これらの追加のプレーンはかな
り高価なVRAMメモリで構成され、その1部もまた未使用
又は残余状態となる。従って、本発明ではフレーム・バ
ッファの基本構造及び構成は変更しない。

【００１２】図1に2で示されるグラフィックス・プロセ
ッサはその構成及びオペレーションがほぼ従来通りであ
る。グラフィックス・プロセッサ2は一方の側にバス・
インタフェース7を含み、反対側にフレーム・バッファ
・メモリ・インタフェース8を含む。レンダリング・エ
ンジン9は通常のものであるが、クリップ・アドレス発
生器11を介してメモリ・インタフェース8に接続され
る。本実施例では、クリップ・アドレス発生器11はフレ
ーム・バッファ3のクリッピング・プレーン・データ部
分6を適切に配置するためのアドレス変換を提供する。

【００１３】グラフィックス・プロセッサ2はまたレン
ダリング・データ・レジスタ12、クリッピング・データ
・レジスタ13及びクリップ比較論理14を含み、これらは
ほぼ従来通りに一緒に機能してフレーム・バッファ3の
残余部分6に記憶されるマスクの対応する画素の状態に
もとづき新たに生成される画素データをマスク又はクリ
ップする。本発明はクリッピング・データをレンダリン
グ、記憶及び使用するためのこの基本的アーキテクチャ
の効果的利用に関する。

【００１４】図2は従来技術と本発明のソフトウェア処
理によるフレーム・バッファの残余部分へのクリッピン
グ・データの記憶を対比したものである。表示基準画素
位置が16で示され、画面上にてX-Yフォーマットで広が
っている。従来技術によるフレーム・バッファの未使用
部分又は残余部分へのクリッピング・データの記憶は17
で示され、画素位置A0、B0、C0及びD0に対するクリップ
・データが各残余フレーム・バッファ・アドレスの連続
する8ビット・プレーンにスタックされる。連続位置に
対するデータは次いで連続フレーム・バッファ・アドレ
スのプレーンにスタックされる。クリッピング・データ
・アドレスの変換は複雑性なために低速であり通常アド
レス情報のソフトウェア処理を必要とする。

【００１５】従来技術と比較して本システム及び方法に
よるクリッピング・データの記憶は１８で示される配列
を生成する。クリッピング・データのこの折り重ね式記
憶のためのアドレス変換の概念図が図３に示される。こ
の図は更に前述の（１０２４×１０２４）画素×８ビッ
ト・プレーンのフレーム・バッファ３の１０２４×７６
８表示装置による使用を示す。この状況において、残余
メモリ６は１０２４×２５６ディメンションの８ビット
・プレーンを含む。実施例では、クリッピング・データ
は残余フレーム・バッファ・メモリ６の最初の６ビット
・プレーンに記憶される。アドレス変換が図３に概念的
に示されるように実行される。フレーム・バッファ３の
表示部分はそれぞれ残余メモリ６の２５６サイズに一致
する３つの部分に分割される。フレーム・バッファ部分
２１内の画素に関連するクリッピング・データ１９の２
つのプレーンは、残余フレーム・バッファ６の最初の２
つのプレーンを定義する。フレーム・バッファ部分２４
内の画素に関連したクリッピング・データ２２の連続す
る２つのプレーンはフレーム・バッファ３の残余部分６
の次の２つのプレーンを定義する。類似のアドレス変換
関係がクリッピング・データ２６のプレーン及びこれに
関連するフレーム・バッファ部分２７内の画素との間に
おいて確立される。実施例では、残余フレーム・バッフ
ァ６の最後の２つのプレーンは未使用である。

【００１６】本発明の利点は部分的にはその容易性、従
って変換が実行されるスピードにある。変換はレンダリ
ング処理の一環として実行される。

【００１７】図4はクリップ・アドレス発生器11(図1)に
おいて実行されるオペレーションを表す。レンダリング
・エンジンはx-y画素データ及びプレーン・マスクされ
たデータを提供する。クリッピング・データが不在の場
合、通常のアドレス・モードが選択され、アドレスがゲ
ート28を通過し、従来のVRAMアドレス・マップに渡され
る。一方、クリッピング・データがフレーム・バッファ
の残余部分にレンダリングされるか或いはそこから読出
されると、ゲート28がスイッチされ、クリップ・アドレ
ス変換ブロック29からの変換されたアドレス出力がVRAM
アドレス・マップ回路に提供される。

【００１８】残余フレーム・バッファ部分6の19、22又
は26などのプレーン(図3)にクリッピング・プレーン・
データをレンダリング中にフレーム・バッファX‐Yアド
レスだけでなくクリッピング・データの転送先である単
一又は多重フレーム・バッファ・プレーンを変換により
指定する必要が存在する。これは図5の例により表され
るように実行される。この例では、ビット組合わせ“1
1"に対応するクリッピング・データを指定画素位置に対
応して選択される1対のビット・プレーンにレンダリン
グすることが目的である。これは全てのビットを“11"
の組合わせに変更し、残余フレーム・バッファ6内の選
択された画素位置に書込み、フレーム・バッファ画素位
置の未選択のプレーンヘの書込みを禁止するようにプレ
ーン・マスクすることにより達成される。

【００１９】図6は図4に関連して述べられたクリッピン
グ・アドレス変換及び図5に関連して述べられたプレー
ン・マスキングを実行するのに好適な装置を提供する。
ここでX方向アドレスは変換されない。Y方向アドレスの
変換において、2ビットの比較器31及び32がアドレスさ
れる画素がフレーム・バッファ部分21、24又は27(図3)
に存在するかどうかを判断する。その結果に従い、デー
タを残余フレーム・バッファ・メモリ6に存在する適切
な相対画素位置に配置するためにゲート33がフレーム・
バッファYのアドレスを増分する。2ビット加算器34はY
アドレスの最上位ビットを増分することによりこの演算
を実行する。

【００２０】フレーム・バッファ・ビット・プレーンの
マスキング情報がゲート36で生成され、同様に比較器31
及び32の出力に応答する。クリッピング・データのフレ
ーム・バッファの残余部分へのレンダリングの間、ゲー
ト36はクリッピング・データが関連するフレーム・バッ
ファ部分に直接一致してマスクされるフレームバッファ
・プレーンを判断する。

【００２１】本発明のクリッピング・プレーン・データ
記憶システム及び方法においては、アドレス変換がクリ
ッピング・プレーン・データを記憶及び読出すための高
速ハードウェアにより実行されるように残余フレーム・
バッファ・メモリを使用する点が重要である。

【００２２】ダブル・バッファ式フレーム・バッファ・
システムはクリッピング・データ記憶用に使用するプレ
ーンの数を2倍要する。例えば、図3に示されるフレーム
・バッファ3のダブル・バッファ・バージョンがクリッ
ピング・データ用の16ビット・プレーンを提供する。こ
うしたシステムのための好適な実施例では、フレーム・
バッファの残余部分の16ビット・プレーンの最初の12枚
に折り重ねられる4枚のクリップ・プレーンを使用す
る。データ記憶の観点からは、フレーム・バッファの残
余部分の16ビット・プレーンは5枚のクリッピング・プ
レーンを保持するのに十分なメモリを有するが、5番目
のプレーンを用いるアドレス変換は変換スピードを受入
れられるレベル以上に低減する。

【００２３】表示アドレス空間に対する残余メモリ・ア
ドレス空間の相対比率が変化すると、クリッピング・デ
ータを記憶するために必要とされるフレーム・バッファ
・ビット・プレーンの数も変化することが明らかであ
る。即ち、フレーム・バッファの残余部分の相対サイズ
が減少すると、クリッピング・データを記憶するために
必要とされるプレーン数が増加する。また、クリッピン
グ・データは本発明のようにYアドレスの変化を通じて
アクセスされるので、メモリ・アクセスが関連する性能
効果を有するページ・モードから強要されることが理解
されよう。

【００２４】実施例で述べられたものと類似の画面アス
ペクト比を有する高画素解像度の色解像度グラフィック
・システムでは、しばしばRGBデータ記憶として使用さ
れる24ビット・プレーンにおいて膨大なクリッピング・
データ記憶資源が使用可能となる。即ち、同一のアスペ
クト比の表示装置では、24ビット・プレーン・グラフィ
ックス表示システムが8個のクリッピング、マスキング
又はステンシル用パターンのための記憶容量を提供す
る。

【００２５】本発明は特定の実施例により説明されてき
たが、本発明に含まれるシステム及び方法は特許請求の
範囲に述べられる範囲において解釈されるべきものであ
る。

【００２６】

【発明の効果】以上説明したように、本発明によればク
リッピング用プレーン・データ、マスキング用プレーン
・データ又はステンシル用プレーン・データをフレーム
・バッファの未使用部分又は残余部分に効率的に記憶す
る高速且つ低価格のシステム及び方法が提供される。

【図面の簡単な説明】

【図１】複合グラフィックス・システムのブロック図で
ある。

【図２】従来技術及び本発明により実施されるクリッピ
ング・データ・マッピングの比較を表す図である。

【図３】クリッピング・データが関連付けされまたフレ
ーム・バッファに記憶される様子を示す図である。

【図４】クリッピング・データ・アドレスをレンダリン
グするための回路を表す図である。

【図５】レンダリングの間のクリップ・データの変換の
例を表す図である。

【図６】表示フレーム・バッファ・アドレスを残余フレ
ーム・バッファ・アドレスに変換する回路を表す図であ
る。

【符号の説明】

1 中央処理ユニット 2 グラフィック・プロセッサ 3 フレーム・バッファ・メモリ 4 表示装置 7 バス・インタフェース 8 フレーム・バッファ・メモリ・インタフェース 9 レンダリング・エンジン 11 クリップ・アドレス発生器 12 レンダリング・データ・レジスタ 13 クリッピング・データ・レジスタ 14 クリップ比較論理 21、24、27 フレーム・バッファ部分 26 クリッピング・データ 31、32 比較器 34 2ビット加算器 36 ゲート

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０９Ｇ 5/36 ５３０Ｇ０６Ｆ 15/72 ３８０ (72)発明者リチャード・ジェシ・ミッチェルアメリカ合衆国78758、テキサス州オースティン、ナンバー 334、ミーンズ・メドウ・ブールバード 1070 (56)参考文献特開昭61−264381（ＪＰ，Ａ) 特開昭60−217385（ＪＰ，Ａ) 特開平３−185492（ＪＰ，Ａ) 特開平１−263778（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】多重ビット・プレーン・バッファ内の、
表示データの記憶用に直接に使用されない残余アドレス
空間を用いるクリッピング・プレーン・データ記憶シス
テムであって、Ｘ及びＹ方向アドレス空間が等しいＸ‐Ｙフォーマット
で編成され、表示アドレス空間及び残余アドレス空間を
与える多重ビット・プレーン・フレーム・バッファと、Ｘ及びＹ方向アドレス空間が異なっているＸ−Ｙフォー
マットで編成された表示装置を駆動するために、前記フ
レーム・バッファ内のアドレス空間からデータを受け取
るように接続された手段と、前記表示アドレス空間のＹ方向アドレス空間を２以上の
表示セクションに分割する手段と、前記分割された表示セクション内の表示データに関連す
るクリッピング・プレーン・データのＹ方向アドレス
を、前記残余アドレス空間内のＹ方向アドレスに直接に
変換する手段と、Ｘ−Ｙアドレスにより連続する前記表示セクションにそ
れぞれ関連づけられたクリッピング・プレーン・データ
を、前記変換手段によるＹ方向アドレスの変換を通して
位置決めされた、前記残余アドレス空間の連続するビッ
ト・プレーン内にそれぞれ記憶する手段と、を具備するクリッピング・プレーン・データ記憶システ
ム。
【請求項２】Ｘ及びＹ方向アドレス空間が異なってい
るＸ‐Ｙフォーマットで編成された表示装置へ表示デー
タを与えるために用いられる、Ｘ及びＹ方向アドレス空
間が等しいＸ−Ｙフォーマットで編成された多重ビット
・プレーン・フレーム・バッファのうち、表示データを
記憶するのに直接に使用されない残余アドレス空間内に
クリッピング・プレーン・データを記憶する方法であっ
て、前記フレーム・バッファのうち、表示データを記憶する
のに直接に使用される表示アドレス空間のＹ方向アドレ
ス空間を２以上の表示セクションに分割するステップ
と、前記分割された表示セクション内の表示データに関連す
るクリッピング・プレーン・データのＹ方向アドレス
を、前記残余アドレス空間内のＹ方向アドレスに直接に
変換するステップと、Ｘ−Ｙアドレスにより連続する前記表示セクションにそ
れぞれ関連づけられたクリッピング・プレーン・データ
を、Ｙ方向アドレスの前記変換を通して位置決めされ
た、前記残余アドレス空間の連続するビット・プレーン
内にそれぞれ記憶するステップと、を含むクリッピング・プレーン・データを記憶する方
法。