JPH07152637A - 記憶システム及び方法 - Google Patents

Abstract

(57)【要約】 【目的】 クリッピング用、マスキング用またはステン
シル用プレーン・データをフレーム・バッファの未使用
部分または残余部分に記憶するシステム及び方法を提供
すること。 【構成】 フレーム・バッファの表示部分の画素に対応
するクリッピング・プレーン・データが、アドレスのフ
ォールディング・タイプの変換により、効果的且つ効率
的に記憶される。クリッピング・データの展開及びアク
セスのための高速アドレス変換が、ハードウェア論理装
置により実行される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般に、ビデオ表示画面
上へのグラフィックス・イメージのコンピュータ生成の
間におけるデータの記憶及び検索に関する。更に詳しく
は、本発明はフレーム・バッファに展開されるビデオ画
面イメージに関連して使用されるクリッピング用、マス
キング用またはステンシル用プレーン・データを効率的
に生成、記憶及び検索するシステム及び方法に関する。

【０００２】

【従来の技術】コンピュータ・システムにより定義され
るグラフィックス・イメージの展開、記憶及び最終的表
示は、活発に競争及び発展されつつある技術分野であ
る。アニメーションやビデオ再生を含む高解像且つ色範
囲のグラフィックス・イメージを生成するために使用さ
れる今日の好適なシステムは、高速ラスタ・エンジンを
使用して、中央プロセッサにより定義されるプリミティ
ブをカラー・イメージに変換する。このカラー・イメー
ジは、フレーム・バッファとして知られるビデオ周波数
ランダム・アクセス・メモリに２進データとして記憶さ
れる。フレーム・バッファ内のデータは、ビデオ表示装
置に対応したラスタ形式で記憶され、フレーム・バッフ
ァの深さはビット・プレーンにより定義され、色解像度
に対応する。フレーム・バッファは最終イメージを生成
するために、ビデオ表示画面に同期して走査される。高
性能ワークステーションも、通常、フレーム・バッファ
に対応するサイズの追加のビット・プレーンを含み、こ
れにウィンドウ及び他の一般のマスキングまたはクリッ
ピング・アプリケーションを記憶する。今日、ハイ・グ
レードのビデオ表示装置の画素解像度は、通常、１０２
４×７６８と増加し、同様にフレーム・バッファのサイ
ズもそれと共に増加する。しかし、フレーム・バッファ
は高価なＶＲＡＭチップを使用するため、ダブル・バッ
ファ機構を使用するシステムでは、コストが更に増大す
る。

【０００３】ＶＲＡＭチップの構成は、通常、２の累乗
で増加する固定アドレス可能範囲を有するフレーム・バ
ッファを生成する。しかし、ビデオ表示画面はそのよう
には調和しない。従って、フレーム・バッファ・メモリ
の未使用部分または残余部分が通常、残される。１０２
４×７６８画素のグラフィックス表示画面では、通常、
フレーム・バッファのサイズは１０２４×１０２４であ
る。従って、フレーム・バッファは１０２４×２５６の
未使用または残余アドレス可能メモリ空間を含む。

【０００４】残余メモリの深さは、フレーム・バッファ
の使用部分のビット・プレーンの数に対応する。２５６
色範囲を有するグラフィックス表示装置では、フレーム
・バッファは８ビット・プレーンを含む。高い色解像が
要求されるグラフィックス・ワークステーションでは、
フレーム・バッファ内の各画素を表すために、各々がそ
れぞれ８ビットのＲＧＢに対応する２４ビットのデータ
が使用される。

【０００５】フレーム・バッファに高価なＲＡＭメモリ
が使用される場合には、クリッピング用プレーン・デー
タ、マスキング用プレーン・データまたはステンシル用
プレーン・データを残余メモリに記憶することにより、
フレーム・バッファの残余メモリを効率的に使用するシ
ステム及び方法が必要とされる。しかしながら、こうし
た記憶装置は、クリッピング用プレーンを残余メモリに
高速且つ低レベルのハードウェア複雑性により展開しな
ければならず、また後に、展開に一致するレートで、残
余メモリからクリッピング用プレーンをフレーム・バッ
ファに抽出しなければならない。データを残余フレーム
・バッファ・メモリに記憶するために、ソフトウェアに
よる管理技術が使用可能であるが、ソフトウェアによる
管理方法は、クリッピング用データ、マスキング用デー
タ及びステンシル用データを、画面イメージをフレーム
・バッファに展開するのと同じスピードにより抽出及び
使用することが困難である。

【０００６】

【発明が解決しようとする課題】本発明の目的は、クリ
ッピング用プレーン・データ、マスキング用プレーン・
データまたはステンシル用プレーン・データを、フレー
ム・バッファの未使用部分または残余部分に効率的に記
憶する高速且つ低価格のシステム及び方法を提供するこ
とにある。

【０００７】

【課題を解決するための手段】本発明のシステム及び方
法は、残余フレーム・バッファ・メモリを効率的に使用
することにより、クリッピング用、マスキング用、ステ
ンシル用、ウィンドウ用、オーバレイ用、アンダーレイ
用などのデータ（以降では一般にクリッピング・データ
と称される）を、１画素単位で最小の複雑性により、更
にグラフィックス表示システムの展開レートに一致する
スピードで、展開、記憶及びアクセスすることを可能と
する。一般に、フレーム・バッファに展開される画面イ
メージに対応するクリッピング・データが、フレーム・
バッファの残余メモリ内のビット・プレーンに連続的に
記憶される。全フレーム・バッファ・メモリに対する残
余フレーム・バッファ・メモリの相対サイズは、クリッ
ピング・データを記憶するために必要とされるビット・
プレーンの数を規定する。

【０００８】ある態様では、本発明は複数ビット・プレ
ーン・フレーム・バッファ内の残余アドレス空間を用い
るクリッピング・プレーン記憶システムに関し、表示フ
レーム・バッファ・アドレス空間を２つ以上の部分に区
分する手段と、２つ以上の部分内のアドレス空間をフレ
ーム・バッファ内の残余アドレス空間に関連付ける手段
と、クリッピング・プレーン・データをフレーム・バッ
ファ部分により、残余アドレス空間のそれぞれのビット
・プレーンに配置する手段とを含む。別の態様では、本
発明は残余アドレス空間を有するフレーム・バッファを
クリッピング・プレーン記憶システムとして用いるグラ
フィックス・システムに関し、複数ビット・プレーン・
フレーム・バッファと、残余アドレス空間を表示対象と
なるフレーム・バッファ・アドレス空間内の複数部分に
関連付ける手段と、連続ビット・プレーン内のクリッピ
ング・プレーン・データを、表示対象となるフレーム・
バッファ・アドレス空間内の複数部分に関連付ける手段
とを含む。更に別の態様では、本発明は上述の構造に従
う複数ビット・プレーン・フレーム・バッファの残余ア
ドレス空間内に、クリッピング・プレーン・データを記
憶する方法に関する。

【０００９】本発明は好適には、サポートするビデオ表
示装置よりも大きなサイズの複数ビット・プレーン・フ
レーム・バッファを含む。クリッピング・プレーン・デ
ータをある編成に記憶するために、フレーム・バッファ
の未使用または残余メモリが使用される。この編成は、
フレーム・バッファの表示セクションを複数部分に分割
し、フレーム・バッファ・ビット・プレーンを、アドレ
スされるフレーム・バッファの上記複数部分に関連付け
ることにより、対応するクリッピング・プレーン・デー
タをフレーム・バッファの残余セクションにフォールド
（fold）またはスタック（stack ）する。クリッピング
・データに関するフレーム・バッファの残余部分への展
開は、フレーム・バッファ・プレーン・マスキングを用
いて容易に達成される。クリッピング・データは比較的
従来通りの方法により、展開イメージに適用される。ク
リッピング・データを、対応する表示フレーム・バッフ
ァ部分の画素に位置合わせするために必要なアドレス・
シフトは、比較的少ない比較及び追加の回路により達成
される。これにより、システム・スピードを維持し、且
つフレーム・バッファの表示部分への展開を不当に複雑
化することなく、高価なＶＲＡＭフレーム・バッファ・
メモリが効率的に使用されることになる。

【００１０】

【実施例】図１は本発明を実施するための主要要素を含
むブロック図である。これらは生成されるグラフィック
ス・プリミティブを定義する中央処理ユニット１と、グ
ラフィックス・イメージを形成する個々の画素を展開す
るグラフィックス・プロセッサ２と、表示イメージを記
憶するフレーム・バッファ・メモリ３と、人間のユーザ
に感知される形式にイメージを描写する表示装置４とを
含む。フレーム・バッファに記憶される複数ビット・プ
レーン・データを、表示装置上のカラー・イメージに変
換するために使用されるラスタ化手段は既知であり、本
発明の理解に関係しないために省略されている。ここで
表示装置４は画素の配分が正方形ではなく、１０２４×
７６８画素の従来の矩形のグラフィック表示画面を表
す。フレーム・バッファ３は、従来のＶＲＡＭタイプの
メモリ装置を使用し、１０２４×７６８の表示装置４を
サポートするために、結果的に１０２４×１０２４のｘ
−ｙ方向のアドレス空間を必要とする。

【００１１】適度の価格のグラフィックス・システム
は、通常、８ビット・プレーンを有するフレーム・バッ
ファを有し、１画素位置当たり８ビットの色解像を提供
する。しかしながら、フレーム・バッファはより多く
の、或いはより少ないビット・プレーンを有することが
可能であり、少ない数では低品位の色解像を提供し、多
い数（通常２４）ではほぼ理想的な色解像を提供するこ
とが理解されよう。同様に全体システムのアーキテクチ
ャは、他が表示のために走査されている時に、あるもの
の変更を可能とする必要が生じる時、複数のフレーム・
バッファを使用することができる。

【００１２】本発明は、イメージをフレーム・バッファ
の表示部分に展開中に、クリッピング、マスキングまた
はステンシルのためのデータを記憶する、フレーム・バ
ッファ３の未使用部分または残余部分６の効果的且つ効
率的な利用に関する。明らかに、最も高価なシステムに
おいて実施されるように、このデータを記憶するため
に、追加のビット・プレーンをフレーム・バッファに追
加することが可能である。しかしながら、これらの追加
のプレーンはかなり高価なＶＲＡＭメモリで構成され、
その１部が再度未使用または残余状態となる。従って、
フレーム・バッファの基本構造及び構成は変更されな
い。

【００１３】図１に２で示されるグラフィクス・プロセ
ッサは、その構成及びオペレーションが比較的従来通り
である。グラフィックス・プロセッサ２は、一方の側に
バス・インタフェース７を含み、反対側にフレーム・バ
ッファ・メモリ・インタフェース８を含むように示され
る。展開エンジン９は通常のものであるが、クリップ・
アドレス発生器１１を介してメモリ・インタフェース８
に接続される。本実施例では、クリップ・アドレス発生
器１１は、フレーム・バッファ３のクリッピング・プレ
ーン・データ部分６を適切に配置するためのアドレス変
換を提供する。

【００１４】グラフィックス・プロセッサ２はまた展開
データ・レジスタ１２、クリッピング・データ・レジス
タ１３、及びクリップ比較論理１４を含み、これらは比
較的従来通りに一緒に機能して、フレーム・バッファ３
の残余部分６に記憶されるマスクの対応する画素の状態
にもとづき、新たに生成される画素データをマスクまた
はクリップする。本発明はクリッピング・データを展
開、記憶及び使用するためのこの基本的アーキテクチャ
の効果的利用に関する。

【００１５】図２は、従来技術と本開示のソフトウェア
処理による、フレーム・バッファの残余部分へのクリッ
ピング・データの記憶を対比する。表示基準画素位置が
一般に１６で示され、画面を横断してＸ−Ｙ形式で広が
る。従来技術によるフレーム・バッファの未使用部分ま
たは残余部分へのクリッピング・データの記憶は、一般
に１７で示され、画素位置Ａ０、Ｂ０、Ｃ０及びＤ０に
対応するクリップ・データが、各残余フレーム・バッフ
ァ・アドレスの連続する８ビット・プレーンにスタック
される。連続位置のデータは、次に連続フレーム・バッ
ファ・アドレスのプレーンにスタックされる。複雑性の
ために、クリッピング・データ・アドレスの変換は低速
であり、通常、アドレス情報のソフトウェア処理を必要
とする。

【００１６】従来技術と比較して、本システム及び方法
によるクリッピング・データの記憶は、一般に１８で示
される編成を生成する。クリッピング・データのこのフ
ォールド式タイプの記憶に関するアドレス変換の概念図
が図３に示される。この図は更に、１０２４×７６８表
示装置に関連して前述された、（１０２４×１０２４）
画素×８ビット・プレーンのフレーム・バッファ３の使
用を示す。この状況において、残余メモリは１０２４×
２５６ディメンションの８ビット・プレーンを含む。実
施例では、クリッピング・データは残余フレーム・バッ
ファ・メモリ６の最初の６ビット・プレーンに記憶され
る。アドレス変換が図３に概念的に示されるように実行
される。フレーム・バッファの表示部分は３つの部分に
分割され、それぞれは残余メモリの２５６サイズに一致
する。クリッピング・データ２２の連続する２つのプレ
ーンは、フレーム・バッファ部分２４内の画素に関連付
けされ、フレーム・バッファの残余部分の次の２つのプ
レーンを定義する。類似のアドレス変換関係が、クリッ
ピング・データ２６のプレーンと、画素関連フレーム・
バッファ部分２７との間においても確立される。実施例
では、残余フレーム・バッファ６の最後の２つのプレー
ンは未使用である。

【００１７】本発明の利点は部分的にはその容易性、従
って変換が実行されるスピードに起因し、変換が展開処
理の態様において実行される。

【００１８】図４はクリップ・アドレス発生器１１（図
１）において実行されるオペレーションを表す。展開エ
ンジンはｘ−ｙ画素データ及びプレーン・マスク化デー
タを提供する。クリッピング・データが不在の場合、通
常アドレス・モードが選択され、アドレスがゲート２８
を通過し、従来のＶＲＡＭアドレス・マップに渡され
る。一方、クリッピング・データがフレーム・バッファ
の残余部分に展開されるか、或いはそこから読出される
と、ゲート２８がスイッチされ、クリップ・アドレス変
換ブロック２９からの変換されたアドレス出力が、ＶＲ
ＡＭアドレス・マップ回路に提供される。

【００１９】残余フレーム・バッファ部分６の１９、２
２または２６などのプレーン（図３）にクリッピング・
プレーン・データを展開中に、フレーム・バッファＸ−
Ｙアドレスだけでなく、クリッピング・データが転送さ
れる単一または複数のフレーム・バッファ・プレーン
を、変換により指定する必要が存在する。これは図５の
例により表されるように実行される。この例では、ビッ
ト組合わせ"１１"に対応するクリッピング・データを、
指定画素位置に対応して選択される１対のビット・プレ
ーンに展開することが目的である。これは全てのビット
を"１１"の組合わせに変更し、残余フレーム・バッファ
６内の選択された画素位置に書込み、フレーム・バッフ
ァ画素位置の未選択のプレーンへの書込みを禁止するよ
うに、プレーン・マスクすることにより達成される。

【００２０】図６は、図４に関連して述べられたクリッ
ピング・アドレス変換、及び図５に関連して述べられた
プレーン・マスキングを実行するのに好適な装置を提供
する。ここでＸ方向アドレスは変換されない。Ｙ方向ア
ドレスの変換において、２ビットの比較器３１及び３２
が、アドレスされる画素がフレーム・バッファ部分２
１、２４または２７（図３）に存在するかどうかを判断
する。その結果に従い、データを残余フレーム・バッフ
ァ・メモリ６に存在する適切な相対画素位置に配置する
ために、ゲート３３がフレーム・バッファＹのアドレス
を増分する。２ビット加算器３４はＹアドレスの最上位
ビットを増分することにより、この演算を実行する。

【００２１】フレーム・バッファ・ビット・プレーンの
マスキング情報がゲート３６で生成され、同様に比較器
３１及び３２の出力に応答する。クリッピング・データ
のフレーム・バッファの残余部分への展開の間、ゲート
３６は、クリッピング・データが関連するフレーム・バ
ッファ部分に直接一致してマスクされるフレーム・バッ
ファ・プレーンを判断する。

【００２２】本発明のクリッピング・プレーン記憶シス
テム及び方法においては、アドレス変換が、クリッピン
グ・プレーン・データを記憶及び読出すための高速ハー
ドウェアにより実行されるように、残余フレーム・バッ
ファ・メモリを使用する点が重要である。

【００２３】ダブル・バッファ式フレーム・バッファ・
システムは、クリッピング・データ記憶用に使用するプ
レーンの数を２倍要する。例えば、図３に示されるフレ
ーム・バッファ３のダブル・バッファ・バージョンが、
クリッピング・データ用の１６ビット・プレーンを提供
する。こうしたシステムのための好適な実施例では、フ
レーム・バッファの残余部分の１６ビット・プレーンの
最初の１２枚にフォールドされる４枚のクリップ・プレ
ーンを使用する。データ記憶の観点からは、フレーム・
バッファの残余部分の１６ビット・プレーンは、５枚の
クリッピング・プレーンを保持するのに十分なメモリを
有するが、５番目のプレーンを用いるアドレス変換は、
変換スピードを受入れられるレベル以上に低減する。

【００２４】表示アドレス空間に対する残余メモリ・ア
ドレス空間の相対比率が変化すると、クリッピング・デ
ータを記憶するために必要とされるフレーム・バッファ
・ビット・プレーンの数も変化することが明らかであ
る。すなわち、フレーム・バッファの残余部分の相対サ
イズが減少すると、クリッピング・データを記憶するた
めに必要とされるプレーン数が増加する。また、クリッ
ピング・データは本発明のようにＹアドレスの変化を通
じてアクセスされるので、メモリ・アクセスが、関連す
る性能効果を有するページ・モードから強要されること
が理解されよう。

【００２５】実施例で述べられたものと類似の画面態様
比率を有する高画素解像且つ色解像グラフィック・シス
テムでは、しばしばＲＧＢデータ記憶として使用される
２４ビット・プレーンにおいて、膨大なクリッピング・
データ記憶資源が使用可能となる。すなわち、同一の態
様比率の表示装置では、２４ビット・プレーン・グラフ
ィックス表示システムが、８個のクリッピング、マスキ
ングまたはステンシル用パターンのための記憶容量を提
供する。

【００２６】本発明は特定の実施例により説明されてき
たが、本発明に含まれるシステム及び方法は、特許請求
の範囲に述べられる範囲において解釈されるべきもので
ある。

【００２７】まとめとして、本発明の構成に関して、以
下の事項を開示する。

【００２８】（１）複数ビット・プレーン・フレーム・
バッファ内の残余アドレス空間を用いるクリッピング・
プレーン記憶システムであって、表示フレーム・バッフ
ァ・アドレス空間を２以上の部分に区分化する手段と、
前記２以上の部分のアドレス空間を前記フレーム・バッ
ファ内の前記残余アドレス空間に関連付ける手段と、ク
リッピング・プレーン・データをフレーム・バッファ部
分により前記残余アドレス空間のそれぞれのビット・プ
レーンに配置する手段と、を含むクリッピング・プレー
ン記憶システム。 （２）前記関連付け手段がアドレス空間を部分アドレス
空間から残余アドレス空間にシフトする、前記（１）記
載のクリッピング・プレーン記憶システム。 （３）アドレス空間のシフトが２つの直交方向の一方に
おいて実施される、前記（２）記載のクリッピング・プ
レーン記憶システム。 （４）前記残余アドレス空間へのクリッピング・プレー
ン・データの前記配置手段が、前記残余アドレス空間内
のビット・プレーンを選択的にマスクする、前記（３）
記載のクリッピング・プレーン記憶システム。 （５）残余アドレス空間を有するフレーム・バッファを
用いるグラフィックス・システムにおいて、残余アドレ
ス空間を使用するクリッピング・プレーン記憶システム
であって、複数ビット・プレーン・フレーム・バッファ
と、残余アドレス空間を、表示されるフレーム・バッフ
ァ・アドレス空間内の部分に関連付ける手段と、連続ビ
ット・プレーン内のクリッピング・プレーン・データ
を、表示されるフレーム・バッファ・アドレス空間内の
部分に関連付ける手段と、を含むクリッピング・プレー
ン記憶システム。 （６）前記残余アドレス空間を関連付ける前記手段が、
アドレス空間を部分アドレス空間から残余アドレス空間
にシフトする、前記（５）記載のクリッピング・プレー
ン記憶システム。 （７）クリッピング・プレーン・データを複数ビット・
プレーン・フレーム・バッファの残余アドレス空間に記
憶する方法であって、表示フレーム・バッファ・アドレ
ス空間を２以上の部分に区分化するステップと、前記２
以上の部分のアドレス空間を前記フレーム・バッファ内
の前記残余アドレス空間に関連付けるステップと、クリ
ッピング・プレーン・データをフレーム・バッファ部分
により前記残余アドレス空間のそれぞれのビット・プレ
ーンに配置するステップと、を含む方法。 （８）前記残余アドレス空間の前記関連付けステップ
が、アドレス空間を部分アドレス空間から残余アドレス
空間にシフトする、前記（７）記載の方法。 （９）アドレス空間のシフトが２つの直交方向の一方に
おいて実施される、前記（８）記載の方法。

【００２９】

【発明の効果】以上説明したように、本発明によれば、
クリッピング用プレーン・データ、マスキング用プレー
ン・データまたはステンシル用プレーン・データを、フ
レーム・バッファの未使用部分または残余部分に効率的
に記憶する高速且つ低価格のシステム及び方法が提供さ
れる。

【図面の簡単な説明】

【図１】複合グラフィックス・システムのブロック図で
ある。

【図２】従来技術及び本発明により実施されるクリッピ
ング・データ・マッピングの比較を表す図である。

【図３】クリッピング・データが関連付けされ、またフ
レーム・バッファに記憶される様子を示す図である。

【図４】クリッピング・データ・アドレスを展開するた
めの回路を表す図である。

【図５】展開の間のクリップ・データの変換の例を表す
図である。

【図６】表示フレーム・バッファ・アドレスを残余フレ
ーム・バッファ・アドレスに変換する回路を表す図であ
る。

【符号の説明】

１ 中央処理ユニット ２ グラフィック・プロセッサ ３ フレーム・バッファ・メモリ ４ 表示装置 ７ バス・インタフェース ８ フレーム・バッファ・メモリ・インタフェース ９ 展開エンジン １１ クリップ・アドレス発生器 １２ 展開データ・レジスタ １３ クリッピング・データ・レジスタ １４ クリップ比較論理 ２１、２４、２７ フレーム・バッファ部分 ２６ クリッピング・データ ３１、３２ 比較器 ３４ ２ビット加算器 ３６ ゲート

フロントページの続き (72)発明者 リチャード・ジェシ・ミッチェル アメリカ合衆国78758、テキサス州オース ティン、ナンバー 334、ミーンズ・メド ウ・ブールバード 1070

Claims (9)

【特許請求の範囲】
1. 【請求項１】複数ビット・プレーン・フレーム・バッフ
   ァ内の残余アドレス空間を用いるクリッピング・プレー
   ン記憶システムであって、 表示フレーム・バッファ・アドレス空間を２以上の部分
   に区分化する手段と、 前記２以上の部分のアドレス空間を前記フレーム・バッ
   ファ内の前記残余アドレス空間に関連付ける手段と、 クリッピング・プレーン・データをフレーム・バッファ
   部分により前記残余アドレス空間のそれぞれのビット・
   プレーンに配置する手段と、 を含むクリッピング・プレーン記憶システム。
2. 【請求項２】前記関連付け手段がアドレス空間を部分ア
   ドレス空間から残余アドレス空間にシフトする、請求項
   １記載のクリッピング・プレーン記憶システム。
3. 【請求項３】アドレス空間のシフトが２つの直交方向の
   一方において実施される、請求項２記載のクリッピング
   ・プレーン記憶システム。
4. 【請求項４】前記残余アドレス空間へのクリッピング・
   プレーン・データの前記配置手段が、前記残余アドレス
   空間内のビット・プレーンを選択的にマスクする、請求
   項３記載のクリッピング・プレーン記憶システム。
5. 【請求項５】残余アドレス空間を有するフレーム・バッ
   ファを用いるグラフィックス・システムにおいて、残余
   アドレス空間を使用するクリッピング・プレーン記憶シ
   ステムであって、 複数ビット・プレーン・フレーム・バッファと、 残余アドレス空間を、表示されるフレーム・バッファ・
   アドレス空間内の部分に関連付ける手段と、 連続ビット・プレーン内のクリッピング・プレーン・デ
   ータを、表示されるフレーム・バッファ・アドレス空間
   内の部分に関連付ける手段と、 を含むクリッピング・プレーン記憶システム。
6. 【請求項６】前記残余アドレス空間を関連付ける前記手
   段が、アドレス空間を部分アドレス空間から残余アドレ
   ス空間にシフトする、請求項５記載のクリッピング・プ
   レーン記憶システム。
7. 【請求項７】クリッピング・プレーン・データを複数ビ
   ット・プレーン・フレーム・バッファの残余アドレス空
   間に記憶する方法であって、 表示フレーム・バッファ・アドレス空間を２以上の部分
   に区分化するステップと、 前記２以上の部分のアドレス空間を前記フレーム・バッ
   ファ内の前記残余アドレス空間に関連付けるステップ
   と、 クリッピング・プレーン・データをフレーム・バッファ
   部分により前記残余アドレス空間のそれぞれのビット・
   プレーンに配置するステップと、 を含む方法。
8. 【請求項８】前記残余アドレス空間の前記関連付けステ
   ップが、アドレス空間を部分アドレス空間から残余アド
   レス空間にシフトする、請求項７記載の方法。
9. 【請求項９】アドレス空間のシフトが２つの直交方向の
   一方において実施される、請求項８記載の方法。