JPH04205069A

JPH04205069A - 画像処理装置

Info

Publication number: JPH04205069A
Application number: JP2325897A
Authority: JP
Inventors: Yuichi Sato; 雄一佐藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-11-29
Filing date: 1990-11-29
Publication date: 1992-07-27
Anticipated expiration: 2013-10-30
Also published as: US5737620A; JP2817856B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は画像処理装置に関し、例えばボストスクリプト
等のページ記述言語（以下ｒＰＤＬＪという）で記述さ
れた情報を、画像データに変換するためのインターブリ
クー（変換）の機能を有する画像処理装置に関するもの
である。

［従来の技術］従来、ボストスクリプト等のページ記述言語で書かれた
画像情報と多値自然画像との合成方法として、あらかじ
めホストコンピュータによって自然画像を一時記憶装置
に記録しておき、次にページ記述言語で書かれた画像情
報をページメモリの所望の位置に展開する際、−時記憶
装置に記録しておいた自然画像を読み出しながらバッフ
ァメモリ上に合成する方法が考えられている。

または、あらかじめホストコンピュータによって自然画
像をページメモリの所望の位置に記録しておき、次にペ
ージ記述言語で書かれた画像情報をページメモリ上に展
開する際、上書きするようにする方法も考えられる。

かかる技術によると、ホストコンピュータが直接多値自
然画像を扱わねばならず、ＣＰＵの付加が重くなってい
た。

一方、上記技術の欠点を回避する例として、カラーＰＤ
Ｌデータを受信してカラー画像を出力するカラープリン
タがある。これは２値画像と多値画像とを合成し画像の
形成を行う画像形成装置として提案されている（特願平
２−１５９９５０）。この提案には、複数の出力色成分
を有する第一の画像から各出力色成分の有無を判定し、
その結果に応じて第一または第二の画像を優先させて各
８力色成分を合成し、そして、合成された各出力色成分
に基づいて画像形成を行う装置が開示されている。

［発明が解決しようとしている課題］しかしながら、上述従来例では、ホストコンピュータが
多値自然画像データを直接扱うため、あるいは画像の有
り無しを記憶するためのビットマツプメモリにも、ｃｐ
ｕが直接書き込む必要があり次のような欠点があった。

（１）ホストコンピュータが多値自然画像を直接扱わな
ければならず、ＣＰｔＪの負荷が重くなる。

（２）画像有り無しを記憶するためのビットマツプメモ
リを使わず、各出力色成分を同時に読みだして各画素毎
に各出力色成分のＯＲを仁って各出力色成分の出力に同
期してＯＲをとったデータを出力する場合、ハードウェ
アの規模が大きくなるか、あるいはＣＰＵの負荷が大き
くなる。

（３）画像有り無しを記憶するためのビットマツプメモ
リをＣＰＵが直接扱う必要があるため、ＣＰＵの負荷が
多くなる。

本発明は、上述した従来例の欠点に鑑みてなされたもの
であり、その目的とするところは、ＰＤＬで記述された
画像情報と、他の画像情報との合成を効率良く行うこと
ができる画像処理装置を提供することにある。

［課題を解決するための手段］上述した課題を解決し、目的を達成するため、本発明に
係る画像処理装置は、ページ記述言語により記述された
情報を入力する入力手段と、前記入力手段で入力した情
報を画像データに展開する展開手段と、前記展開手段で
展開した画像データを記憶する第１の記憶手段と、前記
第１の記憶手段での記憶の際に、前記画像データの有効
／無効情報を記憶する第２の記憶手段とを備えることを
特徴とする。

［作用］かかる構成によれば、入力手段はページ言己述言語によ
り記述された情報を入力し、展開手段は入力手段で入力
した情報を画像データに展開し、第１の記憶手段は展開
手段で展開した画像データを記憶し、第２の記憶手段は
第１の記憶手段での記憶の際に、画像データの有効／無
効情報を記憶する。

［実施例］以下に添付図面を参照して、本発明の好適な実施例を詳
細に説明する。

〈第１実施例〉第１図は本発明に係る画像処理装置の第１実施例の構成
を示すブロック図である。同図において、１１はＰＤＬ
で書かれた画像情報を出力するホストコンピュータ、１
２はＰＤＬで書かれた画像情報を通信するための信号線
、１３は上記信号１２の通信用インターフェース、１４
は上記通信用インターフェース１３で受は取ったＰＤＬ
で書かれた画像情報を解釈してラスターイメージに展開
したり通信制御を行うｃｐｕ、１５はＣＰＵ１４のＣＰ
Ｕバス、１６はＰＤＬで書かれた画像情報を解釈してラ
スターイメージに展開したりシーケンス制御や通信制御
を行ったりするためのプログラムやフォントデータ等を
格納するためのＲＯＭ、１７はＣＰＵ１４のプログラム
を一時的に格納したり一時的なワーク領域として使うＲ
ＡＭをそれぞれ示している。

１８は第１の色のベージデータを展開するための第１の
メモリ、１９は第２の色のベージデータを展開するため
の第２のメモリ、２０は第３の色のベージデータを展開
するための第３のメモリ、２１は第４の色のベージデー
タを展開するための第４のメモリ、２２は画像合成時の
合成情報を格納するための白抜きビットマツプメモリ、
２３は画像合成時の合成情報であるところの白抜きデー
タ、２４は白抜きデータ２３にもとづいてＣＰＬ１１４
によって送られてくる画像データと外部の多値ビデオメ
モリ３４から送られて（る多値画像データ３３を合成す
るとともに、プリンタ２８がらの同期信号に基づいてプ
リンタとの同期をとって処理データを出力するためのビ
デオ処理回路、３２はビデオ処理回路２４によって合成
された画像データ、３３は多値画像ビデオメモリ３４か
ら出力される多値画像データ、３４は多値画像ビデオメ
モリ、３５はビデオ信号をそれぞれ示しているここで、
ＣＰＵ１４について説明する。

第５図は第１実施例によるＣＰＵ１４の動作を説明する
フローチャートである。

ＣＰＵ１４は通信用インターフェース１３を介してホス
トコンピュータ１１から例えばボストスクリプト等のＰ
ＤＬ言語で記述された画像データを受信しくステップＳ
ｌ、ステップＳ２）、ＲＡＭ１７をワーク領域として使
用して、Ｒ２Ｍ１７に格納されているＰＤＬのインター
プリタ−プログラムを駆動して、通信用インターフェー
ス］３を介して送られてくる画像データを次々に解読す
る（ステップＳ４）。この解読処理に従って、ラスター
イメージ化された画像データは、ＲＡＭ］７を利用しな
から１８から２１の第１．第２．第３、第４のメモリ上
に展開される（ステップＳ５）。以上の処理は、１ペ一
ジ分の受信が終了するまで繰り返し行われる（ステップ
Ｓ６）。尚、次ページが続（場合には、再度ステップＳ
１より処理が行われる。またステップＳ２でＰＤＬ以外
の画像データの受信が確認された場合、従来の方法に従
って、各メモリへの記憶が行われる。

第１のメモリ１８〜第４のメモリ２１に画像データが記
憶されると同時に、白抜きビットマツプメモリ２２上に
は、展開された画像データの各色成分の内、１°゛であ
る画素、すなわち、ドツトが打たれる画素に対して、°
°１°゛のデータが書き込まれる。色抜きビットマツプ
メモリ２２上に書き込まれたデータのうち“１”のデー
タは多値画像ビデオメモリ３４から出力されるイメージ
状態の多値画像データ３３の有効性を禁止する。別の言
い方をすると、白抜きビットマツプメモリ２２上に書き
込まれたデータのうち“１”のデータは、第１から第４
のメモリ１８〜２１上に展開された画像データを多値画
像ビデオメモリ３４から出力される多値画像データ３３
に対して優先させて上書きすることを意味する。

逆に、”Ｏ”のデータは、多値画像データ３３を第１か
ら第４のメモリ上に展開された画像データに対して優先
させて上書きすることを意味する。

このようにして、ＣＰＵ１４がＰＤＬで書かれた画像デ
ータを第１から第４のメモリ１８〜２１に展開する際に
、白抜きビットマツプメモリ２２上では自動的にかつ同
時に白抜きデータが作成され、ＣＰｔＪ１４がＰＤＬで
書かれた画像データを第１から第４のメモリに展開し終
わると、白抜きビットマツプメモリ２２上には、第１か
ら第４のメモリ上に展開された画像データを多値画像ビ
デオメモリ３４から出力される多値画像データ３３に対
して優先させて上書きすることを意味する白抜きデータ
の作成が完了する。

つぎに、第５図のフローチャートには図示せぬが、ＣＰ
Ｕ　１４は、プリンタ２８に起動をかけるとともに、プ
リンタ２８の動作に同期して、第１から第４のメモリ１
８〜２１上に展開された、たとえばＹ、Ｍ、Ｃ，にのよ
う各色成分の画像データを面順時に、ＣＰＵバス１５を
介してビデオ処理回路２４に順々に転送してゆく。この
とき各色成分のデータが第１のメモリ１８．第二のメモ
リ１９、第三のメモリ２０．第４のメモリ２１から順に
読み出されると同時に、同色成分の読み出し時に繰り返
し、白抜きビットマツプメモリ２２から白抜きデータ２
３が出力されてビデオ処理回路２４に印加される。

ビデオ処理回路２４では多値画像ビデオメモリ３４から
プリンタ２８に同期して出力される多値画像データ３３
と、上記ＣＰＵバス１５を介して印加される画像データ
とを白抜きビットマツプメモリ２２から出力される白抜
きデータ２３に基づいて合成する。ビデオ処理回路２４
で合成された画像データ３２はプリンタ２８に印加され
てプリントアウトされる。

第２図は本発明の第１実施例の白抜きビットマツプメモ
リ２２の詳細を示す図である。同図において、３６は白
抜きデータを格納する為のＲＡＭ、３７はアドレス制御
回路、３８はオフセットアドレス発生回路、３９は加算
回路、４０はアドレスバス上位、４１はアドレスバス下
位、４２はＲ／Ｗ制御信号、４３はライト信号、４４は
リード信号、４５はチップセレクト信号、４６はオフセ
ット選択信号、４７はオフセットアドレス、４８は白抜
きＲＡＭアドレス信号、４９は出力バッファ制御信号、
５０はラッチ制御信号をそれぞれ示している。５１はラ
ッチ、５２はオア回路、５３は出力バッファ、５４はＣ
ＰＵデータバス、５５はＲＡＭデータバス、５６は白抜
きデータ出力バッファをそれぞれ示している。

上記構成の白抜きビットマツプメモリ２２は、内部に白
抜きデータを格納するためのＲＡＭ３６を有し、このＲ
ＡＭ３６の書き込み／読み出しはアドレス制御回路３７
やデータ変換回路５７等を介して行われる。ＣＰＬＩ　
１４のＣＰＵバス１５に含まれるアドレスバス（上位）
４０、アドレスバス（下位）４１、データバス５４は、
それぞれアドレス制御回路３７．加算回路３９．データ
変換回路５７を介してＲＡＭ３６の書き込み・読みだし
制御線（ライト信号４３．リード信号４４．チップセレ
クト信号４５）、ＲＡＭアドレス信号４８、白抜きＲＡ
Ｍデータバス５５に接続される。

第３図は第１実施例によるＲＡＭのアドレスマツプを示
す図である。

白抜きＲＡＭ３６は、第３図のように、物理アドレス“
ＢＡＳＥＷ”から一定のアドレス幅゛°ＷＢＡＮＤ”で
割り当てられていて、通常のＲＡＭのようにＣＰＬＩか
ら直接アクセスできるようになっている。そして、上記
アドレスへデータを書き込むときはラッチ制御信号５０
によってラッチ５１の視つデータを“Ｏ″にしＣＰＵデ
ータバス５４のデータがそのまま白抜きＲＡＭデータバ
ス５５に印加されるように制御される。逆に上記アドレ
スからデータが読まれるときは出力バッファ５３を介し
て白抜きＲＡＭ３６のデータがＣＰＵデータバスに読み
だされる。

また、白抜きＲＡＭ３６は、あらかじめ設定されている
四つのオフセットアドレス“ＢＡＳＥＩ”、“ＢＡＳＥ
２”、“ＢＡＳＥ３”、“ＢＡＳＥ４”から一定のアド
レス幅“ＡＢＡＭＤ”を持った四つのメモリ空間へのデ
ータ書き込みに際しては、白抜きＲＡＭ３６のデータを
ラッチ５１を介してＯＲ回路５２に印加し、ＣＰＵデー
タバス５４のデータとの各ビット毎の論理演算をＯＲ回
路５２によって行い、白抜きＲＡＭ３６に再書き込みす
るようになっている。ＯＲ回路５２には出力バッファが
付いていてアドレス制御回路３７から出力される出力バ
ッファ制御信号４９によって制御される。

一方、あらかじめ設定されている４つのオフセットアド
レス″ＢＡＳＥＩ°”、”ＢＡＳＥ２″。

ＢＡＳＥ３”、“ＢＡＳＥ４°゛から一定のアドレス幅
“Ａ　Ｂ　Ａ　Ｎ　Ｄ　”を持った４つのメモリ空間か
らのデータ読みだしに際しては、白抜きＲＡＭ３６に格
納されているデータが白抜きＲＡＭデータバス５５を介
して白抜きデータ出力バッファ５６に印加され出力バッ
ファ制御信号４９によって制御されて白抜きデータ出力
はバッファ５６から白抜きデータ２３として出力される
。

アドレス制御回路３８はＣＰＵアドレスバス（上位）４
０．ＣＰＵアドレスバス（下位）４１゜ＣＰＵバスのＲ
／Ｗ信号４２、及びあらかじめ設定されている上記メモ
リマツプ情報によりオフセットアドレス発生回路３８に
対してオフセット選択信号４６を出力するとともに、白
抜きＲＡＭ３６に対して書き込み・読みだし制御信号（
ライト信号４３．リード信号４４．チップセレクト信号
４５）を出力する。

オフセットアドレス発生回路３８は、オフセツト選択信
号４６に基づきオフセットアドレス４７を出力し、加算
回路３９でアドレスバス（下位）４１のアドレスを変換
してＲＡＭアドレス信号４８として、白抜きＲＡＭ３６
に印加される。

第４図は本発明の第１実施例によるビデオ処理回路２４
の詳細を示すブロック図である。同図において、６０は
ＣＰＵデータバス５４のデータと白抜きデータ２３を同
時に入力され、不図示のプリンタとの同期信号に同期し
て出力されるＦＩＦＯメモリ、６１はＣＰＵデータバス
５４から送られてきた画像信号と、白抜きデータ２３と
のＦＩＦＯ６０の出力を各々１ワードパラレルデータか
ら１ビツトシリアルデータに変換するパラシリ変換器、
６２はパラシリ変換器６１から出力される１ビット白抜
きデータに基づいて“１”の時はＣＰＵデータバス５４
から送られてきた画像信号を、０”の時は多値画像でび
おメモリ３４から送られてくる多値画像データ３３を選
択するセレクタをそれぞれ示している。

以上説明したように、第１実施例によれば、画像合成情
報を格納するための白抜きビットマツプブレーンを設け
るとともに、そのビットマツプブレーン上に１文字等の
毛抜き情報を同時に展開する手段を設け、画像形成時に
毛抜き情報を使って画像読みをり装置等で読み取られた
画像データとベージメモリ上に展開された２値画像情報
を合成する手段を設けることにより、多値自然画像と２
値画像情報とを合成するようにしたので、（１）ホスト
コンピュータが、多値自然画像を直接扱わな（て済み負
荷が軽くなる。

（２）大きなバッファメモリを必要としない。

（３）画像合成情報を記憶するためのビットマツプメモ
リをＣＰＵが直接扱う必要がなく　ｃｐｕの負荷が軽く
なる。

〈第２実施例〉第６図は本発明に係る画像処理装置の第２実施例の構成
を示すブロック図である。尚、第１実施例と同様の構成
については説明を省略する。同図において、１はインタ
ープリタ−装置、２は電子写真方式のカラー複写機、２
４′はホストコンピュータから送られてきたＰＤＬ言語
で記述された画像情報を展開した画像データをカラー複
写機に出力するためのビデオ処理回路、２５はビデオ処
理回路から送られてきたビデオ情報３５を受信するとと
もにビデオ処理回路２４′を介してインタープリタ−１
のＣＰＵＩ　４と通信するビデオインターフェースをそ
れぞれ示している。２６はプリンタ２８に同期して原稿
画像を読みとって多値自然画像データ３１を８カする電
子写真方式のカラー複写機のリーグ部、２７は電子写真
方式のカラー複写機の画像処理部、２８は電子写真方式
のカラー複写機のプリンタ部、２９は通信や画像処理部
の各部の設定を行ったりするシーケンスコントローラ、
３０はビデオインターフェース２５を介して入力される
内部ビデオ情報、３１はリーグ部で読み取られた多値画
像データ、３５はビデオデータと同期信号と通信データ
を含む外部ビデオ情報をそれぞれ示している。

本実施例では、例えばカラーレーザー複写機のように画
像の合成処理が複写機内部で行える装置と本発明のイン
タープリタ−を接続してリーグで読みとった画像との合
成をする場合に適している第７図は第２実施例によるビ
デオ処理回路２４′の詳細を示すブロック図である。同
図において、６３はコード発生回路であって、“００Ｈ
”〜“ＦＦ、”までのあらかじめ決めておいた二つのコ
ードを２値データ６４の値に応じて出力できるように構
成され、例えば２値データ６４が”０”の時、“ＯＯ”
が濃度データ６５として出力され、２値データ６４が“
１°°の時“ＦＦ”が濃度データ６５として出力される
。

上記コード発生回路６３の出力は、“２０．”と“ＡＯ
，”といったような値も設定可能であり、この時が処理
回路２７ではインターブリクー１からの畠カデータの濃
度を変調するか、リーグで読みとった画像データ３１と
の濃度比を上記コード６５に基づいて決定し合成する。

なお、上述のプリンタとしては、カラーレーザープリン
タの他、カラー熱転写プリンタ、カラーインクジェット
プリンタ、カラートッドプリンタなどを用いることがで
きる。

以上説明したように、本発明の上記実施例によれば、画
像合成情報を格納するための白抜きビットマツプブレー
ンを設けるとともに、そのビットマツプブレーン上に、
文字等の毛抜き情報を同時に展開する手段を設け、画像
形成時に毛抜き情報を使って画像読み取り装置等で読み
取られた画像データとページメモリ上に展開された２値
画像情報を合成する手段を設けることにより、多値自然
画像と２値画像情報とを合成するようにしたので（１）
ホストコンピュータが、多値自然画像を直接扱わなくて
済み負荷が軽くなる。

（２）大きなバッファメモリを必要としない。

（３）画像合成情報を記憶するためのビットマツプメモ
リをＣＰＬＩが直接扱う必要がなく　ｃｐｕの負荷が軽
（なる。

［発明の効果］以上の様に、本発明によれば、ＰＤＬで記述された画像
情報と、他の画像情報とを効率良（合成することができ
る。

【図面の簡単な説明】

第１図は本発明に係る画像処理装置の第１実施例の構成
を示すブロック図、第２図は本発明の第１実施例の白抜きビットマツプメモ
リ２２の詳細を示す図、第３図は第１実施例によるＲＡＭのアドレスマツプを示
す図、第４図は本発明の第１実施例によるビデオ処理回路２４
の詳細を示すブロック図、第５図は第１実施例によるＣＰＵ１４の動作を説明する
フローチャート、第６図は本発明に係る画像処理装置の第２実施例の構成
を示すブロック図、第７図は第２実施例によるビデオ処理回路２４′の詳細
を示すブロック図である。図中、１１・・・ホストコンピュータ、１２・・・通信
用の信号線、１３・・・通信用インターフェース、１４
・・・ＣＰＵ、１５・・・ＣＰＵバス、１６・・・ＲＯ
Ｍ、１７・・・ＲＡＭ、１８・・・第１のビデオメモリ
、１９・・・第２のビデオメモリ、２０・・・第３のビ
デオメモリ、２１・・・第４のビデオメモリ、２２・・
・白抜きビットマツプメモリ、２３・・・白抜きデータ
、２４・・・ビデオ処理回路、２５・・・ビデオインタ
ーフェース、２６・・・リーグ部、２７・・・画像処理
部、２８・・・プリンタ部、２９・・・シーケンスコン
トローラ、３０・・・外部ビデオ情報、３１・・・リー
グ部で読み取られた多値画像データ、３２・・・合成さ
れた画像データ、３３・・・多値画像データ、３４・・
・多値画像ビデオメモリ、３５・・・内部ビデオ情報、
３６・・・白抜きデータを格納する為のＲＡＭ、３７・
・・アドレス制御回路、３８・・・オフセットアドレス
発生回路、３９・・・加算回路、４０・・・アドレスバ
ス上位、４１・・・アドレスバス下位、４２・・・Ｒ／
Ｗ制御信号、４３・・・ライト信号、４４・・・リード
信号、４５・・・チップセレクト信号、４６・・・オフ
セット選択信号、４７・・・オフセットアドレス、４８
・・・白抜きＲＡＭアドレス信号、４９・・・出力バッ
ファ制御信号、５ｏ・・・ラッチ制御信号、５１・・・
ラッチ、５２・・・オア回路、５３・・・出力バッファ
、５４・・・ｃＰＵデータバス、５５・・・ＲＡＭデー
タバス、５６・・・白抜きデータ出力バッファ、５７デ
一タ変換回路、６ｏ・・・ＦＩＦＯメモリ、６１・・・
パラシリ変換器、６２・・・セレクタ、６３・・・コー
ド発生回路、６４・・・２値データ、６５・・・コード
データである。

Claims

【特許請求の範囲】

（１）ページ記述言語により記述された情報を入力する
入力手段と、前記入力手段で入力した情報を画像データに展開する展
開手段と、前記展開手段で展開した画像データを記憶する第１の記
憶手段と、前記第１の記憶手段での記憶の際に、前記画像データの
有効／無効情報を記憶する第２の記憶手段とを備えるこ
とを特徴とする画像処理装置。
（２）更に、前記第２の記憶手段に記憶された有効／無
効情報に応じて前記第１の記憶手段に記憶された画像デ
ータと他の画像データとを合成する合成手段を有するこ
とを特徴とする請求項第１項記載の画像処理装置。