JPH07129144A - 文字パターン発生方法およびその装置 - Google Patents

Abstract

(57)【要約】 【目的】 所定のビット配列方向に文字パターンを発生
する単一の発生手段からビット配列方向が異同する画像
形成手段に所望の文字パターンを共有転送できる。 【構成】 所定のビット配列方向に従う第１の文字パタ
ーンを発生し、画像形成手段からビット配列方向種別を
取得し、該取得した配列種別に応じて第１の文字パター
ンまたは第１の文字パターンに所定のビット配列変換を
行った第２の文字パターンのいずれかを選択して前記画
像形成手段に転送する構成を特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、文字パターンデータを
所定方向から展開して文字パターンを発生させる文字パ
ターン発生方法およびその装置に関するものである。

【０００２】

【従来の技術】従来、文字パターン発生装置は、例えば
画像形成装置の制御部を構成するＣＰＵのデータ転送方
式に依存して処理されている。

【０００３】このうち、文字パターンを展開する場合、
データ転送方向のアドレスがlittleendianとなるタイプ
と、big endianとなるタイプとのいずれか一方であり、
このタイプ別に合わせてそれぞれ専用の文字パターン発
生装置が構成されている。

【０００４】

【発明が解決しようとする課題】このため、接続される
画像形成装置の出力装置のＣＰＵに依存して独自に文字
パターン発生処理部を設計する必要があり、コストが高
くなってしまう等の問題点があった。

【０００５】また、異なるendianのタイプのＣＰＵを画
像形成装置の制御に使用している場合に、それらの画像
形成装置の間では文字パターン発生処理部を共有するこ
とができないという問題点もあった。

【０００６】さらに、画像形成装置等の出力装置内で文
字パターン形成処理部の格納形式を識別して対応するen
dianの変換を行う場合でも、endianの変換処理に相当の
時間を必要とし、印字される文字全ての変換を行うには
膨大な処理時間を必要とし、画像形成装置等の出力装置
のスループットを著しく低下させてしまうという問題点
もあった。

【０００７】また、画像形成装置内でendianの変換結果
を格納しておく場合でも、画像形成装置等の出力装置内
のメモリを使用するため、画像形成装置内の登録機能の
低下を招くという問題点もあった。

【０００８】本発明は、上記の問題点を解消するために
なされたもので、画像形成手段から取得するビット配列
方向種別に基づいて発生する文字パターンの配列変換処
理を制御することにより、所定のビット配列方向に文字
パターンを発生する単一の発生手段からビット配列方向
が異同する画像形成手段に所望の文字パターンを共有転
送できる安価な文字パターン発生方法およびその装置を
提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明に係る文字パター
ン発生方法は、所定のビット配列方向に従う第１の文字
パターンを発生する工程と、前記第１の文字パターンに
所定のビット配列変換を行って第２の文字パターンを生
成するビット配列変換工程と、画像形成手段からビット
配列方向種別を取得する工程と、取得した配列種別に応
じて第１の文字パターンまたは前記第１の文字パターン
に所定のビット配列変換を行って生成した第２の文字パ
ターンのいずれかを選択して前記画像形成手段に転送す
る工程とを有するものである。

【００１０】本発明に係る第１の文字パターン発生装置
は、所定のビット配列方向に従う第１の文字パターンを
発生する発生手段と、この発生手段が発生した第１の文
字パターンを記憶する記憶手段と、接続される画像形成
手段からビット配列方向種別を取得する取得手段と、前
記発生手段により発生された第１の文字パターンに所定
のビット配列変換を行って第２の文字パターンを生成す
るビット配列変換手段と、前記取得手段が取得したビッ
ト配列方向種別に応じて第１の文字パターンまたは第２
の文字パターンのいずれかを選択して前記画像形成手段
に転送する転送手段とを有するものである。

【００１１】本発明に係る第２の文字パターン発生装置
は、所定のビット配列方向に従う第１の文字パターンを
発生する発生手段と、この発生手段が発生した第１の文
字パターンを記憶する不揮発性記憶手段と、前記不揮発
性記憶手段に記憶される第１の文字パターンのビット配
列方向種別を記憶する配列方向種別記憶手段と、接続さ
れる画像形成手段からビット配列方向種別を取得する取
得手段と、前記不揮発性記憶手段に記憶された文字パタ
ーンに所定のビット配列変換を行って第２の文字パター
ンを生成するビット配列変換手段と、前記取得手段が取
得したビット配列方向種別と前記配列方向種別記憶手段
に記憶されたビット配列方向種別とに応じて第１の文字
パターンまたは第２の文字パターンのいずれかを選択し
て前記画像形成手段に転送する転送手段とを有するもの
である。

【００１２】

【作用】本発明に係る文字パターン発生方法において
は、所定のビット配列方向に従う第１の文字パターンを
発生し、画像形成手段からビット配列方向種別を取得
し、該取得した配列種別に応じて第１の文字パターンま
たは第１の文字パターンに所定のビット配列変換を行っ
た第２の文字パターンのいずれかを選択して前記画像形
成手段に転送するので、発生した文字パターンのビット
配列方向と接続される画像形成手段のビット配列方向と
が相違していても、発生される１つの共有文字パターン
からビット配列方向が異同する画像形成手段に最適な文
字パターンを転送することが可能となる。

【００１３】本発明に係る第１の文字パターン発生装置
においては、取得手段が取得したビット配列方向種別に
応じて転送手段が第１の文字パターンまたは第２の文字
パターンのいずれかを選択して前記画像形成手段に転送
するので、１つの文字パターン発生手段から発生される
共有文字パターンからビット配列方向が異同する画像形
成手段に最適な文字パターンを転送することが可能とな
る。

【００１４】本発明に係る第２の文字パターン発生装置
においては、取得手段が取得したビット配列方向種別と
前記配列方向種別記憶手段に記憶されたビット配列方向
種別とに応じて転送手段が第１の文字パターンまたは第
２の文字パターンのいずれかを選択して前記画像形成手
段に転送するので、不揮発性記憶手段に記憶された１つ
の文字パターンを利用して最適な文字パターンを画像形
成手段に高速、かつ効率よく転送することが可能とな
る。

【００１５】

【実施例】図１は本発明の一実施例を示す文字パターン
発生装置の構成を説明するブロック図である。

【００１６】図において、１０１は文字パターン発生装
置本体、１０２は本体全体の制御を行うＣＰＵ、１０３
は前記ＣＰＵ１０２の制御プログラムやデータを記憶し
ておくＲＯＭ、１０４は前記ＣＰＵ１０２の処理を行う
上で必要なワーク領域のためのＲＡＭ、１０５は外部イ
ンタフェースで、画像形成装置１０８との通信を行う。
１０６は不揮発性文字パターン記憶装置で、文字パター
ンを記憶している。１０７はビットスワップ装置で、文
字パターンのデータ配列を画像形成装置１０８のＣＰＵ
のビット処理形式に応じて合致するように変換する。

【００１７】この様に構成された文字パターン発生装置
において、外部インタフェース１０５が取得したビット
配列方向種別に応じてビットスワップ装置１０７が発生
された第１の文字パターンに所定のビット配列変換を行
った第２の文字パターンまたはＣＰＵ１０２等により発
生させた第１の文字パターンのいずれかを外部インタフ
ェース１０５介して画像形成装置１０８に転送するの
で、１つの発生手段で発生させた共有文字パターンから
ビット配列方向が異同する画像形成手段に最適な文字パ
ターンを転送することが可能となる。

【００１８】図２は、図１に示した画像形成装置１０８
の詳細構成を説明するブロック図である。

【００１９】図において、２０３は画像形成装置１０８
の全体を制御するＣＰＵ、２０４は前記ＣＰＵのプログ
ラムやデータを記憶しておくＲＯＭ、２０５は前記ＣＰ
Ｕ２０３のワークエリアのための拡張可能なＲＡＭ、２
０６は画像形成装置内の各デバイスを制御するためのデ
ータバスを含む制御線、２０７は画像形成装置の各デバ
イスのためのアドレスバス、２０８は外部インタフェー
ス、２０９は印刷イメージの展開を行う描画バッファ、
２１０は前記描画バッファ２０９の内容を印刷部２１４
に転送する時にバイト単位のデータをラスタライズデー
タに変換するための並直列変換装置、２１１は印刷制御
部（プリンタコントローラ）で、印刷部（プリンタエン
ジン）２１２の制御を行う。２１３は前記印刷制御部２
１１と印刷部２１２とを接続するための制御バス、２１
４は前記並直列変換装置２１０と印刷部２１２をつなぐ
ラスタデータ転送路である。

【００２０】図３は本発明の文字パターン発生装置にお
けるbig endianタイプの文字パターンのドット構成を説
明する図であり、本実施例では文字パターンは３１×３
２のドットで構成されている。

【００２１】図４は本発明の文字パターン発生装置にお
けるbig endianタイプのメモリとレジスタとのビット対
応を示す図である。

【００２２】図において、４０１はメモリで、所定の値
が格納されている状態を示す。４０２はレジスタで、メ
モリ４０１の値が格納された状態を示す。

【００２３】図５は本発明の文字パターン発生装置にお
けるlittle endian タイプのメモリとレジスタとのビッ
ト対応を示す図である。

【００２４】図において、５０１はメモリで、所定の値
が格納されている状態を示す。５０２はレジスタで、メ
モリ５０１の値が格納された状態を示す。

【００２５】図６は、図２に示した描画バッファ２０９
上でのパターン展開状態を示す図である。

【００２６】図において、６０１はアドレス、６０２は
描画領域、６０３は前記描画領域６０２に展開されたド
ットを示す。

【００２７】図７は、図２に示した描画バッファ２０９
から印刷部２１２に転送されるデータの一例を示す図で
あり、７０１は転送データ群で、０〜３１バイト分転送
されるデータを１６進数で示してある。

【００２８】図８は本発明の文字パターン発生装置にお
けるbig endianタイプの文字パターンのビットシフト処
理を示す図である。

【００２９】図において、８０１は元のパターン、８０
２は前記元パターン８０１をレジスタに読み込んだ状態
を示す。８０３はシフト後のレジスタの内容を示し、８
０４はシフトした文字パターンをメモリに格納した状態
を示す。

【００３０】図９は本発明の文字パターン発生装置にお
けるメモリとレジスタとの対応示す図であり、little e
ndian タイプをbig endianタイプと同じメモリイメージ
で処理する際のメモリとレジスタとの対応を示す。

【００３１】図において、９０１は元のパターン、９０
２は前記元パターン９０１をレジスタに読み込んだ状態
を示す。

【００３２】図１０は本発明の文字パターン発生装置に
おけるlittle endian タイプの文字パターンのビットシ
フト処理を示す図である。

【００３３】図において、１００１はメモリ上の元パタ
ーン、１００２はレジスタに元パターン１００１を読み
込んだパターンを示し、１００３はシフトパターンで、
レジスタ１００２の状態で図示される方向にビットシフ
トした際のパターンを示す。１００４はメモリに格納さ
れるレジスタ１００３の内容を格納したパターンに対応
する。

【００３４】図１１は本発明に係る文字パターン発生装
置におけるlittle endian タイプの文字パターンの一例
を示す図である。

【００３５】図において、１１０１は文字パターンであ
る。

【００３６】図１２は本発明に係る文字パターン発生装
置におけるlittle endian タイプの文字パターンのドッ
トシフト処理を示す図である。

【００３７】図において、１２０１は元パターンで、図
８に示した元パターン８０１に対応する。１２０２は元
パターンで、図１０に示した元パターンをドット形式で
示したものに対応する。１２０３はパターンで、図１０
に示したパターン１００２をドット形式で示したものに
対応する。１２０４はパターンで、図１０に示したパタ
ーン１００３をドット形式で示したものに対応する。１
２０５はパターンで、図１０に示したパターン１００４
をドット形式で示したものに対応する。

【００３８】図１３は、図２に示した描画バッファ２０
９に展開されるlittle endian タイプの文字パターンの
展開状態を示す図である。

【００３９】図において、１３０１は前記描画バッファ
２０９内のアドレスを示す。１３０２は前記描画バッフ
ァ２０９の描画領域を示す。１３０３は展開されたパタ
ーンを示す。

【００４０】以下、図１〜図１３を参照しながら本発明
に係る文字パターン発生装置におけるデータ処理動作に
ついて詳述する。

【００４１】図２に示した文字パターン発生装置１０１
は、画像形成装置１０８からの要求によって、図３に示
したような文字パターン３０１を発生させる。文字パタ
ーン３０１は、外部インタフェース２０８からＣＰＵ２
０３の制御によって描画バッファ２０９に図６に示した
ラスタ毎に展開される。描画バッファ２０９に展開され
た文字パターンは、ＣＰＵ２０３の指令に従って印刷部
制御部２１１によって制御された印刷部２１２に、並直
列変換装置２１０によって変換され、図７に示した転送
データ群７０１として転送され、印字部２１２で印字さ
れる。

【００４２】ここで、図２に示したＣＰＵ２０３のendi
anと文字パターンの関係について説明を行う。

【００４３】メモリレジスタ間データ転送処理がbig en
dianの場合、図４にしめすように、メモリ４０１のアド
レス（上部の０〜３）に対応してレジスタ４０２に展開
される。このように、メモリ４０１の「０」番地のＭＥ
Ｂを描画開始の左端開始の左端のドットに対応したイメ
ージとレジスタ内に格納されたイメージが同じであるた
め、描画バッファ２０９上に図６に示すように展開して
印字を行うことが可能となる。また、図３に示した文字
パターン３０１の印字位置を１ドット右方向にずらして
印字を行う場合、文字パターン３０１のシフト処理が必
要となる。

【００４４】このような場合でも、図８に示すようにあ
る程度まとまった単位でパターンのシフト処理が可能で
ある。

【００４５】これに対して、little endian のＣＰＵに
よって制御されている画像形成装置の場合は、上記処理
とは異なる処理となる。

【００４６】little endian のＣＰＵメモリとレジスタ
との対応は図５に示す通りであるが、「０」番地の内容
がレジスタ内の最下位のバイトとなる。この様な状態で
も、当然ＣＰＵからメモリに値を書き込んだ場合には、
メモリ５０１のような値になり、メモリ４０１と書込み
状態に差はなく、データ転送のみの場合には、littleen
dian のＣＰＵとbig endianのＣＰＵとの間に差はな
い。

【００４７】しかしながら、文字パターンのシフトを行
う場合、例えば図９に示した元パターン９０１に格納し
た元パターンをレジスタ９０２に読み込んだ状態で、こ
れにシフト処理を施してメモリ８０４と同じ値をメモリ
に書き込むためには、バイト単位で処理を行なわなけれ
ばならず処理効率が１／３程度担ってしまう。

【００４８】そこで、図１０に示すように、印字の左端
がメモリの「０」番地のＬＳＢに対応させて印字の右方
向へラスタ上のドットの位置をメモリ上のアドレス値の
大きい方向への位置で表すイメージで処理を行うように
する。この様にして、元パターン８０１と同じパターン
を示すlittle endian のメモリの値は元パターン１００
１のように表される。元パターン１００１の値はレジス
タ１００２上に格納される。

【００４９】big endianの場合と同じように印字される
右方向に１ドットの印字位置の移動をする場合のシフト
処理は、big endianとは逆になりｍレジスタ１００３に
示す方向となる。この値は、メモリ１００４に示すよう
に格納される。当該処理をビット単位で示した状態が図
１２である。

【００５０】このような処理を行うためbig endianの文
字パターン３０１に相当するlittleendian の文字パタ
ーンは図１１に示す文字パターン１１０１となる。

【００５１】同様に、描画バッファ２０９に展開される
イメージとアドレスとパターンの関係は図１３に示すよ
うになる。この図に示すように、little endian の文字
パターンの転送方向は図中の右から左方向となるため、
図６と図１３はメモリ上に展開される値そのものは異な
ったものになるが、並直変換装置２１０から印刷部２１
２に転送されるラスタを構成するドットの並びそのもの
は全く同じものになるため、どちらのタイプのendianの
ＣＰＵによって画像形成装置等の出力装置の制御を行っ
た場合でも同じ出力を得ることが可能となる。

【００５２】以下、図１４に示すフローチャートを参照
しながら本発明に係る文字パターン発生装置における文
字パターン発生処理動作について説明する。

【００５３】図１４は本発明に係る文字パターン発生装
置における文字パターン発生処理手順の一例を示すフロ
ーチャートである。なお、（１）〜（４）は各ステップ
を示す。

【００５４】先ず、文字パターン発生装置１０１のＣＰ
Ｕ１０２は、ＲＯＭ１０３に内に記憶されたプログラム
に従って外部インタフェース１０５を通じて画像形成装
置１０８と情報交換を行い、画像形成装置のendianのタ
イプの情報を得る（１）。次いで、不揮発性文字パター
ン記憶装置１０６に現在記憶されているパターンのendi
anのタイプの情報を得る（２）。次いで、ＣＰＵ１０２
内で接続されている画像形成装置１０８に文字パターン
を転送する場合に、現在の不揮発性文字パターン記憶装
置１０６内に記憶されているパターンを変換する必要が
あるかどうかを判断し（３）、変換の必要がある場合に
は、ステップ（４）に移行し、ＣＰＵ１０２は不揮発性
文字パターン記憶装置１０６内に記憶されている文字パ
ターンをビットスワップ装置１０７とＲＡＭ１０４を使
って接続されている画像形成装置１０８からパターンの
要求が来る前にパターンの変換を自動的に行うことによ
って、画像形成装置１０８の不可増やすことなく、litt
le endian ，big endianの両方のＣＰＵに制御された画
像形成装置との間で文字パターン発生装置を共有するこ
とが可能となる。

【００５５】一方、ステップ（３）の判定で、パターン
の変換が無いと判断された場合には、処理を終了し、画
像形成装置からアクセスに備えて待機状態となる。

【００５６】このように本実施例の文字パターン発生方
法によれば、所定のビット配列方向に従う第１の文字パ
ターンを発生し、画像形成装置１０８からビット配列方
向種別を取得し、該取得した配列種別に応じて第１の文
字パターンまたは第１の文字パターンに所定のビット配
列変換を行った第２の文字パターン（ビットスワップ装
置１０７による）のいずれかを選択して前記画像形成手
段に転送するので、所定のビット配列方向に文字パター
ンを発生する単一の発生手段からビット配列方向が異同
する画像形成手段に所望の文字パターンを共有転送でき
る。

【００５７】上記実施例では、画像形成装置１０８から
文字パターンのアクセスがある前にパターンの変換をビ
ットスワップ装置１０７が行う処理について説明した
が、パターンの量が膨大な場合には、却って処理が増大
させてしまう恐れがあるので、そのような場合には、ア
クセスされたパターンのみの変換を行い、変換したパタ
ーンを不揮発性文字パターン記憶装置１０６に記憶して
おくようにすることによって解決することも可能であ
る。

【００５８】また、図１５に示すように、endian記憶手
段を設けて、画像形成装置からのendianタイプ指示を記
憶しておき、パターン変換の指示を文字パターン発生装
置側で行うように構成してもよい。

【００５９】図１５は本発明の他の実施例を示す文字パ
ターン発生装置の構成を説明するブロック図である。

【００６０】図において、１５０１は文字パターン発生
装置、１５０２は不揮発性文字パターン記憶装置、１５
０３はビットスワップ装置で、endian記憶装置１５０４
からの指示でパターンの変換指示がなされる。endian記
憶装置１５０４は、画像形成装置１５０６からendianの
タイプを取得して記憶している。

【００６１】１５０５は外部インタフェースで、画像形
成装置１５０６と通信して、パターンの転送およびendi
anタイプ情報取得等を行う。

【００６２】このように構成された文字パターン発生装
置において、外部インタフェース１５０５が取得したビ
ット配列方向種別とendian記憶装置１５０４に記憶され
たビット配列方向種別とに応じてビットスワップ装置１
５０３が不揮発性文字パターン記憶装置１５０２に記憶
された第１の文字パターンに所定のビット配列変換を行
って生成下第２の文字パターンまたは第２の文字パター
ンのいずれかを転送手段が画像形成装置１５０６に転送
するするので、不揮発性文字パターン記憶装置１５０２
に記憶された１つの文字パターンを利用して最適な文字
パターンを画像形成手段に高速、かつ効率よく転送する
ことが可能となる。

【００６３】すなわち、endian記憶装置１５０４に画像
形成装置１５０６からの指示を記憶しておき、不揮発性
文字パターン記憶装置１５０２のパターンの変換の指示
をビットスワップ装置１５０３に指示することで、高速
な処理と文字パターン発生装置のコストを下げることが
可能となる。

【００６４】

【発明の効果】以上説明したように、本発明に係る文字
パターン発生方法によれば、所定のビット配列方向に従
う第１の文字パターンを発生し、画像形成手段からビッ
ト配列方向種別を取得し、該取得した配列種別に応じて
第１の文字パターンまたは第１の文字パターンに所定の
ビット配列変換を行った第２の文字パターンのいずれか
を選択して前記画像形成手段に転送するので、発生した
文字パターンのビット配列方向と接続される画像形成手
段のビット配列方向とが相違していても、発生される１
つの共有文字パターンからビット配列方向が異同する画
像形成手段に最適な文字パターンを転送することができ
る。

【００６５】本発明に係る第１の文字パターン発生装置
によれば、取得手段が取得したビット配列方向種別に応
じて転送手段が第１の文字パターンまたは第２の文字パ
ターンのいずれかを選択して前記画像形成手段に転送す
るので、１つの発生手段で発生させた共有文字パターン
からビット配列方向が異同する画像形成手段に最適な文
字パターンを転送することができる。

【００６６】本発明に係る第２の文字パターン発生装置
によれば、取得手段が取得したビット配列方向種別と前
記配列方向種別記憶手段に記憶されたビット配列方向種
別とに応じて転送手段が第１の文字パターンまたは第２
の文字パターンのいずれかを選択して前記画像形成手段
に転送するので、不揮発性記憶手段に記憶された１つの
文字パターンを利用して最適な文字パターンを画像形成
手段に高速、かつ効率よく転送することができる。

【００６７】従って、所定のビット配列方向に文字パタ
ーンを発生する単一の発生手段からビット配列方向が異
同する画像形成手段に所望の文字パターンを共有転送で
きるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例を示す文字パターン発生装置
の構成を説明するブロック図である。

【図２】図１に示した画像形成装置の詳細構成を説明す
るブロック図である。

【図３】本発明の文字パターン発生装置におけるbig en
dianタイプの文字パターンのドット構成を説明する図で
ある。

【図４】本発明の文字パターン発生装置におけるbig en
dianタイプのメモリとレジスタとのビット対応を示す図
である。

【図５】本発明の文字パターン発生装置におけるlittle
endian タイプのメモリとレジスタとのビット対応を示
す図である。

【図６】図２に示した描画バッファ上でのパターン展開
状態を示す図である。

【図７】図２に示した描画バッファから印刷部に転送さ
れるデータの一例を示す図である。

【図８】本発明の文字パターン発生装置におけるbig en
dianタイプの文字パターンのビットシフト処理を示す図
である。

【図９】本発明の文字パターン発生装置におけるメモリ
とレジスタとの対応示す図である。

【図１０】本発明の文字パターン発生装置におけるlitt
le endian タイプの文字パターンのビットシフト処理を
示す図である。

【図１１】本発明に係る文字パターン発生装置における
little endian タイプの文字パターンの一例を示す図で
ある。

【図１２】本発明に係る文字パターン発生装置における
little endian タイプの文字パターンのドットシフト処
理を示す図である。

【図１３】図２に示した描画バッファに展開されるlitt
le endian タイプの文字パターンの展開状態を示す図で
ある。

【図１４】本発明に係る文字パターン発生装置における
文字パターン発生処理手順の一例を示すフローチャート
である。

【図１５】本発明の他の実施例を示す文字パターン発生
装置の構成を説明するブロック図である。

【符号の説明】

１０１ 文字パターン発生装置 １０２ ＣＰＵ １０３ ＲＯＭ １０４ ＲＡＭ １０５ 外部インタフェース １０６ 不揮発性文字パターン記憶装置 １０７ ビットスワップ装置 １０８ 画像形成装置

Claims (3)

【特許請求の範囲】
1. 【請求項１】 所定のビット配列方向に従う第１の文字
   パターンを発生する工程と、前記第１の文字パターンに
   所定のビット配列変換を行って第２の文字パターンを生
   成するビット配列変換工程と、画像形成手段からビット
   配列方向種別を取得する工程と、取得した配列種別に応
   じて第１の文字パターンまたは前記第１の文字パターン
   に所定のビット配列変換を行って生成した第２の文字パ
   ターンのいずれかを選択して前記画像形成手段に転送す
   る工程とを有することを特徴とする文字パターン発生方
   法。
2. 【請求項２】 所定のビット配列方向に従う第１の文字
   パターンを発生する発生手段と、この発生手段が発生し
   た第１の文字パターンを記憶する記憶手段と、接続され
   る画像形成手段からビット配列方向種別を取得する取得
   手段と、前記発生手段により発生された第１の文字パタ
   ーンに所定のビット配列変換を行って第２の文字パター
   ンを生成するビット配列変換手段と、前記取得手段が取
   得したビット配列方向種別に応じて第１の文字パターン
   または第２の文字パターンのいずれかを選択して前記画
   像形成手段に転送する転送手段とを有することを特徴と
   する文字パターン発生装置。
3. 【請求項３】 所定のビット配列方向に従う第１の文字
   パターンを発生する発生手段と、この発生手段が発生し
   た第１の文字パターンを記憶する不揮発性記憶手段と、
   前記不揮発性記憶手段に記憶される第１の文字パターン
   のビット配列方向種別を記憶する配列方向種別記憶手段
   と、接続される画像形成手段からビット配列方向種別を
   取得する取得手段と、前記不揮発性記憶手段に記憶され
   た第１の文字パターンに所定のビット配列変換を行って
   第２の文字パターンを生成するビット配列変換手段と、
   前記取得手段が取得したビット配列方向種別と前記配列
   方向種別記憶手段に記憶されたビット配列方向種別とに
   対応する第１の文字パターンまたは第２の文字パターン
   のいずれかを選択して前記画像形成手段に転送する転送
   手段とを有することを特徴とする文字パターン発生装
   置。