JPH0486961A

JPH0486961A - 塗りつぶしパターン発生装置および発生方法

Info

Publication number: JPH0486961A
Application number: JP2201529A
Authority: JP
Inventors: Naoyuki Kai; 直行甲斐
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-07-31
Filing date: 1990-07-31
Publication date: 1992-03-19
Also published as: US5444834A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、ビットマツプ表示を用いるコンピュータグ
ラフィックスあるいはベクトルフォント処理装置等にお
いて、外枠（アウトライン）で定義される閉曲線内を所
定のパターンで正確に塗りつぶすためのパターン発生方
式に関する。

（従来の技術）外枠情報から塗りつぶしパターンを高速に発生する方式
として次のような方法が考えられる。

・矩形のビットマツプ領域を持つビットマツプメモリを
、Ａ、Ｂの２面分用意する。

・塗りつぶしパターンの外枠情報をラスク化（ドツトパ
ターン化）して、外枠の１点毎の差分を求める。（第２
図参照）・一連のこの差分値をもとに、一定の規則で８面上に塗
りつぶしのためのフラグを作成する。

（第３図（ｂ））・同時にＡ面には、完全な外枠を作成する。

（第３図（ａ））・外枠を作成し終えたら、スキャンライン方向に順次排
他的論理和（以下ＸＯＲとする）をとり（第３図（Ｃ）
　）　、さらにＡ面の外枠データとＯＲ等の理論演算を
取ることで、完全な塗りつぶしパターンを得る。（第３
図（ｄ））（発明が解決しようとする課題）上記方法には、外枠がワークエリア外部、特にＸ方向左
側（即ちスキャンライン方向のスキャンを始める方向）
にはみ出た場合、正しい塗りつぶしが行えないという問
題がある。例えば、第４図（ａ）のような外枠（ＯＬＩ
）の場合、第４図（ｂ）のような不完全な塗りつぶしパ
ターンが発生してしまう。

この問題を解決するためには、外枠がワークエリアから
はみ出す場合、この外枠をいくつかに分割して、はみ出
しの生じる左側の分割部分から塗りつぶしパターンを作
成する方法が考えられる。

この方法では、右側部分での塗りつぶし処理のために、
スキャンライン毎に左側のＸＯＲスキャン結果を保持し
ておき、この結果を右側のＸＯＲスキャンの初期値とす
ることで、正しい塗りつぶしパターンを得ているか、こ
の方法にも次の問題かある。

・本来のワークエリア以外に余分な塗りつぶし処理用の
メモリを必要とする。

・外枠の一部分を塗りつぶしたい場合でも、分割した左
側から順次パターンを作成していく必要かあり、塗りつ
ぶしパターンの発生に要する時間が長くなる。

この発明の目的は、外枠で定義されたパターンがビット
マツプメモリのワークエリアからはみ出す場合でも、正
確な塗りつぶしパターンを高速に発生できる塗りつぶし
パターン発生装置および発生方法を提供することである
。

［発明の構成］（課題を解決するための手段およびその作用）上記目的
を達成するために、この発明では、ビットマツプメモリ
を用い、塗りつぶしパターンのラスク化（ドツトパター
ン化）処理と塗りつぶし処理の２段階の処理を行う。

いま、このビットマツプメモリ中に２つのワクエリア（
同一形状の矩形作業領域）Ａ、Ｂを用意し、各々、Ａ面
、Ｂ面と呼ぶことにする。これらのワークエリアはＮ＊
Ｍドツト（例えば５１２Ｘ１２８ドツト）の解像度をも
つビットマツプ領域で、Ａ、Ｂ各面のデータはＡ　（ｘ
、ｙ）　、Ｂ　（ｘｙ　ｙ）（Ｘ−０，１、・・・・・
・　Ｎ−１、ｙ−ｏ、１、・・・・・・Ｍ−１）とする
。

第一段階の処理では、ラスク化された外枠情報は、一連
の隣合う２点間の差分情報（ｄ　ｘ、　　ｄ　ｙ）で与
えられる（ここでｄｘ、ｄｙは＋１．０゜１の何れかの
値を取る。）。この情報をもとに、例えば第５図に示さ
れるような規則に従って、ワークエリアＢ面上に塗りつ
ぶしのためのフラグを書き込む。この時、もし外枠の描
画点がワークエリアの左側（Ｘ座標が小さい方向）領域
中にあれば、同一のｙ座標を持ちワークエリア内で最も
左の点にフラグを書き込む。

一方、ワークエリアＡ面には、（ｄ　ｘ、　　ｄ　ｙ）
を基に、外枠にあたる点に”１”を書き込む。Ａ面に関
しては、描画点がワークエリアをはみでた場合は、描画
は行わない。

第１図に、ワークエリアの左側に塗りつぶしパターンの
外枠がはみ出た場合の例を示す。第１図（ａ）が外枠を
定義する（ｄ　ｘ、　　ｄ　ｙ）を例示する図で、第１
図（ｂ）はこの第一段階でＡ面に書かれるデータを示し
、第１図（Ｃ）は第一段階でＢ面に書かれるデータを示
す。

全体がワークエリア外左側の領域にはいっているような
閉曲線（第１図（ａ）の０Ｌ２）のフラグはＢ面に書か
れるが、必ず偶数回書かれるため、このフラグをＸＯＲ
でＢ面メモリに書き込む際、最後には消えてしまう。例
えば、第１図（Ｃ）中のＦｌ、Ｆ２．ＦＢの３点は、何
れもフラグが２回書かれ、ＸＯＲの結果として、最終的
には０となる。

第二段階の処理では、各スキャンライン（この例ではＸ
方向）毎に、スキャンライン内で次のように順次ＸＯＲ
を取っていく。

Ｂ　　（０、ｙ）　　ＸＯＲＢ（１、ｙ）−”Ｂ（１、
ｙ）Ｂ　　（Ｌ　　Ｙ）ＸＯＲＢ　　（２、ｙ）−Ｂ（
２、ｙ）Ｂ　　（Ｎ−２、Ｙ’）ＸＯＲＢ　　（Ｎ−１
、ｙ）　　−Ｂ　　（Ｎ−１、ｙ）これにより、第１図
（ｄ）に示すようなパターンか得られる。

Ｂ面メモリの内容はこのままでも塗りつぶしパターンと
して使えるが、さらに別に描画したＡ面の外枠のデータ
との間でＯＲ等の論理演算をとることで、より正確な塗
りつぶしパターン（第１図（ｅ））を得ることができる
。こうして、パターン外枠がワークエリアの左側にはみ
出た場合でも、正しい塗りつぶしパターンが得られるよ
うになる。

（実施例）以下、この発明の実施例を第６図ないし第１３図を参照
して説明する。

この実施例は、パターンの外枠情報が入力されると、外
枠の内部を塗りつぶすパターンを発生する装置である。

パターンの外枠は、第６図に示すように、一連の線分で
定義されている。第６図の例では、パターンの外枠は２
つの閉ループからなり、第一のループは、開始点ＰＯと
頂点Ｐｉ、Ｐ２．Ｐ３．Ｐ４で定義され、第二のループ
は、開始点Ｐ５と他の頂点Ｐ６．Ｐ７からなっている。

パターン中のループ数、ループ中の頂点の数は任意であ
る。

第７図に、この発明の一実施例のハードウェア構成を示
す。この実施例は、ワークエリア用ビットマツプメモリ
であるメモリＡ　（Ａ面メモリ）７５およびメモリＢ（
Ｂ面メモリ）７６と、コマンドＦＩＦＯ７１と、データ
読み出しＦＩＦＯ７７と、ＤＤＡ　（デジタルディファ
レンシャルアナライザ）ブロック７２と、ｄｘｄｙＦ　
ＩＦＯ７３と、ＦＩＬＬ（塗りつぶし）ブロック７４と
からなる。

コマンドＦＩＦＯ７１は、ホストシステム７０から与え
られたコマンドがＦＩＬＬブロック７４内部の各構成に
与えられるまでこのコマンドを保持しておくＦＩＦＯ（
ファーストインファーストアウト型）バッファメモリで
あり、データＦＩＦＯは、最終的に作成された塗りつぶ
しパターンをホストシステム７０に読み出す際に一時保
持しておくためのＦＩＦＯバッファメモリである。

ＤＤＡブロック７２は、塗りつぶしパターンの外枠の直
線をラスク化（ドツトパターン化）し、ｄｘ、ｄｙの値
を発生するブロックである。ここで、ｄｘ、ｄｙは、外
枠の直線をラスク化（即ちビットマツプ上に量子化）し
た際に隣合う２点の座標の差分を表わすもので、ｄｘ、
ｄｙ何れも＋１、Ｏ，−１のいずれかの値を取る。

ｄｘ、ｄｙの値は、次の表１に示すようにコード化され
てＤＤＡブロック７２から出力され、ｄｘｄｙＦ　Ｉ　
ＦＯ７３に送られる。

これ以外のコード化も可能で、例えば次の表２に示すよ
うにｄｘ、ｄｙを組み合わせ、３ビ・ノドでｄｘ、ｄｙ
をコード化しても良い。

Ｘはｄｏｎ’ｔ　ｃａｒｅを表すこの場合、ｄｘ、ｄｙの出力は４ビツトのデータになる
。

ＦＩＬＬブロック７４は、塗りつぶし処理を行うブロッ
クである。

メモリＡ、Ｂは、ともにアドレスｍビットで、１ワード
がｎビットで構成されるメモリである。

ここでｎは２のべき乗であり、以下、主にｎ−１６の場
合で説明する。

メモＩＪ　Ａ　７５　　メモＩＪ　Ｂ　７６　（７）　
各々ハ、２１ｘ＊２１Ｙビツトのビットマツプを構成し
ている（ｌｘ＋　１　ｙ−ｍ＋４で、４はｌｏｇ２ｎ　
）　ｏこのビットマツプ上で、ｘ、Ｘ座標の取り得る値
の範囲は以下のようになる。

メモリＡ、Ｂには同一のアドレスか与えられているが制
御線は別々に与えられ、メモリＡ、Ｂに対するリード／
ライトは個別に行えるようになっている。

アドレスの上位ｘｙビットはＸ座標に対応しており、そ
の下位はＸ座標に対応している。さらに、ワード内の４
ビツトはＸ方向に連続する１６点に対応しており、例え
ば同一のＸ座標で、Ｘ座標が０から１５までの点は、同
一のワード内に格納されている（第１３図参照）。

以下、第８図を参照してＦＩＬＬブロック７４について
詳細に説明する。

第８図はＦＩＬＬブロック７４の構成を示す図で、アド
レス処理部８１、描画処理部８２、データ処理部８３、
および全体の制御を行う制御部８４からなっている。

「アドレス処理部８１の説明」第９図を参照して、アドレス処理部８１を説明する。

アドレス処理部８１には、現在の描画位置のＸ。

Ｘ座標を示すカレントポインタｃ　ｐ　ｘ、　　ｃ　ｐ
　ｙ。

ポインタｃｐｘ、ｃｐｙの内容を更新するインクリメン
タ９１ｘ、９１ｙ、ワークエリアの位置を保持するｘｍ
ｉｎ　、　　ｘｍａｘ　、　　ｙｍｉｎ　、　　ｙａ＋
ａｘレジスタ、メモリＡ、Ｂに与えるアドレスを保持す
るメモリアドレスレジスタｍａがある。

ここでワークエリアとは、ビットマツプメモリ中で実際
に描画および塗りつぶしに用いられる、例えば矩形の領
域である。

ｘｌｌｉｎ　、　　ｘｍａｘは１ｘ−４ビツト（第１３
図参照）　Ｓｙ＋ｎｉｎ　、　　ｙＩＩｌａｘは１ｙビ
ツトで構成され、内容は無符号数（即ち正の数）として
扱う。

カレントポインタＣｐＸ、ｃｐｙは、それぞれ、１ｘ＋
２．１ｙ＋２ビツトで構成され、２の補数の有得号数と
して扱われる。即ち、描画の途中で対象となる座標値か
負の数になっても良い。

カレントポインタのＸ部分ｃｐｘは下位４ビツトがワー
ド内のビットの位置に対応しており、下位４ビツトを除
いた部分をｃｐｘ’　とする。

比較器９０では、ｃｐｘ’　とｘｍｉｎ　、　ｘｍａｘ
　％およびｃｐｙとｙｌｎ　、ｙａ＋ａｘを符号も含め
て比較し、次の条件を満たすとき比較信号ｃｍｐｌＱを
“１”にする。（ここで、ｃｐｘ’　とｘｍｉｎ。

ｘ　ｗａｘはビットレンジが異なるので、ｘｔｔｒｉｎ
、ｘｌｌａＸには上位２ビツトに００を埋めて比較する
。

同様に５ｃｐｙとｙｌｎ　、ｙｍａｘはビットレンジが
異なるのでｙｍｉｎ　、　　ｙｍａｘには、上位２ビツ
トに００を埋めて比較する。）また、比較器は、次の条件を満たすとき、比較信号ｃｍ
ｐＨを１”にする。

また、比較器９０は、次の条件を満たすとき、比較信号
ｃｍｐ２０を“１″にする。

ｃ　ｐ　ｘ’　−ｘｍａｘ　　　　　　　−−−（４）
また、比較器９０は、次の条件を満たすとき、比較信号
ｃｍｐ　２１を“１″にする。

ｃｐｙ　　＝ｙａａｘ　　　　　　　−−−（５）カレ
ントポインタｃｐｘの内容は、外枠描画時には、入力の
ｄｘの値に応して±１され、また塗りつぶし実行時には
、ｘｍｉｎがｃｐｘ’　の部分に転送されるか、あるい
は、＋４される（これは、ポインタｃｐｘ　　が＋１さ
れることに対応する）。

カレントポインタｃｐｙの内容は、外枠描画時には入力
のｄｙＯ値に応じて±１され、また塗りつぶし実行時に
は、ポインタＣｐｙにｙ　ｒＡｉｎか転送されるか、あ
るいは、＋１される。

アドレスレジスタｍａは、上位ｔｙビットのｍａｙと残
りの下位部分のｍａｘからなる。描画のためにメモリア
クセスを行う時に、ｍａｙには、ポインタｃｐｙの内容
が転送される。ｍａｘには、通常の場合ｃｐｘ’の内容
が転送されるが、描画点がワークエリア左側の領域にあ
る場合、即ちＣｍｐＨが“１″のときは、ｃｐｘ’の代
わりにｘ　ｍｉｎか転送される。

アドレス処理部８１からは、ポインタｃｐｘの下位４ビ
ツト、即ちワード内のビット位置を示す部分が、描画処
理部８２に渡される。

「描画処理部８２の説明」描画処理部８２を第１０図により説明する。

描画処理部８２には、新しいｄｘｄｙの値を保持するｎ
ｄｘｄｙレジスタ１０１、古いｄｘｄｙの値を保持する
。ｄｘｄｙレジスタ１０２、塗すつぶし外枠に対応する
閉ループの開始点でのｄｘｄｙの値を保持する５ｄｘｄ
ｙレジスタ１０３′が設けられている。

ｄｘｄｙＦ　ＩＦ０７Ｂより与えられたｄｘｄｙ値は、
ｎｄｘｄｙレジスタ１０１に入り、次にｄｘｄｙの値が
来た時点でｏｄｘｄｙレジスタ１０２に転送される。ル
ープの最初のｄ　ｘ　ｄ　ｙ　（７）値ハ、ｎｄｘｄｙ
レジスタ１０１に入った後、次のｄｘｄｙの値が来た時
点で、ｏｄｘｄｙレジスタ１０２だけでなく、５ｄｘｄ
ｙレジスタ１０３へも転送される。又、後述する閉ルー
プ処理の時には、ｎｄｘｄｙレジスタ１０１の内容がｏ
ｄｘｄｙレジスタ１０２に転送されると同時に、５ｄｘ
ｄｙレジスタ１０３の内容がｎｄｘｄｙレジスタ１゜１
に転送される。

この実施例では、１ワード中に複数の描画点が来る場合
、１点毎ではなく、まとめて１ワ一ド分描画するバッフ
ァリングを行う。

バッファフラッシュ判定部１０４ては、アドレス処理部
８１からのポインタＣｐＸの下位４ビツト（以下これを
ｃｐｂと呼ぶ）の値と、ｄｘｄｙＦ　Ｉ　ＦＯ７３から
のｄｘｄｙの値とから、描画点が１ワードの枠を超えた
かどうかを判定する。具体的には、次の条件を満たすと
き、描画点が、１ワードの範囲を越えたと判定する。

ｄｙ≠０　　　　　　　　　　−一−（６）であるか、
あるいは、ｃｐｂ−Ｑかつ、ｄｘ　−−１−−−（７）であるか、
あるいは、ｃｐｂ−１５かつ、ｄｘ−＋１−−−　（８）上記の条
件を満たした時、さらに、アドレス処理部８１からの比
較信号ｃｍｐｏＯ，ｃｍｐ０１の何れかが”１”であれ
ば、現在の１ワードの描画データをメモリＡ、Ｂに書き
込むためのバファフラッシュ要求信号線を”１”レベル
にして、バッファフラッシュ要求を制御部８４に送り出
す。

フラグ生成回路１００では、ｎｄｘｄｙレジスタ１０１
とｏｄｘｄｙレジスタ１０２の値とから、表３の真理値
表に従って書き込むべきフラグを生成する。

ここで、ＸはＤｏｎ’ｔ　ｃａｒｅ即ち、−１，Ｑ、＋
１の何れでも良いことを表す。また、（新旧のとちらに
於いても）ｄｙ、ｄｙの何れもが°０゛であることは無
いので、これは表３の真理値表から除いている。

なお、表３において、最右列は、第５図のフラグ生成規
則と、対応するフラグとの関係を示している。

塗りつぶしフラグを決定する真理値表として、次の表４
を用いても良い。

表４ビットデコーダ１０５は、４ピツ′トのｃｐｂをデコー
ドして、１ビツトだけ”１”である１６ビットの信号を
作るデコーダであるが、表５の真理値表に示すように、
比較信号ｃｍｐＨが”１”の時、即ち、描画かワークエ
リア外の左側領域にあるときは、常に出力のビット０が
”１“になる。

表５前述のようにｃｍｐ　１１が”１”のときは、アドレス
レジスタのＸ部分ｍａｘ　　にはワークエリアの左端で
あるｘ　ｗｉｎの値が入り、１ワード内の描画点は、１
ワードの中で最も左側になるので、結局描画はワークエ
リアの左端の点に対して行われることになる。

描画バッファｐｂａ、ｐｂｂは、１ワ一ド分の描画デー
タを保持する各々１６ビツトのレジスタである。

１つのｂｘｄｙのデータを受は取ると、ビットデコーダ
１０５の出力で指定されるバッファｐｂａ、ｐｂｂ内の
ビット位置のデータが変更を受ける。すると、Ａ面周の
バッファｐｂａは該当ビットが”１”になり、Ｂ面用の
バッファｐｂｂは、該当ビットに対して、フラグ生成回
路１００の出力のフラグ値をＸＯＲ書きする。即ち、フ
ラグの値が“１”であれば該当ビットを反転し、フラグ
の値が”０”であれば該当ビットを変更しない。

バッファフラッシュ要求か出た時点で描画バッファｐｂ
ａ、ｐｂｂの内容がデータ処理部８３に転送されると、
転送内容とメモリＢからのり−ドデータとの間で後述の
演算か施され、メモリＡ。

Ｂに演算結果が書き込まれる。

描画バッファｐｂａ、ｐｂｂの内容は、データ処理部８
３への転送が済んだ後、全ビット”０”にクリアされる
。

「データ処理部８３の説明」データ処理部８３は、第１１図に示すように、メモリＡ
７５に対する入力レジスタｄａｉｌｌ〕および出力レジ
スタｄａｏｌ１２と、メモリＢ７６に対する入力レジス
タｄｂｉｌ１３および出力レジスタｄｂｏｌ　１４と、
ホストシステム７０へのデータ転送のためのデータレジ
スタｄｒｌ１５と、演算部１１０とから構成される。

演算部１１０は、制御部８４からの２本の制御信号ＦＯ
ＰＯ，ＦＯＰＩの内容と、描画処理部８２の動作に応じ
て次のように機能する。

＊描画時（ＦＯＰＯ−０′）次のように、Ａ面については、バッファｐｂａの内容と
メモリＡからのリードデータとＯＲを取り、ｄａｏｌ１
２に書き込む。また、８面については、バッファｐｂｂ
の内容とメモリＢからのリードデータとのＸＯＲを取り
、その結果をｄｂ。

］１４に書き込む。

ｄａｔ　（０）　　ＯＲｃｐａ　（０）　　−”　ｄａ
ｏ　（０）ｄａｔ　（１）　　ＯＲｃｐａ　（１）　　
＝　ｄａｏ　（１）ｄａｔ（１５）　　　ＯＲｃｐａ　
　（１５）−”　　ｄａｏ（１５）ｄｂｉ　　（０）　
　ＸＯＲｃｐｂ　　（０）　　−”　　ｄｂｏ　　（０
）ｄｂｉ　　（１）　　ＸＯＲｃｐｂ　　（１）　　−
”　　ｄｂｏ　　（１）ｄｂｉ（１５）　　ＸＯＲｃｐ
ｂ　　（１５）−”　　ｄｂｏ（１５）＊塗りつぶし演
算時（ＦＯＰＯ−“１”）メモリＡＢからのリードデー
タと演算部１１０内部の１ビツト０ＦＦ（フリップフロ
ップ）の出力であるＦＤＡＴＡとから、１ワ一ド分の塗
りつぶしパターンデータを作成し、このデータをレジス
タｄｒｌ１５に書き込み、ＦＤＡＴＡを更新する。また
、メモリＡ、Ｂをクリアするために、ｄａｏｌ１２とｄ
ｂｏｌ１４には全ビットに”０”を書き込む。

（ＰＤＡＴＡ　ＡＮＤ　ＰＯＰＬ）　ＸＯＲｄｂｉ（０
）　−＞　ｔｍｐ（０）ｔＩＩｌｐ（０）　ＸＯＲｄｂ
ｉ（１）　　　　　　　−＞　ｔｍｐ（１）ｔｃｐ（１
）　ＸＯＲｄｂｉ（２）　　　　　　　−＞　ｔｉｐ（
２）ｔｒＡｐ（１４）　　ＸＯＲｄｂｉ（１５）　　　
　　　　　−＞　ｔｎｐ（１５）ｔｍｐ（０）ＯＲｄａ
ｉ（０）　　　　　　　　　　−＞　ｄｒ（０）ｔＩｌ
ｌｐ（１）　　ＯＲｄａｔ（１）　　　　　　　　　　
−＞　ｄｒ（１）ｔａｐ（１５）　　ＯＲｄａｉ（１５
）　　　　　　　　　　　　−＞　　ｄｒ（１５）ｔａ
ｐ（１５）　　　　　　　　　　　　　　　　　　−）
ＦＤＡＴＡここでｔｍｐは中間の信号線である。

制御線ＦＯＰ　１は、ワークエリアの左端のワードの処
理時には“０“となり、それ以外の場合は“１　“とな
る。

上記の後半の演算により、外枠上の点は全て塗りつぶし
パターンに含まれることになる。

一方、この演算を次のように変えて、塗りつぶしパター
ンが外枠上の点を全く含まないようにする変形も考えら
れる。（ここで、−は論理否定を表す。）ｔａｐ（０）　ＡＮＤ　−ｄａｉ（０）　　　　　　−
＞　ｄｒ（０）ｔａｐ（１）ＡＮＤ　−ｄａｔ（１）　
　　　　　−＞　ｄｒ（１）とパラメタの対を順次与え
ることで制御する。

コマンド　　　パラメタｔｍｐ（１５）ＡＮＤ　　−ｄａｔ（１５）　　　　　
　　　−＞　　ｄｒ（１５）「全体の制御」以上の構成により、第７図の装置全体は次のように動作
する。

外部からは、この装置には次の形式のコマンドコマンド
は、ている。

例えば次の表６のように定義され表６外部より書き込まれたこれらのコマンドは、コマンドＦ
ＩＦＯ７１に入り、内部の処理の進行に応じて、各ブロ
ックに渡される。

第７図の装置を用いて、文字（ベクトルフォント）等の
塗りつぶしパターンを発生するだめの手順を以下に説明
する。

（１〉まず、表６のワークエリアセット１ないし４のコ
マンドにより、ワークエリアをセットする。

これにより、塗りつぶしブロック内アドレス処理部８１
のｘｍｉｎ　、　　ｘｍａｘ　、　　ｙｍｉｎ　、　　
ｙｍａｘレジスタに値かセットされる。

（２）次に、クリアコマンドにより、メモリＡ。

Ｂのワークエリア内に”０”を書き込む。クリアコマン
ドの開始時には、カレントポインタｃｐｘｃｐｙにｘｍ
ｉｎ　、　　ｙｍｊｎの値が転送され、Ｃｐｘ′に順次
“１”を足しながら、メモリに”０”を書き込んでいく
。］ライン分のクリアが終了すると、比較信号ｃｍｐ２
０が”１”になる。

制御部８４は、この信号ｃｍｐ２０により、１ライン分
の動作の終了を判定し、ｃｐｘ’　に再度ｘ　ｗｉｎを
転送し、ｃｐｙの値を”１”増やす。ワークエリア全体
のクリアか終了すると、比較信号ｃｍｐ２０．ｃｍｐ２
１の両方が”１”になり、制御部８４はこれによりコマ
ンドの処理を停止する。

（３）次に移動コマンドを２回与えることで、パラメタ
のＸ及びｙ座標を、アドレス処理部８１内のポインタｃ
ｐｘ、（：Ｉ）Ｙにセットする。

（４）次に直線コマンドを与える。このコマンドにより
、ＤＤＡブロック７２が、直線を量子化した、ｄｘｄｙ
の値を順次発生し、これをｄｘｄｙＦＩＦＯ７３に書き
込んでいく。

（５）ＦＩＬＬブロック７４は、ｄｘｄｙＦＩＦ０７３
中に値があれば、それを順次取り込んでいく。ＦＩＬＬ
ブロック７４内の描画処理部８２では、取り込んだｄｘ
、ｄｙの値をｎｄｘｄｙレジスタ１０１に入れる。２つ
目のｄｘｄｙを取り込んだ際に、ｎｄｘｄｙレジスタ１
０１の内容が、５ｄｘｄｙレジスタ１０３およびｏｄｘ
ｄｙレジスタ１０２に転送される。

次に、ｎｄｘｄｙレジスタ１０１およびｏｄｘｄｙレジ
スタ１０２の内容に基づきフラグ生成回路１００で求め
られる塗りつぶしフラグの値を用いて、描画バッファｐ
ｂａ、ｐｂｂの内容を更新する。

ｄｘｄｙ取り込みの３つ目以降では、ｎｄｘｄｙレジス
タ１０１の内容はｏ　、ｄ　ｘ　ｄ　ｙレジスタ１０２
へのみ転送され、５ｄｘｄｙレジスタ１０３の値は保持
される。描画バッファｐｂａ、ｐｂｂの内容の更新は２
つ目の場合と同様に行う。

一連のｄｘｄｙＯ値により、描画点が描画バッファｐｂ
ａ、ｐｂｂの１ワードの範囲を越えた場合、もし、比較
信号ｃｍｐ００．ｃｍｐ０１の何れかが”１”であれば
（即ち、描画点がワークエリア内にあるか、或いはワー
クエリア外の左側領域にあれば）、描画バッファｐ　ｂ
　ａ、　　ｐ　ｂ　ｂの内容を、前述のように、メモリ
のＡ、Ｂ面のデータ間で演算して、メモリＢに書き込む
。

以下、１つの閉曲線を構成する直線の数だけ、（４）、
（５）のステップを繰り返す。

（６）次の閉曲線の描画のために、移動コマンドを出し
た際、前の閉曲線描画のときに描画していなかった閉曲
線の開始点の描画が行なわれる。この時、ｎｄｘｄｙレ
ジスタ１０１の内容がｏｄｘｄｙレジスタ１０２に転送
され、５ｄｘｄｙレジスタ１０３の内容がｎｄｘｄｙレ
ジスタ１０１に転送される。

この新しいｎｄｘｄｙレジスタ１０１とｏｄｘｄｙレジ
スタ１０２の内容を用いて、描画フラグが求められる。

すると描画バッファｐｂａ、ｐｂｂが更新され、求めら
れたフラグがワークメモリＢにも書き込まれる。

（７）全ての閉曲線の描画が終了したら、塗りつぶしコ
マンドが与えられ、これにより、制御部８４が塗りつぶ
し動作を起動する。塗りつぶしコマンドの開始時には、
クリアコマンドと同様に、カレントポインタＣｐＸ’　
、Ｃｐｙ　にｘｍｉｎ、ｙｗｉｎの値が転送される。ポ
インタｃｐｘ’　に順次１”を加えながら、１ワ一ド単
位で塗りつぶし動作を行っていく。

すると、ＦＩＬＬブロック７４内のデータ処理部８３の
説明のところで述べたように１ワードの塗りつぶしパタ
ーンが得られ、これか、データＦＩＦＯ７７に送られる
。

比較信号ｃｍｐ２０が“１”になると、１ライン分の塗
りつぶし処理か終了し、再びポインタＣｐｘ　　にｘ　
ｍｉｎが転送され、ポインタｃｐｙの値が”１”増やさ
れ、次のラインの処理が開始される。

比較信号ｃｍｐ２０□　ｃｍｐ２１の両方が”１になる
と、ワークエリア全体の処理が終了し、塗りつぶしコマ
ンドの処理を終える。

（８）塗りつぶしコマンドでデータＦＩＦＯ７７に書き
込まれた塗りつぶしデータは順次読み出され、こうして
外部のホストシステム７０は塗りつぶしパターンを得る
。

この実施例では、１ワードが１６ビツトで構成されるメ
モリ構成をメモリＡ、Ｂに採用したが、これは、他の構
成であってもよい。

また、Ａ、Ｂ面のワークメモリを別々のメモリとして説
明したか、これらは物理的には同一のメモリであっても
よく、アドレスの一部（例えば最上位ビット）でＡ、Ｂ
面を区別し、Ａ、Ｂ面を順次アクセスするような構成に
してもよい。

さらに、Ｂ面のみの構成とし、塗りつぶし時に、Ａ面と
の論理演算（ＯＲなど）を取らないようにしてメモリの
必要量を減らす実施形態も可能である。

なお、ワークエリアの形状は、長方形に限定されるもの
でなく、第１２図のワークエリア（１）、（２）で示す
ような形状でもよい（スキャン方向である上下の２辺か
平行であれば、左右２辺の形状は任意である）。

また、第８図の描画処理部８２および（または）データ
処理部８３は、高速のＣＰＵを用いたソフトウェアによ
り具体化することもできる。ソフトウェア処理だとハー
ドウェアによる塗りつぶしくＸＯＲ処理）よりも処理速
度の点で不利であるが、そのかわり、塗りつぶしパター
ンをソフトウェアで自由に決定（変更）できる利点が得
られる。

塗りつぶし処理をソフトで行なうにせよハードで行なう
にせよ、塗りつぶし外枠かワークエリア外のスキャン開
始方向にはみてる場合でも、本願発明により、ワークエ
リア以上の余分なメモリを使わずに、完全な塗りつぶし
パターンが得られる。

［発明の効果］この発明によれば、外枠情報から塗りつぶしパターンを
得る際に、パターン外枠かワークエリアとして用いるメ
モリのエリアからはみ出した場合でも、ワークエリア分
を超える余分な大きさのメモリを必要とせずに、正しい
塗りつぶしパターンが高速に得られる。

【図面の簡単な説明】

第１図はこの発明による塗りつぶしパターン生成過程を
説明する図；第２図はパターンの外枠をラスク化してえられる外枠の
１点毎の差分ｄｘ、ｄｙを説明する図；第３図は２つの
ワークメモリを用いた塗りつぶしを説明する図；第４図は本願発明が適用されない場合に生じる不完全な
塗りつぶしを説明する図；第５図はこの発明における塗りつぶしフラグ生成規則の
一例を説明する図；第６図は塗りつぶしパターンの外枠の構成を説明する図
；第７図はこの発明の一実施例に係る塗りつぶしパターン
発生装置の構成を示すブロック図；第８図は第７図の装
置中のＦＩＬＬブロックの内部構成を示すブロック図；第９図は第８図中のアドレス処理部の構成を示すブロッ
ク図；第１０図は第８図中の描画処理部の構成を示すブロック
図；第１１図は第８図中のデータ処理部の構成を示すブロッ
ク図；第１２図は長方形以外のワークエリアの形状を例示する
図；第１３図はビットマツプ上のドツトの並びと１ワードデ
ータとの対応を例示する図である。７０−ｍ−ホストシステム；７１−−−コマンドＰ　Ｉ
Ｆｏ　、７２−−−ＤＤＡブロックニア３−−−ｄｘｄ
ｙＦ　ＩＦＯ；　７４−−−Ｆ　Ｉ　ＬＬブロック　７
５−−−Ａ面メモリ；７ロ一−−Ｂ面メモリ、８１−−
−アドレス処理部；８２−−一描画処理部；８３−−−
データ処理部；８４−制御部、９０−−一比較器；９１
ｘ、９１ｙ−インクリメンタ、１００−−−フラグ生成
回路：１０１−−−ｎｄｘｄｙレジスタ；１０２−−−
ｏｄｘｄｙレジスタ；１０３−−−ｓｄｘｄｙレジスタ
、１０４−−−バッファフラッシュ判定部：１０５−一
−ビットデコーダ；１１０−−−演算部；１１１．１１
３−−一人カレジスタ；１１２．１１４−−一出力レジ
スタ、　１１５−ｍ−データレジスタ出願人代理人　弁理士　鈴　江　武　彦第図第３図第２図第４図 −ｍｍ〉）

Claims

【特許請求の範囲】

（１）ビットマップ上において量子化された外枠のデー
タから塗りつぶしのためのフラグ情報を求め、外枠のフ
ラグ情報を塗りつぶし作業用ワークメモリに書き込んだ
後、ビットマップ上のスキャン方向に塗りつぶしパター
ンを得るものにおいて、塗りつぶしのための描画点がワ
ークメモリのワークエリア外部でかつスキャンライン上
スキャン開始方向にあるときに、ワークエリアのスキャ
ン開始点に塗りつぶしのためのフラグを書き込む手段を
備え、外枠がワークエリアの外部に出た場合であっても
ワークエリア中の外枠内を正確に塗りつぶすパターンを
発生するように構成したことを特徴とする塗りつぶしパ
ターン発生装置。
（２）前記ワークメモリは２つのメモリエリアＡ、Ｂを
有し、前記メモリエリアＡには前記量子化された外枠デ
ータに基づき外枠を構成して書き込み、前記メモリエリ
アＢには、前記塗りつぶしフラグ情報について前記スキ
ャン方向に順次排他的論理和を取ったデータを書き込み
、さらに前記メモリエリアＡ、Ｂ間で相互に対応する位
置のデータ間で所定の論理演算を取り、その論理演算結
果を塗りつぶしパターンとして用いることを特徴とする
特許請求の範囲第１項に記載の塗りつぶしパターン発生
装置。
（３）前記メモリエリアＡ、Ｂ間で行なわれる前記所定
の論理演算が、論理和演算を含むことを特徴とする特許
請求の範囲第２項に記載の塗りつぶしパターン発生装置
。
（４）所定のワークエリアを持つビットマップメモリと
、アドレス処理部と、描画処理部と、データ処理部とを
用い、第一段階の処理として塗りつぶしパターンの外枠
データをビットマップ上に量子化した一連の隣接点の間
の座標の差分を求め、この差分のデータに基づき前記ア
ドレス処理部で描画アドレスを生成し、この差分データ
に基づき前記描画処理部で塗りつぶしフラグを生成し、
前記データ処理部により、前記描画アドレスで指定する
メモリ番地に、このメモリ番地のデータと前記塗りつぶ
しフラグとの排他的論理和演算結果を書き込み、第二段
階の処理として前記ワークエリアにおいて、前記ビット
マップメモリのスキャン方向にスキャンライン上のデー
タの排他的論理和を順次取って塗りつぶしパターンを作
成するものにおいて、前記ワークエリア外のスキャンラ
イン上でスキャンライン開始方向に塗りつぶし描画点が
あることを前記第一段階での描画アドレスが示す場合に
、塗りつぶし処理開始点を、そのスキャンライン上で前
記ワークエリア内のスキャン開始点に変えることを特徴
とする塗りつぶしパターン発生方法。