JPH0795346B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0795346B2 JPH0795346B2 JP63042750A JP4275088A JPH0795346B2 JP H0795346 B2 JPH0795346 B2 JP H0795346B2 JP 63042750 A JP63042750 A JP 63042750A JP 4275088 A JP4275088 A JP 4275088A JP H0795346 B2 JPH0795346 B2 JP H0795346B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- data
- search
- mask
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Generation (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は表示メモリを管理し図形を描画する画像処理装
置に関し、特にそのような処理装置に設けられて図形の
境界を検索する境界検索回路に関する。
置に関し、特にそのような処理装置に設けられて図形の
境界を検索する境界検索回路に関する。
画像処理装置の機能の一つに閉ループによって規定され
た図形の内部又は外部を任意の模様で塗りつぶす機能が
ある。そのためには、その図形の境界を検索する必要が
ある。ディスプレイの表示画面の１ドットは表示メモリ
の１ビットにそれぞれ対応しているので、表示メモリの
内容を１ワード単位で読み出し各ワードにおける各ビッ
トのデータを検出して図形の境界を検索している。
た図形の内部又は外部を任意の模様で塗りつぶす機能が
ある。そのためには、その図形の境界を検索する必要が
ある。ディスプレイの表示画面の１ドットは表示メモリ
の１ビットにそれぞれ対応しているので、表示メモリの
内容を１ワード単位で読み出し各ワードにおける各ビッ
トのデータを検出して図形の境界を検索している。
従来技術による図形境界検索は次のようにして行なわれ
ていた。
ていた。
（１）境界検索の開始点を与えこの開始点で指定される
ビットを有する１ワードのデータを表示メモリから読み
出しビットシフト命令を用いて開始点で指定されるビッ
トのデータが「１」であるか「０」であるかを判定す
る。「１」であれば開始点を図形の境界であると見なし
て検索を中止しエラーメッセージ等を行なう。これは図
形の左端境界および／又は右端境界を確定できないため
である。
ビットを有する１ワードのデータを表示メモリから読み
出しビットシフト命令を用いて開始点で指定されるビッ
トのデータが「１」であるか「０」であるかを判定す
る。「１」であれば開始点を図形の境界であると見なし
て検索を中止しエラーメッセージ等を行なう。これは図
形の左端境界および／又は右端境界を確定できないため
である。
（２）「０」である場合には、検索開始点で指定される
ビットを含む１ワードのうち、検索開始点で指定される
ビットから左端にあるビット（LSB）までの中に「１」
を記憶しているビットがあるかどうかを、ビットシフト
命令を使用して１ビットごとに判定する。
ビットを含む１ワードのうち、検索開始点で指定される
ビットから左端にあるビット（LSB）までの中に「１」
を記憶しているビットがあるかどうかを、ビットシフト
命令を使用して１ビットごとに判定する。
（3-A）「１」を記憶しているビットを検出した場合に
は、そのビット位置を左端境界とする。そして、検索開
始点から右方向への検索に入る。
は、そのビット位置を左端境界とする。そして、検索開
始点から右方向への検索に入る。
（3-B）一方、「１」を記憶しているビットが検出され
なかった場合には、そのワードの左側に隣接する１ワー
ドの内容を新たに読み出す。読み出したワードの右端ビ
ット（MSB）から左端ビット（LSB）に至るまでビットシ
フト命令を使用して各ビットの内容が「１」であるか
「０」であるかを判定する。
なかった場合には、そのワードの左側に隣接する１ワー
ドの内容を新たに読み出す。読み出したワードの右端ビ
ット（MSB）から左端ビット（LSB）に至るまでビットシ
フト命令を使用して各ビットの内容が「１」であるか
「０」であるかを判定する。
（3-C）「１」を記憶しているビットが検出されなかっ
た場合は、更に左側に隣接するワードを新たに読み出
し、同様の処理を行なう。以後、「１」を記憶している
ビット検出するまで繰り返す。かくして左端境界が検出
される。
た場合は、更に左側に隣接するワードを新たに読み出
し、同様の処理を行なう。以後、「１」を記憶している
ビット検出するまで繰り返す。かくして左端境界が検出
される。
（4-A）次に右端境界の検索を行なう。検索開始点で指
定されたビットからこのビットを含むワードの右端ビッ
ト（MSB）の中に「１」を記憶しているビットを検出す
る。
定されたビットからこのビットを含むワードの右端ビッ
ト（MSB）の中に「１」を記憶しているビットを検出す
る。
（4-B）そのようなビットが検出されないときは、右側
に隣接しているワードの内容を読み出し「１」を記憶し
ているビットをビットシフト命令を使用して検出する。
以下同様の処理を繰り返し右端境界を検索する。
に隣接しているワードの内容を読み出し「１」を記憶し
ているビットをビットシフト命令を使用して検出する。
以下同様の処理を繰り返し右端境界を検索する。
かくして、図形の境界が検索される。
しかしながら、この境界検索方式では、「１」を記憶し
ているビットを見つけるために、ビットシフト命令を使
用して１ビットごとにそのデータを判定している。この
ため、かなり長い処理時間を必要としている。例えば10
00ビット間境界点が出現しない場合には1000回もビット
シフト命令およびデータ判定の処理を行なわない。
ているビットを見つけるために、ビットシフト命令を使
用して１ビットごとにそのデータを判定している。この
ため、かなり長い処理時間を必要としている。例えば10
00ビット間境界点が出現しない場合には1000回もビット
シフト命令およびデータ判定の処理を行なわない。
本発明の目的は、高速で境界検索を実行して得る境界検
索手段を備えた画像処理装置を提供することにある。
索手段を備えた画像処理装置を提供することにある。
本発明による画像処理装置は、Ｎビットでなりそのうち
のＭビット（０≦Ｍ≦Ｎ−１）がマスクデータを有する
マスク情報を発生する手段と、このマスク情報と表示メ
モリから読み出したＮビットの表示データとを受け前記
マスク情報のうちの前記マスクデータをもたないビット
に対応するビットの表示データを出力する手段と、出力
された各ビットの表示データを検出しこれらのうちの所
定の論理レベルを有するビットに関連するビット位置情
報を発生する手段とを備える。
のＭビット（０≦Ｍ≦Ｎ−１）がマスクデータを有する
マスク情報を発生する手段と、このマスク情報と表示メ
モリから読み出したＮビットの表示データとを受け前記
マスク情報のうちの前記マスクデータをもたないビット
に対応するビットの表示データを出力する手段と、出力
された各ビットの表示データを検出しこれらのうちの所
定の論理レベルを有するビットに関連するビット位置情
報を発生する手段とを備える。
上記マスク情報においてマスクデータを有するビットの
数および／又は位置は制御データによって可変できる。
検索開始点で指定されるビットを有する１ワードの処理
に際しては、まず、そのビットの位置と対応する位置の
ビット以外のすべてのビットがマスクデータを有するよ
うなマスク情報が発生される。したがって、検索開始点
では指定されるビットのデータだけが位置情報発生手段
に供給される。このビットのデータが所定の論理レベル
としての「１」をとっているならば、その情報が直ちに
得られ境界検索を中止できる。「０」であるならば、左
および右方向の境界検索がスタートする。この場合、マ
スク情報は、少なくとも検索開始点で指定されるビット
位置に対応する位置の隣りのビットから左又は右端のビ
ットまでがマスクデータをもつ。したがって検索開始点
で指定されるビットを有するワードの中に「１」のビッ
トがあればそのビットに関連する位置情報が得られる。
このワードの中に境界が存在しないときは、隣接する１
ワードが読み出される。この場合は、マスク情報のすべ
てのビットはマスクデータをもたない。したがって、読
み出された１ワードのすべてのビットはデータは位置情
報発生手段に供給され、「１」を記憶しているビットが
あれば、そのビットに関連する位置情報が発生される。
かくして、図形の境界検索が短時間のうちに終了する。
数および／又は位置は制御データによって可変できる。
検索開始点で指定されるビットを有する１ワードの処理
に際しては、まず、そのビットの位置と対応する位置の
ビット以外のすべてのビットがマスクデータを有するよ
うなマスク情報が発生される。したがって、検索開始点
では指定されるビットのデータだけが位置情報発生手段
に供給される。このビットのデータが所定の論理レベル
としての「１」をとっているならば、その情報が直ちに
得られ境界検索を中止できる。「０」であるならば、左
および右方向の境界検索がスタートする。この場合、マ
スク情報は、少なくとも検索開始点で指定されるビット
位置に対応する位置の隣りのビットから左又は右端のビ
ットまでがマスクデータをもつ。したがって検索開始点
で指定されるビットを有するワードの中に「１」のビッ
トがあればそのビットに関連する位置情報が得られる。
このワードの中に境界が存在しないときは、隣接する１
ワードが読み出される。この場合は、マスク情報のすべ
てのビットはマスクデータをもたない。したがって、読
み出された１ワードのすべてのビットはデータは位置情
報発生手段に供給され、「１」を記憶しているビットが
あれば、そのビットに関連する位置情報が発生される。
かくして、図形の境界検索が短時間のうちに終了する。
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明の一実施例を示すブロック図である。シ
ーケンサ１は表示メモリ８を管理しかつCRT9の表示画面
に図形を描画する。CRT9の表示画面の１ドットは表示メ
モリ８の１ビットにそれぞれ対応している。表示メモリ
８の１ワードは16ビットで構成されている。シーケンサ
１は図示しないホストプロセッサから塗りつぶし命令を
受けると、本発明に従って設けられた第１および第２の
レジスタ２および３、マスク情報発生回路４、第１ない
し第16のマスクゲート５−０ないし５−15、位置情報発
生器６、ならびに表示メモリ制御回路７を用いて、塗り
つぶすべき図形の境界を検索する。
ーケンサ１は表示メモリ８を管理しかつCRT9の表示画面
に図形を描画する。CRT9の表示画面の１ドットは表示メ
モリ８の１ビットにそれぞれ対応している。表示メモリ
８の１ワードは16ビットで構成されている。シーケンサ
１は図示しないホストプロセッサから塗りつぶし命令を
受けると、本発明に従って設けられた第１および第２の
レジスタ２および３、マスク情報発生回路４、第１ない
し第16のマスクゲート５−０ないし５−15、位置情報発
生器６、ならびに表示メモリ制御回路７を用いて、塗り
つぶすべき図形の境界を検索する。
第10図（Ａ）に塗りつぶすべき図形の一例を示す。この
図形の境界は太い線100で示されその内側領域101が任意
の模様で塗りつぶされるとする。第10図（Ｂ）は第10図
（Ａ）で示した図形の１つの水平ラインLaとその上下に
位置する水平ラインLa+1,La-1とにおける表示メモリ８
の各ワードのデータマップの拡大図であり、同図（Ｃ）
は他の水平ラインLbとその上下に位置する水平ラインL
b+1,Lb-1とにおける表示メモリ８の各ワードのデータマ
ップの拡大図である。各ワードにおいて左端のビットが
最下位ビットである。第10図（Ｂ），（Ｃ）で×印は
「１」でも「０」でもよいことを示す。
図形の境界は太い線100で示されその内側領域101が任意
の模様で塗りつぶされるとする。第10図（Ｂ）は第10図
（Ａ）で示した図形の１つの水平ラインLaとその上下に
位置する水平ラインLa+1,La-1とにおける表示メモリ８
の各ワードのデータマップの拡大図であり、同図（Ｃ）
は他の水平ラインLbとその上下に位置する水平ラインL
b+1,Lb-1とにおける表示メモリ８の各ワードのデータマ
ップの拡大図である。各ワードにおいて左端のビットが
最下位ビットである。第10図（Ｂ），（Ｃ）で×印は
「１」でも「０」でもよいことを示す。
第１図に戻って、シーケンサ１は図示しないホストプロ
セッサから塗りつぶし命令と共に境界検索開始点の情報
を受けとる。シーケンサ１はまず境界検索開始点のビッ
ト「１」か「０」かを判別する。このために、シーケン
サ１は表示メモリ制御回路７に境界開始点で指定される
ビットを有する１ワードのデータを表示メモリ８から読
み出すように指示する。これに応答して、表示メモリ制
御回路７はそのワードのアドレスをアドレスバス71に出
力し表示メモリ８からのそのワードのデータをデータバ
ス72を介して入力する。境界検索開始点で指定されたビ
ットを有する１ワードの16ビットのデータMD0ないしMDF
は第１ないし第16のマスクゲート５−０ないし５−15に
それぞれ供給される。この後、シーケンサ１は、境界検
索開始点で指定されたビットの位置を示すデータを第１
および第２のマスクレジスタ2,3に書き込む。１ワード
が16ビットで構成されるので、マスクレジスタ2,3には
それぞれ４ビット構成のデータが書込まれる。マスクレ
ジスタ2,3の内容はマスク情報発生回路４にされる。
セッサから塗りつぶし命令と共に境界検索開始点の情報
を受けとる。シーケンサ１はまず境界検索開始点のビッ
ト「１」か「０」かを判別する。このために、シーケン
サ１は表示メモリ制御回路７に境界開始点で指定される
ビットを有する１ワードのデータを表示メモリ８から読
み出すように指示する。これに応答して、表示メモリ制
御回路７はそのワードのアドレスをアドレスバス71に出
力し表示メモリ８からのそのワードのデータをデータバ
ス72を介して入力する。境界検索開始点で指定されたビ
ットを有する１ワードの16ビットのデータMD0ないしMDF
は第１ないし第16のマスクゲート５−０ないし５−15に
それぞれ供給される。この後、シーケンサ１は、境界検
索開始点で指定されたビットの位置を示すデータを第１
および第２のマスクレジスタ2,3に書き込む。１ワード
が16ビットで構成されるので、マスクレジスタ2,3には
それぞれ４ビット構成のデータが書込まれる。マスクレ
ジスタ2,3の内容はマスク情報発生回路４にされる。
第２図に示すように、マスク情報発生回路４は第１およ
び第２のマスクROM41および42と16個のANDゲートで構成
されるANDゲート回路43とを有する。第１のマスクレジ
スタ２の内容は第１のマスクROM41のアドレス情報とし
て供給され、第２のマスクレジスタ３の内容は第２のマ
スクROM42のアドレス情報として供給される。第１のマ
スクROM41は、４ビットのアドレス情報“0"ないし“F"
の夫々に対して第３図（Ａ）に示す16ビットの出力X0な
いしX15を発生し、第２のマスクROM42は４ビットのアド
レス情報“0"ないし“F"の夫々に対して第３図（Ｂ）に
示す16ビットのY0ないしY15を発生する。第１のマスクR
OM41の16ビット出力X0ないしX15の各々はANDゲート回路
43の16個のANDゲートの各々の第１の入力端子に供給さ
れ、第２のマスクROM42の16ビット出力Y0ないしY15は16
個のANDゲートの各々の第２の入力端子に供給される。A
NDゲート回路43からの16ビットの出力がマスク情報４−
０ないし４−Ｆとして発生される。検索開始点で指示さ
れるビットの位置データが“A"であるとすると、第３図
（Ａ）および（Ｂ）から明らかなように、マスク情報デ
ータ４−０ないし４−Ｆは“0000 0000 0010 0000"とな
る。すなわち、マスク情報のうちＡ番目のビット４−Ａ
以外のすべてのビット４−０ないし４−９および４−Ｂ
ないし４−Ｆがマスクデータ“0"を取り、“A"番目のビ
ット４−Ａだけが非マスクデータ“1"を取る。マスク情
報データ４−０ないし４−Ｆはマスクゲート５−０ない
し５−15にそれぞれ供給される。
び第２のマスクROM41および42と16個のANDゲートで構成
されるANDゲート回路43とを有する。第１のマスクレジ
スタ２の内容は第１のマスクROM41のアドレス情報とし
て供給され、第２のマスクレジスタ３の内容は第２のマ
スクROM42のアドレス情報として供給される。第１のマ
スクROM41は、４ビットのアドレス情報“0"ないし“F"
の夫々に対して第３図（Ａ）に示す16ビットの出力X0な
いしX15を発生し、第２のマスクROM42は４ビットのアド
レス情報“0"ないし“F"の夫々に対して第３図（Ｂ）に
示す16ビットのY0ないしY15を発生する。第１のマスクR
OM41の16ビット出力X0ないしX15の各々はANDゲート回路
43の16個のANDゲートの各々の第１の入力端子に供給さ
れ、第２のマスクROM42の16ビット出力Y0ないしY15は16
個のANDゲートの各々の第２の入力端子に供給される。A
NDゲート回路43からの16ビットの出力がマスク情報４−
０ないし４−Ｆとして発生される。検索開始点で指示さ
れるビットの位置データが“A"であるとすると、第３図
（Ａ）および（Ｂ）から明らかなように、マスク情報デ
ータ４−０ないし４−Ｆは“0000 0000 0010 0000"とな
る。すなわち、マスク情報のうちＡ番目のビット４−Ａ
以外のすべてのビット４−０ないし４−９および４−Ｂ
ないし４−Ｆがマスクデータ“0"を取り、“A"番目のビ
ット４−Ａだけが非マスクデータ“1"を取る。マスク情
報データ４−０ないし４−Ｆはマスクゲート５−０ない
し５−15にそれぞれ供給される。
マスクゲート５−０ないし５−15の各々は、ANDゲート5
4、インバータ51、ORゲート57および二つトランスファ
ゲート52,53を有し、図示のように接続されている。ト
ランスファゲート52,53はシーケンサ１からの論理制御
信号55によって制御される。すなわち、論理制御信号55
が「１」のときはトランスファゲート52は開き、「０」
のときはインバータ56によってトランスファゲート53が
開く。境界検索問題点のデータを検索するときは、信号
55は「１」をとる。かくして、境界検索開始点のデータ
が「１」のときは、マスクゲート５−０ないし５−15の
出力５−00ないし５−150のうちＡ番目の出力５−100の
みが「１」をとり、残りの出力はすべて「０」となる。
一方、境界検索開始点のデータが「０」のときはすべて
の出力５−00ないし５−150は「０」を取る。マスクゲ
ートの出力５−00ないし５−150は位置情報発生回路６
に供給される。
4、インバータ51、ORゲート57および二つトランスファ
ゲート52,53を有し、図示のように接続されている。ト
ランスファゲート52,53はシーケンサ１からの論理制御
信号55によって制御される。すなわち、論理制御信号55
が「１」のときはトランスファゲート52は開き、「０」
のときはインバータ56によってトランスファゲート53が
開く。境界検索問題点のデータを検索するときは、信号
55は「１」をとる。かくして、境界検索開始点のデータ
が「１」のときは、マスクゲート５−０ないし５−15の
出力５−00ないし５−150のうちＡ番目の出力５−100の
みが「１」をとり、残りの出力はすべて「０」となる。
一方、境界検索開始点のデータが「０」のときはすべて
の出力５−00ないし５−150は「０」を取る。マスクゲ
ートの出力５−00ないし５−150は位置情報発生回路６
に供給される。
位置情報発生回路６はシーケンサ１から検索方向情報6
1,62を受けこの情報に応じてマスクゲート出力５−０な
いし５−150のどのビットが「１」または「０」を取っ
ているかを示す位置情報を出力63ないし66に発生し、さ
らには検索を進めることを示す前進情報を出力67に検索
を後退させることを示す後退情報を出力68にそれぞれ発
生する。これら位置情報63ないし66、前進情報67および
後退情報68はシーケンサ１に供給される。位置情報発生
回路６は第５図に示すようにPLA構成とされている。第
５図において、縦方向の各信号線と横方向の各信号線と
の交点にある丸印はこれらの間の電気的接続を示す。二
つのNANDゲートNA、二つのNORゲートNO、18個のANDゲー
トAN1および15個のORゲートORの各々は、丸印で示した
複数の入力に対しそれぞれNAND処理、NOR処理、AND処理
およびOR処理を行なう。各トランスファゲートTGは検索
方向情報61および62、２−４デコーダ69ならびに４つの
ANDゲートAN2によって展開が制御される。かくして、マ
スクゲート５−０ないし５−15からの16ビットの出力５
−00ないし５−150に対して位置情報発生回路６が発生
する位置情報63ないし66、前進情報67および後退情報68
の関係は、検索方向情報61,62が“00"のときは第６図の
ようになり、“01"のときは第７図のようになる。検索
方向情報61,62が“10"のときは第８図の関係が得られ、
“11"のときは第９図の関係が得られる。すなわち、第
６図では最上位ビット（MSB）の入力５−150からみて最
初に「１」をとるビットの直前のビットの位置が境界点
位置情報として得られている。ただし、最上位ビット
（MSB）の入力が「１」のときは境界点位置情報は
「０」となり後退情報が「１」となる。すべての入力５
−00ないし５−150が「０」のときは境界点位置情報は
「０」となり前進情報が「１」となる。第７図では、最
下位ビット（LSB）の入力５−00からみて最初に「１」
をとるビットの直前のビットの位置が境界点位置情報と
して得られている。ただし、LSBビット５−00が「１」
のときは「１」の後退情報が得られ、すべの入力５−00
ないし５−150が「０」のときは「１」の前進情報が得
られる。第８図では、MSBビット５−150からみて最初に
「０」をとるビットの位置が境界点位置情報として得ら
れている。すべてのビット５−00ないし５−150が
「１」のときは「１」の前進情報が得られる。第９図で
はLSBビット５−00からみて最初に「０」をとるビット
の位置が境界点位置情報として得られる。すべてのビッ
ト５−00ないし５−150の「１」のときは前進情報が
「１」となる。なお、第６図ないし第９図で、×印で示
したビットは「０」でも「１」でも取ってよいことを示
している。
1,62を受けこの情報に応じてマスクゲート出力５−０な
いし５−150のどのビットが「１」または「０」を取っ
ているかを示す位置情報を出力63ないし66に発生し、さ
らには検索を進めることを示す前進情報を出力67に検索
を後退させることを示す後退情報を出力68にそれぞれ発
生する。これら位置情報63ないし66、前進情報67および
後退情報68はシーケンサ１に供給される。位置情報発生
回路６は第５図に示すようにPLA構成とされている。第
５図において、縦方向の各信号線と横方向の各信号線と
の交点にある丸印はこれらの間の電気的接続を示す。二
つのNANDゲートNA、二つのNORゲートNO、18個のANDゲー
トAN1および15個のORゲートORの各々は、丸印で示した
複数の入力に対しそれぞれNAND処理、NOR処理、AND処理
およびOR処理を行なう。各トランスファゲートTGは検索
方向情報61および62、２−４デコーダ69ならびに４つの
ANDゲートAN2によって展開が制御される。かくして、マ
スクゲート５−０ないし５−15からの16ビットの出力５
−00ないし５−150に対して位置情報発生回路６が発生
する位置情報63ないし66、前進情報67および後退情報68
の関係は、検索方向情報61,62が“00"のときは第６図の
ようになり、“01"のときは第７図のようになる。検索
方向情報61,62が“10"のときは第８図の関係が得られ、
“11"のときは第９図の関係が得られる。すなわち、第
６図では最上位ビット（MSB）の入力５−150からみて最
初に「１」をとるビットの直前のビットの位置が境界点
位置情報として得られている。ただし、最上位ビット
（MSB）の入力が「１」のときは境界点位置情報は
「０」となり後退情報が「１」となる。すべての入力５
−00ないし５−150が「０」のときは境界点位置情報は
「０」となり前進情報が「１」となる。第７図では、最
下位ビット（LSB）の入力５−00からみて最初に「１」
をとるビットの直前のビットの位置が境界点位置情報と
して得られている。ただし、LSBビット５−00が「１」
のときは「１」の後退情報が得られ、すべの入力５−00
ないし５−150が「０」のときは「１」の前進情報が得
られる。第８図では、MSBビット５−150からみて最初に
「０」をとるビットの位置が境界点位置情報として得ら
れている。すべてのビット５−00ないし５−150が
「１」のときは「１」の前進情報が得られる。第９図で
はLSBビット５−00からみて最初に「０」をとるビット
の位置が境界点位置情報として得られる。すべてのビッ
ト５−00ないし５−150の「１」のときは前進情報が
「１」となる。なお、第６図ないし第９図で、×印で示
したビットは「０」でも「１」でも取ってよいことを示
している。
境界検索開始点によって指示されたビットのデータを検
索するときは、シーケンサ１は“00"の検索方向情報61,
62を位置情報発生回路６に与える。したがって、同回路
６の入力に対する出力の関係は第６図のとおりとなる。
前述のように、検索開始点によって指示されたビットが
「１」をとっていると、Ａ番目のマスクゲート出力５−
100のみが「１」となる。したがって、境界位置情報63
ないし66は“11"のデータをとる。このとき、前進情報6
7および後退情報68は共に「０」である。これらの情報
はシーケンサ１に供給される。したがって、シーケンサ
１は検索開始点が境界にあると見なし検索を中止する。
エラーメッセージ出力等の処理に入る 一方、第10図に示すように、塗りつぶすべき図形の境界
100の内側領域101の中に検索開始点Ｓが与えられた場合
には、第10図（Ｂ）に示すように、検索開始点Ｓで指定
されるビットを有するワードWa,cのすべてのビット
「０」である。したがって、マスクゲート出力５−00な
いし５−150はすべて「０」である。この結果、“0"の
境界点位置情報63ないし66が得られ「１」の前進情報が
得られる。かくして、シーケンサ１は検索開始点Ｓは境
界上にないと判断し、検索開始点Ｓから左方向のある各
ビットの「０」→「１」の検索を行なう。以下、この検
索を「左方向１←０検索」と呼ぶ。この検索において
は、シーケンサ１は「１」の論理制御信号55を発生し、
検索方向情報61,62を“00"とする。
索するときは、シーケンサ１は“00"の検索方向情報61,
62を位置情報発生回路６に与える。したがって、同回路
６の入力に対する出力の関係は第６図のとおりとなる。
前述のように、検索開始点によって指示されたビットが
「１」をとっていると、Ａ番目のマスクゲート出力５−
100のみが「１」となる。したがって、境界位置情報63
ないし66は“11"のデータをとる。このとき、前進情報6
7および後退情報68は共に「０」である。これらの情報
はシーケンサ１に供給される。したがって、シーケンサ
１は検索開始点が境界にあると見なし検索を中止する。
エラーメッセージ出力等の処理に入る 一方、第10図に示すように、塗りつぶすべき図形の境界
100の内側領域101の中に検索開始点Ｓが与えられた場合
には、第10図（Ｂ）に示すように、検索開始点Ｓで指定
されるビットを有するワードWa,cのすべてのビット
「０」である。したがって、マスクゲート出力５−00な
いし５−150はすべて「０」である。この結果、“0"の
境界点位置情報63ないし66が得られ「１」の前進情報が
得られる。かくして、シーケンサ１は検索開始点Ｓは境
界上にないと判断し、検索開始点Ｓから左方向のある各
ビットの「０」→「１」の検索を行なう。以下、この検
索を「左方向１←０検索」と呼ぶ。この検索において
は、シーケンサ１は「１」の論理制御信号55を発生し、
検索方向情報61,62を“00"とする。
左方向１←０検索は以下の手順で行なわれる。
（１）検索開始点Ｓで指定されるビットを有するワード
Wa,cの該ビットから最下位ビットまでの中に「１」を記
憶しているビットがあるかを検出するために、シーケン
サ１は第１のマスクレジスタ２に“0"を第２のマスクレ
ジスタ３に検索開始点Ｓで指定されるビットの位置であ
る“A"を書き込む。この結果、マスク情報発生回路４か
らの出力４−０ないし４−Ｆは第３図（Ａ），（Ｂ）か
ら明らかなように“1111 1111 1110 0000"となる。すな
わち、マスク情報データ４−Ｂないし４−Ｆがマスクデ
ータ“0"をとり、それ以外は非マスクデータ“1"をと
る。検索開始点Ｓで指定されるＡ番目のビットが「０」
であることは前述の検索開始点データ検索処理で解って
いるので、第２のマスクレジスタ３には“9"を書込んで
もよい。この場合は、マスク情報データ４−０ないし４
−Ｆは“1111 1111 1100 0000"となる。このマスク情報
はマスクゲート５−０ないし５−15にそれぞれ供給され
る。マスクゲート５−０ないし５−15にはワードWa,cの
データも供給されている。したがって、マスクゲート出
力５−00ないし５−100（または５−90ビットではワー
ドWa,cのLSBから第Ａ番目（又は第Ａ−１番目）までの
データとなり、残りの出力は「０」となる。第10図の例
では、ワードWa,cのすべてのビットは「０」をとってい
るので、すべてのマスクゲート出力５−00ないし５−15
0は「０」となる。したがって、第６図から明らかなよ
うに、境界点位置情報63ないし66は「０」であり、
「１」の前進情報67が出力される。
Wa,cの該ビットから最下位ビットまでの中に「１」を記
憶しているビットがあるかを検出するために、シーケン
サ１は第１のマスクレジスタ２に“0"を第２のマスクレ
ジスタ３に検索開始点Ｓで指定されるビットの位置であ
る“A"を書き込む。この結果、マスク情報発生回路４か
らの出力４−０ないし４−Ｆは第３図（Ａ），（Ｂ）か
ら明らかなように“1111 1111 1110 0000"となる。すな
わち、マスク情報データ４−Ｂないし４−Ｆがマスクデ
ータ“0"をとり、それ以外は非マスクデータ“1"をと
る。検索開始点Ｓで指定されるＡ番目のビットが「０」
であることは前述の検索開始点データ検索処理で解って
いるので、第２のマスクレジスタ３には“9"を書込んで
もよい。この場合は、マスク情報データ４−０ないし４
−Ｆは“1111 1111 1100 0000"となる。このマスク情報
はマスクゲート５−０ないし５−15にそれぞれ供給され
る。マスクゲート５−０ないし５−15にはワードWa,cの
データも供給されている。したがって、マスクゲート出
力５−00ないし５−100（または５−90ビットではワー
ドWa,cのLSBから第Ａ番目（又は第Ａ−１番目）までの
データとなり、残りの出力は「０」となる。第10図の例
では、ワードWa,cのすべてのビットは「０」をとってい
るので、すべてのマスクゲート出力５−00ないし５−15
0は「０」となる。したがって、第６図から明らかなよ
うに、境界点位置情報63ないし66は「０」であり、
「１」の前進情報67が出力される。
（２）これらの情報をもとにシーケンサ１はワードWa,c
の検索開始点Ｓで指定されるビットからLSBまでに
「１」を記憶しているビットは存在しないと判断するの
で、表示メモリ制御回路７を介してワードWa,cの左隣り
にあるワードWa,c-1をアクセスしそのデータを読み出
す。シーケンサ１はさらに第１のマスクレジスタ２に
“0"を第２のマスクレジスタ３に“F"をそれぞれ書込
む。これによって、第３図（Ａ），（Ｂ）か明らかなよ
うにマスク情報のデータ４−０ないし４−Ｆはすべて
“1"（非マスクデータ）となる。この結果、マスクゲー
ト５−０ないし５−15は読み出したワードWa,c-1のすべ
てのビットのデータを出力する。第10図の例ではワード
Wa,c-1のすべのビットは“0"である。したがって、境界
点位置情報63−66は「０」となり、前進情報67は「１」
となる。
の検索開始点Ｓで指定されるビットからLSBまでに
「１」を記憶しているビットは存在しないと判断するの
で、表示メモリ制御回路７を介してワードWa,cの左隣り
にあるワードWa,c-1をアクセスしそのデータを読み出
す。シーケンサ１はさらに第１のマスクレジスタ２に
“0"を第２のマスクレジスタ３に“F"をそれぞれ書込
む。これによって、第３図（Ａ），（Ｂ）か明らかなよ
うにマスク情報のデータ４−０ないし４−Ｆはすべて
“1"（非マスクデータ）となる。この結果、マスクゲー
ト５−０ないし５−15は読み出したワードWa,c-1のすべ
てのビットのデータを出力する。第10図の例ではワード
Wa,c-1のすべのビットは“0"である。したがって、境界
点位置情報63−66は「０」となり、前進情報67は「１」
となる。
（３）シーケンサ１は得られた情報をもとにこのワード
Wa,c-1にも「１」を記憶しているビットがないことを判
別するので、ワードWa,c-1の左隣りのワードの内容を読
み出し、検索を行なう。第1,第２のマスクレジスタ2,3
の内容を書き替えは必要はない。
Wa,c-1にも「１」を記憶しているビットがないことを判
別するので、ワードWa,c-1の左隣りのワードの内容を読
み出し、検索を行なう。第1,第２のマスクレジスタ2,3
の内容を書き替えは必要はない。
（４）境界情報を含むワードWa,c-1が読み出された結
果、マスクゲート出力５−00ないし５−150は“×××
× ×××× ×××× ×××10"となる。この出力
が位置情報発生回路６に供給される結果、第６図から明
らかなように、位置点位置情報63−66は“15"（Ｆ）と
なり、前進情報67および後退情報68は共に“0"となる。
かくして、シーケンサ１は塗りつぶすべき図形領域101
の１水平ラインLa上における左端境界BaLがワードW
a,c-nの最上位ビットにあることを検出するラインＬの
上における左方向１←０検索が終了する。
果、マスクゲート出力５−00ないし５−150は“×××
× ×××× ×××× ×××10"となる。この出力
が位置情報発生回路６に供給される結果、第６図から明
らかなように、位置点位置情報63−66は“15"（Ｆ）と
なり、前進情報67および後退情報68は共に“0"となる。
かくして、シーケンサ１は塗りつぶすべき図形領域101
の１水平ラインLa上における左端境界BaLがワードW
a,c-nの最上位ビットにあることを検出するラインＬの
上における左方向１←０検索が終了する。
シーケンサ１はこの後検索開始点Ｓから右方向にある各
ビットの「０」→「１」の検索を行なう。この検索を以
下では「右方向０→１検索」と呼ぶ。この検索において
は、論理制御信号55は“1"とされ検索方向情報61,62は
“01"とされる。したがって、位置情報発生回路６の入
出力関係は第７図のとおりとなる。右方向０→１検索の
手順は以下のとおりである。
ビットの「０」→「１」の検索を行なう。この検索を以
下では「右方向０→１検索」と呼ぶ。この検索において
は、論理制御信号55は“1"とされ検索方向情報61,62は
“01"とされる。したがって、位置情報発生回路６の入
出力関係は第７図のとおりとなる。右方向０→１検索の
手順は以下のとおりである。
（１）シーケンサ１は検索開始点Ｓによって指定される
ビットを有するワードWa,cのデータを読み出しマスクゲ
ート５−０ないし５−15に供給する。さらにシーケンサ
１は第１のマスクレジスタ２に“A"又は“B"を書き込
み、第２のマスクレジスタ３に“F"を書き込む。この結
果、マスク情報出力４−０ないし４−Ｆは“0000 0000
0011 1111"又は“0000 0000 0001 1111"となる。すなわ
ち、出力４−０ないし４−Ａ（又は４−Ｂ）までがマス
クデータ“0"をとる。したがって、マスクゲート出力５
−100（又は５−110）ないし５−150がワードWa,cの対
応するビットのデータをとる。第10図で示した例ではワ
ードWa,cのすべてのビットは「０」であるので、すべて
のマスクゲート出力５−00ないし５−150は「０」とな
る。したがって、第７図から明らかなように境界点位置
情報66−66は「０」となり前進情報67が「１」となる。
ビットを有するワードWa,cのデータを読み出しマスクゲ
ート５−０ないし５−15に供給する。さらにシーケンサ
１は第１のマスクレジスタ２に“A"又は“B"を書き込
み、第２のマスクレジスタ３に“F"を書き込む。この結
果、マスク情報出力４−０ないし４−Ｆは“0000 0000
0011 1111"又は“0000 0000 0001 1111"となる。すなわ
ち、出力４−０ないし４−Ａ（又は４−Ｂ）までがマス
クデータ“0"をとる。したがって、マスクゲート出力５
−100（又は５−110）ないし５−150がワードWa,cの対
応するビットのデータをとる。第10図で示した例ではワ
ードWa,cのすべてのビットは「０」であるので、すべて
のマスクゲート出力５−00ないし５−150は「０」とな
る。したがって、第７図から明らかなように境界点位置
情報66−66は「０」となり前進情報67が「１」となる。
（２）これらの情報によってシーケンサ１はワードWa,c
の検索開始点Ｓで指定されるビットから最上位ビットま
での中に「１」を記憶しているビットは存在しないこと
を判定するので、ワードWa,cの右隣りにあるワードW
a,c+1が読み出される。また、第１および第２のマスク
レジスタ2,3は“0"および“F"がそれぞれ格納される。
したがって、すべのマスク情報出力40ないし４−Ｆは非
マスクデータ“1"となり、ワードWa,c+1のデータがマス
クゲート５−０ないし５−15から出力される。第10図で
は、ワードWa,c+1のデータはすべて“0"であるので、境
界点位置情報63−66は「０」となり前進情報67が「１」
となる。
の検索開始点Ｓで指定されるビットから最上位ビットま
での中に「１」を記憶しているビットは存在しないこと
を判定するので、ワードWa,cの右隣りにあるワードW
a,c+1が読み出される。また、第１および第２のマスク
レジスタ2,3は“0"および“F"がそれぞれ格納される。
したがって、すべのマスク情報出力40ないし４−Ｆは非
マスクデータ“1"となり、ワードWa,c+1のデータがマス
クゲート５−０ないし５−15から出力される。第10図で
は、ワードWa,c+1のデータはすべて“0"であるので、境
界点位置情報63−66は「０」となり前進情報67が「１」
となる。
（３）このワードWa,c+1には「１」を記憶しているセッ
トが存在しないことが判定されるのでその右隣りのワー
ドを読み出し検索を続ける。レジスタ2,3の内容は変更
しない。
トが存在しないことが判定されるのでその右隣りのワー
ドを読み出し検索を続ける。レジスタ2,3の内容は変更
しない。
（４）右端境界情報を含むワードWa,c+nが読み出される
結果、マスクゲート出力５−00ないし５−150は“１×
×× ×××× ×××× ××××”となる。第７図
から明らかなように、境界点位置情報63−66は、“15"
（Ｆ）となり「１」の後退情報68が発生させる。後退情
報68が「１」であるから境界点位置情報“15"はワードW
a,c+nの左隣りのワードWa,c+(n-1)の最上位ビットを示
している。すなわち、シーケンサ１はラインLa上におけ
る右端境界BaRがワードWa,c+(n-1)の最上位ビットにあ
ることを判定する。
結果、マスクゲート出力５−00ないし５−150は“１×
×× ×××× ×××× ××××”となる。第７図
から明らかなように、境界点位置情報63−66は、“15"
（Ｆ）となり「１」の後退情報68が発生させる。後退情
報68が「１」であるから境界点位置情報“15"はワードW
a,c+nの左隣りのワードWa,c+(n-1)の最上位ビットを示
している。すなわち、シーケンサ１はラインLa上におけ
る右端境界BaRがワードWa,c+(n-1)の最上位ビットにあ
ることを判定する。
かくして、塗りつぶすべき領域101の一水平ラインLa上
における左端境界BaLおよび右端境界BaRが検索され確定
される。
における左端境界BaLおよび右端境界BaRが検索され確定
される。
ラインLaの左端および右端境界の検索が終了したので、
このラインLaの上に位置するラインLa+1又は下に位置す
るラインLa-1での境界検索が上述の処理と同様にして実
行される。すなわち、ワードWa,cの上にあるワードW
a+1,c又は下にあるワードWa-1,cのデータを読み出し、
検索開始点Ｓによって指定されるビット位置と同じビッ
ト位置から左方向１←０検索を行なう。この検索が済む
と右方向０→１検索を行なう。
このラインLaの上に位置するラインLa+1又は下に位置す
るラインLa-1での境界検索が上述の処理と同様にして実
行される。すなわち、ワードWa,cの上にあるワードW
a+1,c又は下にあるワードWa-1,cのデータを読み出し、
検索開始点Ｓによって指定されるビット位置と同じビッ
ト位置から左方向１←０検索を行なう。この検索が済む
と右方向０→１検索を行なう。
第10図（Ａ）に示すように、塗りつぶすべき領域101は
単純な矩形領域ではなく、一部が凹んだ形となってい
る。すなわち、第10図（Ｃ）にラインLbのデータマップ
を示すように、ラインLbで境界線100−１に対応する部
分の各ビットはすべて“1"となっており、かつラインLb
では４つの境界点Bb1ないしBb4が存在することになる。
境界点BB1は左方向１←０検索によって検出でき、境界
点Bb4は右方向０→１検索によって検出できる。境界点B
b2は右方向０→１検索によって検出することはできる
が、検索開始点Ｓを通る垂直線の左側に位置する各ワー
ドに対して左方向１←０検索と右方向０→１検索との２
回の検索を行なう必要がある。同様に、境界点Bb3は左
方向１←０検索によって検索することができるが、上記
垂直線の右側に位置する各ワードに対して２回の検索を
必要とする。このような問題点をも解決するために、第
１図に示した境界検索回路は左方向０←１検索および１
→０検索の機能を有している。
単純な矩形領域ではなく、一部が凹んだ形となってい
る。すなわち、第10図（Ｃ）にラインLbのデータマップ
を示すように、ラインLbで境界線100−１に対応する部
分の各ビットはすべて“1"となっており、かつラインLb
では４つの境界点Bb1ないしBb4が存在することになる。
境界点BB1は左方向１←０検索によって検出でき、境界
点Bb4は右方向０→１検索によって検出できる。境界点B
b2は右方向０→１検索によって検出することはできる
が、検索開始点Ｓを通る垂直線の左側に位置する各ワー
ドに対して左方向１←０検索と右方向０→１検索との２
回の検索を行なう必要がある。同様に、境界点Bb3は左
方向１←０検索によって検索することができるが、上記
垂直線の右側に位置する各ワードに対して２回の検索を
必要とする。このような問題点をも解決するために、第
１図に示した境界検索回路は左方向０←１検索および１
→０検索の機能を有している。
すなわち、ラインLbの境界線100−１上に位置しかつ検
索開始点Ｓの左側にあるワード、例えばWb,dが読み出さ
れると、シーケンサ１は左方向０←１検索を実行する。
この検索では、第１および第２のマスクレジスタ2,3に
左方向１←０検索時と同じデータ“0"、“F"を書き込
む。また、論理制御信号55を「０」にし、検索方向情報
61,62を“10"とする。マスク情報出力４−０ないし４−
Ｆはすべてデータ“1"をとるが、第４図から明らかなよ
うに、各データはインベータ51によって反転されまたト
ランスファゲート53が開いてORゲート57の出力を転送す
る。したがって、マスクゲート出力５−00ないし５−15
0はワードWb,dの各ビットのデータとなる。位置情報発
生回路６の入出力関係は第８図によって示される。第10
図の例では、ワードWb,dのデータはすべて“1"である。
したがって、境界点位置情報63−66は“0"となり「１」
の前進情報67が得られる。シーケンサ１はワードWb,dの
中に「０」を記憶しているビットは存在しないと判定
し、その左側のワードWb,d-1を読み出す。レジスタ2,3
の内容は変化しない。ワードWb,d-1のデータは“0000 0
000 0000 0111"である。したがって、境界点位置情報63
−66は“12"（Ｃ）となり前進情報67、後退情報68は共
に“0"となる。この結果、シーケンサ１はワードWb,d-1
の第Ｃ番目のビットがラインLb上の境界点Bb2であるこ
とを判定する。ワードWb,d-1の左側にある各ワードに対
しては左方向←０に検索を行ない境界点Bb1を検出す
る。
索開始点Ｓの左側にあるワード、例えばWb,dが読み出さ
れると、シーケンサ１は左方向０←１検索を実行する。
この検索では、第１および第２のマスクレジスタ2,3に
左方向１←０検索時と同じデータ“0"、“F"を書き込
む。また、論理制御信号55を「０」にし、検索方向情報
61,62を“10"とする。マスク情報出力４−０ないし４−
Ｆはすべてデータ“1"をとるが、第４図から明らかなよ
うに、各データはインベータ51によって反転されまたト
ランスファゲート53が開いてORゲート57の出力を転送す
る。したがって、マスクゲート出力５−00ないし５−15
0はワードWb,dの各ビットのデータとなる。位置情報発
生回路６の入出力関係は第８図によって示される。第10
図の例では、ワードWb,dのデータはすべて“1"である。
したがって、境界点位置情報63−66は“0"となり「１」
の前進情報67が得られる。シーケンサ１はワードWb,dの
中に「０」を記憶しているビットは存在しないと判定
し、その左側のワードWb,d-1を読み出す。レジスタ2,3
の内容は変化しない。ワードWb,d-1のデータは“0000 0
000 0000 0111"である。したがって、境界点位置情報63
−66は“12"（Ｃ）となり前進情報67、後退情報68は共
に“0"となる。この結果、シーケンサ１はワードWb,d-1
の第Ｃ番目のビットがラインLb上の境界点Bb2であるこ
とを判定する。ワードWb,d-1の左側にある各ワードに対
しては左方向←０に検索を行ない境界点Bb1を検出す
る。
検索開始点Ｓを通る垂直線の右側にあるラインLb上のワ
ード、例えばWb,eが読み出されると、右方向１→０検索
を実行する。このときの検索では、マスクレジスタ2,3
のデータを変化しない。論理制御信号55は“0"に検索方
向情報61,62は“11"とされる。位置情報発生回路６の入
出力関係は第９図に示される。ワードWb,eのデータはす
べて“1"であるから、境界点位置情報63−66は“0"を示
し前進情報67は“1"となる。したがって、右隣りのワー
ドWb,e+1が読み出される。このワードのデータは“1110
0000 0000 0000"であるので、境界点位置情報63−66は
“3"を示し前進情報67および後退情報68は共に“0"とな
る。かくして、ワードWb,e+1の第３ビットがラインLb上
の境界点Bb3として検出される。次の右隣りのワードか
らは右方向０→１検索が実行され、その結果、境界点Bb
4が検出される。
ード、例えばWb,eが読み出されると、右方向１→０検索
を実行する。このときの検索では、マスクレジスタ2,3
のデータを変化しない。論理制御信号55は“0"に検索方
向情報61,62は“11"とされる。位置情報発生回路６の入
出力関係は第９図に示される。ワードWb,eのデータはす
べて“1"であるから、境界点位置情報63−66は“0"を示
し前進情報67は“1"となる。したがって、右隣りのワー
ドWb,e+1が読み出される。このワードのデータは“1110
0000 0000 0000"であるので、境界点位置情報63−66は
“3"を示し前進情報67および後退情報68は共に“0"とな
る。かくして、ワードWb,e+1の第３ビットがラインLb上
の境界点Bb3として検出される。次の右隣りのワードか
らは右方向０→１検索が実行され、その結果、境界点Bb
4が検出される。
検索開始点Ｓによって指定されるビットと同じ位置情報
をもつビットを含むラインLbでのワードに対しては、そ
のビットから最下位ビットまでに左方向０←１検索を行
ない、そのビットの次のビットから最上位までに右方向
１→０検索を行なう。そのビットの位置が“A"であると
すると、左方向０←１検索の場合は第１および第２のマ
スクレジスタ2,3に“0",“A"をそれぞれ書き込み制御信
号55を“0"とする。したがって、Ｂ番目のビットからMS
Bまでは“1"に固定される。つまり、データ“1"がこの
ときはマスクデータとする。右方向１→０検索の場合は
第1,第２のマスクレジスタ2,3に“B",“F"をそれぞれ書
き込み信号55を“0"とする。したがって、LSBからＡ番
目のビットまでがマスクデータ“1"でマスクされる。
をもつビットを含むラインLbでのワードに対しては、そ
のビットから最下位ビットまでに左方向０←１検索を行
ない、そのビットの次のビットから最上位までに右方向
１→０検索を行なう。そのビットの位置が“A"であると
すると、左方向０←１検索の場合は第１および第２のマ
スクレジスタ2,3に“0",“A"をそれぞれ書き込み制御信
号55を“0"とする。したがって、Ｂ番目のビットからMS
Bまでは“1"に固定される。つまり、データ“1"がこの
ときはマスクデータとする。右方向１→０検索の場合は
第1,第２のマスクレジスタ2,3に“B",“F"をそれぞれ書
き込み信号55を“0"とする。したがって、LSBからＡ番
目のビットまでがマスクデータ“1"でマスクされる。
かくして、１回の検索でラインLbでの４つ境界線Bb1な
いしBb4が検出される。
いしBb4が検出される。
本発明は上記実施例に限定されず、種々の変更が可能で
ある。例えば、マスク情報発生回路４および位置情報発
生回路６は回路構成が複雑化されるが各種の論理ゲート
の組み合わせで同じ機能を実行できる。
ある。例えば、マスク情報発生回路４および位置情報発
生回路６は回路構成が複雑化されるが各種の論理ゲート
の組み合わせで同じ機能を実行できる。
以上のとおり、本発明による境界検索手段を備えた画像
処理装置は、ビットシフト命令を一切不要としているの
で、塗りつぶすべき領域の境界を高速に検出できる。
処理装置は、ビットシフト命令を一切不要としているの
で、塗りつぶすべき領域の境界を高速に検出できる。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図で示したマスク情報発生回路４を示すブロック
図、第３図（Ａ）および（Ｂ）はそれぞれ第２図に示し
た第１および第２のマスクROM41および42の入出力デー
タ関係を示すデーブル図、第４図は第１図で示した各マ
スクゲート５の回路図、第５図は第１図で示した位置情
報発生回路６の回路図、第６図，第７図，第８図および
第９図はそれぞれ位置情報発生回路６の入出力データ関
係を示すテーブル図、第10図（Ａ），（Ｂ）および
（Ｃ）はそれぞれ塗りつぶすべき領域の一例を示すパタ
ーン図、ラインLaでのデータマップ拡大図、ラインLbで
のデータマップの拡大図である。
第１図で示したマスク情報発生回路４を示すブロック
図、第３図（Ａ）および（Ｂ）はそれぞれ第２図に示し
た第１および第２のマスクROM41および42の入出力デー
タ関係を示すデーブル図、第４図は第１図で示した各マ
スクゲート５の回路図、第５図は第１図で示した位置情
報発生回路６の回路図、第６図，第７図，第８図および
第９図はそれぞれ位置情報発生回路６の入出力データ関
係を示すテーブル図、第10図（Ａ），（Ｂ）および
（Ｃ）はそれぞれ塗りつぶすべき領域の一例を示すパタ
ーン図、ラインLaでのデータマップ拡大図、ラインLbで
のデータマップの拡大図である。
Claims (1)
- 【請求項１】表示メモリに格納された表示データをＮビ
ット単位で読み出し各ビットのデータを検出して図形の
境界を検索する画像処理装置において、境界検索の開始
点のデータに応じてＭビット（０≦Ｍ≦Ｎ−１）のマス
ク情報を発生するマスク情報発生回路と、前記表示メモ
リから読みだされたＮビットの表示データのうち前記マ
スク情報に応じて所定ビットを非マスクデータとして出
力するマスクゲート手段と、検索情報に応じて前記非マ
スクデータの下位ビットからデータ“1"の検索を行う
か、前記非マスクデータの上位ビットからデータ“1"の
検索を行うか、前記非マスクデータの下位ビットからデ
ータ“0"の検索を行うかまたは前記非マスクデータの上
位ビットからデータ“0"の検索を行うかの検索方法を選
択し選択された検索方法に従って境界点位置情報を発生
する位置情報発生回路とを有することを特徴とする画像
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63042750A JPH0795346B2 (ja) | 1987-02-27 | 1988-02-24 | 画像処理装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4484087 | 1987-02-27 | ||
| JP62-44840 | 1987-02-27 | ||
| JP63042750A JPH0795346B2 (ja) | 1987-02-27 | 1988-02-24 | 画像処理装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH011075A JPH011075A (ja) | 1989-01-05 |
| JPS641075A JPS641075A (en) | 1989-01-05 |
| JPH0795346B2 true JPH0795346B2 (ja) | 1995-10-11 |
Family
ID=26382491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63042750A Expired - Fee Related JPH0795346B2 (ja) | 1987-02-27 | 1988-02-24 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795346B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5303321A (en) * | 1990-09-14 | 1994-04-12 | Hughes Aircraft Company | Integrated hardware generator for area fill, conics and vectors in a graphics rendering processor |
| JP3027777B2 (ja) * | 1992-01-31 | 2000-04-04 | 富士通株式会社 | コンピュータグラフィクスにおける描画装置および描画方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58191064A (ja) * | 1982-04-30 | 1983-11-08 | Fujitsu Ltd | 図形の面塗り方式 |
| JPS60147883A (ja) * | 1984-01-13 | 1985-08-03 | Yokogawa Hokushin Electric Corp | 図形の境界検出方法 |
-
1988
- 1988-02-24 JP JP63042750A patent/JPH0795346B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS641075A (en) | 1989-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4943801A (en) | Graphics display controller equipped with boundary searching circuit | |
| US5423012A (en) | Apparatus and method in a computer for executing calculation instructions and data instructions having uniform word lengths | |
| JPH0795346B2 (ja) | 画像処理装置 | |
| JPH11355536A (ja) | 画像処理方法および画像処理装置 | |
| JP3486231B2 (ja) | 多ビット試験パターン発生器 | |
| JPH011075A (ja) | 画像処理装置 | |
| JPS6057593B2 (ja) | 文字パタ−ン処理方式 | |
| JPH06180566A (ja) | 描画制御装置 | |
| JPH0654505B2 (ja) | 並列型演算処理装置 | |
| JPS6035675B2 (ja) | 文字パタ−ン発生器 | |
| JPS6010334B2 (ja) | 複数系列メモリの優先選択装置 | |
| JPH06314091A (ja) | 輪郭塗り潰し方法及びその回路 | |
| JPH0766349B2 (ja) | シフタ回路 | |
| JP2606176B2 (ja) | 図形処理装置 | |
| JP2771350B2 (ja) | 画像処理装置 | |
| JPH04225453A (ja) | データ処理装置 | |
| JPH0427590B2 (ja) | ||
| JPH0134383B2 (ja) | ||
| JPS63251869A (ja) | 画像輪郭ビットの生成方法 | |
| JPH01869A (ja) | キーメモリー装置 | |
| JPH0219463B2 (ja) | ||
| JPS6360491A (ja) | メモリアクセス回路 | |
| JPS6360490A (ja) | メモリアクセス回路 | |
| JPH03242724A (ja) | デジタル演算処理装置 | |
| JPH05165949A (ja) | 図形描画装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |