JPS60147883A - 図形の境界検出方法 - Google Patents
図形の境界検出方法Info
- Publication number
- JPS60147883A JPS60147883A JP59004303A JP430384A JPS60147883A JP S60147883 A JPS60147883 A JP S60147883A JP 59004303 A JP59004303 A JP 59004303A JP 430384 A JP430384 A JP 430384A JP S60147883 A JPS60147883 A JP S60147883A
- Authority
- JP
- Japan
- Prior art keywords
- word
- bit
- image data
- address
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/10—Segmentation; Edge detection
- G06T7/12—Edge-based segmentation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、画像メモリ部を有する画像データ処理システ
ムに用いられ、画像メモリ部に描かhた図形の内側領域
の境界を検出する図形の境界検出方法に関するものであ
る。
ムに用いられ、画像メモリ部に描かhた図形の内側領域
の境界を検出する図形の境界検出方法に関するものであ
る。
画像データ処理システムの画像メモリ部に描かれた図形
は、通常、複数の画像データにより構成されている。そ
して、このような装置において。
は、通常、複数の画像データにより構成されている。そ
して、このような装置において。
図形の内側領域の塗りつぶしなどを行なう場合には、内
側領域の境界位置を知る必要がある。
側領域の境界位置を知る必要がある。
従来、このような図形の境界検出方法の一例として、ソ
フト吟エアによるビットテスト操作で、図形をビット単
位でチェックして境界位置をめる方法があった。
フト吟エアによるビットテスト操作で、図形をビット単
位でチェックして境界位置をめる方法があった。
しかし、このような方法では、ビット単位でチェックを
行なっているため、一画面分について境界を検出するに
は長時間を要するという問題点があった0 本発明は上述したような問題点を除去するためになされ
たものであり、図形の内側領域の境界を高速に検出する
ことが可能な図形の境界検出方法を実現することを目的
とする。
行なっているため、一画面分について境界を検出するに
は長時間を要するという問題点があった0 本発明は上述したような問題点を除去するためになされ
たものであり、図形の内側領域の境界を高速に検出する
ことが可能な図形の境界検出方法を実現することを目的
とする。
第1図は画像データ処理システムの要部の構成ブロック
図であり、この画像データ処理システムを用いて本発明
にかかる図形の境界検出方法の一実施例により境界検出
が行なわれる。
図であり、この画像データ処理システムを用いて本発明
にかかる図形の境界検出方法の一実施例により境界検出
が行なわれる。
第1図において、10は画像メモリ部、20はデータレ
シス・り、30はシステムバス、40はアドレスレジス
タ、50はビット配列手段、60はプライオリティエン
コーダ、70は変化点検出手段、80はビット位置レジ
スタ、90はビット位置情報処理手段である。
シス・り、30はシステムバス、40はアドレスレジス
タ、50はビット配列手段、60はプライオリティエン
コーダ、70は変化点検出手段、80はビット位置レジ
スタ、90はビット位置情報処理手段である。
画像メモリ部10とデータレジスタ20は、システムパ
ス30に接続されている。
ス30に接続されている。
画像メモリ部10には、画像データにより構成された図
形が描かれている。
形が描かれている。
データレジスタ20には、画像メモリ部10の画像デー
タがワード単位で読み出されてセットされる。
タがワード単位で読み出されてセットされる。
ここでは、例えば8ビツトを1ワードとして読み出され
てセットされる。
てセットされる。
アドレスレジスタ40には画像メモリ部10から読み出
された画像データのアドレスが随時セットされる。ソシ
て、アドレスレジスタ40は、セットしたアドレスを出
力する。この出力が読み出したワードの位置情報■にな
る。画像データの読み出しは、画像メモリ部100図形
の内側領域から図形の右方向(入方向)または左方向(
B方向)に行なわれる。
された画像データのアドレスが随時セットされる。ソシ
て、アドレスレジスタ40は、セットしたアドレスを出
力する。この出力が読み出したワードの位置情報■にな
る。画像データの読み出しは、画像メモリ部100図形
の内側領域から図形の右方向(入方向)または左方向(
B方向)に行なわれる。
ビット配列手段50は、ロジック回路によって構成され
ていて1画像データの読み出し方向により(3) ては、データレジスタ20にセットされた画像データの
ビット配列を変えてプライオリティレジスタ60に入力
する。右方向に読み出しが行なわれている場合は、右方
向読み出し信号Rが与えられ、左方向に読み出しが行な
われている場合は、左方向読み出し信号りがピット配列
手段50に与えられる。
ていて1画像データの読み出し方向により(3) ては、データレジスタ20にセットされた画像データの
ビット配列を変えてプライオリティレジスタ60に入力
する。右方向に読み出しが行なわれている場合は、右方
向読み出し信号Rが与えられ、左方向に読み出しが行な
われている場合は、左方向読み出し信号りがピット配列
手段50に与えられる。
プライオリティレジスタ60は、ビット配列手段50に
より入力された画像デー夛をビット配列に応じたコード
信号に変換する。入力された画像データのビットに変化
点がある場合は、変化点のビット位置に応じたコード信
号に凌換する。
より入力された画像デー夛をビット配列に応じたコード
信号に変換する。入力された画像データのビットに変化
点がある場合は、変化点のビット位置に応じたコード信
号に凌換する。
、変化点検出手段70は、プライオリティエンコーダ6
0に入力される画像データについて、ビットの変化点の
有無に応じた情報■2を出力する。
0に入力される画像データについて、ビットの変化点の
有無に応じた情報■2を出力する。
ビット位置レジスタ80には、プライオリティエンコー
ダ60から出力されたコード信号がセットされる。
ダ60から出力されたコード信号がセットされる。
ビット位置情報処理手段90は、画像データの読み、出
し方向によっては、ビット位置レジスタ80にセットさ
れたコード信号の反・転信号を出力する。
し方向によっては、ビット位置レジスタ80にセットさ
れたコード信号の反・転信号を出力する。
(4)
読み出しが右方向および左方向の場合におけるビット位
置情報処理手段90の出力は、■およびI4となる。こ
の出力IおよびI4がビット位置情報となる。
置情報処理手段90の出力は、■およびI4となる。こ
の出力IおよびI4がビット位置情報となる。
次に、このような図形の境界検出方法の動作について説
明する。 ・ 第2図は本発明にかかる図形の境界検出方法の動作説明
図である。
明する。 ・ 第2図は本発明にかかる図形の境界検出方法の動作説明
図である。
第2図において、Dは画像メモリ部10に描かれた図形
である。 ・“□ 図形りの内部領域の・アドレス(n、、m)のワードW
oを基準にして、右方向(入方向)および左方向(B方
向)にワード単位で画像データが読み出される。画像デ
ータにおいて、図形部分のビットハの 1で、その他の部7.)は0である。ルたがっ1て、図
形の内部領域から画像データを読み出していくと、ビッ
トが0から1に変わる位置が内部領域の境界である。
である。 ・“□ 図形りの内部領域の・アドレス(n、、m)のワードW
oを基準にして、右方向(入方向)および左方向(B方
向)にワード単位で画像データが読み出される。画像デ
ータにおいて、図形部分のビットハの 1で、その他の部7.)は0である。ルたがっ1て、図
形の内部領域から画像データを読み出していくと、ビッ
トが0から1に変わる位置が内部領域の境界である。
アドレス(n、m)から右方向に画像データを読み出し
ていくと、ワードW、にビットの変化点が検出される。
ていくと、ワードW、にビットの変化点が検出される。
このときに、変化点検出手段70が変化点有りの信号を
出力する。このワードW1のアドレスは、(n+4.m
)である。とのアドレスは、アドレスレジスタ40にセ
ットされる。
出力する。このワードW1のアドレスは、(n+4.m
)である。とのアドレスは、アドレスレジスタ40にセ
ットされる。
このワードW、のビットの変化点の位置は、第3図のフ
ローチャートに示す手順で検出される。
ローチャートに示す手順で検出される。
第3図において、EはワードW1のビット配列である。
プライオリティエンコーダ60は、6番目のビットが変
化点の位置になっているため、このピット位置6を示す
コード信号(F2に示すコード信号110)を出力する
。このコード信号E2は、ビ。
化点の位置になっているため、このピット位置6を示す
コード信号(F2に示すコード信号110)を出力する
。このコード信号E2は、ビ。
ト位置レジスタ80にセットされた後、右方向読み出し
の場合のビット位置情報■3として出力される。
の場合のビット位置情報■3として出力される。
ワードの位置情報11からめられたアドレス(n−z、
m)とピット位置情報I3からめられたビ、ト位置6か
らめられる位置が図形の内部領域の境界となる。
m)とピット位置情報I3からめられたビ、ト位置6か
らめられる位置が図形の内部領域の境界となる。
アドレス(n、m)から左方向に画像データを読み出し
ていくと、ワードW2にビットの変化点が検出される。
ていくと、ワードW2にビットの変化点が検出される。
このときに、変化点検出手段70が変化点検出信号を出
力する。このワードW2のアドレスは、(n−5,m+
1)である。このアドレスは、アドレスレジスタ40に
セットされる。
力する。このワードW2のアドレスは、(n−5,m+
1)である。このアドレスは、アドレスレジスタ40に
セットされる。
このワードW2のビットの変化点の位置は、第4図の7
0−チャートに示す手順で検出される。
0−チャートに示す手順で検出される。
第4図において、FはワードW2のビット配列である。
この場合は、画像データの読み出し方向がワードW1の
読み出しの場合と逆であるため、ビット配列手段50に
よりワードW2の上位ビットと下位ビットを入れ換える
処理が行なわれる。F2は入れ換えをした後のビット配
列である。このビット配列がF2の画像データがプライ
オリティエンコーダ60に入力される。プライオリティ
エンコーダ60は、ビット配列F2の1番目のビットが
変化点の位置にたっているため、このピット位置1を示
すコード信号(F3に示すコード信号001)を出力す
る。このコード信号F3は、ビット位置レジスタ80に
セットされる。画像データの読み出し方向がワードW。
読み出しの場合と逆であるため、ビット配列手段50に
よりワードW2の上位ビットと下位ビットを入れ換える
処理が行なわれる。F2は入れ換えをした後のビット配
列である。このビット配列がF2の画像データがプライ
オリティエンコーダ60に入力される。プライオリティ
エンコーダ60は、ビット配列F2の1番目のビットが
変化点の位置にたっているため、このピット位置1を示
すコード信号(F3に示すコード信号001)を出力す
る。このコード信号F3は、ビット位置レジスタ80に
セットされる。画像データの読み出し方向がワードW。
の読み出しの場合と逆でめるため、ビット位置情報処理
手段90は、コード信号Fの反転信号F4を出(7) 力する。この信号F4が左方向読み出しの場合のピット
位置情報I4として出力される。
手段90は、コード信号Fの反転信号F4を出(7) 力する。この信号F4が左方向読み出しの場合のピット
位置情報I4として出力される。
ワードの位置情報工、からめられたアドレス(n−3,
m+1)とピ、)位置情報I4からめられたビット位置
1によって示される位置が図形の内部領域の境界となる
。
m+1)とピ、)位置情報I4からめられたビット位置
1によって示される位置が図形の内部領域の境界となる
。
画像メモリ部10から読み出された画像データについて
変化点検出手段70によりヤード毎にビットの変化点の
有無がチェック嘔れている。そして、もし変化点がある
場合は、その←−ドの変化点のピット位置が上述した゛
ような手−で検出される。
変化点検出手段70によりヤード毎にビットの変化点の
有無がチェック嘔れている。そして、もし変化点がある
場合は、その←−ドの変化点のピット位置が上述した゛
ような手−で検出される。
このようにして図形の内側領域の境界が検出される。
なお、実施例で訳、トを1ワードとした場合について説
明したが、これ以外のピット数例えば16ピ、トを1ワ
ードとしてもよい。
明したが、これ以外のピット数例えば16ピ、トを1ワ
ードとしてもよい。
このようカ図形の境界検出方法によれば、次のようが効
果が得られる。
果が得られる。
画像メモリ部10に格納された画像データはワード単位
でアクセスされ、ビットの変化点が検出さく 8 ) れたワードについて、1ワードのアクセス時間内に変化
点のビット位置が検出される。このことから、高速で図
形の内側領域を検出することができる。
でアクセスされ、ビットの変化点が検出さく 8 ) れたワードについて、1ワードのアクセス時間内に変化
点のビット位置が検出される。このことから、高速で図
形の内側領域を検出することができる。
第1図は本発明にかかる方法を用いた画像データ処理シ
ステムの要部の構成ブロック図、第2図は本発明にかか
る図形の境界検出方法の動作説明図、第、3図および第
4図はビットの変化点の位置検出の手順を示したフ二−
チャートである。 10・・・画像メモリ部・、20・・・データレジスタ
、40・・・アドレスレジスタ、50・・・ビット配列
手段、60・・・プライオリティレジスタ、70・・・
変化点検出手段、9゜・・・ビット位置情報処理手段。
ステムの要部の構成ブロック図、第2図は本発明にかか
る図形の境界検出方法の動作説明図、第、3図および第
4図はビットの変化点の位置検出の手順を示したフ二−
チャートである。 10・・・画像メモリ部・、20・・・データレジスタ
、40・・・アドレスレジスタ、50・・・ビット配列
手段、60・・・プライオリティレジスタ、70・・・
変化点検出手段、9゜・・・ビット位置情報処理手段。
Claims (1)
- 【特許請求の範囲】 画像メモリ部に描かれていて画像データにより構成され
た図形の内側領域の境界を検出する図形の境界検出方法
において、 画像データをピットの変化点の位置に応じたコード信号
に変換するプライオリティエンコーダを■ 前記画像メ
モリ部の画像データを図形の内側領域から一方向または
他方向にワード単位で読み出す工程。 ■ 一方向に読み出しを行なっている場合には、読み出
した画像データをワードごとに前記プライオリティエン
コーダによりコード信号に変換し、ビットの変化点が検
出されたワードのアドレスと、そのワードについてコー
ド信号により指示されたピット位置からめられる位置を
図形の境界領域とする工程。 ■ 他方向に読み出しを行なっている場合には、ワード
ごとに読み出した画像データの上位ピットと下位ピット
を入れ換えてから前記プライオリティエンコーダに入力
してコード信号に変換し、ビセトの変化点が検出された
ワードのアドレスと、そのワードについてのコード信号
の反転信号により指示されたビット位置からめられる位
置を図形の境界領域とする工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59004303A JPS60147883A (ja) | 1984-01-13 | 1984-01-13 | 図形の境界検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59004303A JPS60147883A (ja) | 1984-01-13 | 1984-01-13 | 図形の境界検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60147883A true JPS60147883A (ja) | 1985-08-03 |
JPH053628B2 JPH053628B2 (ja) | 1993-01-18 |
Family
ID=11580735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59004303A Granted JPS60147883A (ja) | 1984-01-13 | 1984-01-13 | 図形の境界検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60147883A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS641075A (en) * | 1987-02-27 | 1989-01-05 | Nec Corp | Picture processor |
JPH0431683U (ja) * | 1990-07-11 | 1992-03-13 | ||
JPH05103215A (ja) * | 1991-06-14 | 1993-04-23 | Ind Technol Res Inst | ランレングス符号の並列処理アーキテクチヤ |
-
1984
- 1984-01-13 JP JP59004303A patent/JPS60147883A/ja active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS641075A (en) * | 1987-02-27 | 1989-01-05 | Nec Corp | Picture processor |
JPH0431683U (ja) * | 1990-07-11 | 1992-03-13 | ||
JPH05103215A (ja) * | 1991-06-14 | 1993-04-23 | Ind Technol Res Inst | ランレングス符号の並列処理アーキテクチヤ |
Also Published As
Publication number | Publication date |
---|---|
JPH053628B2 (ja) | 1993-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1173565A (en) | Apparatus and method for selective cache clearing in a data processing system | |
JPS6220578B2 (ja) | ||
US3699322A (en) | Self-checking combinational logic counter circuit | |
JPS60147883A (ja) | 図形の境界検出方法 | |
US5099416A (en) | An operand storage compare (osc) detecting device using column and row signals in a buffer storage | |
EP0081966B1 (en) | Scan-out circuitry | |
JPH0126094B2 (ja) | ||
US3909783A (en) | Coded information signal forming apparatus | |
JPS61255451A (ja) | デ−タ処理装置 | |
US5231600A (en) | Overflow detector for anticipating producing invalid operands resulting from performing shift operations on such operands | |
JPS6168636A (ja) | デ−タ処理装置 | |
JPS60122426A (ja) | 書込みデ−タチエック方式 | |
JPS623351A (ja) | マイクロプロセツサ | |
JPH03233638A (ja) | メモリエラー情報収集方式 | |
JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
JPH01121931A (ja) | 版数整合検査装置 | |
JPS6260331A (ja) | デイジタル同期語検出回路 | |
JPS60138649A (ja) | アドレス一致検出方式 | |
JPS61267835A (ja) | デ−タ処理装置 | |
JPS62224833A (ja) | デ−タ形式の適否検査方式 | |
JPS5816556B2 (ja) | エラ−検出方式 | |
JPH0321950B2 (ja) | ||
JPH056897B2 (ja) | ||
JPH0593764A (ja) | 論理回路の検査装置 | |
JPH03204727A (ja) | 割込み制御回路 |